JP2589999Y2 - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JP2589999Y2 JP2589999Y2 JP1996008594U JP859496U JP2589999Y2 JP 2589999 Y2 JP2589999 Y2 JP 2589999Y2 JP 1996008594 U JP1996008594 U JP 1996008594U JP 859496 U JP859496 U JP 859496U JP 2589999 Y2 JP2589999 Y2 JP 2589999Y2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- capacitance
- photoelectric conversion
- lead wires
- reading device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】
【０００１】
【考案の属する技術分野】本考案は、イメージセンサを
備えた画像読取装置に関する。 【０００２】 【従来の技術】近年、ファクシミリ、コピア等の各種Ｏ
Ａ機器の画像読取デバイスとして密着イメージセンサが
用いられている。 【０００３】この密着イメージセンサは原稿を１対１で
読取るもので、原稿幅に光電変換素子を一列に並べ、原
稿か光電変換素子かどちらかを動かすことによって、文
字および画像を読取るようになっている。光電変換素子
を構成する材料としてＣｄＳ，ＣｄＳｅ，Ｓｅ−Αｓ−
Ｔｅ系、ａ−Ｓｉ（アモルファスシリコン）等があり、
特にａ−Ｓｉを使用したイメージセンサの構造として
は、一般に平面性とサンドイッチ型がある。サンドイッ
チ型においては、ガラス基板上に画素電極、ａ−Ｓｉ及
びＩＴＯ等の透明導電膜を順次積層して電荷蓄積方式の
光電変換素子が形成される。 【０００４】イメージセンサの光電変換素子には、リー
ド線が接続され、リード線の先端にはボンディングパッ
ドが形成される。さらにボンディングパッドからボンデ
ィングワイヤによって駆動用ＩＣに接続される。しか
し、連続配置される光電変換素子間のピッチとＩＣのパ
ッドのピッチとが一致しない状態にある。このため、図
５に示すように、光電変換素子５は駆動用ＩＣ８の入力
端子９の数に応じてブロック分けされる如く、リード線
６が配設される。 【０００５】 【考案が解決しようとする課題】上記従来の構成による
と、各光電変換素子に対する配線間容量は主として、隣
接するリード線間に発生する。従って、ブロック端にお
いては配線容量が特異的に減少し、それに対応する光電
変換素子の画像信号が特異的に大きくなる。そこで、こ
のような出力信号のばらつきを補正するために、イメー
ジセンサ外部装置やイメージセンサ駆動回路部の出力端
子の下部にメモリ素子等を使用した出力信号補正回路を
接続する必要があった。 【０００６】本考案の目的は、上述した複雑な出力信号
補正回路を必要とせず、イメージセンサ自体で光電変換
素子のブロック端に対応した画像信号の特異的な増大を
補正し、出力信号の良好なイメージセンサを有する画像
読取装置を提供することにある。 【０００７】 【課題を解決するための手段】かかる課題を解決するた
め、本考案の画像読取装置は、直線状に配列された複数
個の光電変換素子をほぼ等ピッチに配列された複数のリ
ード線を介して駆動用ＩＣの入力端子に接続してなるイ
メージセンサを備えた画像読取り装置において、前記イ
メージセンサを構成するリード線のうち、不等ピッチ配
列となるリード線に該リード線の有する配線間容量の特
異性を解消する容量補正枝状パターンを設けたことを特
徴とする。 【０００８】 【考案の実施の形態】以下、本考案に係るイメージセン
サの一実施形態を図面を参照して説明する。図２は光電
変換素子部の構造を示している。このイメージセンサ
は、ガラス基板１上にＣｒ薄膜による画素電極１１及び
リード線６を直線状に多数個配置形成し、画素電極１１
上にａ−Ｓｉ：Η膜３、その上にＩＴＯ透明電極膜４を
順次積層することによって製造される。これにより複数
個の光電変換素子が直線状に配置形成されることにな
る。なお、リード線６については、後述するように、ブ
ロック端、例えば第Ｎ＋１ブロック端に配置されたリー
ド線６に容量補正パターン２を形成している（図１参
照）。 【０００９】この構造は特に電荷蓄積方式に適してお
り、センサ素子に光が照射されると、ａ−Ｓｉ：Η膜３
において電子が励起され、蓄積電荷量が減少する。そし
て、この蓄積電荷量の減少により光量を測定することが
できる。 【００１０】次に、電荷蓄積方式の出力読取方法を示し
た等価回路図を図４に示す。素子部はショットキーバリ
アによるダイオード特性を有すると共に、画素電極１１
と透明電極４の間に素子容量Ｃs を持つ。 【００１１】初期状態では、バイアス電圧Ｖb により素
子には、 Ｑo ＝Ｃs Ｖb の電荷が蓄積される。そして入射光量に応じて、透明電
極と画素電極との間に電流が流れる。画像出力信号Vout
は、入射光量に応じた電荷量変化分ΔＱ、リード線の配
線間容量Ｃl 、リード線に接続されたＩＣ等の駆動回路
系の有する容量等をＣa とすると、 Ｖｏｕｔ＝ΔＱ／（Ｃs ＋Ｃl ＋Ｃa ） となる。この様に、出力信号は光電変換素子特性である
ΔＱ、Ｃs の他にリード電極の配線間容量Ｃl によって
得ている。 【００１２】図１に示すように、このイメージセンサに
おいては、リード線６の先端に駆動用ＩＣ８の入力の入
力端子パッド９とピッチを等しくしたボンディングパッ
ド７を形成し、そこからボンディングワイヤ１０によっ
てＩＣ８の入力端子パッド９に接続される。なお、駆動
用ＩＣ８の駆動制御用端子については特に説明しない。
また、図中５は光電変換素子を示す。ところで、図５に
示す従来技術においては、ブロック端におけるリード線
６のピッチが等しくならず、そこにおけるリード線６の
有する配線間容量Ｃl は、他のリード線６の配線間容量
の約１／２になる。しかし、図１に示すように、更にブ
ロック端、例えば第Ｎ＋１ブロック端に配置されたリー
ド線６に容量補正パターン２を形成する。なお、本実施
形態では、この容量補正パターン２をリード線６と同一
形状、同一ピッチで形成してある。 【００１３】このような容量補正枝状パターン７によ
り、連続的に配置されている各リード線６間のピッチが
等しくなってブロック端における配線間容量が減少する
問題点が解決できる。つまり、隣接ブロックの各ブロッ
ク端に配置され、相対するリード線６間の配線間容量が
補償される。そして、各光電変換素子５に対する配線間
容量は、略均一となり従来の配線間容量の特異的な減少
を補正すると共に画像信号のばらつきを補正することが
できる。 【００１４】なお、図３に示すように各ブロック端に配
置され相対する光電変換素子５の一方に限らず双方に容
量補正パターン２を設けてもよい。 【００１５】そして、上述したようにファクシミリ、コ
ピア等の各種ＯＡ機器の画像読取デバイスとして密着イ
メージセンサが用いられており、このイメージセンサ
は、これらファクシミリ、コピア等の各種画像読取装置
に使用することができる。すなわち、これらファクシミ
リ、コピア等の各種画像読取装置に上記構成のイメージ
センサを採用すれば、イメージセンサの後段側に出力信
号のばらつきを補正するためのメモリ素子等を使用した
出力信号補正回路を接続することが不要となる。 【００１６】 【考案の効果】以上詳述したように、本考案によれば、
イメージセンサ自体にイメージセンサ内の特異的なリー
ド線の配線間容量を補正する手段を設け、メモリ素子等
を使用した出力信号補正回路の接続を不要としたイメー
ジセンサを使用したので、複雑な出力信号補正回路を必
要とせず、イメージセンサ自体で光電変換素子のブロッ
ク端に対応した画像信号の特異的な増大を補正し、出力
信号の良好なイメージセンサを有する画像読取装置を提
供することができる。
備えた画像読取装置に関する。 【０００２】 【従来の技術】近年、ファクシミリ、コピア等の各種Ｏ
Ａ機器の画像読取デバイスとして密着イメージセンサが
用いられている。 【０００３】この密着イメージセンサは原稿を１対１で
読取るもので、原稿幅に光電変換素子を一列に並べ、原
稿か光電変換素子かどちらかを動かすことによって、文
字および画像を読取るようになっている。光電変換素子
を構成する材料としてＣｄＳ，ＣｄＳｅ，Ｓｅ−Αｓ−
Ｔｅ系、ａ−Ｓｉ（アモルファスシリコン）等があり、
特にａ−Ｓｉを使用したイメージセンサの構造として
は、一般に平面性とサンドイッチ型がある。サンドイッ
チ型においては、ガラス基板上に画素電極、ａ−Ｓｉ及
びＩＴＯ等の透明導電膜を順次積層して電荷蓄積方式の
光電変換素子が形成される。 【０００４】イメージセンサの光電変換素子には、リー
ド線が接続され、リード線の先端にはボンディングパッ
ドが形成される。さらにボンディングパッドからボンデ
ィングワイヤによって駆動用ＩＣに接続される。しか
し、連続配置される光電変換素子間のピッチとＩＣのパ
ッドのピッチとが一致しない状態にある。このため、図
５に示すように、光電変換素子５は駆動用ＩＣ８の入力
端子９の数に応じてブロック分けされる如く、リード線
６が配設される。 【０００５】 【考案が解決しようとする課題】上記従来の構成による
と、各光電変換素子に対する配線間容量は主として、隣
接するリード線間に発生する。従って、ブロック端にお
いては配線容量が特異的に減少し、それに対応する光電
変換素子の画像信号が特異的に大きくなる。そこで、こ
のような出力信号のばらつきを補正するために、イメー
ジセンサ外部装置やイメージセンサ駆動回路部の出力端
子の下部にメモリ素子等を使用した出力信号補正回路を
接続する必要があった。 【０００６】本考案の目的は、上述した複雑な出力信号
補正回路を必要とせず、イメージセンサ自体で光電変換
素子のブロック端に対応した画像信号の特異的な増大を
補正し、出力信号の良好なイメージセンサを有する画像
読取装置を提供することにある。 【０００７】 【課題を解決するための手段】かかる課題を解決するた
め、本考案の画像読取装置は、直線状に配列された複数
個の光電変換素子をほぼ等ピッチに配列された複数のリ
ード線を介して駆動用ＩＣの入力端子に接続してなるイ
メージセンサを備えた画像読取り装置において、前記イ
メージセンサを構成するリード線のうち、不等ピッチ配
列となるリード線に該リード線の有する配線間容量の特
異性を解消する容量補正枝状パターンを設けたことを特
徴とする。 【０００８】 【考案の実施の形態】以下、本考案に係るイメージセン
サの一実施形態を図面を参照して説明する。図２は光電
変換素子部の構造を示している。このイメージセンサ
は、ガラス基板１上にＣｒ薄膜による画素電極１１及び
リード線６を直線状に多数個配置形成し、画素電極１１
上にａ−Ｓｉ：Η膜３、その上にＩＴＯ透明電極膜４を
順次積層することによって製造される。これにより複数
個の光電変換素子が直線状に配置形成されることにな
る。なお、リード線６については、後述するように、ブ
ロック端、例えば第Ｎ＋１ブロック端に配置されたリー
ド線６に容量補正パターン２を形成している（図１参
照）。 【０００９】この構造は特に電荷蓄積方式に適してお
り、センサ素子に光が照射されると、ａ−Ｓｉ：Η膜３
において電子が励起され、蓄積電荷量が減少する。そし
て、この蓄積電荷量の減少により光量を測定することが
できる。 【００１０】次に、電荷蓄積方式の出力読取方法を示し
た等価回路図を図４に示す。素子部はショットキーバリ
アによるダイオード特性を有すると共に、画素電極１１
と透明電極４の間に素子容量Ｃs を持つ。 【００１１】初期状態では、バイアス電圧Ｖb により素
子には、 Ｑo ＝Ｃs Ｖb の電荷が蓄積される。そして入射光量に応じて、透明電
極と画素電極との間に電流が流れる。画像出力信号Vout
は、入射光量に応じた電荷量変化分ΔＱ、リード線の配
線間容量Ｃl 、リード線に接続されたＩＣ等の駆動回路
系の有する容量等をＣa とすると、 Ｖｏｕｔ＝ΔＱ／（Ｃs ＋Ｃl ＋Ｃa ） となる。この様に、出力信号は光電変換素子特性である
ΔＱ、Ｃs の他にリード電極の配線間容量Ｃl によって
得ている。 【００１２】図１に示すように、このイメージセンサに
おいては、リード線６の先端に駆動用ＩＣ８の入力の入
力端子パッド９とピッチを等しくしたボンディングパッ
ド７を形成し、そこからボンディングワイヤ１０によっ
てＩＣ８の入力端子パッド９に接続される。なお、駆動
用ＩＣ８の駆動制御用端子については特に説明しない。
また、図中５は光電変換素子を示す。ところで、図５に
示す従来技術においては、ブロック端におけるリード線
６のピッチが等しくならず、そこにおけるリード線６の
有する配線間容量Ｃl は、他のリード線６の配線間容量
の約１／２になる。しかし、図１に示すように、更にブ
ロック端、例えば第Ｎ＋１ブロック端に配置されたリー
ド線６に容量補正パターン２を形成する。なお、本実施
形態では、この容量補正パターン２をリード線６と同一
形状、同一ピッチで形成してある。 【００１３】このような容量補正枝状パターン７によ
り、連続的に配置されている各リード線６間のピッチが
等しくなってブロック端における配線間容量が減少する
問題点が解決できる。つまり、隣接ブロックの各ブロッ
ク端に配置され、相対するリード線６間の配線間容量が
補償される。そして、各光電変換素子５に対する配線間
容量は、略均一となり従来の配線間容量の特異的な減少
を補正すると共に画像信号のばらつきを補正することが
できる。 【００１４】なお、図３に示すように各ブロック端に配
置され相対する光電変換素子５の一方に限らず双方に容
量補正パターン２を設けてもよい。 【００１５】そして、上述したようにファクシミリ、コ
ピア等の各種ＯＡ機器の画像読取デバイスとして密着イ
メージセンサが用いられており、このイメージセンサ
は、これらファクシミリ、コピア等の各種画像読取装置
に使用することができる。すなわち、これらファクシミ
リ、コピア等の各種画像読取装置に上記構成のイメージ
センサを採用すれば、イメージセンサの後段側に出力信
号のばらつきを補正するためのメモリ素子等を使用した
出力信号補正回路を接続することが不要となる。 【００１６】 【考案の効果】以上詳述したように、本考案によれば、
イメージセンサ自体にイメージセンサ内の特異的なリー
ド線の配線間容量を補正する手段を設け、メモリ素子等
を使用した出力信号補正回路の接続を不要としたイメー
ジセンサを使用したので、複雑な出力信号補正回路を必
要とせず、イメージセンサ自体で光電変換素子のブロッ
ク端に対応した画像信号の特異的な増大を補正し、出力
信号の良好なイメージセンサを有する画像読取装置を提
供することができる。
【図面の簡単な説明】
【図１】本考案に係るイメージセンサの一実施例を示す
要部平面図である。 【図２】本考案に係る光電変換素子部の一部切欠き斜視
図である。 【図３】本考案の他の実施形態を示す平面図である。 【図４】図１に示すイメージセンサの出力読取方法を示
す等価回路図である。 【図５】従来のイメージセンサの要部を示す平面図であ
る。 【符号の説明】 １ ガラス基板 ２ 容量補正パターン ３ ａ−Ｓｉ：Ｈ膜 ４ ＩＴＯ ５ 光電変換素子 ６ リード線 ７ ボンディングパッド １１ 画素電極
要部平面図である。 【図２】本考案に係る光電変換素子部の一部切欠き斜視
図である。 【図３】本考案の他の実施形態を示す平面図である。 【図４】図１に示すイメージセンサの出力読取方法を示
す等価回路図である。 【図５】従来のイメージセンサの要部を示す平面図であ
る。 【符号の説明】 １ ガラス基板 ２ 容量補正パターン ３ ａ−Ｓｉ：Ｈ膜 ４ ＩＴＯ ５ 光電変換素子 ６ リード線 ７ ボンディングパッド １１ 画素電極
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−257267（ＪＰ，Ａ)
特開 昭62−146061（ＪＰ，Ａ)
特開 昭61−111059（ＪＰ，Ａ)
特開 昭60−183784（ＪＰ，Ａ)
特開 昭62−98767（ＪＰ，Ａ)
特開 昭55−141767（ＪＰ，Ａ)
特開 昭61−7767（ＪＰ，Ａ)
特開 昭60−178663（ＪＰ，Ａ)
特開 昭62−119967（ＪＰ，Ａ)
特開 昭61−184869（ＪＰ，Ａ)
特開 昭62−276871（ＪＰ，Ａ)
実開 昭63−95253（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04N 1/024 - 1/036
Claims (1)
- (57)【実用新案登録請求の範囲】 １．直線状に配列された複数個の光電変換素子をほぼ等
ピッチに配列された複数のリード線を介して駆動用ＩＣ
の入力端子に接続してなるイメージセンサを備えた画像
読取り装置において、前記イメージセンサを構成するリ
ード線のうち、不等ピッチ配列となるリード線に該リー
ド線の有する配線間容量の特異性を解消する容量補正枝
状パターンを設けたことを特徴とする画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1996008594U JP2589999Y2 (ja) | 1996-08-26 | 1996-08-26 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1996008594U JP2589999Y2 (ja) | 1996-08-26 | 1996-08-26 | 画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09462U JPH09462U (ja) | 1997-08-26 |
| JP2589999Y2 true JP2589999Y2 (ja) | 1999-02-03 |
Family
ID=11697313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1996008594U Expired - Lifetime JP2589999Y2 (ja) | 1996-08-26 | 1996-08-26 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589999Y2 (ja) |
-
1996
- 1996-08-26 JP JP1996008594U patent/JP2589999Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09462U (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2865083B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPS6115626B2 (ja) | ||
| CA1325056C (en) | Photosensitive pixel with exposed blocking element | |
| US4554586A (en) | Solid state image sensing device | |
| JPS6313348B2 (ja) | ||
| JP2589999Y2 (ja) | 画像読取装置 | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| JPH0744026Y2 (ja) | イメ−ジセンサ | |
| JPH0683335B2 (ja) | 光電変換装置 | |
| JPS617767A (ja) | 原稿読取装置 | |
| JP2586317B2 (ja) | 原稿読取装置 | |
| JPS6229162A (ja) | イメ−ジセンサ | |
| JP2523880B2 (ja) | 密着型イメ―ジセンサ | |
| KR960001344B1 (ko) | 전자장치요소의 제조방법 및 이미지센서 | |
| JP4173253B2 (ja) | 原稿読取装置およびその動作方法 | |
| JPH022676A (ja) | イメージセンサ | |
| JPH0650772B2 (ja) | イメージセンサ | |
| JP3279094B2 (ja) | イメージセンサ | |
| JPH022165A (ja) | イメージセンサ | |
| JP2501199B2 (ja) | 光電変換装置 | |
| JP3029117B2 (ja) | 光センサ用薄膜半導体装置 | |
| JPS60170254A (ja) | 原稿読取装置 | |
| JP2526518Y2 (ja) | 太陽電池発電装置 | |
| JPH033361A (ja) | 混成集積化一次元光電変換素子アレイ | |
| JPH024147B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |