JPH0888281A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0888281A JPH0888281A JP6223275A JP22327594A JPH0888281A JP H0888281 A JPH0888281 A JP H0888281A JP 6223275 A JP6223275 A JP 6223275A JP 22327594 A JP22327594 A JP 22327594A JP H0888281 A JPH0888281 A JP H0888281A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- pattern
- region
- fuse pattern
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の冗長部切断用のヒューズに関
し、切断後のリーク電流による導通を防止する。 【構成】 一導電型半導体基板１上の下部絶縁膜２上に
配設された中央部に被切断部3Mを有するヒューズパター
ン３と、その上部の上部絶縁膜４と、上部絶縁膜４に形
成された該被切断部3Mを表出するヒューズ切断用開孔５
と、半導体基板１のヒューズ切断用開孔５の下部領域面
に形成された、ヒューズパターンの被切断部3Mのほぼ中
央部の直下を横切る接合７を有し該接合７から該ヒュー
ズパターンの一端部の側のヒューズ切断用開孔下の全域
に延在する反対導電型領域６とを有し、該反対導電型領
域６が、該ヒューズ切断後に切断端部に印加される電位
が、該切断端部と該反対導電型領域６を接続した際に該
反対導電型領域の接合に逆バイアスを印加する電位にな
る側の一端部3C1 下に形成されてなる
し、切断後のリーク電流による導通を防止する。 【構成】 一導電型半導体基板１上の下部絶縁膜２上に
配設された中央部に被切断部3Mを有するヒューズパター
ン３と、その上部の上部絶縁膜４と、上部絶縁膜４に形
成された該被切断部3Mを表出するヒューズ切断用開孔５
と、半導体基板１のヒューズ切断用開孔５の下部領域面
に形成された、ヒューズパターンの被切断部3Mのほぼ中
央部の直下を横切る接合７を有し該接合７から該ヒュー
ズパターンの一端部の側のヒューズ切断用開孔下の全域
に延在する反対導電型領域６とを有し、該反対導電型領
域６が、該ヒューズ切断後に切断端部に印加される電位
が、該切断端部と該反対導電型領域６を接続した際に該
反対導電型領域の接合に逆バイアスを印加する電位にな
る側の一端部3C1 下に形成されてなる
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に正規回
路と冗長回路との切り換え用のヒューズを具備する半導
体装置に関する。
路と冗長回路との切り換え用のヒューズを具備する半導
体装置に関する。
【０００２】近年、大容量の半導体記憶装置等において
は製造歩留りを向上する手段として、半導体記憶装置内
に予め冗長のメモリセルを形成しておき、正規のメモリ
セルに欠陥が存在した時に、予め形成しておいた冗長の
メモリセルと切り換えることにより該半導体記憶装置を
活かしてやる冗長救済方式が広く行われている。
は製造歩留りを向上する手段として、半導体記憶装置内
に予め冗長のメモリセルを形成しておき、正規のメモリ
セルに欠陥が存在した時に、予め形成しておいた冗長の
メモリセルと切り換えることにより該半導体記憶装置を
活かしてやる冗長救済方式が広く行われている。
【０００３】このような正規メモリセルと冗長メモリセ
ルとの切り換え手段にはレーザ等により回路を接続して
いるヒューズを切断する方法が多く用いられるが、その
際切断されたヒューズの両端間に電流のリークがあると
切断の判定が不確実になって、製造される半導体記憶装
置の性能及び信頼性が損なわれるという問題を生ずる。
そこで切断後の電流リークの可能な限り小さいヒューズ
が要望されている。
ルとの切り換え手段にはレーザ等により回路を接続して
いるヒューズを切断する方法が多く用いられるが、その
際切断されたヒューズの両端間に電流のリークがあると
切断の判定が不確実になって、製造される半導体記憶装
置の性能及び信頼性が損なわれるという問題を生ずる。
そこで切断後の電流リークの可能な限り小さいヒューズ
が要望されている。
【０００４】
【従来の技術】図４は従来のヒューズの模式図で(a) は
平面図、(b) は側断面図である。この図に示しように従
来のヒューズは、半導体基板51上に形成された下部絶縁
膜52上に両端の配線接続部53C1、53C2が広い幅を有し中
央の被切断部53M が狭い幅に形成された例えばポリシリ
コン等によるヒューズパターン53が配設され、該ヒュー
ズパターン53上に層間絶縁膜54が形成され、該層間絶縁
膜54に形成された該ヒューズパターン53の配線接続部53
C1、53C2を表出するコンタクトホール55A、55B を介し
てアルミニウム等からなる回路配線56の一端部56a と他
端部56b が接続され、その上にカバー絶縁膜57が形成さ
れ、ヒューズパターン53の被切断部53M のほぼ中央部上
に前記カバー絶縁膜57及びその下部の層間絶縁膜54を貫
通するヒューズ切断用開孔58が形成された構造を有して
いた。
平面図、(b) は側断面図である。この図に示しように従
来のヒューズは、半導体基板51上に形成された下部絶縁
膜52上に両端の配線接続部53C1、53C2が広い幅を有し中
央の被切断部53M が狭い幅に形成された例えばポリシリ
コン等によるヒューズパターン53が配設され、該ヒュー
ズパターン53上に層間絶縁膜54が形成され、該層間絶縁
膜54に形成された該ヒューズパターン53の配線接続部53
C1、53C2を表出するコンタクトホール55A、55B を介し
てアルミニウム等からなる回路配線56の一端部56a と他
端部56b が接続され、その上にカバー絶縁膜57が形成さ
れ、ヒューズパターン53の被切断部53M のほぼ中央部上
に前記カバー絶縁膜57及びその下部の層間絶縁膜54を貫
通するヒューズ切断用開孔58が形成された構造を有して
いた。
【０００５】そしてこのヒューズの切断は、前記ヒュー
ズ切断用開孔58を介してヒューズパターン53の被切断部
53M にレーザビームを照射し、前記開孔58内に表出して
いる該被切断部53M のほぼ中央部を選択的に溶断するこ
とによってなされる。
ズ切断用開孔58を介してヒューズパターン53の被切断部
53M にレーザビームを照射し、前記開孔58内に表出して
いる該被切断部53M のほぼ中央部を選択的に溶断するこ
とによってなされる。
【０００６】
【発明が解決しようとする課題】上記のような構造を有
するヒューズにおいては、図５（(a) 平面図、(b) Ａ−
Ａ断面図、(c) Ｂ−Ｂ断面図）にその問題点を模式的に
示すように、ドライエッチング手段を用いて前記ヒュー
ズ切断用開孔58を形成する際、基板面内のエッチングレ
ートの分布によってオーバエッチングになる領域では、
前記開孔58の下部のヒューズパターン被切断部53M の周
辺部に表出する下地絶縁膜52もエッチング除去されて、
ヒューズパターン被切断部53M 周辺部に下部の半導体基
板51面が表出する場合が生ずる。
するヒューズにおいては、図５（(a) 平面図、(b) Ａ−
Ａ断面図、(c) Ｂ−Ｂ断面図）にその問題点を模式的に
示すように、ドライエッチング手段を用いて前記ヒュー
ズ切断用開孔58を形成する際、基板面内のエッチングレ
ートの分布によってオーバエッチングになる領域では、
前記開孔58の下部のヒューズパターン被切断部53M の周
辺部に表出する下地絶縁膜52もエッチング除去されて、
ヒューズパターン被切断部53M 周辺部に下部の半導体基
板51面が表出する場合が生ずる。
【０００７】そのため、レーザビーム照射によりヒュー
ズパターン53を図のようにその被切断部53M で溶断させ
た際、ヒューズ切断用開孔58内に表出しているヒューズ
パターン被切断部53M 下の下部絶縁膜52の側面の比較的
温度の低い両端部近傍に蒸発したヒューズ材料の例えば
シリコンが再付着し、この再付着シリコン層59と前記開
孔58の底部に表出している半導体基板51面を介してヒュ
ーズパターン53の両端間にリーク電流ＩR が流れて切断
が見掛け上不完全になる。そのために、判定回路による
ヒューズ切断の判定が不確実になって、製造される半導
体記憶装置の性能や信頼性が損なわれるという問題を生
じていた。
ズパターン53を図のようにその被切断部53M で溶断させ
た際、ヒューズ切断用開孔58内に表出しているヒューズ
パターン被切断部53M 下の下部絶縁膜52の側面の比較的
温度の低い両端部近傍に蒸発したヒューズ材料の例えば
シリコンが再付着し、この再付着シリコン層59と前記開
孔58の底部に表出している半導体基板51面を介してヒュ
ーズパターン53の両端間にリーク電流ＩR が流れて切断
が見掛け上不完全になる。そのために、判定回路による
ヒューズ切断の判定が不確実になって、製造される半導
体記憶装置の性能や信頼性が損なわれるという問題を生
じていた。
【０００８】そこで本発明は、切断後における電流リー
クによる導通を防止したヒューズ構造を提供することを
目的とする。
クによる導通を防止したヒューズ構造を提供することを
目的とする。
【０００９】
【課題を解決するための手段】上記課題の解決は、一導
電型半導体基板と、該半導体基板上に形成された下部絶
縁膜と、下部絶縁膜上に配設された中央部に被切断部を
有し両端部に配線接続部を有するヒューズパターンと、
該ヒューズパターンの上部に形成された上部絶縁膜と、
該上部絶縁膜に形成された該ヒューズパターンの該被切
断部を表出するヒューズ切断用開孔と、該半導体基板の
該ヒューズ切断用開孔の下部領域面に形成された、該ヒ
ューズパターンの被切断部のほぼ中央部の直下を横切る
接合を有して該接合から該ヒューズパターンの一端部の
側の該ヒューズ切断用開孔下部の全域に延在する反対導
電型領域とを有してなるヒューズを具備する本発明によ
る半導体装置、若しくは、上記ヒューズであって、且つ
該反対導電型領域が、該ヒューズパターンの両端部の中
の、該ヒューズパターン切断後に該ヒューズパターンの
切断端部に印加される電位が該切断端部と該反対導電型
領域を接続した際に該反対導電型領域の接合に逆バイア
スを印加する電位になる側の該ヒューズパターンの一端
部の下部に形成されてなるヒューズを具備する本発明に
よる半導体装置によって達成される。
電型半導体基板と、該半導体基板上に形成された下部絶
縁膜と、下部絶縁膜上に配設された中央部に被切断部を
有し両端部に配線接続部を有するヒューズパターンと、
該ヒューズパターンの上部に形成された上部絶縁膜と、
該上部絶縁膜に形成された該ヒューズパターンの該被切
断部を表出するヒューズ切断用開孔と、該半導体基板の
該ヒューズ切断用開孔の下部領域面に形成された、該ヒ
ューズパターンの被切断部のほぼ中央部の直下を横切る
接合を有して該接合から該ヒューズパターンの一端部の
側の該ヒューズ切断用開孔下部の全域に延在する反対導
電型領域とを有してなるヒューズを具備する本発明によ
る半導体装置、若しくは、上記ヒューズであって、且つ
該反対導電型領域が、該ヒューズパターンの両端部の中
の、該ヒューズパターン切断後に該ヒューズパターンの
切断端部に印加される電位が該切断端部と該反対導電型
領域を接続した際に該反対導電型領域の接合に逆バイア
スを印加する電位になる側の該ヒューズパターンの一端
部の下部に形成されてなるヒューズを具備する本発明に
よる半導体装置によって達成される。
【００１０】
【作用】図１は本発明の原理説明図である。図におい
て、(a) は底部に下部絶縁膜が表出する規定通りのヒュ
ーズ切断用開孔が形成された本発明に係るヒューズ、
(b) はオーバエッチングのために底部に半導体基板面が
表出した本発明に係るヒューズ、(c) は前記(b) のヒュ
ーズの切断後の状態をあらわし、１は一導電型半導体基
板、２は下部絶縁膜、2Sは下部絶縁膜の表出側面、３は
ヒューズパターン、3Mはヒューズパターンの被切断部、
3C 1 、3C2 はヒューズパターンの配線接続部、3A1 、3A
2 はヒューズパターンの切断端部、４は上部絶縁膜、５
はヒューズ切断用開孔、６は反対導電型領域、７は接
合、８はヒューズ材料再付着層を示す。
て、(a) は底部に下部絶縁膜が表出する規定通りのヒュ
ーズ切断用開孔が形成された本発明に係るヒューズ、
(b) はオーバエッチングのために底部に半導体基板面が
表出した本発明に係るヒューズ、(c) は前記(b) のヒュ
ーズの切断後の状態をあらわし、１は一導電型半導体基
板、２は下部絶縁膜、2Sは下部絶縁膜の表出側面、３は
ヒューズパターン、3Mはヒューズパターンの被切断部、
3C 1 、3C2 はヒューズパターンの配線接続部、3A1 、3A
2 はヒューズパターンの切断端部、４は上部絶縁膜、５
はヒューズ切断用開孔、６は反対導電型領域、７は接
合、８はヒューズ材料再付着層を示す。
【００１１】本発明に係る半導体装置が具備するヒュー
ズは、同図(a) に示すように、一導電型半導体基板１上
に下部絶縁膜２を介して配設されるヒューズパターン３
の下部の一導電型半導体基板１面の該ヒューズ切断用開
孔５の下部領域に、該ヒューズパターン３の被切断部3M
のほぼ中央部の直下を横切る接合７を有して該接合から
該ヒューズパターン３の一端部の側である例えば一方の
配線接続部3C1 側の該ヒューズ切断用開孔５の下部領域
全域に延在する反対導電型領域６が設けられる。なおこ
こで、この反対導電型領域６が設けられる上記配線接続
部3C1 の側は、該ヒューズパターン３が切断された際、
該ヒューズパターン３の切断端部に印加される電位が、
該切断端部を該反対導電型領域６に接続した際、該反対
導電型領域６の接合７に逆バイアスを印加するような電
位を有する側に選択される。
ズは、同図(a) に示すように、一導電型半導体基板１上
に下部絶縁膜２を介して配設されるヒューズパターン３
の下部の一導電型半導体基板１面の該ヒューズ切断用開
孔５の下部領域に、該ヒューズパターン３の被切断部3M
のほぼ中央部の直下を横切る接合７を有して該接合から
該ヒューズパターン３の一端部の側である例えば一方の
配線接続部3C1 側の該ヒューズ切断用開孔５の下部領域
全域に延在する反対導電型領域６が設けられる。なおこ
こで、この反対導電型領域６が設けられる上記配線接続
部3C1 の側は、該ヒューズパターン３が切断された際、
該ヒューズパターン３の切断端部に印加される電位が、
該切断端部を該反対導電型領域６に接続した際、該反対
導電型領域６の接合７に逆バイアスを印加するような電
位を有する側に選択される。
【００１２】このようにすると、ヒューズ切断用開孔５
形成に際してのオーバエッチングで、同図(b) に示すよ
うにヒューズパターン３の両側に表出する下部絶縁膜２
が除去されヒューズ切断用開孔５の底面に半導体基板１
面が表出した場合、該開孔５の底面のほぼ中央部から該
ヒューズパターンの一端部側の前記配線接続部3C1 の側
には反対導電型領域６が表出するようになる。
形成に際してのオーバエッチングで、同図(b) に示すよ
うにヒューズパターン３の両側に表出する下部絶縁膜２
が除去されヒューズ切断用開孔５の底面に半導体基板１
面が表出した場合、該開孔５の底面のほぼ中央部から該
ヒューズパターンの一端部側の前記配線接続部3C1 の側
には反対導電型領域６が表出するようになる。
【００１３】従って、ヒューズ切断用開孔５を介してレ
ーザビームを照射して、同図(c) に示すように、該開孔
５内に表出するヒューズパターン３の被切断部3Mのほぼ
中央部を溶断した際、該溶断によって蒸発したヒューズ
材料が、前記オーバエッチングで残留しているヒューズ
パターン３下部の下部絶縁膜２の側面2Sの溶断に際し比
較的温度の上がらない切断端部3A1 、3A2 下に再付着
し、その部分にそれら切断端部と表出する一導電型半導
体基板１あるいは反対導電型領域６とを導通するヒュー
ズ材料の再付着層８が形成されても、本発明においては
前記のように反対導電型領域６に導通する上部のヒュー
ズパターン３の切断端部3A1 には、該反対導電型領域６
の接合７を逆バイアスに保持する電位が印加されるよう
に反対導電型領域６の形成位置が選択されているので、
ヒューズパターン３の切断端部3A1、3A2 間にヒューズ
材料の再付着層８及び基板を介して流れようとするリー
ク電流は上記反対導電型領域６の逆バイアスとなる接合
７で遮断され、ヒューズ切断後に該ヒューズの切断端部
間にリーク電流が発生するのは防止される。
ーザビームを照射して、同図(c) に示すように、該開孔
５内に表出するヒューズパターン３の被切断部3Mのほぼ
中央部を溶断した際、該溶断によって蒸発したヒューズ
材料が、前記オーバエッチングで残留しているヒューズ
パターン３下部の下部絶縁膜２の側面2Sの溶断に際し比
較的温度の上がらない切断端部3A1 、3A2 下に再付着
し、その部分にそれら切断端部と表出する一導電型半導
体基板１あるいは反対導電型領域６とを導通するヒュー
ズ材料の再付着層８が形成されても、本発明においては
前記のように反対導電型領域６に導通する上部のヒュー
ズパターン３の切断端部3A1 には、該反対導電型領域６
の接合７を逆バイアスに保持する電位が印加されるよう
に反対導電型領域６の形成位置が選択されているので、
ヒューズパターン３の切断端部3A1、3A2 間にヒューズ
材料の再付着層８及び基板を介して流れようとするリー
ク電流は上記反対導電型領域６の逆バイアスとなる接合
７で遮断され、ヒューズ切断後に該ヒューズの切断端部
間にリーク電流が発生するのは防止される。
【００１４】
【実施例】以下本発明にかかるヒューズを異なる導電型
基板を用いた際の実施例について、図を参照し具体的に
説明する。
基板を用いた際の実施例について、図を参照し具体的に
説明する。
【００１５】図２はｐ型シリコン（Ｓｉ）基板を用いて
形成される半導体メモリ等の半導体装置に用いられる本
発明に係るヒューズの一実施例を模式的に示す平面図
(a) 及び断面図(b) である。
形成される半導体メモリ等の半導体装置に用いられる本
発明に係るヒューズの一実施例を模式的に示す平面図
(a) 及び断面図(b) である。
【００１６】同図において、11p はｐ型Ｓｉ基板であ
る。12は下部絶縁膜で、SiO2等により形成される。
る。12は下部絶縁膜で、SiO2等により形成される。
【００１７】13はヒューズパターンで、両端部に幅広く
形成された配線接続部13C1、13C2を有し、中央部に幅狭
く形成された被切断部13M を有して例えばポリＳｉ層に
より形成される。
形成された配線接続部13C1、13C2を有し、中央部に幅狭
く形成された被切断部13M を有して例えばポリＳｉ層に
より形成される。
【００１８】14は層間絶縁膜で、SiO2あるいは PSG等に
より形成される。15A 、15B はコンタクトホールであ
る。16a 、16b は配線の一端部及び他端部で、アルミニ
ウム合金等からなり、前記コンタクトホール15A 、15B
等を介してヒューズパターン13の配線接続部13C1あるい
は13C2に接続される。
より形成される。15A 、15B はコンタクトホールであ
る。16a 、16b は配線の一端部及び他端部で、アルミニ
ウム合金等からなり、前記コンタクトホール15A 、15B
等を介してヒューズパターン13の配線接続部13C1あるい
は13C2に接続される。
【００１９】17はカバー絶縁膜で、 PSG等により形成さ
れる。18はヒューズ切断用開孔で、前記カバー絶縁膜17
及び層間絶縁膜14で構成される上部絶縁膜を貫通してヒ
ューズパターン13の被切断部13M の中央領域を表出する
ように形成される。
れる。18はヒューズ切断用開孔で、前記カバー絶縁膜17
及び層間絶縁膜14で構成される上部絶縁膜を貫通してヒ
ューズパターン13の被切断部13M の中央領域を表出する
ように形成される。
【００２０】20n はｎ型拡散領域で、ヒューズパターン
13の被切断部13M のほぼ中央部の直下を横切る接合21を
有し、該接合21を境にして、ヒューズ切断用開孔18下部
の該ヒューズパターン13の一端部側の少なくとも全域を
含む形状に形成される。そしてその際の、該ｎ型拡散領
域20n が形成される領域は、図示のように、前記接合21
を境にして、ヒューズパターン13が切断された際にその
切断端部にｎ型拡散領域20n を逆バイアスする〔＋〕電
位が印加されている切断端部即ち配線接続部13C1の側に
形成される。
13の被切断部13M のほぼ中央部の直下を横切る接合21を
有し、該接合21を境にして、ヒューズ切断用開孔18下部
の該ヒューズパターン13の一端部側の少なくとも全域を
含む形状に形成される。そしてその際の、該ｎ型拡散領
域20n が形成される領域は、図示のように、前記接合21
を境にして、ヒューズパターン13が切断された際にその
切断端部にｎ型拡散領域20n を逆バイアスする〔＋〕電
位が印加されている切断端部即ち配線接続部13C1の側に
形成される。
【００２１】なお、このｎ型拡散領域20n のキャリア濃
度は1015〜1016cm-3程度で、深さは2000〜3000Å程度が
適切である。また、図３はｎ型シリコン（Ｓｉ）基板を
用いて形成される半導体メモリ等の半導体装置に用いら
れる本発明に係るヒューズの他の実施例を模式的に示す
平面図(a) 及び断面図(b) である。
度は1015〜1016cm-3程度で、深さは2000〜3000Å程度が
適切である。また、図３はｎ型シリコン（Ｓｉ）基板を
用いて形成される半導体メモリ等の半導体装置に用いら
れる本発明に係るヒューズの他の実施例を模式的に示す
平面図(a) 及び断面図(b) である。
【００２２】同図において、11n はｎ型Ｓｉ基板、20p
はｐ型拡散領域、その他の符号は図２と同一対象物を示
している。
はｐ型拡散領域、その他の符号は図２と同一対象物を示
している。
【００２３】この図に示されるようにｎ型Ｓｉ基板を用
いる半導体装置に設けられる本発明に係るヒューズにお
いては、該ｎ型Ｓｉ基板11n のヒューズ切断用開孔18の
下部領域に、ヒューズパターン13の被切断部13M の中央
部を横切る接合を有し、この接合から該ヒューズパター
ン13の一端部側の全域に延在する例えば図示のような形
状のｐ型拡散領域20p が、ヒューズパターン13を切断し
た後に、その切断端部に印加されている電位が該ｐ型拡
散領域20p を逆バイアスする〔−〕電位となる一端部側
即ちヒューズパターン13の配線接続端子13C2側に形成さ
れる。
いる半導体装置に設けられる本発明に係るヒューズにお
いては、該ｎ型Ｓｉ基板11n のヒューズ切断用開孔18の
下部領域に、ヒューズパターン13の被切断部13M の中央
部を横切る接合を有し、この接合から該ヒューズパター
ン13の一端部側の全域に延在する例えば図示のような形
状のｐ型拡散領域20p が、ヒューズパターン13を切断し
た後に、その切断端部に印加されている電位が該ｐ型拡
散領域20p を逆バイアスする〔−〕電位となる一端部側
即ちヒューズパターン13の配線接続端子13C2側に形成さ
れる。
【００２４】なお、このｐ型拡散領域20n のキャリア濃
度は1015〜1016cm-3程度で、深さは2000〜3000Å程度が
適切である。上記一実施例及び他の実施例の構造を有す
る本発明に係るヒューズにおいては、ヒューズ切断用開
孔の形成に際してオーバエッチングにより表出する下部
絶縁膜が除去されヒューズ切断用開孔の底部に一導電型
のＳｉ基板面が表出されていて、溶断により蒸発したヒ
ューズ材料の再付着層によりヒューズパターンの切断端
部とその下部の基板面が導通した場合、該ヒューズの一
方の切断端部の下部には該切断端部の電位によって逆バ
イアスされる反対導電型領域が形成されているので、ヒ
ューズの一方の切断端部からヒューズ材料の再付着層、
反対導電型領域、一導電型Ｓｉ基板を介して他方の切断
端部に流れようとするリーク電流は前記逆バイアスされ
る接合によって遮断される。従って、ヒューズの切断端
部間に流れるリーク電流は防止されヒューズの切断が確
実に行われる。
度は1015〜1016cm-3程度で、深さは2000〜3000Å程度が
適切である。上記一実施例及び他の実施例の構造を有す
る本発明に係るヒューズにおいては、ヒューズ切断用開
孔の形成に際してオーバエッチングにより表出する下部
絶縁膜が除去されヒューズ切断用開孔の底部に一導電型
のＳｉ基板面が表出されていて、溶断により蒸発したヒ
ューズ材料の再付着層によりヒューズパターンの切断端
部とその下部の基板面が導通した場合、該ヒューズの一
方の切断端部の下部には該切断端部の電位によって逆バ
イアスされる反対導電型領域が形成されているので、ヒ
ューズの一方の切断端部からヒューズ材料の再付着層、
反対導電型領域、一導電型Ｓｉ基板を介して他方の切断
端部に流れようとするリーク電流は前記逆バイアスされ
る接合によって遮断される。従って、ヒューズの切断端
部間に流れるリーク電流は防止されヒューズの切断が確
実に行われる。
【００２５】
【発明の効果】以上説明のように、本発明に係るヒュー
ズは切断後のリーク電流を生ぜずに切断が確実に行われ
る。従って該ヒューズを冗長回路の切断に用いた本発明
に係る半導体装置においては冗長回路切断の判定が確実
に行われてその歩留り及び信頼性の向上が図れる。
ズは切断後のリーク電流を生ぜずに切断が確実に行われ
る。従って該ヒューズを冗長回路の切断に用いた本発明
に係る半導体装置においては冗長回路切断の判定が確実
に行われてその歩留り及び信頼性の向上が図れる。
【図１】 本発明の原理説明図
【図２】 本発明に係るヒューズの一実施例の模式図
【図３】 本発明に係るヒューズの他の実施例の模式図
【図４】 従来のヒューズの模式図
【図５】 従来の問題点を示す模式図
１ 一導電型半導体基板 ２ 下部絶縁膜 2S 下部絶縁膜表出側面 ３ ヒューズパターン 3M 被切断部 3A1 、3A2 切断端部 3C1 、3C2 配線接続部 ４ 上部絶縁膜 ５ ヒューズ切断用開孔 ６ 反対導電型領域 ７ 接合 ８ ヒューズ材料再付着層
Claims (2)
- 【請求項１】 一導電型半導体基板と、該半導体基板上
に形成された下部絶縁膜と、下部絶縁膜上に配設された
中央部に被切断部を有し両端部に配線接続部を有するヒ
ューズパターンと、該ヒューズパターンの上部に形成さ
れた上部絶縁膜と、該上部絶縁膜に形成された該ヒュー
ズパターンの該被切断部を表出するヒューズ切断用開孔
と、該半導体基板の該ヒューズ切断用開孔の下部領域面
に形成された、該ヒューズパターンの被切断部のほぼ中
央部の直下を横切る接合を有して該接合から該ヒューズ
パターンの一端部の側の該ヒューズ切断用開孔下部の全
域に延在する反対導電型領域とを有してなるヒューズを
具備していることを特徴とする半導体装置。 - 【請求項２】 前記反対導電型領域が、前記ヒューズパ
ターンの両端部の中の、該ヒューズパターン切断後に該
ヒューズパターンの切断端部に印加される電位が該切断
端部と該反対導電型領域を接続した際に該反対導電型領
域の接合に逆バイアスを印加する電位になる側の該ヒュ
ーズパターンの一端部の下部に形成されることを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223275A JPH0888281A (ja) | 1994-09-19 | 1994-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223275A JPH0888281A (ja) | 1994-09-19 | 1994-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888281A true JPH0888281A (ja) | 1996-04-02 |
Family
ID=16795579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6223275A Withdrawn JPH0888281A (ja) | 1994-09-19 | 1994-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888281A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099148A3 (en) * | 2000-06-16 | 2002-08-29 | Infineon Technologies Corp | Electrical fuses employing reverse biasing to enhance programming |
| CN1107669C (zh) * | 1996-10-30 | 2003-05-07 | 里奥药物制品有限公司 | 维生素d类似物 |
-
1994
- 1994-09-19 JP JP6223275A patent/JPH0888281A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1107669C (zh) * | 1996-10-30 | 2003-05-07 | 里奥药物制品有限公司 | 维生素d类似物 |
| WO2001099148A3 (en) * | 2000-06-16 | 2002-08-29 | Infineon Technologies Corp | Electrical fuses employing reverse biasing to enhance programming |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888851A (en) | Method of manufacturing a semiconductor device having a circuit portion and redundant circuit portion coupled through a meltable connection | |
| EP0256494B1 (en) | Activatable conductive links for semiconductor devices | |
| KR100258168B1 (ko) | 퓨즈 절단을 위한 개구부를 가지는 반도체 장치 | |
| JP2000299381A (ja) | 半導体装置及びその製造方法 | |
| KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
| KR900002084B1 (ko) | 반도체장치 | |
| US5936297A (en) | Programmable semiconductor element having an antifuse structure | |
| JPH0888281A (ja) | 半導体装置 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| KR100299755B1 (ko) | 반도체 소자의 리페어용 퓨즈 및 그 형성방법 | |
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| JPS6351382B2 (ja) | ||
| JP4097303B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61176135A (ja) | 半導体装置 | |
| JPH09270425A (ja) | 半導体装置及びその製造方法 | |
| JPH0256815B2 (ja) | ||
| JPH06244285A (ja) | 半導体装置 | |
| JPS6348838A (ja) | 半導体装置の製造方法 | |
| JP2006040916A (ja) | 半導体装置及びその製造方法 | |
| JPH03116755A (ja) | 集積回路装置とその製造方法 | |
| CN113394193A (zh) | 半导体结构及其形成方法、激光熔丝的熔断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |