JPH0887837A - ビット誤り測定装置 - Google Patents
ビット誤り測定装置Info
- Publication number
- JPH0887837A JPH0887837A JP6247140A JP24714094A JPH0887837A JP H0887837 A JPH0887837 A JP H0887837A JP 6247140 A JP6247140 A JP 6247140A JP 24714094 A JP24714094 A JP 24714094A JP H0887837 A JPH0887837 A JP H0887837A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error
- word
- measured
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B20/182—Testing using test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】デジタル記録装置等のビット誤りを起こしたビ
ットの論理的ビット位置を効率よく測定し、記憶する手
段を提供する。 【構成】被測定ビット列と正しいビット列とを比較して
ビット誤りを測定するビット誤り測定装置において、正
しいビット列を記憶するビット列記憶部３と、複数のビ
ットをワードにまとめて比較する比較器７、誤りを含む
ワードの内容を記憶する誤りワード内容メモリ６、誤り
を含むビット列に対応する正しいビット列の位置を示す
誤りワード位置情報メモリ８で構成される。これによ
り、誤りを検出した全てのビットの論理的位置が記憶さ
れる。該記憶値を演算処理することによって、所望の形
式のビット誤り情報が得られる。
ットの論理的ビット位置を効率よく測定し、記憶する手
段を提供する。 【構成】被測定ビット列と正しいビット列とを比較して
ビット誤りを測定するビット誤り測定装置において、正
しいビット列を記憶するビット列記憶部３と、複数のビ
ットをワードにまとめて比較する比較器７、誤りを含む
ワードの内容を記憶する誤りワード内容メモリ６、誤り
を含むビット列に対応する正しいビット列の位置を示す
誤りワード位置情報メモリ８で構成される。これによ
り、誤りを検出した全てのビットの論理的位置が記憶さ
れる。該記憶値を演算処理することによって、所望の形
式のビット誤り情報が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル記録装置（以
下、記録装置と記す）やディジタル記録媒体（以下、記
録媒体と記す）などのビット誤り測定における、ビット
誤り数、ビット誤り率、バースト誤りなどのデジタル記
録データの読み誤りに関する情報（以下、ビット誤り情
報と記す）の測定に関する。
下、記録装置と記す）やディジタル記録媒体（以下、記
録媒体と記す）などのビット誤り測定における、ビット
誤り数、ビット誤り率、バースト誤りなどのデジタル記
録データの読み誤りに関する情報（以下、ビット誤り情
報と記す）の測定に関する。
【０００２】
【従来の技術】デジタル記録装置でビット誤りが発生し
た物理的位置を調べる場合、あるいは測定したビット誤
りがバースト誤りであるかどうかを調べる場合などで
は、ビット列中のどのビットにおいて誤りが起きたかを
知ることが必要である。そのための従来技術の第１の例
では、まず被測定ビット列を全て記憶装置に記憶する。
その後、別途記憶しておいた正しいビット列とバッチ処
理で比較し、誤りを検出する。この方法で、ビット列中
のどのビットにおいて誤りが起きたかを測定する。第２
の例では、被測定ビット列と正しいビット列を実時間で
１ビットづつ比較し、一致しなかった場合に何ビット目
に誤りがあったという情報を記憶する。図１０にこの例
を示す。ビット列のビット位置が４、ＡおよびＤの３つ
のビットに誤りがあり、このビット位置情報を誤りビッ
ト位置情報メモリに記憶する。誤りビット位置情報メモ
リは１個のビット位置情報に３２ビットを割り当ててい
る。ビット誤りをビット単位で記憶するので、必要な記
憶容量は被測定ビット列の誤り数に比例して大きくな
る。なお従来技術では、正しいビット列は、必ずしも測
定装置内部に記憶してはおらず、外部から入力する必要
があったり、疑似ランダムのビット列を用いる場合には
測定器内部で１ビットづつ生成するなどの方法をとって
いた。また、誤り率の測定結果は図８のように、横軸に
データブロックなどの測定対象データの論理系列を配
し、縦軸にビット誤り数やビット誤り率をとるものが通
常である。バースト誤りの測定結果を分布で表示する場
合は、図９に見られるように、横軸にバースト長を、縦
軸に出現回数をとるものが通常で、記録媒体の物理的位
置との関係を表示するものはない。
た物理的位置を調べる場合、あるいは測定したビット誤
りがバースト誤りであるかどうかを調べる場合などで
は、ビット列中のどのビットにおいて誤りが起きたかを
知ることが必要である。そのための従来技術の第１の例
では、まず被測定ビット列を全て記憶装置に記憶する。
その後、別途記憶しておいた正しいビット列とバッチ処
理で比較し、誤りを検出する。この方法で、ビット列中
のどのビットにおいて誤りが起きたかを測定する。第２
の例では、被測定ビット列と正しいビット列を実時間で
１ビットづつ比較し、一致しなかった場合に何ビット目
に誤りがあったという情報を記憶する。図１０にこの例
を示す。ビット列のビット位置が４、ＡおよびＤの３つ
のビットに誤りがあり、このビット位置情報を誤りビッ
ト位置情報メモリに記憶する。誤りビット位置情報メモ
リは１個のビット位置情報に３２ビットを割り当ててい
る。ビット誤りをビット単位で記憶するので、必要な記
憶容量は被測定ビット列の誤り数に比例して大きくな
る。なお従来技術では、正しいビット列は、必ずしも測
定装置内部に記憶してはおらず、外部から入力する必要
があったり、疑似ランダムのビット列を用いる場合には
測定器内部で１ビットづつ生成するなどの方法をとって
いた。また、誤り率の測定結果は図８のように、横軸に
データブロックなどの測定対象データの論理系列を配
し、縦軸にビット誤り数やビット誤り率をとるものが通
常である。バースト誤りの測定結果を分布で表示する場
合は、図９に見られるように、横軸にバースト長を、縦
軸に出現回数をとるものが通常で、記録媒体の物理的位
置との関係を表示するものはない。
【０００３】
【発明が解決しようとする課題】従来技術の第１の例で
は、被測定ビット列を全て記憶しなければならないの
で、測定装置に莫大な記憶容量が必要になる。現実には
記憶容量の限界から、次のような欠点が生じる。被測定
ビット列の誤り率が小さい場合、誤りのサンプル数が十
分とれず、誤り率の測定値が不正確になる。また、誤り
率が小さくなくても、被測定ビット列の記憶量が、例え
ばディスク状の記録媒体（以下、ディスクと記す）の一
周分しかとれず、図７に示すような誤り率の分布をディ
スク全体の図形上に描くことは出来ない。従来技術の第
２の例では、誤りのあるビットの位置のみを記憶するの
で、第１の例に比較すれば必要な記憶容量は少ない。し
かし、ビット誤りをビット単位で記憶するので、ビット
誤り率が高い被測定ビット列を測定する場合には多量の
記憶容量が必要である。また、被測定ビット列を実時間
で比較していくので高速の回路素子が必要である。なお
前述のように、従来技術では正しいビット列を必ずしも
測定装置内部に記憶していない。しかし、ある特定のビ
ットパターンでビット誤りを起こす確率が高くなる現象
があり、このようなビットパターンの存在を調べようと
する場合には、正しいビット列を記憶することが必要不
可欠である。
は、被測定ビット列を全て記憶しなければならないの
で、測定装置に莫大な記憶容量が必要になる。現実には
記憶容量の限界から、次のような欠点が生じる。被測定
ビット列の誤り率が小さい場合、誤りのサンプル数が十
分とれず、誤り率の測定値が不正確になる。また、誤り
率が小さくなくても、被測定ビット列の記憶量が、例え
ばディスク状の記録媒体（以下、ディスクと記す）の一
周分しかとれず、図７に示すような誤り率の分布をディ
スク全体の図形上に描くことは出来ない。従来技術の第
２の例では、誤りのあるビットの位置のみを記憶するの
で、第１の例に比較すれば必要な記憶容量は少ない。し
かし、ビット誤りをビット単位で記憶するので、ビット
誤り率が高い被測定ビット列を測定する場合には多量の
記憶容量が必要である。また、被測定ビット列を実時間
で比較していくので高速の回路素子が必要である。なお
前述のように、従来技術では正しいビット列を必ずしも
測定装置内部に記憶していない。しかし、ある特定のビ
ットパターンでビット誤りを起こす確率が高くなる現象
があり、このようなビットパターンの存在を調べようと
する場合には、正しいビット列を記憶することが必要不
可欠である。
【０００４】ディスクの重要な評価項目に不均一性や損
傷および形状の歪みなどが挙げられるが、これらの評価
には、ビット誤りの物理的位置を捕えることが必須であ
る。また、記録媒体のみならず、記録装置においても、
記録装置と記録媒体との相性評価の必要性から、上記の
評価は重要な評価項目となっている。しかし、従来技術
では、ビット誤りが発生した論理的位置は勿論のこと記
録媒体上の物理的位置を測定することが困難であった。
従来技術で論理的位置を測定できても、第１の例では測
定出来る被測定ビット列の長さに限界があって物理的位
置を示す範囲が狭すぎ、ディスクの評価には用いること
が出来ない。また、第２の例では誤り率が高くなると測
定できる被測定ビット列の長さが短くなってしまい、第
１の例と同様の欠点が生じる。以上の現状から、ビット
誤り率の大きさに関係なく、ディスクの全範囲にわたる
ような長いビット列に対して、ビット誤りが発生したビ
ットの論理的位置を効率よく測定、記憶できる測定装置
が望まれている。これが可能になれば、ビット誤り情報
を物理的位置で表示し、視覚的かつ直感的に捕えること
等が出来るようになる。
傷および形状の歪みなどが挙げられるが、これらの評価
には、ビット誤りの物理的位置を捕えることが必須であ
る。また、記録媒体のみならず、記録装置においても、
記録装置と記録媒体との相性評価の必要性から、上記の
評価は重要な評価項目となっている。しかし、従来技術
では、ビット誤りが発生した論理的位置は勿論のこと記
録媒体上の物理的位置を測定することが困難であった。
従来技術で論理的位置を測定できても、第１の例では測
定出来る被測定ビット列の長さに限界があって物理的位
置を示す範囲が狭すぎ、ディスクの評価には用いること
が出来ない。また、第２の例では誤り率が高くなると測
定できる被測定ビット列の長さが短くなってしまい、第
１の例と同様の欠点が生じる。以上の現状から、ビット
誤り率の大きさに関係なく、ディスクの全範囲にわたる
ような長いビット列に対して、ビット誤りが発生したビ
ットの論理的位置を効率よく測定、記憶できる測定装置
が望まれている。これが可能になれば、ビット誤り情報
を物理的位置で表示し、視覚的かつ直感的に捕えること
等が出来るようになる。
【０００５】
【課題を解決するための手段】正しいビット列を発生す
る手段と、被測定ビット列と正しいビット列を比較する
比較器と、誤りを含むワード若しくはバイトの内容を記
憶するメモリまたは誤りの内容を記憶するメモリと、誤
りを含むワードまたはバイトに対応する正しいビット列
のワードまたはバイトのメモリ上のアドレス情報を記憶
するメモリと、を測定装置に備える。上記手段により、
ビット誤りの発生した論理的位置を測定する。この測定
結果を演算処理し、所望の表示に変換する。例えば、実
際の記録媒体の形状を模した図形に重ねて測定装置の表
示画面に表示する。
る手段と、被測定ビット列と正しいビット列を比較する
比較器と、誤りを含むワード若しくはバイトの内容を記
憶するメモリまたは誤りの内容を記憶するメモリと、誤
りを含むワードまたはバイトに対応する正しいビット列
のワードまたはバイトのメモリ上のアドレス情報を記憶
するメモリと、を測定装置に備える。上記手段により、
ビット誤りの発生した論理的位置を測定する。この測定
結果を演算処理し、所望の表示に変換する。例えば、実
際の記録媒体の形状を模した図形に重ねて測定装置の表
示画面に表示する。
【０００６】
【作用】図１の実施例に示すように、被測定ビット列を
８ビットのバイト単位またはその整数倍のワード単位な
どにまとめて、正しいビット列と比較器７で比較する
（以下、ワードまたはバイトを総称してワードと記
す）。比較の結果、ビットの不一致を検出した場合、被
測定ビット列の誤りを含むワードの内容ををメモリ６に
記憶する、同時に比較対象となった正しいビット列のワ
ードのアドレスを誤りワード位置情報メモリ８に記憶す
る。記録装置または記録媒体の性能を知るためのビット
誤り測定に関して、該測定結果を実際の記録媒体の物理
的形状を模した形で表示させることで、ビット誤りの分
布を記録媒体の物理的位置に対応させて視覚的に把握す
ることができる。これにより、記録媒体の評価にとって
極めて大切な、ムラやキズおよびディスクの形状の歪み
更にテープとヘッドとの接触の具合をその物理的位置と
照らし合わせて簡便に評価することができる。
８ビットのバイト単位またはその整数倍のワード単位な
どにまとめて、正しいビット列と比較器７で比較する
（以下、ワードまたはバイトを総称してワードと記
す）。比較の結果、ビットの不一致を検出した場合、被
測定ビット列の誤りを含むワードの内容ををメモリ６に
記憶する、同時に比較対象となった正しいビット列のワ
ードのアドレスを誤りワード位置情報メモリ８に記憶す
る。記録装置または記録媒体の性能を知るためのビット
誤り測定に関して、該測定結果を実際の記録媒体の物理
的形状を模した形で表示させることで、ビット誤りの分
布を記録媒体の物理的位置に対応させて視覚的に把握す
ることができる。これにより、記録媒体の評価にとって
極めて大切な、ムラやキズおよびディスクの形状の歪み
更にテープとヘッドとの接触の具合をその物理的位置と
照らし合わせて簡便に評価することができる。
【０００７】
【実施例】本発明の第１の実施例の構成を図１に、誤り
を記憶するデータの例を図２に示す。図１において、シ
リアル入力された被測定ビット列Ａは、シフトレジスタ
１によってシリアル−パラレル変換され、ワード単位に
区分される。正しいビット列は、これを記憶しているビ
ット列メモリ３からラッチ２に送り出される。被測定ビ
ット列と正しいデータはワード単位で各ビットが比較器
７で比較される。ワードの中に一致しないビットが１つ
でもあれば比較器７は誤り検出信号Ｂを発生する。該信
号Ｂが発生されると、スイッチ９ａが閉じられ、シフト
レジスタ１の内容が誤りワード内容メモリ６に記憶され
る。同時にスイッチ９ｂが閉じられてビット列メモリ３
のアドレス情報が、アドレス制御部４から誤りワード位
置情報メモリ８に送られて記憶される。つまり正しいビ
ット列のアドレスが誤りワードの位置情報として記憶さ
れる。図２は、連続するビット列の中の３つのワードの
例である。初めのワードに誤りがあるのでその内容８０
ＡＣ（１６進法表記）が誤りワード内容メモリに記憶さ
れる。また誤りワード位置情報記憶メモリにアドレス情
報００００１０（１６進法表記）が記憶される（該メモ
リの最上位２桁の数値０２については後述）。また、次
のワードには誤りがないので、誤りワード内容メモリお
よび誤りワード位置情報メモリ共になにも書き込まれな
い。次のワードでは誤りがあるので、そのワードの内容
８８ＢＥが誤りワード内容メモリに記憶される。同様に
誤りワード位置情報メモリにもアドレス００００１２が
記憶される。なおスイッチ９は、本発明のデータの流れ
を分かりやすく示すために図示したものである。またス
イッチ９は機械的スイッチに限定するものではなく、電
子スイッチなどで構成することもできる。
を記憶するデータの例を図２に示す。図１において、シ
リアル入力された被測定ビット列Ａは、シフトレジスタ
１によってシリアル−パラレル変換され、ワード単位に
区分される。正しいビット列は、これを記憶しているビ
ット列メモリ３からラッチ２に送り出される。被測定ビ
ット列と正しいデータはワード単位で各ビットが比較器
７で比較される。ワードの中に一致しないビットが１つ
でもあれば比較器７は誤り検出信号Ｂを発生する。該信
号Ｂが発生されると、スイッチ９ａが閉じられ、シフト
レジスタ１の内容が誤りワード内容メモリ６に記憶され
る。同時にスイッチ９ｂが閉じられてビット列メモリ３
のアドレス情報が、アドレス制御部４から誤りワード位
置情報メモリ８に送られて記憶される。つまり正しいビ
ット列のアドレスが誤りワードの位置情報として記憶さ
れる。図２は、連続するビット列の中の３つのワードの
例である。初めのワードに誤りがあるのでその内容８０
ＡＣ（１６進法表記）が誤りワード内容メモリに記憶さ
れる。また誤りワード位置情報記憶メモリにアドレス情
報００００１０（１６進法表記）が記憶される（該メモ
リの最上位２桁の数値０２については後述）。また、次
のワードには誤りがないので、誤りワード内容メモリお
よび誤りワード位置情報メモリ共になにも書き込まれな
い。次のワードでは誤りがあるので、そのワードの内容
８８ＢＥが誤りワード内容メモリに記憶される。同様に
誤りワード位置情報メモリにもアドレス００００１２が
記憶される。なおスイッチ９は、本発明のデータの流れ
を分かりやすく示すために図示したものである。またス
イッチ９は機械的スイッチに限定するものではなく、電
子スイッチなどで構成することもできる。
【０００８】ビット列メモリ３は記録媒体のデータ量と
比べて容量が少ない。そこで、ディスクを例にして述べ
ると、ディスク全体のビット誤りを測定するために、ビ
ット列メモリ３に記憶できる容量以内のデータを繰り返
しディスク内に記録しておき、これを読み出して試験す
ることになる。すなわち、何度も同じデータと比較する
ことになるので、何周目かを計数する周回カウンタ５を
別途設置し、周回数の情報をアドレスと共に誤りワード
位置情報メモリ８に記憶して、大きなデータ量の位置情
報を正しく捕らえる。図２の例では、周回カウンタには
０２（１６進法表記）が計数されている。この値が誤り
ワード位置情報メモリの最上位２桁に記憶される。従っ
て、誤りワード位置情報メモリは、周回カウンタ分が８
ビット長で、アドレス情報とあわせ計３２ビットでワー
ド位置を記憶している。図１の構成では、誤りワード内
容情報メモリ６に記憶されている誤りを含むワードと、
これに対応する正しいビット列のワード（すなわち誤り
ワード位置情報メモリ８に記憶されたアドレスに記憶さ
れているビット列メモリ３の内容）を演算処理で比較し
て、ワード内における誤りビットの論理的位置を求め
る。以上により、誤りのある全てのビットの論理位置が
得られる。
比べて容量が少ない。そこで、ディスクを例にして述べ
ると、ディスク全体のビット誤りを測定するために、ビ
ット列メモリ３に記憶できる容量以内のデータを繰り返
しディスク内に記録しておき、これを読み出して試験す
ることになる。すなわち、何度も同じデータと比較する
ことになるので、何周目かを計数する周回カウンタ５を
別途設置し、周回数の情報をアドレスと共に誤りワード
位置情報メモリ８に記憶して、大きなデータ量の位置情
報を正しく捕らえる。図２の例では、周回カウンタには
０２（１６進法表記）が計数されている。この値が誤り
ワード位置情報メモリの最上位２桁に記憶される。従っ
て、誤りワード位置情報メモリは、周回カウンタ分が８
ビット長で、アドレス情報とあわせ計３２ビットでワー
ド位置を記憶している。図１の構成では、誤りワード内
容情報メモリ６に記憶されている誤りを含むワードと、
これに対応する正しいビット列のワード（すなわち誤り
ワード位置情報メモリ８に記憶されたアドレスに記憶さ
れているビット列メモリ３の内容）を演算処理で比較し
て、ワード内における誤りビットの論理的位置を求め
る。以上により、誤りのある全てのビットの論理位置が
得られる。
【０００９】図３に本発明の第２の実施例を示す。図１
と同じ機能の構成要素には同じ参照番号を付してある。
図３ではワード毎に誤りを検出する検出器１１が、ワー
ド内のビットを比較し、一致しないビットの位置に不一
致の信号を発生し、また１つでも一致しないビットがあ
れば図１と同様に誤り検出信号Ｂを発生する。該誤り検
出信号が発生したらスイッチ９ａが閉じられ、不一致の
ビット情報が誤りビットメモリ１０に記憶される。すな
わちワード内に誤りがあれば、その誤りビットの位置情
報が記憶される。図１の実施例が、ワード内における誤
りビットの論理的位置を、誤りワード内容情報メモリ６
に記憶されている誤りを含むワードと、これに対応する
正しいビット列のワードを演算処理で比較して求たのに
対して、図３の実施例はハードウエアで求める方法であ
る。その他の動作は図１と同様である。
と同じ機能の構成要素には同じ参照番号を付してある。
図３ではワード毎に誤りを検出する検出器１１が、ワー
ド内のビットを比較し、一致しないビットの位置に不一
致の信号を発生し、また１つでも一致しないビットがあ
れば図１と同様に誤り検出信号Ｂを発生する。該誤り検
出信号が発生したらスイッチ９ａが閉じられ、不一致の
ビット情報が誤りビットメモリ１０に記憶される。すな
わちワード内に誤りがあれば、その誤りビットの位置情
報が記憶される。図１の実施例が、ワード内における誤
りビットの論理的位置を、誤りワード内容情報メモリ６
に記憶されている誤りを含むワードと、これに対応する
正しいビット列のワードを演算処理で比較して求たのに
対して、図３の実施例はハードウエアで求める方法であ
る。その他の動作は図１と同様である。
【００１０】上述の方法で得た誤りビットの位置情報を
演算処理して、所望の形式のビット誤り情報に変換して
表示する例を以下に示す。図１１は光磁気ディスクのフ
ォーマットを示す図である。論理フォーマットと物理フ
ォーマットの関係が与えられていれば、ワードの論理的
位置およびワード内のビットの位置から、物理的位置が
一意的に求められる。同様に、テープの場合も、図１２
に示すように、１ライン上のブロック数が決まっていれ
ば、ワードの論理的位置から計算により物理的位置を得
ることができる。ただし、テープの場合、全体のなかの
何本目のラインであるかの情報を得ることは困難である
と同時に不必要であるので、測定の開始されたラインを
一本目のラインとみなすことになる。従って、誤りのあ
るビットの論理的位置を記憶しておけば、これから演算
で簡単に物理的位置を求めることができる。また、バー
スト誤りであるかの判定も可能になり、誤りビットの位
置情報からバースト長などを得て、図４および図５に示
す例のように、バースト誤りの物理的位置とバースト長
を表示できる。図４はディスクの、図５はテープの例で
ある。また、図６のようにビット誤りの位置を点で示し
たり、図７のようにビット率を等高線マップで表示する
ことも可能になる。以上に本発明の実施例を示したが、
例示の様式、配置、その他を限定するものでなく、必要
に応じて本発明の要旨を失うことなく構成の変形も許容
される。
演算処理して、所望の形式のビット誤り情報に変換して
表示する例を以下に示す。図１１は光磁気ディスクのフ
ォーマットを示す図である。論理フォーマットと物理フ
ォーマットの関係が与えられていれば、ワードの論理的
位置およびワード内のビットの位置から、物理的位置が
一意的に求められる。同様に、テープの場合も、図１２
に示すように、１ライン上のブロック数が決まっていれ
ば、ワードの論理的位置から計算により物理的位置を得
ることができる。ただし、テープの場合、全体のなかの
何本目のラインであるかの情報を得ることは困難である
と同時に不必要であるので、測定の開始されたラインを
一本目のラインとみなすことになる。従って、誤りのあ
るビットの論理的位置を記憶しておけば、これから演算
で簡単に物理的位置を求めることができる。また、バー
スト誤りであるかの判定も可能になり、誤りビットの位
置情報からバースト長などを得て、図４および図５に示
す例のように、バースト誤りの物理的位置とバースト長
を表示できる。図４はディスクの、図５はテープの例で
ある。また、図６のようにビット誤りの位置を点で示し
たり、図７のようにビット率を等高線マップで表示する
ことも可能になる。以上に本発明の実施例を示したが、
例示の様式、配置、その他を限定するものでなく、必要
に応じて本発明の要旨を失うことなく構成の変形も許容
される。
【００１１】
【発明の効果】本発明によれば、誤りを起こしたビット
の論理的ビット位置を効率よく測定し、記憶することが
できる。また誤ったビットの位置が記憶されているの
で、記憶値を演算処理すれば、所望の形式のビット誤り
情報に変換でき、実用に供し有益である。また、誤りの
位置情報を誤りのあるワード単位で記憶するため、従来
技術の第１の例に比較し、必要な記憶容量が少くすむこ
とは明らかである。次に、従来技術の第２の例に対して
も、メモリの容量を節約できる効果がある。被測定ビッ
ト列が約４Ｇビットの長さの例で従来技術の第２の例と
本発明を比較してみる。前述の図１０に示す従来技術の
例では、１個の誤りを記憶するために３２ビットが必要
である。従って誤りビット位置情報メモリの必要容量は
（３２×誤り個数）ビットになる。一方、本発明の実施
例では、誤りのあるワード１個につき、誤りワード位置
情報メモリに３２ビット（周回カウンタに８ビット、ア
ドレスに２４ビット）と誤りワード内容メモリに１６ビ
ットの計４８が必要である。従って、誤り率が非常に低
い場合は従来の例の方が少ない記憶容量でよいが、バー
スト誤りのように連続した誤りの場合や、誤り率が大き
い場合に対しては、本発明の方が記憶容量が少なくす
む。以上のように、本発明の実施例では、測定ビット列
の誤り率の大小に関係なく、長いビット列の誤りを効率
よく記憶できる特徴がある。さらに、従来技術の第２の
例では実時間処理をしようとすると、被測定ビット列の
転送レートでビット誤り情報の書き込みができるように
設計する必要があるが、本発明の実施例では１６ビット
のワードでまとめて処理するため、１６分の１の転送レ
ートでワード誤り情報が書き込めるように設計すればよ
く、設計が格段に楽でかつ経済的である。また、正しい
ビット列をビット列メモリ３に記憶しているので、ある
特定のビットパターンでビット誤りを起こす確率が高い
ビットパターンの存在を調べることも可能である。
の論理的ビット位置を効率よく測定し、記憶することが
できる。また誤ったビットの位置が記憶されているの
で、記憶値を演算処理すれば、所望の形式のビット誤り
情報に変換でき、実用に供し有益である。また、誤りの
位置情報を誤りのあるワード単位で記憶するため、従来
技術の第１の例に比較し、必要な記憶容量が少くすむこ
とは明らかである。次に、従来技術の第２の例に対して
も、メモリの容量を節約できる効果がある。被測定ビッ
ト列が約４Ｇビットの長さの例で従来技術の第２の例と
本発明を比較してみる。前述の図１０に示す従来技術の
例では、１個の誤りを記憶するために３２ビットが必要
である。従って誤りビット位置情報メモリの必要容量は
（３２×誤り個数）ビットになる。一方、本発明の実施
例では、誤りのあるワード１個につき、誤りワード位置
情報メモリに３２ビット（周回カウンタに８ビット、ア
ドレスに２４ビット）と誤りワード内容メモリに１６ビ
ットの計４８が必要である。従って、誤り率が非常に低
い場合は従来の例の方が少ない記憶容量でよいが、バー
スト誤りのように連続した誤りの場合や、誤り率が大き
い場合に対しては、本発明の方が記憶容量が少なくす
む。以上のように、本発明の実施例では、測定ビット列
の誤り率の大小に関係なく、長いビット列の誤りを効率
よく記憶できる特徴がある。さらに、従来技術の第２の
例では実時間処理をしようとすると、被測定ビット列の
転送レートでビット誤り情報の書き込みができるように
設計する必要があるが、本発明の実施例では１６ビット
のワードでまとめて処理するため、１６分の１の転送レ
ートでワード誤り情報が書き込めるように設計すればよ
く、設計が格段に楽でかつ経済的である。また、正しい
ビット列をビット列メモリ３に記憶しているので、ある
特定のビットパターンでビット誤りを起こす確率が高い
ビットパターンの存在を調べることも可能である。
【図１】本発明の第１の実施例を示す構成図である。
【図２】本発明による、誤りビット位置情報を記憶する
実施例の図である。
実施例の図である。
【図３】本発明の第２の実施例を示す構成図である。
【図４】本発明による、ディスク状記憶媒体のバースト
誤りを線で表示する例を示す図でる。
誤りを線で表示する例を示す図でる。
【図５】本発明による、テープ状記録媒体のバースト誤
りを線で表示する例を示す図である。
りを線で表示する例を示す図である。
【図６】本発明による、ディスク状記録媒体のビット誤
りを点で表示する例を示す図である。
りを点で表示する例を示す図である。
【図７】本発明による、ディスク状記録媒体のビット誤
り率を等高線図で表示する例を示す図である。
り率を等高線図で表示する例を示す図である。
【図８】ビット誤り率対ブロック番号を表示した従来技
術の例を示す図である。
術の例を示す図である。
【図９】ビット誤り出現回数対バースト長を表示した従
来技術の例を示す図である。
来技術の例を示す図である。
【図１０】従来技術による、誤りビット位置情報を記憶
する例を示す図である。
する例を示す図である。
【図１１】光磁気ディスク記録媒体のブロック番号と物
理的位置の関係を示す図である。
理的位置の関係を示す図である。
【図１２】テープ状記録媒体のブロック番号と物理的位
置の関係を示す図である。
置の関係を示す図である。
１：シフトレジスタ ２：ラッチ ３：ビット列メモリ ４：アドレス制御部 ５：周回カウンタ ６：誤りワード内容メモリ ７：比較器 ８：誤りワード位置情報メモリ ９ａ、９ｂ、９ｃ：スイッチ １０：誤りビットメモリ １１：比較器 Ａ：被測定ビット列 Ｂ：誤り検出信号
Claims (6)
- 【請求項１】正しいビット列を発生する手段と、 該正しいビット列と被測定ビット列を比較して被測定ビ
ット列に誤りを検出したとき、該ビット誤りがあるワー
ドまたはバイトの被測定ビット列内における論理的位置
を測定、記憶する手段と、 該ワードまたはバイト内における誤りビットの論理的位
置を測定、記憶する手段と、 該測定、記憶値を演算処理する手段と、を備えたビット
誤り測定装置。 - 【請求項２】誤りビットの論理的位置からデジタル記録
媒体の物理的記録位置を演算によって求める請求項１記
載のビット誤り測定装置。 - 【請求項３】デジタル記録媒体の形状を模した図形上
に、ビット誤り情報を描き、ビット誤りが発生した物理
的位置およびその分布を視覚的に表示することを特徴と
する請求項１に記載のビット誤り測定装置。 - 【請求項４】被測定ビット列に誤りを検出したとき、該
ビット誤りがあるワードまたはバイトに対応する正しい
ビット列のワードまたはバイトの論理的位置を記憶し、
該記憶値をビット誤りがあるワードまたはバイトが被測
定ビット列内に位置する論理的位置とする請求項１記載
のビット誤り測定装置。 - 【請求項５】被測定ビット列に誤りを検出したとき、該
ビット誤りがあるワードまたはバイトの内容を記憶し、
該ビット誤りがあるワードまたはバイトに対応する正し
いビット列のワードまたはバイトの内容と演算処理で比
較して、該ワードまたはバイト内における誤りビットの
論理的位置を測定する請求項１記載のビット誤り測定装
置。 - 【請求項６】ワードまたはバイト毎に被測定ビット列の
誤りを検出する手段において、該ワードまたはバイト内
のビット毎の誤り検出情報を記憶し、該記憶値を該ワー
ドまたはバイト内における誤りビットの論理的位置情報
とする請求項１記載のビット誤り測定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24714094A JP3536071B2 (ja) | 1994-09-14 | 1994-09-14 | ビット誤り測定装置 |
| US08/521,658 US5822331A (en) | 1994-09-14 | 1995-08-31 | Bit error measuring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24714094A JP3536071B2 (ja) | 1994-09-14 | 1994-09-14 | ビット誤り測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0887837A true JPH0887837A (ja) | 1996-04-02 |
| JP3536071B2 JP3536071B2 (ja) | 2004-06-07 |
Family
ID=17159032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24714094A Expired - Fee Related JP3536071B2 (ja) | 1994-09-14 | 1994-09-14 | ビット誤り測定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5822331A (ja) |
| JP (1) | JP3536071B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048737A (ja) * | 2007-08-22 | 2009-03-05 | Sanyo Electric Co Ltd | エラー表示回路、エラー推定回路およびデータ再生装置 |
| JP2009266289A (ja) * | 2008-04-24 | 2009-11-12 | Pulstec Industrial Co Ltd | 光ディスクの再生信号評価装置及び再生信号評価方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404804B1 (en) * | 1997-09-17 | 2002-06-11 | Texas Instruments Incorporated | Circuits, systems, and methods for error elimination in a digital subscriber line modem |
| US20040179623A1 (en) * | 2003-03-14 | 2004-09-16 | Huckeba William Harrell | Differential error detector |
| JP4647951B2 (ja) * | 2004-07-29 | 2011-03-09 | 株式会社ジェイテクト | 安全制御装置、安全制御システム及び通信エラー検出方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414713A (en) * | 1990-02-05 | 1995-05-09 | Synthesis Research, Inc. | Apparatus for testing digital electronic channels |
| US5293382A (en) * | 1993-03-01 | 1994-03-08 | Motorola, Inc. | Method for FDMA signal multiplexing and demultiplexing |
| US5541942A (en) * | 1994-06-14 | 1996-07-30 | Microsoft Corporation | Method and system for testing memory utilizing specific bit patterns |
-
1994
- 1994-09-14 JP JP24714094A patent/JP3536071B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-31 US US08/521,658 patent/US5822331A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048737A (ja) * | 2007-08-22 | 2009-03-05 | Sanyo Electric Co Ltd | エラー表示回路、エラー推定回路およびデータ再生装置 |
| JP2009266289A (ja) * | 2008-04-24 | 2009-11-12 | Pulstec Industrial Co Ltd | 光ディスクの再生信号評価装置及び再生信号評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5822331A (en) | 1998-10-13 |
| JP3536071B2 (ja) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121263A (en) | Method and apparatus for determining the error rate of magnetic recording disk drives having a amplitude sampling data detection | |
| US4079234A (en) | Manual key input apparatus | |
| US5438575A (en) | Data storage system with stale data detector and method of operation | |
| GB1534523A (en) | Computer memories | |
| US4380068A (en) | Test unit for a high-rate multitrack digital recorder | |
| JPS6192475A (ja) | 磁気記憶装置システムにおけるタイミング非対称の測定方法 | |
| JP3536071B2 (ja) | ビット誤り測定装置 | |
| JPS61113166A (ja) | デイジタル情報再生装置における時間軸補正装置 | |
| US3517305A (en) | Magnetic tape tester in which,after comparison with a standard,an erroneous signal is stored for later analysis | |
| JPS5853796B2 (ja) | 紙幣真偽判別方式 | |
| US5696767A (en) | Bit error measuring apparatus | |
| JPH0319178A (ja) | 光ディスクのエラー位置検出方法及び表示方法 | |
| JPS5721000A (en) | Memory measuring device | |
| JP2504162B2 (ja) | 障害処理装置 | |
| JPH0437344Y2 (ja) | ||
| JPS6322107B2 (ja) | ||
| JPH0727637B2 (ja) | 磁気ディスク欠陥検査装置 | |
| JP3010646B2 (ja) | Ｅｅｒｏｍを用いた情報処理装置 | |
| JP2717577B2 (ja) | セクタマーク検出装置 | |
| JP2909741B2 (ja) | 磁気ディスク評価装置 | |
| SU1200347A1 (ru) | Устройство дл контрол адресных цепей блоков пам ти | |
| JP2818766B2 (ja) | 記録媒体の欠陥検査装置 | |
| CN108877867A (zh) | Dram虚焊的检测方法及装置 | |
| CN117405199A (zh) | 一种燃气表准确性的检测方法 | |
| JPH01106370A (ja) | エラー検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040123 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |