JPH088777B2 - インバ−タ装置の制御回路 - Google Patents
インバ−タ装置の制御回路Info
- Publication number
- JPH088777B2 JPH088777B2 JP61263218A JP26321886A JPH088777B2 JP H088777 B2 JPH088777 B2 JP H088777B2 JP 61263218 A JP61263218 A JP 61263218A JP 26321886 A JP26321886 A JP 26321886A JP H088777 B2 JPH088777 B2 JP H088777B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter device
- data
- microprocessor
- memory
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は定周波正弦波インバータの制御回路におけ
る演算データの選択や変換のタイミングを制御するイン
バータ装置の制御回路に関するものである。
る演算データの選択や変換のタイミングを制御するイン
バータ装置の制御回路に関するものである。
第３図は例えば1986年７月12日付，電気学会半導体電
力変換研究会資料（資料番号,SPC−86−59）に示された
定周波正弦波インバータの波形制御回路の例であり、図
において１は水晶発振器等のタイムベース、２はカウン
タ、３は前記タイムベース１及びカウンタ２に同期して
プログラム制御を行なうマイクロプロセッサ、４はA/D
コンバータでマルチプレクサ５の出力信号をアナログ信
号の入力とする。６は同一回路を３回路揃えたサンプル
ホールダで、前記マイクロプロセッサ３を含むA/Dコン
バータ4,サンプルホルダ5,マルチプレクサ６をまとめて
変換装置と略称する。また７はインバータの出力電圧
（負荷にかかる電圧）VC（インバータ装置の状態を示す
アナログデータ）、８はインバータ電流IA（インバータ
装置の状態を示すアナログデータ）、９は負荷電流I
L（インバータ装置の状態を示すアナログデータ）であ
る。
力変換研究会資料（資料番号,SPC−86−59）に示された
定周波正弦波インバータの波形制御回路の例であり、図
において１は水晶発振器等のタイムベース、２はカウン
タ、３は前記タイムベース１及びカウンタ２に同期して
プログラム制御を行なうマイクロプロセッサ、４はA/D
コンバータでマルチプレクサ５の出力信号をアナログ信
号の入力とする。６は同一回路を３回路揃えたサンプル
ホールダで、前記マイクロプロセッサ３を含むA/Dコン
バータ4,サンプルホルダ5,マルチプレクサ６をまとめて
変換装置と略称する。また７はインバータの出力電圧
（負荷にかかる電圧）VC（インバータ装置の状態を示す
アナログデータ）、８はインバータ電流IA（インバータ
装置の状態を示すアナログデータ）、９は負荷電流I
L（インバータ装置の状態を示すアナログデータ）であ
る。
次に第３図の動作を第４図のタイムチャートを参照し
て説明する。まず、プログラム制御を行なうマイクロプ
ロセッサ３は演算に必要なデータを格納する時刻をイン
バータ電流IA,出力電圧VC,負荷電流ILについて各々T1,T
2,T3とする。そして、３組のサンプルホールダ６にはプ
ログラムのスタート時刻T0でホールド指令が出力される
と同時にマルチプレクサ５によりインバータ電流IAが選
択される。次にマルチプレクサ５の出力が安定するとA/
Dコンバータ４に変換指令が出力され所要の変換時間後A
/Dコンバータ４がディジタル変換されたインバータ電流
▲Ｉ* A▼を出力しこれをマイクロプロセッサ３が時刻T1
で取囲むと同時にマルチプレクサ５により出力電圧VCが
選択される。以下同様にして時刻T2でディジタル変換さ
れた出力電圧▲Ｖ* L▼が取込まれ、時刻T3でディジタル
変換された負荷電流▲Ｉ* L▼がマイクロプロセッサ３に
取込まれる。（（CL）はデータ選択、変換のプログラム
である）なお、前記夫々の演算に必要なデータ▲Ｉ
* A▼，▲Ｖ* C▼，▲Ｉ* L▼は、各々IA,VC,ILのA/D変換
されたデータとする。上記動作のタイミングは全てマイ
クロプロセッサ３のプログラムによってA/Dコンバータ
4,マルチプレクサ5,サンプルホールダ６に指令を与える
ことにより行なわれる。（CA）はデータ選択、変換（C
L）後の制御演算のプログラムである。
て説明する。まず、プログラム制御を行なうマイクロプ
ロセッサ３は演算に必要なデータを格納する時刻をイン
バータ電流IA,出力電圧VC,負荷電流ILについて各々T1,T
2,T3とする。そして、３組のサンプルホールダ６にはプ
ログラムのスタート時刻T0でホールド指令が出力される
と同時にマルチプレクサ５によりインバータ電流IAが選
択される。次にマルチプレクサ５の出力が安定するとA/
Dコンバータ４に変換指令が出力され所要の変換時間後A
/Dコンバータ４がディジタル変換されたインバータ電流
▲Ｉ* A▼を出力しこれをマイクロプロセッサ３が時刻T1
で取囲むと同時にマルチプレクサ５により出力電圧VCが
選択される。以下同様にして時刻T2でディジタル変換さ
れた出力電圧▲Ｖ* L▼が取込まれ、時刻T3でディジタル
変換された負荷電流▲Ｉ* L▼がマイクロプロセッサ３に
取込まれる。（（CL）はデータ選択、変換のプログラム
である）なお、前記夫々の演算に必要なデータ▲Ｉ
* A▼，▲Ｖ* C▼，▲Ｉ* L▼は、各々IA,VC,ILのA/D変換
されたデータとする。上記動作のタイミングは全てマイ
クロプロセッサ３のプログラムによってA/Dコンバータ
4,マルチプレクサ5,サンプルホールダ６に指令を与える
ことにより行なわれる。（CA）はデータ選択、変換（C
L）後の制御演算のプログラムである。
従来のインバータ装置の制御回路は以上のように構成
されているので、マイクロプロセッサは少くともスター
ト時刻T0から時刻T3までの期間はデータの選択、変換に
占有されてしまう。そのため高速制御を要求されるこの
種インバータ装置の制御ではスタート時刻TDからサイク
ル終了時刻T8までの１周期の時間を100μ秒前後にしな
ければならずそのようなサイクルタイムを設定すると逆
に制御演算のための処理時間が不足するなどの問題点が
あった。
されているので、マイクロプロセッサは少くともスター
ト時刻T0から時刻T3までの期間はデータの選択、変換に
占有されてしまう。そのため高速制御を要求されるこの
種インバータ装置の制御ではスタート時刻TDからサイク
ル終了時刻T8までの１周期の時間を100μ秒前後にしな
ければならずそのようなサイクルタイムを設定すると逆
に制御演算のための処理時間が不足するなどの問題点が
あった。
この発明は上記のような問題点を解消するためになさ
れたものでマイクロプロセッサの指令なしでデータ選択
や変換を行なうことができるとともにそのデータ取込み
のタイミングをマイクロプロセッサが要求する最適なも
のに任意に変更可能なインバータ装置の制御回路を得る
ことを目的とする。
れたものでマイクロプロセッサの指令なしでデータ選択
や変換を行なうことができるとともにそのデータ取込み
のタイミングをマイクロプロセッサが要求する最適なも
のに任意に変更可能なインバータ装置の制御回路を得る
ことを目的とする。
この発明に係るインバータ装置の制御回路はデータの
選択や変換のタイミング指令を予めプログラム制御とは
別に設けたメモリに記憶させておき、タイムベースに従
ったカウンタの出力で該メモリをアクセスし、該選択や
変換のタイミング指令を取り出してサンプルホールやデ
ータセレクタ及びA/Dコンバータに与えるものである。
また、前記メモリには複数のパターンを有し、所要のパ
ターンが任意に選択できるようにする。
選択や変換のタイミング指令を予めプログラム制御とは
別に設けたメモリに記憶させておき、タイムベースに従
ったカウンタの出力で該メモリをアクセスし、該選択や
変換のタイミング指令を取り出してサンプルホールやデ
ータセレクタ及びA/Dコンバータに与えるものである。
また、前記メモリには複数のパターンを有し、所要のパ
ターンが任意に選択できるようにする。
この発明におけるインバータ装置のメモリはマイクロ
プロセッサのプログラムに従って演算上データが必要と
なるタイミング指令に合せてデータの変換指令を書込む
ことが可能でプログラムの変更に合わせて書きかえるこ
とも可能とする。
プロセッサのプログラムに従って演算上データが必要と
なるタイミング指令に合せてデータの変換指令を書込む
ことが可能でプログラムの変更に合わせて書きかえるこ
とも可能とする。
以下この発明の一実施例に図について説明する。図中
第３図と同一の部分は同一の符号をもって図示した第１
図において、10はメモリでROM等で構成されカウンタ２
によりアドレス指定された出力が11のラッチを通してA/
Dコンバータ4,マルチプレクサ5,サンプルホールダ６へ
変換及び選択のタイミング指令として与えられる。
第３図と同一の部分は同一の符号をもって図示した第１
図において、10はメモリでROM等で構成されカウンタ２
によりアドレス指定された出力が11のラッチを通してA/
Dコンバータ4,マルチプレクサ5,サンプルホールダ６へ
変換及び選択のタイミング指令として与えられる。
次に第２図のフローチャートを参照して動作について
説明する。まずタイムベース１に従ってカウンタ２がカ
ウントしたタイムベースパルス値を順次アドレスとして
タイミング指定しメモリ10をアクセスする。するとメモ
リ10の各ビットのパターンとして夫々サンプルホールダ
６への取込み指令，マルチプレクサ５への選択指令及び
A/Dコンバータ４への変換指令が出力されデータ取込み
（CL）が行われる。ラッチ11はメモリ10出力のハザード
を除去するために挿入した回路で説明上は特に必要ない
ので省略する。またマイクロプロセッサ３のデータ取込
みは時刻T0,T11,T12,T13で行なわれるが該マイクロプロ
セッサ３はデータの選択や変換の指令を出力することな
くデータの取込みだけに時間をさけばよい。従って時刻
T11,T12,T13の前後で制御演算（CA）を実行することが
可能となる。
説明する。まずタイムベース１に従ってカウンタ２がカ
ウントしたタイムベースパルス値を順次アドレスとして
タイミング指定しメモリ10をアクセスする。するとメモ
リ10の各ビットのパターンとして夫々サンプルホールダ
６への取込み指令，マルチプレクサ５への選択指令及び
A/Dコンバータ４への変換指令が出力されデータ取込み
（CL）が行われる。ラッチ11はメモリ10出力のハザード
を除去するために挿入した回路で説明上は特に必要ない
ので省略する。またマイクロプロセッサ３のデータ取込
みは時刻T0,T11,T12,T13で行なわれるが該マイクロプロ
セッサ３はデータの選択や変換の指令を出力することな
くデータの取込みだけに時間をさけばよい。従って時刻
T11,T12,T13の前後で制御演算（CA）を実行することが
可能となる。
なお、上記実施例ではメモリとしてROMを使用した例
について説明したがRAMやE2PROM等であってもよい。ま
た、メモリの中に複数のパターンを記憶させておきイン
バータ装置の動作モードの変更等に応じて適当なパター
ンを選択しながら運転することも容易に可能である。
について説明したがRAMやE2PROM等であってもよい。ま
た、メモリの中に複数のパターンを記憶させておきイン
バータ装置の動作モードの変更等に応じて適当なパター
ンを選択しながら運転することも容易に可能である。
以上のように、この発明によれば、インバータ装置の
状態を示す複数のアナログデータのうち、入力すべきア
ナログデータを指定する選択指令を予めメモリに記憶し
ておき、カウンタのカウント値で指定されるアドレスに
記憶されている選択指令を変換回路に出力するととも
に、その選択指令が指定するアナログデータを変換回路
がディジタル変換してマイクロプロセッサに入力させる
ように構成したので、マイクロプロセッサは入力するデ
ータの選択等の管理を行わなくとも必要なデータを入力
することができ、その結果、マイクロプロセッサの負荷
が軽減されるとともに、プログラムの短縮化が行え、イ
ンバータ装置を高速に制御できる効果がある。また、入
力すべきデータを変更する必要がある場合、マイクロプ
ロセッサのプログラムを変更せずにメモリの記憶内容を
変更するだけで簡単に入力すべきデータを変更すること
ができる効果もある。
状態を示す複数のアナログデータのうち、入力すべきア
ナログデータを指定する選択指令を予めメモリに記憶し
ておき、カウンタのカウント値で指定されるアドレスに
記憶されている選択指令を変換回路に出力するととも
に、その選択指令が指定するアナログデータを変換回路
がディジタル変換してマイクロプロセッサに入力させる
ように構成したので、マイクロプロセッサは入力するデ
ータの選択等の管理を行わなくとも必要なデータを入力
することができ、その結果、マイクロプロセッサの負荷
が軽減されるとともに、プログラムの短縮化が行え、イ
ンバータ装置を高速に制御できる効果がある。また、入
力すべきデータを変更する必要がある場合、マイクロプ
ロセッサのプログラムを変更せずにメモリの記憶内容を
変更するだけで簡単に入力すべきデータを変更すること
ができる効果もある。
第１図はこの発明の一実施例によるインバータ装置の制
御回路ブロック図、第２図は第１図の動作を説明するタ
イムチャート、第３図は従来のインバータ装置の制御回
路ブロック図、第４図は第３図の動作を説明するタイム
チャートである。 図においては、１はタイムベース、２はカウンタ、３は
マイクロプロセッサ、10はメモリである。
御回路ブロック図、第２図は第１図の動作を説明するタ
イムチャート、第３図は従来のインバータ装置の制御回
路ブロック図、第４図は第３図の動作を説明するタイム
チャートである。 図においては、１はタイムベース、２はカウンタ、３は
マイクロプロセッサ、10はメモリである。
Claims (1)
- 【請求項１】タイムベースの出力に同期してカウントす
るカウンタと、インバータ装置の状態を示す複数のアナ
ログデータのうち、入力すべきアナログデータを指定す
る選択指令が記憶され、前記カウンタのカウント値で指
定されるアドレスに記憶されている選択指令を出力する
メモリと、前記メモリから出力された選択指令が指定す
るアナログデータを前記インバータ装置から入力し、そ
のアナログデータをディジタルデータに変換する変換回
路と、前記変換回路により変換されたディジタルデータ
を入力し、そのディジタルデータに基づいて制御演算を
行うマイクロプロセッサとを備えたインバータ装置の制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263218A JPH088777B2 (ja) | 1986-11-05 | 1986-11-05 | インバ−タ装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263218A JPH088777B2 (ja) | 1986-11-05 | 1986-11-05 | インバ−タ装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63117667A JPS63117667A (ja) | 1988-05-21 |
| JPH088777B2 true JPH088777B2 (ja) | 1996-01-29 |
Family
ID=17386419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263218A Expired - Fee Related JPH088777B2 (ja) | 1986-11-05 | 1986-11-05 | インバ−タ装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088777B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100203577B1 (ko) * | 1994-12-19 | 1999-06-15 | 배순훈 | 광로조절장치와 그 제조방법 |
| JP6148915B2 (ja) | 2012-09-26 | 2017-06-14 | 株式会社Ｓｕｂａｒｕ | 車両 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992794A (ja) * | 1982-11-17 | 1984-05-29 | Fanuc Ltd | 交流モ−タの制御回路 |
| JPS60219979A (ja) * | 1984-04-16 | 1985-11-02 | Mitsubishi Electric Corp | エレベ−タの速度制御装置 |
-
1986
- 1986-11-05 JP JP61263218A patent/JPH088777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63117667A (ja) | 1988-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6194136A (ja) | デイジタル信号処理装置 | |
| JPH0368204A (ja) | 任意波形発生器 | |
| JPH088777B2 (ja) | インバ−タ装置の制御回路 | |
| US4222339A (en) | Automatic compound pattern generation type sewing machine | |
| JPH0718174Y2 (ja) | 任意波形発生器 | |
| JPS5826583B2 (ja) | デ−タニユウリヨクソウチ | |
| JPS63208905A (ja) | シ−ケンス発生回路 | |
| JP3249671B2 (ja) | 任意長データ列発生装置 | |
| JPH0617195Y2 (ja) | 楽音発生装置 | |
| JP2592656B2 (ja) | マルチプレクサ付ａｄ変換器の試験法 | |
| JPS6193963A (ja) | 複数チヤンネルデイジタルオシロスコ−プ | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JPH0619806A (ja) | データ圧縮用アドレス発生回路 | |
| KR100453888B1 (ko) | 병렬입력/직렬출력 쉬프트 레지스터를 이용한 프로그래머블클럭 펄스 발생기 | |
| JP2573068B2 (ja) | デジタル・パターン発生装置 | |
| KR100365837B1 (ko) | 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환장치 | |
| JPH0528807Y2 (ja) | ||
| JP2883664B2 (ja) | アナログ・デジタル変換装置 | |
| JPS6147071B2 (ja) | ||
| JPS61181221A (ja) | アナログ／デジタル変換装置 | |
| KR980012938A (ko) | A/d변환 데이터 처리 회로 | |
| JPH0393090A (ja) | ビデオメモリ | |
| JPH0774543A (ja) | 波形編集方法 | |
| JPH04301580A (ja) | パターン発生器 | |
| JPH0498515A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |