JPH088713A

JPH088713A - 半導体集積回路装置

Info

Publication number: JPH088713A
Application number: JP6140012A
Authority: JP
Inventors: Koji Yano; 功次矢野; Masaru Kaneko; 優金子; Naoki Handa; 直樹半田
Original assignee: Hitachi Hokkai Semiconductor Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Renesas Semiconductor Package and Test Solutions Co Ltd
Priority date: 1994-06-22
Filing date: 1994-06-22
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】ノイズレベルに合わせた入力バッファ回路が
選択でき、所望の駆動電流が取り出せる出力バッファ回
路を提供する。【構成】制御端子４に入力される制御信号で駆動され
る入力信号調整回路６を入力バッファ回路に設ける。入
力信号調整回路６は、制御信号を反転して反転信号を出
力する駆動用インバータ５と、制御信号および反転信号
によって駆動されて入力信号に帰還をかけるクロックド
インバータ３とから構成する。また、常時駆動状態とさ
れている第１の出力バッファ７と電気的に接続されると
ともに、制御端子１５に入力される制御信号によって駆
動される第２の出力バッファ８を出力バッファ回路に設
ける。第２の出力バッファ８は、制御信号によってそれ
ぞれ駆動されるＰチャネルＦＥＴ１３およびＮチャネル
ＦＥＴ１４で構成され、第１の出力バッファ７と連動し
て出力信号を送る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、内部回路とのインターフェイスとして設け
られた入出力バッファ回路に関する。

【０００２】

【従来の技術】シングルチップマイコン等の半導体集積
回路装置における入出力ピン（電極パッド）では、予め
それぞれのバッファが割り当てられている。

【０００３】したがって、たとえばある入力ピンについ
て、ノイズ耐性の限度範囲であるノイズマージンが小さ
いものの該入力ピンの入力バッファがノイズ対策を施さ
れていない通常のものである場合には、ユーザは配線基
板のパターンを改変して入力されるノイズを減少させる
か、あるいは外付けデバイスでノイズを減少させるかの
対応をとっている。また、出力ピンについても、たとえ
ばＬＥＤを駆動する出力ピン等のように大電流を必要と
するが該出力ピンではそれが得られない場合には、やは
り外付けデバイスを用いて所望レベルの電流を得てい
る。

【０００４】このようにマイコンなどをサポートする外
付けデバイスに関する技術を詳しく述べている例として
は、たとえば、電波新聞社発行、「電子部品ハンドブッ
ク」（昭和５５年７月３０日発行）、Ｐ４１３〜Ｐ４１
７がある。

【０００５】

【発明が解決しようとする課題】しかし、このようにユ
ーザ側において外付けデバイスを用いるなどの対策を採
ることは、設計の自由度が低下するにとどまらず、半導
体集積回路装置自体が複雑化し、素子が増大化するとい
う問題点がある。

【０００６】そこで、本発明の目的は、入力信号のノイ
ズレベルに合わせた入力バッファが選択できる入力バッ
ファ回路に関する技術を提供することにある。

【０００７】本発明の他の目的は、所望の駆動電流が取
り出せる出力バッファ回路に関する技術を提供すること
にある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。

【００１０】すなわち、本発明の半導体集積回路装置
は、制御端子に入力される制御信号によって駆動される
入力信号調整回路が入力バッファ回路に設けられたもの
である。この入力信号調整回路は、ノイズがのった入力
信号を所望のレベルの信号に調整するものである。この
場合、前記した入力信号調整回路は、制御信号を反転し
て反転信号を出力する駆動用インバータと、制御信号お
よび反転信号によって駆動されて入力信号に帰還をかけ
るクロックドインバータとから構成することができる。

【００１１】また、本発明の半導体集積回路装置は、常
時駆動状態とされている第１の出力バッファと電気的に
接続されるとともに制御端子に入力される制御信号によ
って駆動される第２の出力バッファが出力バッファ回路
に設けられたものである。この第２の出力バッファは、
第１の出力バッファと連動して電極パッドに出力信号を
送るものである。この場合、前記した第２の出力バッフ
ァは、電源とグランド間に直列に接続して設けられて、
制御信号によってそれぞれ駆動されるＰチャネルＦＥＴ
およびＮチャネルＦＥＴとから構成することができる。

【００１２】そして、本発明の半導体集積回路装置は、
前記した入力バッファ回路と出力バッファ回路とが同一
の電極パッドと電気的に接続されているものである。

【００１３】

【作用】上記のような構成の入力バッファ回路が設けら
れた半導体集積回路装置によれば、ユーザ側で制御信号
を入力することで入力信号調整回路が駆動されて入力信
号に帰還をかけることができる。よって、ノイズマージ
ンが小さい場合には、半導体集積回路装置内の該回路を
駆動させることによって、ノイズののった入力信号を所
望のレベルに直して内部回路の誤動作を防止することが
できる。

【００１４】また、上記のような構成の出力バッファ回
路が設けられた半導体集積回路装置によれば、同様にユ
ーザ側で制御信号を入力することで第２の出力バッファ
が駆動され、大電流を電極パッドに送ることができる。
したがって、ＬＥＤを駆動するなどの場合には、半導体
集積回路装置内の第２の出力バッファを駆動させること
によって、出力ピンである電極パッドに大電流を供給し
てこれを駆動することができる。

【００１５】そして、このような入力バッファ回路およ
び出力バッファ回路が同一の電極パッドと電気的に接続
された半導体集積回路装置によれば、入出力の双方向に
おいて前記したメリットを得ることができる。

【００１６】

【実施例】以下、本発明の実施例を、図面に基づいて詳
細に説明する。

【００１７】（実施例１）図１は本発明の一実施例であ
る半導体集積回路装置の入力バッファ回路を示す回路図
である。

【００１８】本実施例の入力バッファ回路は、入力信号
が入力される入力ピン（電極パッド）１には第１、第２
および第３のインバータ２ａ，２ｂ，２ｃが直列に接続
され、第３のインバータ２ｃは図示しない内部回路に接
続されている。また、第２のインバータ２ｂには入力信
号に帰還をかけるクロックドインバータ３が並列に接続
されている。

【００１９】クロックパルスにより開閉動作するクロッ
クドインバータ３は、制御信号が入力される制御端子
４、および制御信号を入力してこれの反転信号を出力す
る駆動用インバータ５と接続されており、たとえば制御
端子４に入力される１レベルの制御信号によって駆動さ
れるようになっている。そして、このクロックドインバ
ータ３、制御端子４および駆動用インバータ５によって
入力信号調整回路６が構成されている。

【００２０】このような入力バッファ回路の動作は次の
ようなものである。

【００２１】すなわち、入力ピン１のノイズマージンが
大きい場合には、ユーザ側において制御端子４に０レベ
ルの制御信号が入力されるように設計する。すると、ク
ロックドインバータ３はカットオフされて動作しないの
で、入力信号は第１、第２および第３のインバータ２
ａ，２ｂ，２ｃによってそれぞれ反転されて内部回路に
送られる。すなわち、入力信号は、入力されたレベルの
状態でそのまま内部回路に送られることになる。

【００２２】一方、たとえば配線基板（図示せず）上に
ノイズがのりやすいなどの理由から入力ピン１のノイズ
マージンが小さい場合には、制御端子４に１レベルの制
御信号が入力されるように設計する。これにより、クロ
ックドインバータ３の前段には１レベルの制御信号が、
後段には駆動用インバータ５によって反転された０レベ
ルの反転信号が入力されてオンされ、入力信号調整回路
６が駆動される。前記のように、クロックドインバータ
３は第２のインバータ２ｂと並列に接続されているの
で、入力信号は第２のインバータ２ｂからクロックドイ
ンバータ３の接続によって形成された帰還路で帰還をか
けられる。

【００２３】これによって、ノイズののった入力信号
は、ノイズが除去されて所望のレベルの信号に調整され
て第３のインバータ２ｃから内部回路に送られることに
なる。

【００２４】このように、本実施例の入力バッファ回路
が設けられた半導体集積回路装置によれば、ユーザ側に
おいて１レベルまたは０レベルの任意の制御信号を制御
端子４に入力することによって、入力信号に帰還をかけ
る入力信号調整回路６を駆動させ、あるいは駆動させな
いようにすることができる。したがって、入力ピン１の
ノイズマージンが大きい場合には、０レベルの制御信号
を入力することによって入力信号調整回路６をオフし、
入力信号を入力レベルの状態でそのまま内部回路に送っ
て高速動作を図ることができる。逆に、ノイズマージン
が小さい場合には、１レベルの制御信号を入力すること
によって入力信号調整回路６を駆動し、入力信号に帰還
をかけてノイズを除去したうえで内部回路に送って誤動
作を防止することができる。

【００２５】（実施例２）図２は本発明の他の実施例で
ある半導体集積回路装置の出力バッファ回路を示す回路
図である。

【００２６】本実施例の出力バッファ回路は、図示しな
い内部回路からの内部信号がそれぞれ入力される第１の
出力バッファ７と、この第１の出力バッファ７と接続さ
れた第２の出力バッファ８と、そしてこれらと接続され
て出力信号が出力される出力ピン（電極パッド）９とか
らなるものである。

【００２７】第１の出力バッファ７は、電源Ｖ_DDおよび
グランドＧＮＤ間に直列に接続して設けられ、第４およ
び第５のインバータ１０ａ，１０ｂによって内部信号が
それぞれ反転入力されて動作するＰチャネルＦＥＴ１１
およびＮチャネルＦＥＴ１２により構成されている。し
たがって、第１の出力バッファ７は内部信号により常時
駆動されるバッファとなっている。

【００２８】この第１の出力バッファ７に接続される第
２の出力バッファ８は、同様に電源Ｖ_DDおよびグランド
ＧＮＤ間に直列に接続されたＰチャネルＦＥＴ１３およ
びＮチャネルＦＥＴ１４を有しており、後述する制御信
号によって駆動されることで第１の出力バッファ７と連
動して出力ピン９に出力信号を送るものである。

【００２９】第２の出力バッファ８に設けられた制御端
子１５は、一方側の内部回路とともにＮＡＮＤ回路１６
に接続され、このＮＡＮＤ回路１６は前記したＰチャネ
ルＦＥＴ１３に接続されている。他方側の内部回路は第
６のインバータ１７に接続され、前記制御端子１５は第
６のインバータ１７とともにＡＮＤ回路１８に接続され
て、このＡＮＤ回路１８が前記したＮチャネルＦＥＴ１
４に接続されている。

【００３０】このような出力バッファ回路の動作は次の
ようなものである。

【００３１】まず、制御端子１５に、たとえば０レベル
の制御信号が入力されるようにユーザが設計した場合を
考える。０レベルの制御信号が入力されると、内部信号
のレベルに関係なくＰチャネルＦＥＴ１３およびＮチャ
ネルＦＥＴ１４はそれぞれＮＡＮＤ回路１６からの１レ
ベルの信号、およびＡＮＤ回路１８からの０レベルの信
号によってオフ状態になる。したがって、第２の出力バ
ッファ８は駆動されずに、常時駆動状態とされている第
１の出力バッファ７のＰチャネルＦＥＴ１１とＮチャネ
ルＦＥＴ１２による出力信号が出力ピン９に送られるこ
とになる。

【００３２】次に、制御端子１５に１レベルの制御信号
が入力される場合を考える。このとき、内部信号が第１
の出力バッファ７内のＰチャネルＦＥＴ１１をオン状態
にし、ＮチャネルＦＥＴ１２をオフ状態にする１レベル
の信号であると、ＮＡＮＤ回路１６から０レベルの信号
が、ＡＮＤ回路１８から第６のインバータ１７を介して
０レベルの信号がそれぞれ出力されて第２の出力バッフ
ァ８にあるＰチャネルＦＥＴ１３をオン状態にし、Ｎチ
ャネルＦＥＴ１４がオフ状態に動作、第２の出力バッフ
ァ８も駆動される。

【００３３】したがって、第２の出力バッファ８が第１
の出力バッファ７と連動して出力ピン９に出力信号が送
られることになり、これにより所望のレベルの電流が得
られるようになる。

【００３４】このように、本実施例の出力バッファ回路
が設けられた半導体集積回路装置によれば、ユーザ側に
おいて１レベルまたは０レベルの任意の制御信号を制御
端子１５に入力することによって、第１および第２の出
力バッファ７，８を共に駆動させ、あるいは第１の出力
バッファ７のみを駆動させるようにすることができる。
したがって、出力ピン９にたとえばＬＥＤ等が接続され
て大電流で駆動する必要があるときには、１レベルの制
御信号を入力することによって第１の出力バッファ７と
ともに第２の出力バッファ８も駆動させてこれに対応す
ることができる。一方、そのような必要がない場合に
は、０レベルの制御信号を入力することによって第１の
出力バッファ７のみを駆動させればよい。

【００３５】（実施例３）図３は本発明のさらに他の実
施例である半導体集積回路装置の入出力バッファ回路を
示す回路図である。

【００３６】本実施例の半導体集積回路装置は、実施例
１に示す入力バッファ回路と実施例２に示す出力バッフ
ァ回路とが同一の入出力ピン（電極パッド）１９と電気
的に接続されたものである。入力バッファ回路および出
力バッファ回路のそれぞれの構成は同一のものであり、
したがって、同一の回路素子などには同一の符号が付さ
れている。

【００３７】本実施例に示す半導体集積回路装置によれ
ば、入力側において、所定の制御信号を制御端子４に入
力することで入力信号調整回路６が駆動され、また、出
力側において、同様に制御信号を制御端子１５に入力す
ることで第２の出力バッファ８が駆動される。したがっ
て、入出力の双方向において前記した選択駆動によるメ
リットを享受することが可能になる。

【００３８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。

【００３９】たとえば、前記実施例においては、いずれ
も１レベルの制御信号によって入力信号調整回路６や第
２のバッファ回路８が駆動されるものであるが、これを
０レベルの制御信号で駆動することも可能である。な
お、この場合には、たとえば入力信号調整回路６におい
ては、駆動用インバータ５はクロックドインバータ３の
前段に接続されることになる。

【００４０】また、実施例２および３における第２の出
力バッファ８は、一対のＰチャネルＦＥＴ１３とＮチャ
ネルＦＥＴ１４による１段構成であるが、複数段の構成
にすることも可能である。また、複数段の構成とする場
合には、それぞれに制御端子１５を設けて各段毎に駆動
させることもでき、１つの制御端子１５を設けて複数段
を同時に駆動させることもできる。

【００４１】なお、本実施例に示す入力バッファ回路あ
るいは出力バッファ回路は種々の半導体集積回路装置に
適用が可能であり、たとえばワンチップマイコンなどに
限定されるものではないことは勿論である。

【００４２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。

【００４３】(1).すなわち、本発明の半導体集積回路装
置によれば、制御信号によって駆動される入力信号調整
回路が入力バッファ回路に設けられているので、ユーザ
側で所定の制御信号を入力することで選択的に入力信号
調整回路を駆動させ、ノイズマージンが小さい場合に対
応することができる。

【００４４】(2).また、本発明の半導体集積回路装置に
よれば、制御信号によって駆動される第２の出力バッフ
ァが出力バッファ回路に設けられているので、同様にユ
ーザ側で所定の制御信号を入力することで選択的にこれ
を駆動させ、所望の駆動電流を取り出すことがができ
る。

【００４５】(3).このような入力バッファ回路と出力バ
ッファ回路とが同一の電極パッドと電気的に接続された
半導体集積回路装置によれば、入出力の双方向において
前記した効果を奏することが可能になる。

【００４６】(4).これら(1) 〜(3) の効果により、入力
信号に対するノイズ対策や大電流駆動可能な出力信号
が、基板のパターン改良や外付けデバイスではなく、半
導体集積回路装置内に設けられた回路をユーザが任意に
選択することで対応することができ、自由度の高いシス
テム設計が可能になる。

【００４７】(5).そして、外付けデバイスが不要になる
ことで部品点数が削減されるとともに、システムが簡素
化されて縮小化されることになり、コスト低減を図るこ
とが可能になる。

【図面の簡単な説明】

【図１】本発明の実施例１による半導体集積回路装置の
入力バッファ回路を示す回路図である。

【図２】本発明の実施例２による半導体集積回路装置の
出力バッファ回路を示す回路図である。

【図３】本発明の実施例３による半導体集積回路装置の
入出力バッファ回路を示す回路図である。

【符号の説明】

１入力ピン（電極パッド）２ａ第１のインバータ２ｂ第２のインバータ２ｃ第３のインバータ３クロックドインバータ４制御端子５駆動用インバータ６入力信号調整回路７第１の出力バッファ８第２の出力バッファ９出力ピン（電極パッド）１０ａ第４のインバータ１０ｂ第５のインバータ１１ＰチャネルＦＥＴ１２ＮチャネルＦＥＴ１３ＰチャネルＦＥＴ１４ＮチャネルＦＥＴ１５制御端子１６ＮＡＮＤ回路１７第６のインバータ１８ＡＮＤ回路１９入出力ピン（電極パッド）Ｖ_DD 電源ＧＮＤグランド

───────────────────────────────────────────────────── フロントページの続き (72)発明者半田直樹北海道亀田郡七飯町字中島145番地日立北海セミコンダクタ株式会社内

Claims

【特許請求の範囲】

【請求項１】制御端子に入力される制御信号によって
駆動され、電極パッドからの入力信号を所望のレベルの
信号に調整する入力信号調整回路が入力バッファ回路に
設けられていることを特徴とする半導体集積回路装置。
【請求項２】前記入力信号調整回路は、前記制御信号
を反転して反転信号を出力する駆動用インバータと、前
記制御信号および前記反転信号によって駆動され、前記
入力信号に帰還をかけるクロックドインバータとからな
ることを特徴とする請求項１記載の半導体集積回路装
置。
【請求項３】常時駆動状態とされている第１の出力バ
ッファと電気的に接続されるとともに制御端子に入力さ
れる制御信号によって駆動され、前記第１の出力バッフ
ァと連動して電極パッドに出力信号を送る第２の出力バ
ッファが出力バッファ回路に設けられていることを特徴
とする半導体集積回路装置。
【請求項４】前記第２の出力バッファは、電源とグラ
ンド間に直列に接続して設けられ、前記制御信号によっ
てそれぞれ駆動されるＰチャネルＦＥＴおよびＮチャネ
ルＦＥＴとからなることを特徴とする請求項３記載の半
導体集積回路装置。
【請求項５】請求項１または２記載の入力バッファ回
路と請求項３または４記載の出力バッファ回路とが同一
の電極パッドと電気的に接続されていることを特徴とす
る半導体集積回路装置。