JPH0884029A - Bipolar ota and multiplier - Google Patents
Bipolar ota and multiplierInfo
- Publication number
- JPH0884029A JPH0884029A JP7163233A JP16323395A JPH0884029A JP H0884029 A JPH0884029 A JP H0884029A JP 7163233 A JP7163233 A JP 7163233A JP 16323395 A JP16323395 A JP 16323395A JP H0884029 A JPH0884029 A JP H0884029A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar
- pair
- differential
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アナログ信号を線
形増幅する差動増幅器たるＯＴＡ（Ｏｐｅｒａｔｉｏｎ
ａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉ
ｆｉｅｒ）に係り、特に半導体集積回路上に形成される
バイポーラトランジスタで構成されるバイポーラＯＴＡ
とこのバイポーラＯＴＡを有するマルチプライヤに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an OTA (Operation) which is a differential amplifier for linearly amplifying an analog signal.
al Transconductance Ampli
bipolar), particularly a bipolar OTA composed of bipolar transistors formed on a semiconductor integrated circuit
And a multiplier having this bipolar OTA.
【０００２】[0002]
【従来の技術】バイポーラＯＴＡとしては、従来、例え
ば図１４に示すものが知られている。このＯＴＡは、複
数の差動対１６の一方のトランジスタの入力端をオフセ
ットバイアスを作る手段７を介して一方の入力端子１に
接続し、他方のトランジスタの入力端をオフセットバイ
アスを作る手段８を介して他方の入力端子２に接続し、
各差動対の駆動電流源９の電流値を重みづけ手段１８に
より制御し、各差動対の出力を加算手段１９で加算して
負荷１５に印加するように構成される。2. Description of the Related Art Conventionally, as a bipolar OTA, for example, one shown in FIG. 14 is known. This OTA connects one input terminal of one transistor of the plurality of differential pairs 16 to one input terminal 1 through means 7 for creating an offset bias, and connects the input terminal of the other transistor 8 for creating an offset bias. Connected to the other input terminal 2 via
The current value of the drive current source 9 of each differential pair is controlled by the weighting means 18, and the output of each differential pair is added by the adding means 19 and applied to the load 15.
【０００３】図１４に示す手法は、Ｍｕｌｔｉ−ｔａｎ
ｈ技術として呼びならわされているものである。即ち、
この手法は、Ｊ．Ｃ．Ｓｃｈｍｏｏｋが１９７５年に提
案したもの（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌ
ｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ＶＯＬ．ＳＣ−
１０，Ｎｏ．６，ｐｐ．４０７−４１１，Ｄｅｃ．１９
７５）をＢ．Ｅ．Ａｎｄｅｒｓｅｎ等により手法が確立
され、Ｍｕｌｔｉ−ｔａｎｈ技術となったとされる（Ｐ
ｈ．Ｄ．ｄｉｓｓｅｒｔａｔｉｏｎ，Ｗａｓｈｉｎｇｔ
ｏｎ Ｓｔａｔｅ Ｕｎｉｖ．，ＵＳＡ，１９７８によ
る）。なお、この手法は、特開平３−９８３０４号公報
に詳述されている。The method shown in FIG. 14 is a multi-tan.
It is called as h technology. That is,
This technique is described in J. C. Proposed by Schmook in 1975 (IEEE Journal of Sol
id-State Circuits, VOL. SC-
10, No. 6, pp. 407-411, Dec. 19
75) to B. E. The method was established by Andersen and others, and it is said that it became Multi-tanh technology (P
h. D. dissertation, Washingt
on State Univ. , USA, 1978). This method is described in detail in JP-A-3-98304.
【０００４】また、バイポーラマルチプライヤとして
は、従来、例えば図１５に示すものが知られている。こ
のマルチプライヤはギルバートマルチプライヤと呼びな
らわされており、３つの差動対から構成され、２つの差
動対は入力を共通接続され、出力を交叉接続され、これ
らの２つの差動対を駆動する第３の差動対が下段に付い
ている。As a bipolar multiplier, the one shown in FIG. 15, for example, is conventionally known. This multiplier is called a Gilbert multiplier and is composed of three differential pairs. Two differential pairs have their inputs connected in common and their outputs cross-coupled, and these two differential pairs are connected to each other. A third differential pair for driving is attached to the lower stage.
【０００５】このマルチプライヤの差動出力電流ΔＩは
数式（１）で表わされる。ただしαF はトランジスタの
直流電流増幅率である。The differential output current ΔI of this multiplier is expressed by equation (1). However, α F is the direct current amplification factor of the transistor.
【０００６】[0006]
【数１】 [Equation 1]
【０００７】[0007]
【発明が解決しようとする課題】従来のバイポーラＯＴ
Ａでは、所望の線形動作入力電圧範囲を取得するには複
数の差動対を並列接続した場合差動対とする必要がある
ので、回路規模が大きくなり、しかも線形動作入力電圧
範囲やトランスコンダクタンスの値を電気的に可変設定
できないという問題がある。DISCLOSURE OF THE INVENTION Conventional Bipolar OT
In A, in order to obtain a desired linear operation input voltage range, it is necessary to connect a plurality of differential pairs in parallel to form a differential pair, so that the circuit scale becomes large, and the linear operation input voltage range and transconductance are increased. There is a problem that the value of can not be electrically variably set.
【０００８】また従来のバイポーラマルチプライヤで
は、所望の線形動作入力電圧範囲を取得するにはダイオ
ード負荷としたエミッタ抵抗を持つ差動対をプレディス
トーション回路とする必要があった。これはギルバート
により示され（ギルバート・ゲイン・セル）、これによ
りそれまでに知られていた図１５に示す２重平衡型乗算
器はその後はギルバートセルと呼ばれている。このギル
バートセルはトランジスタを縦積みしているので低電圧
化できないという問題があった。Further, in the conventional bipolar multiplier, in order to obtain a desired linear operation input voltage range, it is necessary to use a differential pair having a diode load and an emitter resistance as a predistortion circuit. This is shown by Gilbert (Gilbert Gain Cell), whereby the previously known double-balanced multiplier shown in FIG. 15 is called Gilbert cell. This Gilbert cell has a problem that the voltage cannot be lowered because the transistors are vertically stacked.
【０００９】本発明は、このように問題に鑑みなされた
もので、その目的は、回路規模を増大させず、かつ広い
入力電圧範囲にわたって直線性が良好なトランスコンダ
クタンス特性を持ち、入力電圧範囲とトランスコンダク
タンスが電圧制御可能なバイポーラＯＴＡと、比較的広
い入力電圧範囲にわたって直線性が良好なトランスコン
ダクタンス特性を持つ低電圧動作可能なバイポーラマル
チプライヤを提供することにある。The present invention has been made in view of the above problems, and an object thereof is to provide a transconductance characteristic having good linearity over a wide input voltage range without increasing the circuit scale, and It is an object of the present invention to provide a bipolar OTA whose transconductance is voltage controllable and a bipolar multiplier which can operate at a low voltage and has a transconductance characteristic having good linearity over a relatively wide input voltage range.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するため
に、本発明のバイポーラＯＴＡは次の如き構成を有す
る。In order to achieve the above object, the bipolar OTA of the present invention has the following constitution.
【００１１】即ち、第１発明のバイポーラＯＴＡは、出
力が互いに共通接続され差動信号がオフセットされて入
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加され前記トランジスタ対の出力電流
で駆動されるバイポーラ差動対と；を備えたことを特徴
とするものである。That is, the bipolar OTA of the first aspect of the present invention is a bipolar square circuit for driving a transistor pair to which outputs are commonly connected and a differential signal is offset and input and a transistor to which a control voltage is input by a common current source. When;
A bipolar differential pair to which the differential signal is applied and which is driven by an output current of the transistor pair.
【００１２】第２発明のバイポーラＯＴＡは、出力が互
いに共通接続され差動信号が入力するトランジスタ対と
制御電圧が入力するトランジスタとを共通の電流源で駆
動するバイポーラ２乗回路と；前記差動信号が印加され
るバイポーラ差動対と；前記トランジスタ対の出力端と
バイポーラ差動対の駆動端間に介在する２つのカレント
ミラー回路と；を備えたことを特徴とするものである。A bipolar OTA according to a second aspect of the invention is a bipolar squaring circuit in which outputs are commonly connected to each other and a pair of transistors to which a differential signal is input and a transistor to which a control voltage is input are driven by a common current source; A bipolar differential pair to which a signal is applied; and two current mirror circuits interposed between the output end of the transistor pair and the driving end of the bipolar differential pair.
【００１３】即ち、第３発明のバイポーラＯＴＡは、出
力が互いに共通接続され差動信号が入力するトランジス
タ対と制御電圧が入力するトランジスタとを共通の電流
源で駆動するバイポーラ２乗回路と；前記差動信号が印
加されるバイポーラ差動対と；前記トランジスタの出力
電流を前記バイポーラ差動対のテール電流から引き算す
る形で当該バイポーラ差動対を駆動するカレントミラー
回路と；を備えたことを特徴とするものである。That is, the bipolar OTA according to the third aspect of the present invention includes a bipolar squaring circuit in which outputs are commonly connected to each other and a pair of transistors to which a differential signal is input and a transistor to which a control voltage is input are driven by a common current source; A bipolar differential pair to which a differential signal is applied; a current mirror circuit that drives the bipolar differential pair by subtracting the output current of the transistor from the tail current of the bipolar differential pair. It is a feature.
【００１４】なお、第１発明、第２発明、第３発明のバ
イポーラＯＴＡでは、制御電圧とエミッタ面積比の関係
により線形な入力電圧範囲が最大となる値（ＶC ＝ＶT
ｌｎ（４／Ｋ））が存在し、また、バイポーラ２乗回路
の３つのトランジスタ、または、バイポーラ差動対の２
つのトランジスタは、それぞれエミッタ抵抗を有する場
合がある。In the bipolar OTA of the first invention, the second invention, and the third invention, a value (V C = V T) where the linear input voltage range becomes maximum due to the relationship between the control voltage and the emitter area ratio.
ln (4 / K)), and also three transistors of a bipolar square circuit or two of a bipolar differential pair.
Each of the two transistors may have an emitter resistance.
【００１５】また前記目的を達成するために、本発明の
バイポーラマルチプライヤは次の如き構成を有する。即
ち、バイポーラマルチプライヤは第１〜第３発明のバイ
ポーラＯＴＡを可変利得器として２個備え、２つのバイ
ポーラＯＴＡの差動入力対は共通接続されて、第１の信
号が入力され、差動出力対は交叉接続され出力対を構成
し、それぞれのＯＴＡの制御電圧には第２の信号が差動
入力される。In order to achieve the above object, the bipolar multiplier of the present invention has the following constitution. That is, the bipolar multiplier includes two bipolar OTAs of the first to third inventions as variable gain devices, the differential input pairs of the two bipolar OTAs are commonly connected, and the first signal is input to the differential output. The pairs are cross-connected to form an output pair, and the second signal is differentially input to the control voltage of each OTA.
【００１６】次に、前記の如く構成される本発明のバイ
ポーラＯＴＡの作用を説明する。Next, the operation of the bipolar OTA of the present invention constructed as above will be described.
【００１７】本発明では、差動信号が印加されるバイポ
ーラ差動対を、前記差動信号を乗算するバイポーラ２乗
回路の出力電流で駆動し、当該バイポーラ差動対に線形
増幅動作を行わせるが、バイポーラ２乗回路はトランジ
スタ対と１つのトランジスタとからなるトリプルテール
セルで構成し、１つのトランジスタには制御電圧を印加
するようにしてある。In the present invention, the bipolar differential pair to which the differential signal is applied is driven by the output current of the bipolar squaring circuit that multiplies the differential signal to cause the bipolar differential pair to perform the linear amplification operation. However, the bipolar square circuit is composed of a triple tail cell composed of a transistor pair and one transistor, and a control voltage is applied to one transistor.
【００１８】従って、少ないトランジスタ数で構成で
き、かつ広い入力電圧範囲にわたって直線性が良好なト
ランスコンダクタンス特性を持ち、入力電圧範囲とトラ
ンスコンダクタンスが電圧制御可能なバイポーラＯＴＡ
を実現できる。Therefore, a bipolar OTA which can be constituted by a small number of transistors, has a good transconductance characteristic over a wide input voltage range, and has a voltage controllable input voltage range and transconductance.
Can be realized.
【００１９】[0019]
【発明の実施形態】以下、本発明について図面を参照し
て説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings.
【００２０】図１は、本発明の第１実施例に係るバイポ
ーラＯＴＡの第１の基本概念図である。この第１の基本
回路は、差動信号（Ｖ1 ）が印加されるバイポーラ差動
対（Ｑ１、Ｑ２）と、出力が互いに共通接続され差動信
号（電圧Ｖ1 ）が入力するトランジスタ対（Ｑ３、Ｑ
４）と制御電圧ＶC が入力するトランジスタＱ５とを共
通の電流源Ｉ0 で駆動するバイポーラ２乗回路とを備
え、差動対（Ｑ１、Ｑ２）をシフト用電源ＶSFを介して
トランジスタ対（Ｑ３、Ｑ４）の出力電流で駆動するよ
うにしたものである。FIG. 1 is a first basic conceptual diagram of a bipolar OTA according to the first embodiment of the present invention. The first basic circuit includes a bipolar differential pair (Q1, Q2) to which a differential signal (V 1 ) is applied, and a transistor pair (Q1 and Q2) to which outputs are commonly connected to each other and a differential signal (voltage V 1 ) is input. Q3, Q
4) and a transistor Q5 to which the control voltage V C is input, and a bipolar squaring circuit that drives with a common current source I 0 , and the differential pair (Q1, Q2) is connected to the transistor pair via the shift power supply V SF . The output current of (Q3, Q4) is used for driving.
【００２１】この第１の基本回路は、理想的であるが、
シフト用電源ＶSFの実現が困難であるので、第１実施例
に係るバイポーラＯＴＡは、図２に示す第２の基本回路
によって構成してある。Although this first basic circuit is ideal,
Since it is difficult to realize the shift power supply V SF , the bipolar OTA according to the first embodiment is configured by the second basic circuit shown in FIG.
【００２２】即ち、第２の基本回路は、差動信号
（Ｖ1 ）が印加されるバイポーラ差動対（Ｑ１、Ｑ２）
と、出力が互いに共通接続され差動信号（電圧Ｖ1 ）が
オフセット用電源Ｖb によりオフセットされて入力する
トランジスタ対（Ｑ３、Ｑ４）と制御電圧ＶC が入力す
るトランジスタＱ５とを共通の電流源Ｉ0 で駆動するバ
イポーラ２乗回路とを備え、差動対（Ｑ１、Ｑ２）をト
ランジスタ対（Ｑ３、Ｑ４）の出力電流で直接駆動する
ようにしたものである。That is, the second basic circuit is a bipolar differential pair (Q1, Q2) to which a differential signal (V 1 ) is applied.
And a common current of the transistor pair (Q3, Q4) to which the outputs are commonly connected and the differential signal (voltage V 1 ) is offset by the offset power supply V b and input, and the transistor Q5 to which the control voltage V C is input. And a bipolar square circuit driven by the source I 0 , and the differential pair (Q1, Q2) is directly driven by the output current of the transistor pair (Q3, Q4).
【００２３】このようにすれば、オフセット用電源Ｖb
は、図５に示すように、トランジスタＱ６、同Ｑ７のベ
ース・エミッタ間電圧で容易に形成できる。以下、第２
の基本回路（図２）に基づき動作を説明する。なお、Ｑ
５に付してあるＫは、基本サイズのトランジスタに対す
るエミッタ面積比を示すが、その値は任意である。In this way, the offset power supply V b
Can be easily formed by the base-emitter voltage of the transistors Q6 and Q7 as shown in FIG. Below, the second
The operation will be described based on the basic circuit of FIG. In addition, Q
K attached to 5 indicates an emitter area ratio for a basic size transistor, but its value is arbitrary.
【００２４】素子間の整合性は良いと仮定し、ベース幅
変調を無視すれば、テール電流ＩEEで駆動される差動対
（Ｑ１、Ｑ２）の差動出力電流ΔＩC （＝ＩC1−ＩC2）
は、αF をトランジスタの直流電流増幅率として、数式
（２）で示される。Assuming good matching between elements and ignoring base width modulation, the differential output current ΔI C (= I C1 −) of the differential pair (Q1, Q2) driven by the tail current I EE. I C2 )
Is expressed by equation (2), where α F is the direct current amplification factor of the transistor.
【００２５】[0025]
【数２】 ここで、入力電圧は規格化でき、ｘ（＝Ｖ1 ／ＶT ）と
置くと、ｔａｎｈ（ｘ／２）は数式（３）のように展開
できる。なお、ＶT は熱電圧であって、ボルツマン定数
ｋと絶対温度Ｔと単位電子電化ｑとを用いて、ＶT ＝ｋ
Ｔ／ｑと表される。[Equation 2] Here, the input voltage can be standardized, and if x (= V 1 / V T ) is set, tanh (x / 2) can be developed as in the mathematical expression (3). Note that V T is a thermal voltage, and V T = k using the Boltzmann constant k, the absolute temperature T, and the unit electron electrification q.
It is expressed as T / q.
【００２６】[0026]
【数３】 数式（３）により、差動出力電流ΔＩC は、直線項｛α
F ＩEEＶ1 ／（２ＶT）｝と非直線項の積に分解でき
る。即ち、差動対の非直線項は、Ｖ1 2の項が支配的であ
るから、差動対を入力電圧の２乗の関数形を持つテール
電流、つまり２乗回路の出力電流で駆動してやれば、非
直線項は凡そ補償でき、ほぼ線形なトランスコンダクタ
ンス特性を実現できると期待される。(Equation 3) From the equation (3), the differential output current ΔI C is
It can be decomposed into the product of F I EE V 1 / (2V T )} and the nonlinear term. That is, since the non-linear term of the differential pair is dominated by the term of V 1 2 , drive the differential pair with a tail current having a function form of the square of the input voltage, that is, the output current of the squaring circuit. For example, it is expected that the non-linear term can be roughly compensated and the almost linear transconductance characteristic can be realized.
【００２７】すなわちThat is,
【００２８】[0028]
【数４】 また[Equation 4] Also
【００２９】[0029]
【数５】 と展開され、テール電流はｘ／２・ｃｏｔｈ（ｘ／２）
であれば差動対は完全な直線性を持つことになる。(Equation 5) And the tail current is x / 2 · coth (x / 2)
Then the differential pair will have perfect linearity.
【００３０】ここでWhere
【００３１】[0031]
【数６】 と展開されるから、およそ２乗特性を持つテール電流で
駆動してやればほぼ線形なトランスコンダクタンス特性
を得られる。(Equation 6) Therefore, if it is driven by a tail current having a squared characteristic, an almost linear transconductance characteristic can be obtained.
【００３２】ちなみにｘ2 の係数とｘ4 の係数とｘ6 の
係数の比は １：−１／60：2520＝１：−0.0166：0.00039 となり４次の項は２％以下、６次の項は０．０４％以下
である。すなわち２乗回路の出力電流で駆動してやれば
良いことがわかる。By the way, the ratio of the coefficient of x 2, the coefficient of x 4 and the coefficient of x 6 is 1: -1/60: 2520 = 1: -0.0166: 0.00039, and the 4th-order term is 2% or less, and the 6th-order term is Is 0.04% or less. That is, it is understood that it is sufficient to drive with the output current of the squaring circuit.
【００３３】２乗回路としては、図１や図２に示すよう
に、３つのトランジスタ（Ｑ３、Ｑ４、Ｑ５）が１つの
定電流源Ｉ0 で駆動されるトリプルテールセルを考え
る。トリプルテールセルを構成する各々のトランジスタ
のコレクタ電流（ＩC3、ＩC4、ＩC5）は数式（７）で表
される。なお数式（７）において、ＩS はトランジスタ
の飽和電流、ＶR は入力信号の直流電圧、ＶE はトリプ
ルテールセルの共通エミッタ電圧である。As the squaring circuit, consider a triple tail cell in which three transistors (Q3, Q4, Q5) are driven by one constant current source I 0 , as shown in FIGS. The collector currents (I C3 , I C4 , I C5 ) of the respective transistors forming the triple tail cell are represented by the mathematical expression (7). Note in Equation (7), I S is the saturation current of the transistor, the V R DC voltage of the input signal, V E is a common emitter voltage of the triple-tail cell.
【００３４】[0034]
【数７】 また、当該トリプルテールセルのテール電流は、数式
（８）で表されるので、コレクタ電流の数式に含まれる
共通項ＩS ｅｘｐ｛（ＶR −ＶE ）／ＶT ｝は、数式
（３）と数式（７）を解いて数式（９）となり、この２
乗回路の２つの出力電流、つまりトランジスタ対（Ｑ
３、Ｑ４）の出力電流Ｉ+ は数式（１０）で示され、ト
ランジスタＱ５の出力電流Ｉ- は数式（１１）で示され
る。(Equation 7) Also, the tail current of the triple-tail cell, so be expressed by Equation (8), the common term I S exp included in the formula of the collector current {(V R -V E) / V T} is Equation (3 ) And equation (7) are solved to obtain equation (9),
The two output currents of the squaring circuit, that is, the transistor pair (Q
3, the output current I + of Q4) is expressed by the equation (10), and the output current I − of the transistor Q5 is expressed by the equation (11).
【００３５】[0035]
【数８】 ＩC3＋ＩC4＋ＩC5＝αF Ｉ0 …（８）[Equation 8] I C3 + I C4 + I C5 = α F I 0 (8)
【００３６】[0036]
【数９】 [Equation 9]
【００３７】[0037]
【数１０】 [Equation 10]
【００３８】[0038]
【数１１】 従って、このバイポーラ２乗回路の差動出力電流ΔＩは
数式（１２）で示される。[Equation 11] Therefore, the differential output current ΔI of this bipolar squaring circuit is expressed by equation (12).
【００３９】[0039]
【数１２】 図１や図２に示すように、差動対（Ｑ１、Ｑ２）をトリ
プルテールセルの出力電流のうち、トランジスタ対（Ｑ
３、Ｑ４）の出力電流Ｉ+ で駆動すると、ＯＴＡの差動
出力電流ΔＩC は、数式（１３）と求まる。図４に、Ｋ
ｅｘｐ（ＶC ／ＶT ）をパラメータとした入出力特性を
示してある。[Equation 12] As shown in FIGS. 1 and 2, the differential pair (Q1, Q2) is a transistor pair (Q
When driven with the output current I + of (3, Q4), the differential output current ΔI C of the OTA is obtained by the mathematical expression (13). In Figure 4, K
Input / output characteristics are shown with exp (V C / V T ) as a parameter.
【００４０】[0040]
【数１３】 トランスコンダクタンスは、数式（１３）を入力電圧で
微分すれば求まるので、数式（１４）となる。[Equation 13] The transconductance can be obtained by differentiating the equation (13) with the input voltage, and therefore the equation (14) is obtained.
【００４１】[0041]
【数１４】 図５に、Ｋｅｘｐ（Ｖc ／ＶT ）をパラメータとしたト
ランスコンダクタンス特性を示してある。図５から解る
ように、５％程度のトランスコンダクタンスのリップル
を許容すれば、±２００ｍＶ程度の入力電圧範囲が扱え
るのである。[Equation 14] FIG. 5 shows the transconductance characteristics using Kexp (V c / V T ) as a parameter. As can be seen from FIG. 5, if a transconductance ripple of about 5% is allowed, an input voltage range of about ± 200 mV can be handled.
【００４２】トランスコンダクタンス特性が最大平均
（ｍａｘｉｍａｌｌｙ ｆｌａｔ）となるための条件
は、数式（１５）とおくと求まり、 Ｋｅｘｐ（ＶC ／ＶT ）＝４ すなわち ＶC ＝ＶT ｌｎ（４／Ｋ） となる。The condition for the transconductance characteristic to have the maximum average flatness can be obtained by the expression (15), and Kexp (V C / V T ) = 4, that is, V C = V T ln (4 / K ).
【００４３】[0043]
【数１５】 図５は、前述したように、図２に示す第２の基本回路の
実現回路例であるが、その他、例えば図６や図７に示す
ように構成しても同様の作用が得られる。(Equation 15) As described above, FIG. 5 shows an example of an implementation circuit of the second basic circuit shown in FIG. 2. However, the same operation can be obtained by using the other configurations as shown in FIGS. 6 and 7, for example.
【００４４】図６に示すバイポーラＯＴＡは、トリプル
テールセル（Ｑ３、Ｑ４、Ｑ５）の出力電流Ｉ+ を（Ｑ
８、Ｑ９）と（Ｑ１０、Ｑ１１）の２つのカレントミラ
ー回路で折り返して差動対（Ｑ１、Ｑ２）を駆動するよ
うにしたものである。The bipolar OTA shown in FIG. 6 outputs the output current I + of the triple tail cell (Q3, Q4, Q5) to (Q
It is configured such that the differential pair (Q1, Q2) is driven by folding back by two current mirror circuits (8, Q9) and (Q10, Q11).
【００４５】図７に示すバイポーラＯＴＡは、差動対
（Ｑ１、Ｑ２）とトリプルテールセル（Ｑ３、Ｑ４、Ｑ
５）は、それぞれ独立の定電流源Ｉ0 で駆動する形とす
るが、トリプルテールセルの出力電流Ｉ- をカレントミ
ラー回路（Ｑ８、Ｑ９）を介して差動対（Ｑ１、Ｑ２）
の駆動端に与え、当該差動対の駆動電流をＩ0 −Ｉ- と
し、等価的に差動対をＩ+ で駆動するようにしたもので
ある。The bipolar OTA shown in FIG. 7 has a differential pair (Q1, Q2) and a triple tail cell (Q3, Q4, Q).
5) is driven by independent constant current sources I 0 , but the output current I − of the triple tail cell is supplied to the differential pair (Q1, Q2) via the current mirror circuit (Q8, Q9).
Is applied to the drive end of the differential pair, the drive current of the differential pair is set to I 0 −I −, and the differential pair is equivalently driven by I + .
【００４６】また、以上説明したバイポーラＯＴＡにお
いては、図８に示すように、エミッタ抵抗を挿入してエ
ミッタ・デジェネレーションを施すことで、差動対やト
リプルテールセルのトランスファーカーブの傾きを緩や
かにし、一層の特性向上が図れる。Also, in the bipolar OTA described above, as shown in FIG. 8, by inserting an emitter resistor to perform emitter degeneration, the slope of the transfer curve of the differential pair or triple tail cell is made gentle. It is possible to further improve the characteristics.
【００４７】例えば、差動対（Ｑ１、Ｑ２）において
は、図８（ａ）に示すようにエミッタ抵抗ＲE を挿入す
れば、トランスファーカーブの傾きが緩やかになる結
果、直線的に動作する入力電圧範囲が広くなる。このと
き、トリプルテールセルのおおよそ２乗特性に近い出力
電流で差動対を駆動して直線動作入力電圧範囲を更に広
げるためには、トリプルテールセルの２乗特性も緩やか
にする必要がある。従って図８（ｂ）に示すように、ト
リプルテールセル（Ｑ３、Ｑ４、Ｑ５）の各トランジス
タにエミッタ抵抗（Ｒ、Ｒ、Ｒ′）を挿入することが有
効である。For example, in the differential pair (Q1, Q2), if an emitter resistor R E is inserted as shown in FIG. 8A, the slope of the transfer curve becomes gentle, and as a result, an input that operates linearly is obtained. Wide voltage range. At this time, in order to drive the differential pair with an output current close to the square-law characteristic of the triple-tail cell to further widen the linear operation input voltage range, the square-law characteristic of the triple-tail cell must be made gentle. Therefore, as shown in FIG. 8B, it is effective to insert an emitter resistor (R, R, R ') into each transistor of the triple tail cell (Q3, Q4, Q5).
【００４８】更に、数式（３）に示したように、差動対
の非直線項には４次以上の偶数項が含まれているので、
正確な２乗特性を持つトリプルテールセルの出力電流で
差動対を駆動しても、制御電圧ＶC を大きくした場合に
は、Ｖ1 ＝０の付近で直線性が悪くなってしまう傾向が
ある。この場合には、図８（ｂ）に示すように、トリプ
ルテールセルの各トランジスタにエミッタ抵抗（Ｒ、
Ｒ、Ｒ′）を挿入して最適なエミッタ・デジェネレーシ
ョンを施せば、Ｖ1 ＝０の付近での直線性を改善でき、
ほぼ線形動作する入力電圧範囲を更に広くできる。Further, as shown in the mathematical expression (3), since the nonlinear term of the differential pair includes an even term of 4th order or higher,
Even if the differential pair is driven by the output current of the triple tail cell having an accurate square characteristic, when the control voltage V C is increased, the linearity tends to be deteriorated near V 1 = 0. is there. In this case, as shown in FIG. 8B, the emitter resistance (R, R
R, R ') can be inserted and optimal emitter degeneration can be performed to improve the linearity in the vicinity of V 1 = 0.
It is possible to further widen the input voltage range in which the linear operation is performed.
【００４９】ここに、本発明では、制御電圧ＶC を可変
することで、当該バイポーラＯＴＡのトランスコンダク
タンスを制御できるので、この制御電圧ＶC をＡＧＣと
して利用できる。また、この制御電圧ＶC に温度特性を
持たせれば、温度特性の補償にも利用できる。更に、時
間連続フィルタを構成すれば、この制御電圧ＶC で当該
フィルタ特性を電圧制御できることになる。[0049] Here, in the present invention, the control voltage V C by varying, it is possible to control the transconductance of the bipolar OTA, can use this control voltage V C as AGC. Further, if the control voltage V C has a temperature characteristic, it can be used for compensation of the temperature characteristic. Further, if a time-continuous filter is constructed, the filter characteristic can be voltage-controlled by the control voltage V C.
【００５０】同様に、当該バイポーラＯＴＡを可変利得
器として、図９に示すマルチプライヤが実現できる。Similarly, the multiplier shown in FIG. 9 can be realized by using the bipolar OTA as a variable gain device.
【００５１】バイポーラマルチプライヤの差動出力電流
ΔＩは数式（１３）より数式（１６）となる。The differential output current ΔI of the bipolar multiplier is given by equation (16) from equation (13).
【００５２】[0052]
【数１６】 図１０および１１に、それぞれＶy 、Ｖx をパラメータ
にして伝達特性の計算値を示す。トランスコンダクタン
ス特性はＶx 、Ｖy で異なり、それぞれ数式（１７）お
よび（１８）となる。[Equation 16] 10 and 11 show calculated values of the transfer characteristic with V y and V x as parameters, respectively. The transconductance characteristics differ depending on V x and V y , and are expressed by equations (17) and (18), respectively.
【００５３】[0053]
【数１７】 [Equation 17]
【００５４】[0054]
【数１８】 図１２および１３に、それぞれＶy 、Ｖx をパラメータ
にしてトランスコンダクタンス特性の計算値を示す。(Equation 18) 12 and 13 show calculated values of transconductance characteristics using V y and V x as parameters, respectively.
【００５５】入力電圧Ｖx に対しては線形入力電圧範囲
は従来回路と同等であるが、入力電圧Ｖy に対しては線
形入力電圧範囲は数倍に拡大していることがわかる。It can be seen that the linear input voltage range for the input voltage V x is equivalent to that of the conventional circuit, but the linear input voltage range is expanded several times for the input voltage V y .
【００５６】[0056]
【発明の効果】以上説明したように、本発明のバイポー
ラＯＴＡは、差動信号が印加されるバイポーラ差動対
を、前記差動信号を乗算するバイポーラ２乗回路の出力
電流で駆動し、当該バイポーラ差動対に線形増幅動作を
行わせるが、バイポーラ２乗回路はトランジスタ対と１
つのトランジスタとからなるトリプルテールセルで構成
し、１つのトランジスタには制御電圧を印加するように
してある。従って、少ないトランジスタ数で構成でき、
かつ広い入力電圧範囲にわたって直線性が良好なトラン
スコンダクタンス特性を持ち、入力電圧範囲とトランス
コンダクタンスを電圧制御可能なバイポーラＯＴＡを実
現できる効果がある。また、制御電圧で入力電圧範囲と
トランスコンダクタンスを可変できるので、ＡＧＣ回路
や温度補償回路を容易に実現できる効果もある。As described above, in the bipolar OTA of the present invention, the bipolar differential pair to which the differential signal is applied is driven by the output current of the bipolar square circuit for multiplying the differential signal, Although the bipolar differential pair is made to perform linear amplification operation, the bipolar squaring circuit has a transistor pair of 1
It is configured by a triple tail cell composed of one transistor, and a control voltage is applied to one transistor. Therefore, it can be configured with a small number of transistors,
Further, there is an effect that it is possible to realize a bipolar OTA which has a transconductance characteristic with good linearity over a wide input voltage range and which can control the voltage of the input voltage range and the transconductance. Further, since the input voltage range and the transconductance can be changed by the control voltage, there is an effect that the AGC circuit and the temperature compensation circuit can be easily realized.
【００５７】さらに本発明のバイポーラＯＴＡを可変利
得器として２つ入力を共通接続し、出力を交叉接続し、
それぞれの制御電圧として第２の信号を差動入力する
と、第２の入力信号に対しては線形入力電圧範囲が非常
に拡大でき、低電圧で動作可能なマルチプライヤが実現
できる効果がある。Further, the bipolar OTA of the present invention is used as a variable gain device, two inputs are commonly connected, and outputs are cross-connected.
When the second signal is differentially input as each control voltage, the linear input voltage range can be greatly expanded with respect to the second input signal, and a multiplier operable at a low voltage can be realized.
【図１】本発明の第１実施例に係るバイポーラＯＴＡの
第１基本概念図である。FIG. 1 is a first basic conceptual diagram of a bipolar OTA according to a first embodiment of the present invention.
【図２】本発明の第１実施例に係るバイポーラＯＴＡの
第２基本概念図である。FIG. 2 is a second basic conceptual diagram of the bipolar OTA according to the first embodiment of the present invention.
【図３】図２に示す第２基本回路の入出力特性図であ
る。FIG. 3 is an input / output characteristic diagram of the second basic circuit shown in FIG.
【図４】図２に示す第２基本回路のトランスコンダクタ
ンス特性図である。FIG. 4 is a transconductance characteristic diagram of the second basic circuit shown in FIG.
【図５】図２に示す第２基本回路の具体的構成例の回路
図である。5 is a circuit diagram of a specific configuration example of a second basic circuit shown in FIG.
【図６】本発明の第２実施例に係るバイポーラＯＴＡの
回路図である。FIG. 6 is a circuit diagram of a bipolar OTA according to a second embodiment of the present invention.
【図７】本発明の第３実施例に係るバイポーラＯＴＡの
回路図である。FIG. 7 is a circuit diagram of a bipolar OTA according to a third embodiment of the present invention.
【図８】エミッタ・デジェネレーションの適用例を示
し、（ａ）はバイポーラ差動対への適用例、（ｂ）はバ
イポーラ２乗回路（トリプルテールセル）への適用例で
ある。FIG. 8 shows an application example of emitter degeneration, (a) is an application example to a bipolar differential pair, and (b) is an application example to a bipolar square circuit (triple tail cell).
【図９】本発明のバイポーラマルチプライヤのブロック
図である。FIG. 9 is a block diagram of a bipolar multiplier of the present invention.
【図１０】本発明の第１実施例に係わるバイポーラマル
チプライヤの入出力特性図（Ｖy：パラメータ）であ
る。FIG. 10 is an input / output characteristic diagram (V y : parameter) of the bipolar multiplier according to the first embodiment of the present invention.
【図１１】本発明の第１実施例に係わるバイポーラマル
チプライヤの入出力特性図（Ｖx：パラメータ）であ
る。FIG. 11 is an input / output characteristic diagram (V x : parameter) of the bipolar multiplier according to the first embodiment of the present invention.
【図１２】トランスコンダクタンス特性図（Ｖy ：パラ
メータ）である。FIG. 12 is a transconductance characteristic diagram (V y : parameter).
【図１３】トランスコンダクタンス特性図（Ｖx ：パラ
メータ）である。FIG. 13 is a transconductance characteristic diagram (V x : parameter).
【図１４】従来のバイポーラＯＴＡの構成概念図であ
る。FIG. 14 is a conceptual diagram of the structure of a conventional bipolar OTA.
【図１５】従来のマルチプライヤの回路図である。FIG. 15 is a circuit diagram of a conventional multiplier.
Ｑ１，Ｑ２ バイポーラ差動対 Ｑ３，Ｑ４，Ｑ５ ２乗回路を構成するトリプルテー
ルセル Ｑ８，Ｑ９ カレントミラー回路 Ｑ１０，Ｑ１１ カレントミラー回路 Ｒ，Ｒ′，ＲE エミッタ抵抗Q1, Q2 Bipolar differential pair Q3, Q4, Q5 Triple tail cell forming a square circuit Q8, Q9 Current mirror circuit Q10, Q11 Current mirror circuit R, R ', R E Emitter resistance
Claims (9)
フセットされて入力するトランジスタ対と制御電圧が入
力するトランジスタとを共通の電流源で駆動するバイポ
ーラ２乗回路と；前記差動信号が印加され前記トランジ
スタ対の出力電流で駆動されるバイポーラ差動対と；を
備えたことを特徴とするバイポーラＯＴＡ。1. A bipolar squaring circuit for driving a pair of transistors whose outputs are commonly connected to each other and a differential signal is offset and which is input, and a transistor to which a control voltage is input, with a common current source; And a bipolar differential pair driven by the output current of the transistor pair.
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加されるバイポーラ差動対と；前記ト
ランジスタ対の出力端とバイポーラ差動対の駆動端間に
介在する２つのカレントミラー回路と；を備えたことを
特徴とするバイポーラＯＴＡ。2. A bipolar squaring circuit in which outputs are commonly connected to each other and a pair of transistors to which a differential signal is input and a transistor to which a control voltage is input are driven by a common current source;
A bipolar OTA, comprising: a bipolar differential pair to which the differential signal is applied; and two current mirror circuits interposed between an output end of the transistor pair and a driving end of the bipolar differential pair.
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加されるバイポーラ差動対と；前記ト
ランジスタの出力電流を前記バイポーラ差動対のテール
電流から引き算する形で当該バイポーラ差動対を駆動す
るカレントミラー回路と；を備えたことを特徴とするバ
イポーラＯＴＡ。3. A bipolar squaring circuit in which outputs are commonly connected to each other and a pair of transistors to which a differential signal is input and a transistor to which a control voltage is input are driven by a common current source;
A bipolar differential pair to which the differential signal is applied; and a current mirror circuit that drives the bipolar differential pair by subtracting the output current of the transistor from the tail current of the bipolar differential pair. Bipolar OTA.
スタのうち制御電圧が入力されるトランジスタのエミッ
タ面積比Ｋ（Ｋ≧１）と制御電圧ＶC との関係がほぼ ＶC ＝ＶT ｌｎ（４／Ｋ） （ＶT は熱電圧） であることを特徴とする請求項１、請求項２、請求項３
の何れかに記載のバイポーラＯＴＡ。4. The relationship between the control voltage V C and the emitter area ratio K (K ≧ 1) of a transistor to which a control voltage is input among the transistors forming the bipolar square circuit is approximately V C = V T ln (4 / K) (V T is thermal voltage), Claim 1, Claim 2, Claim 3
The bipolar OTA according to any one of 1.
タは、それぞれエミッタ抵抗を有する；ことを特徴とす
る請求項１、請求項２、請求項３の何れかに記載のバイ
ポーラＯＴＡ。5. The bipolar OTA according to any one of claims 1, 2 and 3, wherein each of the three transistors of the bipolar square circuit has an emitter resistance.
は、それぞれエミッタ抵抗を有する；ことを特徴とする
請求項１、請求項２、請求項３の何れかに記載のバイポ
ーラＯＴＡ。6. The bipolar OTA according to claim 1, wherein the two transistors of the bipolar differential pair each have an emitter resistance.
変利得器と第２の可変利得器とは第１の信号が入力され
る差動入力端子対が共通接続され、差動出力端子対が交
叉接続され、第１の可変利得器と第２の可変利得器には
第２の差動入力信号の逆相入力と正相入力が印加される
マルチプライヤにおいて、 前記可変利得器が、出力が互いに共通接続され差動信号
がオフセットされて入力するトランジスタ対と制御電圧
が入力するトランジスタとを共通の電流源で駆動するバ
イポーラ２乗回路と；前記差動信号が印加され前記トラ
ンジスタ対の出力電流で駆動されるバイポーラ差動対
と；を備えたことを特徴とするマルチプライヤ。7. A differential input terminal pair including a first variable gain unit and a second variable gain unit, to which a first signal is input, is connected in common, and a differential output is provided. A multiplier in which terminal pairs are cross-connected, and a negative phase input and a positive phase input of a second differential input signal are applied to the first variable gain device and the second variable gain device, A bipolar squaring circuit for driving a transistor pair which outputs are commonly connected to each other and a differential signal is offset and which is input, and a transistor which a control voltage is input by a common current source; and the transistor pair to which the differential signal is applied. And a bipolar differential pair driven by the output current of the.
変利得器と第２の可変利得器とは第１の信号が入力され
る差動入力端子対が共通接続され、差動出力端子対が交
叉接続され、第１の可変利得器と第２の可変利得器には
第２の差動入力信号の逆相入力と正相入力が印加される
マルチプライヤにおいて、 前記可変利得器が、出力が互いに共通接続され差動信号
が入力するトランジスタ対と制御電圧が入力するトラン
ジスタとを共通の電流源で駆動するバイポーラ２乗回路
と；前記差動信号が印加されるバイポーラ差動対と；前
記トランジスタ対の出力端とバイポーラ差動対の駆動端
間に介在する２つのカレントミラー回路と；を備えたこ
とを特徴とするマルチプライヤ。8. A differential input terminal pair, which is composed of two variable gain devices, is connected in common to the first variable gain device and the second variable gain device, and a differential input terminal pair to which a first signal is input is connected. A multiplier in which terminal pairs are cross-connected, and a negative phase input and a positive phase input of a second differential input signal are applied to the first variable gain device and the second variable gain device, A bipolar squaring circuit for driving a transistor pair having outputs commonly connected to each other for inputting a differential signal and a transistor inputting a control voltage with a common current source; and a bipolar differential pair to which the differential signal is applied. A two current mirror circuit interposed between the output end of the transistor pair and the drive end of the bipolar differential pair;
変利得器と第２の可変利得器とは第１の信号が入力され
る差動入力端子対が共通接続され、差動出力端子対が交
叉接続され、第１の可変利得器と第２の可変利得器には
第２の差動入力信号の逆相入力と正相入力が印加される
マルチプライヤにおいて、 前記可変利得器が、出力が互いに共通接続され差動信号
が入力するトランジスタ対と制御電圧が入力するトラン
ジスタとを共通の電流源で駆動するバイポーラ２乗回路
と；前記差動信号が印加されるバイポーラ差動対と；前
記トランジスタの出力電流を前記バイポーラ差動対のテ
ール電流から引き算する形で当該バイポーラ差動対を駆
動するカレントミラー回路と；を備えたことを特徴とす
るマルチプライヤ。9. A differential input terminal pair, which is composed of two variable gain units, wherein the first variable gain unit and the second variable gain unit are commonly connected to a differential input terminal pair for inputting a first signal. A multiplier in which terminal pairs are cross-connected, and a negative phase input and a positive phase input of a second differential input signal are applied to the first variable gain device and the second variable gain device, A bipolar squaring circuit for driving a transistor pair having outputs commonly connected to each other for inputting a differential signal and a transistor inputting a control voltage with a common current source; and a bipolar differential pair to which the differential signal is applied. A current mirror circuit that drives the bipolar differential pair by subtracting the output current of the transistor from the tail current of the bipolar differential pair.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163233A JP2697690B2 (en) | 1994-07-15 | 1995-06-29 | Bipolar OTA and multiplier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-186596 | 1994-07-15 | ||
| JP18659694 | 1994-07-15 | ||
| JP7163233A JP2697690B2 (en) | 1994-07-15 | 1995-06-29 | Bipolar OTA and multiplier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884029A true JPH0884029A (en) | 1996-03-26 |
| JP2697690B2 JP2697690B2 (en) | 1998-01-14 |
Family
ID=26488742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163233A Expired - Lifetime JP2697690B2 (en) | 1994-07-15 | 1995-06-29 | Bipolar OTA and multiplier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697690B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999055A (en) * | 1997-08-12 | 1999-12-07 | Nec Corporation | Tunable CMOS Operational Transconductance Amplifier |
| US6552611B2 (en) | 2000-03-27 | 2003-04-22 | Kabushiki Kaisha Toshiba | Differential amplifier and filter circuit using the same |
| JP2009505285A (en) * | 2005-08-18 | 2009-02-05 | リニアー テクノロジー コーポレイション | Broadband square cell |
-
1995
- 1995-06-29 JP JP7163233A patent/JP2697690B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999055A (en) * | 1997-08-12 | 1999-12-07 | Nec Corporation | Tunable CMOS Operational Transconductance Amplifier |
| US6552611B2 (en) | 2000-03-27 | 2003-04-22 | Kabushiki Kaisha Toshiba | Differential amplifier and filter circuit using the same |
| US6753730B2 (en) | 2000-03-27 | 2004-06-22 | Kabushiki Kaisha Toshiba | Differential amplifier and filter circuit using the same |
| JP2009505285A (en) * | 2005-08-18 | 2009-02-05 | リニアー テクノロジー コーポレイション | Broadband square cell |
| JP4663789B2 (en) * | 2005-08-18 | 2011-04-06 | リニアー テクノロジー コーポレイション | Broadband square cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697690B2 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (en) | Differential amplifier circuit | |
| WO1993009598A1 (en) | Improved analog multipliers | |
| JPH09238032A (en) | Ota and bipolar multiplier | |
| JP2887993B2 (en) | Frequency mixer circuit | |
| JP2884869B2 (en) | Frequency mixer circuit | |
| JPH08330861A (en) | Low-voltage operational transconductance amplifier | |
| JP2697690B2 (en) | Bipolar OTA and multiplier | |
| Kimura | The ultra-multi-tanh technique for bipolar linear transconductance amplifiers | |
| EP0090543B1 (en) | Differential amplifier with improved linear amplification | |
| JP2669397B2 (en) | Bipolar multiplier | |
| JPS6144409B2 (en) | ||
| JP3052872B2 (en) | Mixing method and circuit for balanced mixer | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH06162229A (en) | Multiplier | |
| JP2888212B2 (en) | Bipolar multiplier | |
| JP3211169B2 (en) | Circuit that converts voltage to current | |
| JP2956609B2 (en) | Bipolar multiplier | |
| JP2737430B2 (en) | Frequency multiplication / mixer circuit | |
| JP2900879B2 (en) | Bipolar multiplier | |
| JPH0936680A (en) | Agc amplifier | |
| JP2655443B2 (en) | Frequency multiplier | |
| JPH0478044B2 (en) | ||
| JP3533747B2 (en) | Multiplier | |
| JPH0594552A (en) | Multiplier | |
| Ramírez-Angulo et al. | Low-voltage wide gm adjustable range highly linear BiCMOS OTA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970819 |