JP2737430B2 - Frequency multiplication / mixer circuit - Google Patents

Frequency multiplication / mixer circuit

Info

Publication number
JP2737430B2
JP2737430B2 JP5791791A JP5791791A JP2737430B2 JP 2737430 B2 JP2737430 B2 JP 2737430B2 JP 5791791 A JP5791791 A JP 5791791A JP 5791791 A JP5791791 A JP 5791791A JP 2737430 B2 JP2737430 B2 JP 2737430B2
Authority
JP
Japan
Prior art keywords
input terminal
current
circuit
differential
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5791791A
Other languages
Japanese (ja)
Other versions
JPH04273704A (en
Inventor
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5791791A priority Critical patent/JP2737430B2/en
Priority to US07/824,216 priority patent/US5319267A/en
Priority to AU10426/92A priority patent/AU643867B2/en
Priority to ES92101083T priority patent/ES2113895T3/en
Priority to SG1996005529A priority patent/SG46517A1/en
Priority to DE69225012T priority patent/DE69225012T2/en
Priority to EP92101083A priority patent/EP0498221B1/en
Priority to CA002059887A priority patent/CA2059887C/en
Priority to KR1019920000999A priority patent/KR960014530B1/en
Publication of JPH04273704A publication Critical patent/JPH04273704A/en
Application granted granted Critical
Publication of JP2737430B2 publication Critical patent/JP2737430B2/en
Priority to HK98109752A priority patent/HK1009069A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、周波数逓倍動作とミキ
シング動作とを1つの回路で行える周波数逓倍・ミキサ
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency multiplying / mixing circuit capable of performing a frequency multiplying operation and a mixing operation in one circuit.

【0002】[0002]

【従来の技術】周知のように、周波数逓倍動作とミキシ
ング動作とを同時に必要とする回路を構成する場合、従
来では、例えば図4に示すように、互いに独立した周波
数逓倍回路41とミキサ回路42を用い、両者間をフィ
ルタ43で接続するようにしている。
2. Description of the Related Art As is well known, when a circuit requiring both a frequency multiplying operation and a mixing operation at the same time is constructed, conventionally, for example, as shown in FIG. And the filter 43 connects between them.

【0003】[0003]

【発明が解決しようとする課題】そのため、従来では、
広帯域化が困難である。また、両回路を半導体集積回路
内に集積する場合、フィルタを外付けするための端子が
必要となるので、半導体集積回路の端子数が増えるとい
う問題がある。
Therefore, conventionally,
It is difficult to increase the bandwidth. Further, when both circuits are integrated in a semiconductor integrated circuit, a terminal for externally attaching a filter is required, so that the number of terminals of the semiconductor integrated circuit increases.

【0004】本発明の目的は、周波数逓倍動作とミキシ
ング動作とを1つの回路で行えるようにし、以てフィル
タを不要にして広帯域化を可能とし、且つ半導体集積回
路化に好適な周波数逓倍・ミキサ回路を提供することに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to enable a frequency multiplying operation and a mixing operation to be performed by a single circuit, thereby eliminating the need for a filter and enabling a wide band, and suitable for a semiconductor integrated circuit. It is to provide a circuit.

【0005】[0005]

【課題を解決するための手段】前記目的を達成するため
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、第1発明の周波数逓倍・ミキサ回路は、
被逓倍信号が印加される第1の入力端子対と; ミキシ
ング信号が印加される第2の入力端子対と; 共通接続
されるエミッタ同士の一方のエミッタにのみエミッタ抵
抗を有する差動対トランジスタの2組で構成される増幅
器であって、その2組の差動対トランジスタの相互間に
おいて、エミッタ抵抗を有するトランジスタ同士及びエ
ミッタ抵抗を有しないトランジスタ同士のコレクタがそ
れぞれ共通接続され、エミッタ抵抗を有するトランジス
タとエミッタ抵抗を有しないトランジスタとのベース同
士の一方のベース同士が前記第1の入力端子対の一方の
入力端子に共通接続され、その他方のベース同士が前記
第1の入力端子対の他方の入力端子に共通接続され、且
つ、それぞれの差動対トランジスタのエミッタ同士が定
電流源に接続される第1の差動増幅器と; 一方のベー
スが前記第2の入力端子対の一方の入力端子に接続さ
れ、その他方のベースが前記第2の入力端子対の他方の
入力端子に接続される差動対トランジスタを備える第2
の差動増幅器と; 前記第1の差動増幅器の各出力電流
から差電流を形成しその差電流に基づき前記第2の差動
増幅器を駆動するカレントミラー回路と; を備えるこ
とを特徴とするものである。
In order to achieve the above object, a frequency multiplier / mixer circuit according to the present invention has the following configuration. That is, the frequency multiplier / mixer circuit of the first invention
A first input terminal pair to which a multiplied signal is applied; a second input terminal pair to which a mixing signal is applied; and a differential pair transistor having an emitter resistance in only one of the commonly connected emitters. An amplifier composed of two sets, wherein between the two sets of differential pair transistors, the collectors of the transistors having emitter resistance and the collectors of the transistors having no emitter resistance are commonly connected to each other and have an emitter resistance. One of the bases of the transistor and the transistor having no emitter resistance is commonly connected to one input terminal of the first input terminal pair, and the other base is the other of the first input terminal pair. And the emitters of the respective differential pair transistors are connected to a constant current source. A differential amplifier having one base connected to one input terminal of the second input terminal pair and the other base connected to the other input terminal of the second input terminal pair; Second with paired transistors
And a current mirror circuit that forms a difference current from each output current of the first differential amplifier and drives the second differential amplifier based on the difference current. Things.

【0006】また、第2発明の周波数逓倍・ミキサ回路
は、第1発明の周波数逓倍・ミキサ回路において、前記
差電流から一定値直流電流を減じた電流で前記第2の差
動増幅器を動作させるようにカレントミラー回路を制御
する回路; を備えることを特徴とするものである。
The frequency multiplier / mixer circuit according to a second aspect of the present invention is the frequency multiplier / mixer circuit according to the first aspect of the present invention, wherein the second differential amplifier is operated with a current obtained by subtracting a constant DC current from the difference current. A circuit for controlling the current mirror circuit as described above.

【0007】[0007]

【作用】次に、前記の如く構成される本発明の周波数逓
倍・ミキサ回路の作用を説明する。本発明では、第1の
差動増幅器が周波数逓倍回路を構成し、第2の差動増幅
器がミキサ回路を構成し、周波数逓倍回路とミキサ回路
とをカレントミラー回路で直結してある。従って、本発
明の周波数逓倍・ミキサ回路は被逓倍信号の周波数逓倍
動作とその周波数逓倍した信号にミキシング信号をミキ
シングする動作とを1つの回路でなし得る。そして、外
付けのフィルタは不要で、しかも、ミキサ回路のバイア
ス回路を省略でき、広帯域化が可能であるだけでなく、
半導体集積回路化に好適な構成となっている。
Next, the operation of the frequency multiplying / mixing circuit of the present invention configured as described above will be described. In the present invention, the first differential amplifier forms a frequency multiplier, the second differential amplifier forms a mixer circuit, and the frequency multiplier and the mixer circuit are directly connected by a current mirror circuit. Therefore, the frequency multiplication / mixer circuit of the present invention can perform the frequency multiplication operation of the multiplied signal and the operation of mixing the frequency-multiplied signal with the mixing signal in one circuit. In addition, no external filter is required, and the bias circuit of the mixer circuit can be omitted.
The configuration is suitable for a semiconductor integrated circuit.

【0008】また、第2発明では、差電流から一定値直
流電流を減じた電流で第2の差動増幅器が動作するよう
にカレントミラー回路を制御する。要するに、周波数逓
倍回路たる第1の差動増幅器の各出力電流の差電流から
一定値直流電流を減じこれによりミキサ回路たる第2の
差動増幅器を動作させるのである。その結果、第2の差
動増幅器の駆動電流には、歪率の非常に良好な2逓倍の
周波数成分が支配的となり、ミキサ回路の変換利得を高
くすることができる。
Further, in the second invention, the current mirror circuit is controlled so that the second differential amplifier operates with a current obtained by subtracting a constant value DC current from the difference current. In short, the constant value DC current is subtracted from the difference current between the respective output currents of the first differential amplifier as the frequency multiplier circuit, thereby operating the second differential amplifier as the mixer circuit. As a result, the drive current of the second differential amplifier is predominantly a frequency component of doubling with a very good distortion factor, and the conversion gain of the mixer circuit can be increased.

【0009】[0009]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図1において、1と2は被逓倍信号た
るローカル信号(電圧VLO)が印加される(第1の)入
力端子対、3と4はミキシング信号(電圧VIN)が印加
される(第2の)入力端子対である。Q1とQ2及びQ
3とQ4はそれぞれエミッタ同士が共通接続される差動
対トランジスタであり、一方のトランジスタ(Q2,Q
3)のみがエミッタ抵抗RE を有する。この2組の差動
対トランジスタは第1の差動増幅器を構成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a frequency multiplier / mixer circuit according to one embodiment of the present invention. In FIG. 1, 1 and 2 are (first) input terminal pairs to which a local signal (voltage V LO ) as a multiplied signal is applied, and 3 and 4 are to be applied with a mixing signal (voltage V IN ) (second). ) Input terminal pair. Q1, Q2 and Q
3 and Q4 are differential pair transistors whose emitters are commonly connected, and one of the transistors (Q2, Q4)
3) only has an emitter resistor R E. These two pairs of differential pair transistors constitute a first differential amplifier.

【0010】そして、この2組の差動対トランジスタの
相互間において、エミッタ抵抗を有するトランジスタ同
士(Q2,Q3)及びエミッタ抵抗を有しないトランジ
スタ同士(Q1,Q4)のコレクタがそれぞれ共通接続
され、エミッタ抵抗を有しないトランジスタQ1とエミ
ッタ抵抗を有するトランジスタQ3とのベース同士が入
力端子対(1、2)の一方の入力端子1に共通接続さ
れ、エミッタ抵抗を有するトランジスタQ2とエミッタ
抵抗を有しないトランジスタQ4のベース同士が入力端
子対(1、2)の他方の入力端子2に共通接続され、各
差動対トランジスタのエミッタはそれぞれ定電流源I0
に接続される。
The collectors of the transistors having emitter resistance (Q2, Q3) and the transistors having no emitter resistance (Q1, Q4) are commonly connected between the two pairs of differential pair transistors, respectively. The bases of a transistor Q1 having no emitter resistance and a transistor Q3 having an emitter resistance are commonly connected to one input terminal 1 of the input terminal pair (1, 2), and do not have a transistor Q2 having an emitter resistance and an emitter resistance. The bases of the transistors Q4 are commonly connected to the other input terminal 2 of the input terminal pair (1, 2), and the emitters of each differential pair transistor have a constant current source I 0.
Connected to.

【0011】次に、トランジスタ(Q11とQ12)は
第2の差動増幅器を構成する差動対トランジスタであ
り、トランジスタQ11のベースは入力端子対(3、
4)の一方の入力端子3に接続され、トランジスタQ1
2のベースが入力端子対(3、4)の他方の入力端子4
に接続される。そして、トランジスタ(Q5とQ6)、
同(Q7とQ8)及び同(Q9とQ10)はそれぞれカ
レントミラー回路を構成し両差動増幅器を直結する。V
CCは電源電圧、RL は負荷抵抗である。5は出力端子で
あり、ここからミキサ出力(電圧V0 )が取り出され
る。
Next, the transistors (Q11 and Q12) are differential pair transistors constituting a second differential amplifier, and the base of the transistor Q11 has an input terminal pair (3,
4) is connected to one input terminal 3 of the transistor Q1.
2 is the other input terminal 4 of the input terminal pair (3, 4).
Connected to. And transistors (Q5 and Q6),
(Q7 and Q8) and (Q9 and Q10) constitute current mirror circuits, respectively, and directly connect both differential amplifiers. V
CC is a power supply voltage, and RL is a load resistance. Reference numeral 5 denotes an output terminal from which a mixer output (voltage V 0 ) is extracted.

【0012】以下、この回路の動作原理を説明する。第
1の差動増幅器では、差動対トランジスタ(Q1,Q
2)のベース電圧をVB1,VB2、トランジスタQ2のコ
レクタ電流をIC2、電流増幅率をαF とすると、次の数
式1が成り立つ。
Hereinafter, the operation principle of this circuit will be described. In the first differential amplifier, the differential pair transistors (Q1, Q
Assuming that the base voltages in 2) are V B1 and V B2 , the collector current of the transistor Q2 is I C2 , and the current amplification factor is α F , the following equation 1 is established.

【0013】[0013]

【数1】 (Equation 1)

【0014】また、VT =kT/q(k:ボルツマン定
数、T:絶対温度、q:単位電子電荷)とすると、
B1》VT 、VB2》VT であるので、IS1,IS2をそれ
ぞれ飽和電流とすると、VB1,VB2とVT とには次の数
式2、同3に示す関係がある。
If V T = kT / q (k: Boltzmann constant, T: absolute temperature, q: unit electron charge),
Since V B1 >> V T and V B2 >> V T , if I S1 and I S2 are the saturation currents, respectively, V B1 , V B2 and V T have the relationship shown in the following Expressions 2 and 3. .

【0015】[0015]

【数2】 (Equation 2)

【0016】[0016]

【数3】 (Equation 3)

【0017】そして、IS1=IS2と仮定すると、数式1
は次の数式4のように表せる。
Assuming that I S1 = I S2 , Equation 1
Can be expressed as the following Expression 4.

【0018】[0018]

【数4】 (Equation 4)

【0019】また、定電流源I0 とコレクタ電流IC1
同IC2とは次の数式5に示す関係にある。
Further, a constant current source I 0 and a collector current I C1 ,
It has the relationship shown in the following Expression 5 with I C2 .

【0020】[0020]

【数5】 (Equation 5)

【0021】従って、数式4は次の数式6となる。Therefore, Equation 4 becomes the following Equation 6.

【0022】[0022]

【数6】 (Equation 6)

【0023】そこで、被逓倍信号たるローカル信号(電
圧VLO)に対するコレクタ電流IC2の傾きを求める。即
ち、微分すると、次の数式7となる。
Therefore, the slope of the collector current I C2 with respect to the local signal (voltage V LO ) as the multiplied signal is obtained. That is, when differentiated, the following Expression 7 is obtained.

【0024】[0024]

【数7】 (Equation 7)

【0025】ここで、微分値(絶対値)が最大となる点
は、次の数式8の場合である。
Here, the point where the differential value (absolute value) becomes maximum is in the case of the following equation (8).

【0026】[0026]

【数8】 (Equation 8)

【0027】従って、最大値は、次の数式9で示され
る。
Therefore, the maximum value is expressed by the following equation (9).

【0028】[0028]

【数9】 (Equation 9)

【0029】このとき、入力電圧VLOは、次の数式10
となる。
At this time, the input voltage V LO is calculated by the following equation (10).
Becomes

【0030】[0030]

【数10】 (Equation 10)

【0031】また、トランジスタQ3,同Q4の差動対
トランジスタについても同様にして求めることができ
る。これは、入力電圧VLOの極性を逆にすれば良いの
で、その導出は省略する。以上のようにして求めた各ト
ランジスタのコレクタ電流(IC1,IC2,IC3,IC4
と入力電圧VLOの関係は図2に示すようになる。なお、
図2はRE ・I0 =16VT の場合を示す。
The differential pair transistors Q3 and Q4 can be similarly obtained. This can be done by reversing the polarity of the input voltage V LO , and its derivation is omitted. Collector currents ( IC1 , IC2 , IC3 , IC4 ) of each transistor obtained as described above.
FIG. 2 shows the relationship between and the input voltage V LO . In addition,
Figure 2 shows the case of R E · I 0 = 16V T .

【0032】図2から明らかなように、傾きが最大とな
る点の接線は、コレクタ電流IC2について言えば、VLO
=4VT を起点としてVLO=−(1/2)RE ・I0
C2=(1/2)αF ・I0 の点を通る。ここで、4V
T の起点はエミッタ抵抗REと定電流源I0 の値に拘ら
ず一定となっている。
As can be seen from FIG. 2, the tangent at the point where the slope becomes maximum is expressed as V LO in terms of the collector current I C2.
= 4V T as a starting point, V LO = − (1 /) R E · I 0 ,
It passes through the point of I C2 = (1 /) α F · I 0 . Where 4V
Origin of T has become constant regardless of the value of the emitter resistor R E and a constant current source I 0.

【0033】そして、I1 ,I2 を次の数式11、同1
2のように定める。
Then, I 1 and I 2 are calculated by the following equations (11) and (1).
Determined as 2.

【0034】[0034]

【数11】 [Equation 11]

【0035】[0035]

【数12】 (Equation 12)

【0036】すると、I1 とI2 は互いに差動電流とな
っており、入力電圧VLOに対して両波整流特性を持って
いることが分かる。即ち、エミッタ抵抗RE と定電流源
の値を最適化すれば、I1 とI2 は入力電圧VLOの2乗
特性にかなり近い特性が得られる。つまり、この第1の
差動増幅器は周波数逓倍回路になっているのであり、I
1 とI2 は入力電圧VLOに対して偶関数となっているの
で、I1 とI2 の1次近似として入力電圧VLOの4次の
項までで近似しても誤差は少ないと期待できる。従っ
て、I1 とI2 の差ΔIは、a,b,cを定数として次
の数式13で近似できる。
Then, it can be seen that I 1 and I 2 are differential currents from each other, and have a double-wave rectification characteristic with respect to the input voltage V LO . That is, if the values of the emitter resistance RE and the constant current source are optimized, characteristics of I 1 and I 2 which are substantially close to the square characteristics of the input voltage V LO can be obtained. That is, the first differential amplifier is a frequency multiplier,
Since 1 and I 2 are even functions with respect to the input voltage V LO , it is expected that there will be little error even if the first order approximation of I 1 and I 2 is made up to the fourth order term of the input voltage V LO. it can. Therefore, the difference ΔI between I 1 and I 2 can be approximated by the following Expression 13 using a, b, and c as constants.

【0037】[0037]

【数13】 (Equation 13)

【0038】この差ΔIは、2つのカレントミラー回路
(トランジスタ(Q5,Q6)と同(Q7,Q8)の回
路)で形成され、この差ΔIにほぼ等しい電流がトラン
ジスタQ8のコレクタ電流となり、3つ目のカレントミ
ラー回路(トランジスタ(Q9,Q10)の回路)の制
御電流となる。この3つ目のカレントミラー回路は第2
の差動増幅器の駆動電流源となっているので、トランジ
スタQ11,同Q12のコレクタ電流をIC11 ,IC12
とすると、両者の差、即ちこの第2の差動増幅器の出力
電流IOUT は次の数式14のようになる。
The difference ΔI is formed by two current mirror circuits (transistors (Q5, Q6) and the same (Q7, Q8)), and a current substantially equal to the difference ΔI becomes a collector current of the transistor Q8. It becomes the control current of the second current mirror circuit (the circuit of the transistors (Q9, Q10)). This third current mirror circuit is
, The collector currents of the transistors Q11 and Q12 are changed to I C11 and I C12.
Then, the difference between the two, that is, the output current I OUT of the second differential amplifier is expressed by the following equation (14).

【0039】[0039]

【数14】 [Equation 14]

【0040】ここで、tanhxは、│x│《1のときに
は、次の数式15のように級数展開できる。
Here, when | x | << 1, tanhx can be expanded into a series as shown in the following Expression 15.

【0041】[0041]

【数15】 (Equation 15)

【0042】従って、│VIN│《2VT のときには、出
力電流IOUT は、前記数式13を代入して次の数式16
のように近似でき、さらに、数式17のように展開でき
る。
Therefore, when | V IN | << 2V T , the output current I OUT is obtained by substituting the equation (13) and the following equation (16).
, And can be expanded as in Expression 17.

【0043】[0043]

【数16】 (Equation 16)

【0044】[0044]

【数17】 [Equation 17]

【0045】即ち、数式16から(VLO2 とVINの積
(VLO2 ・VINが得られる。これにより、出力電流I
OUT には、2fLO+fIN、2fLO−fIN又はfIN−2f
LOの周波数成分が含まれていることが分かる。事実、a
《b,c《bであれば、上記周波数成分が支配的とな
る。従って、出力端子5には、入力信号(VLO)の2逓
倍周波と入力信号(VIN)がミキシングされて出力され
る。この第2の差動増幅器はミキサ回路となっているの
である。
[0045] That is, from the formula 16 (V LO) 2 and V IN of the product (V LO) 2 · V IN is obtained. As a result, the output current I
OUT has 2f LO + f IN , 2f LO -f IN or f IN -2f
It can be seen that LO frequency components are included. In fact, a
If << b, c << b, the frequency component becomes dominant. Accordingly, the output terminal 5 mixes the double frequency of the input signal (V LO ) with the input signal (V IN ) and outputs the mixed signal. This second differential amplifier is a mixer circuit.

【0046】以上のように、図1に示す回路は、入力信
号(VLO)の周波数逓倍動作とその周波数逓倍した信号
に入力信号(VIN)をミキシングする動作とを1つの回
路でなし得るのである。そして、周波数逓倍回路とミキ
サ回路とをカレントミラー回路で直結し、周波数逓倍回
路の出力電流をミキサ回路の駆動電流源に使用するの
で、ミキサ回路のバイアス回路を省略でき、半導体集積
回路化に好適な構成となっている。勿論、外付けのフィ
ルタは不要であるから広帯域化が可能である。
As described above, the circuit shown in FIG. 1 can perform the frequency multiplication operation of the input signal (V LO ) and the operation of mixing the input signal (V IN ) with the frequency-multiplied signal in one circuit. It is. Then, the frequency multiplier circuit and the mixer circuit are directly connected by a current mirror circuit, and the output current of the frequency multiplier circuit is used as a drive current source of the mixer circuit. Therefore, the bias circuit of the mixer circuit can be omitted, and the semiconductor integrated circuit is suitable. Configuration. Of course, since an external filter is not required, a wider band can be achieved.

【0047】次に、図3は、本発明の他の実施例を示
す。この第2実施例回路では、前記第1実施例回路にお
いて、定電流源I00を、第2の差動増幅器の駆動源たる
第3のカレントミラー回路のトランジスタQ9に並設
し、ミキサ回路の変換利得を高くするようにしてある。
以下、その概要を説明する。
Next, FIG. 3 shows another embodiment of the present invention. In the second embodiment circuit, in the first embodiment circuit, a constant current source I 00, juxtaposed to the transistor Q9 of the drive source serving third current mirror circuit of the second differential amplifier, the mixer circuit The conversion gain is set to be high.
The outline will be described below.

【0048】第3のカレントミラー回路では、前段のカ
レントミラー回路の出力(前記数式13で示したΔI)
から定電流源I00の一定直流電流値(I00)を減じたも
のを第2の差動増幅器(ミキサ回路)の駆動電流とする
ので、その駆動電流をΔI′とすると、前記数式13は
本第2実施例回路では、次の数式18のようになる。
In the third current mirror circuit, the output of the previous stage current mirror circuit (ΔI shown in the above equation 13)
The value obtained by subtracting the constant DC current value (I 00 ) of the constant current source I 00 from the above is used as the drive current of the second differential amplifier (mixer circuit). In the circuit of the second embodiment, the following Expression 18 is obtained.

【0049】[0049]

【数18】 (Equation 18)

【0050】但し、数式18において、定電流源I00
同I0とは、次の数式19のように関係付けられる。
However, in Expression 18, the constant current sources I 00 and I 0 are related as in Expression 19 below.

【0051】[0051]

【数19】 [Equation 19]

【0052】従って、数式19から、a>a′であるの
で、ミキサ回路の出力電流I00′は、前記数式16、同
17のaをa′に置き換えて、次の数式20、同21の
ようにそれぞれ表せる。
Therefore, from equation (19), since a> a ′, the output current I 00 ′ of the mixer circuit can be obtained by replacing a in equation (16) and equation (17) with a ′, and calculating the following equation (20) and equation (21). Can be expressed as follows.

【0053】[0053]

【数20】 (Equation 20)

【0054】[0054]

【数21】 (Equation 21)

【0055】ここで、a>a′であるので、出力電流I
00′に含まれる(VLO2 ・VINの割合は、VIN及び
(VLO3 の割合が減った分だけ出力電流I00に含まれ
る(VLO2 ・VINの割合よりも多くなる。即ち、この
ミキサ回路の変換利得を大きくできたのである。なお、
ΔIから一定値直流電流を減ずる回路は図3に示す回路
に限定されないことは言うまでもない。
Here, since a> a ', the output current I
Ratio of Included (V LO) 2 · V IN in 00 ', from the ratio of V IN and (V LO) ratio of 3 is included in only the output current I 00 was divided to decrease (V LO) 2 · V IN Also increase. That is, the conversion gain of this mixer circuit could be increased. In addition,
It goes without saying that the circuit for subtracting the constant-value DC current from ΔI is not limited to the circuit shown in FIG.

【0056】[0056]

【発明の効果】以上説明したように、本発明の周波数逓
倍・ミキサ回路によれば、第1の差動増幅器が周波数逓
倍回路を構成し、第2の差動増幅器がミキサ回路を構成
し、周波数逓倍回路とミキサ回路とをカレントミラー回
路で直結してあるので、被逓倍信号の周波数逓倍動作と
その周波数逓倍した信号にミキシング信号をミキシング
する動作とを1つの回路でなし得る。即ち、外付けのフ
ィルタは不要で、しかも、ミキサ回路のバイアス回路を
省略でき、広帯域化が可能であるだけでなく、半導体集
積回路化に好適な周波数逓倍・ミキサ回路を提供できる
効果がある。
As described above, according to the frequency multiplying / mixing circuit of the present invention, the first differential amplifier forms a frequency multiplying circuit, the second differential amplifier forms a mixer circuit, Since the frequency multiplication circuit and the mixer circuit are directly connected by the current mirror circuit, the operation of multiplying the frequency of the multiplied signal and the operation of mixing the frequency-multiplied signal with the mixing signal can be performed by one circuit. That is, an external filter is not required, and the bias circuit of the mixer circuit can be omitted, so that not only the band can be widened, but also a frequency multiplier / mixer circuit suitable for semiconductor integrated circuit can be provided.

【0057】また、第2発明では、周波数逓倍回路たる
第1の差動増幅器の各出力電流の差電流から一定値直流
電流を減じこれによりミキサ回路たる第2の差動増幅器
を動作させるので、ミキサ回路の変換利得を高くするこ
とができる効果がある。
According to the second aspect of the present invention, a constant value DC current is subtracted from the difference current between the respective output currents of the first differential amplifier as a frequency multiplier, thereby operating the second differential amplifier as a mixer circuit. There is an effect that the conversion gain of the mixer circuit can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係る周波数逓倍・ミキサ回
路の回路図である。
FIG. 1 is a circuit diagram of a frequency multiplier / mixer circuit according to an embodiment of the present invention.

【図2】周波数逓倍回路の特性図である。FIG. 2 is a characteristic diagram of a frequency multiplier.

【図3】本発明の他の実施例に係る周波数逓倍・ミキサ
回路の回路図である。
FIG. 3 is a circuit diagram of a frequency multiplier / mixer circuit according to another embodiment of the present invention.

【図4】周波数逓倍動作とミキシング動作とを同時に必
要とする場合の従来の構成例である。
FIG. 4 shows a conventional configuration example in which a frequency multiplying operation and a mixing operation are simultaneously required.

【符号の説明】[Explanation of symbols]

1 入力端子 2 入力端子 3 入力端子 4 入力端子 5 出力端子 Q1〜Q15 トランジスタ I0 定電流源 I00 定電流源Reference Signs List 1 input terminal 2 input terminal 3 input terminal 4 input terminal 5 output terminal Q1 to Q15 Transistor I 0 constant current source I 00 constant current source

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被逓倍信号が印加される第1の入力端子
対と; ミキシング信号が印加される第2の入力端子対
と; 共通接続されるエミッタ同士の一方のエミッタに
のみエミッタ抵抗を有する差動対トランジスタの2組で
構成される増幅器であって、その2組の差動対トランジ
スタの相互間において、エミッタ抵抗を有するトランジ
スタ同士及びエミッタ抵抗を有しないトランジスタ同士
のコレクタがそれぞれ共通接続され、エミッタ抵抗を有
するトランジスタとエミッタ抵抗を有しないトランジス
タとのベース同士の一方のベース同士が前記第1の入力
端子対の一方の入力端子に共通接続され、その他方のベ
ース同士が前記第1の入力端子対の他方の入力端子に共
通接続され、且つ、それぞれの差動対トランジスタのエ
ミッタ同士が定電流源に接続される第1の差動増幅器
と; 一方のベースが前記第2の入力端子対の一方の入
力端子に接続され、その他方のベースが前記第2の入力
端子対の他方の入力端子に接続される差動対トランジス
タを備える第2の差動増幅器と; 前記第1の差動増幅
器の各出力電流から差電流を形成しその差電流に基づき
前記第2の差動増幅器を駆動するカレントミラー回路
と; を備えたことを特徴とする周波数逓倍・ミキサ回
路。
A first input terminal pair to which a multiplied signal is applied; a second input terminal pair to which a mixing signal is applied; only one of the commonly connected emitters has an emitter resistance. An amplifier comprising two pairs of differential pair transistors, wherein between the two pairs of differential pair transistors, collectors of transistors having emitter resistance and collectors of transistors having no emitter resistance are commonly connected. One of the bases of the transistor having the emitter resistance and the transistor having no emitter resistance is commonly connected to one input terminal of the first input terminal pair, and the other base is connected to the first input terminal. A common current source is connected to the other input terminal of the input terminal pair, and the emitters of the respective differential pair transistors are connected to a constant current source. A first differential amplifier connected; one base connected to one input terminal of the second input terminal pair, and the other base connected to the other input terminal of the second input terminal pair; A second differential amplifier comprising a differential pair transistor; and a current mirror for forming a differential current from each output current of the first differential amplifier and driving the second differential amplifier based on the differential current. And a frequency multiplier / mixer circuit.
【請求項2】 請求項1に記載の周波数逓倍・ミキサ回
路において; 前記差電流から一定値直流電流を減じた
電流で前記第2の差動増幅器を駆動するように前記カレ
ントミラー回路を制御する回路; を設けたことを特徴
とする周波数逓倍・ミキサ回路。
2. The frequency multiplier / mixer circuit according to claim 1, wherein the current mirror circuit is controlled so as to drive the second differential amplifier with a current obtained by subtracting a constant value DC current from the difference current. A frequency multiplying / mixing circuit, comprising:
JP5791791A 1991-01-24 1991-02-28 Frequency multiplication / mixer circuit Expired - Lifetime JP2737430B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP5791791A JP2737430B2 (en) 1991-02-28 1991-02-28 Frequency multiplication / mixer circuit
US07/824,216 US5319267A (en) 1991-01-24 1992-01-22 Frequency doubling and mixing circuit
ES92101083T ES2113895T3 (en) 1991-01-24 1992-01-23 DUPLICATOR AND FREQUENCY MIXER CIRCUIT.
SG1996005529A SG46517A1 (en) 1991-01-24 1992-01-23 Frequency doubling and mixing circuit
DE69225012T DE69225012T2 (en) 1991-01-24 1992-01-23 Frequency doubling and mixing circuit
EP92101083A EP0498221B1 (en) 1991-01-24 1992-01-23 Frequency doubling and mixing circuit
AU10426/92A AU643867B2 (en) 1991-01-24 1992-01-23 Frequency doubling and mixing circuit
CA002059887A CA2059887C (en) 1991-01-24 1992-01-23 Frequency doubling and mixing circuit
KR1019920000999A KR960014530B1 (en) 1991-01-24 1992-01-24 Frequency doubling and mixing circuit
HK98109752A HK1009069A1 (en) 1991-01-24 1998-08-06 Frequency doubling and mixing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5791791A JP2737430B2 (en) 1991-02-28 1991-02-28 Frequency multiplication / mixer circuit

Publications (2)

Publication Number Publication Date
JPH04273704A JPH04273704A (en) 1992-09-29
JP2737430B2 true JP2737430B2 (en) 1998-04-08

Family

ID=13069352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5791791A Expired - Lifetime JP2737430B2 (en) 1991-01-24 1991-02-28 Frequency multiplication / mixer circuit

Country Status (1)

Country Link
JP (1) JP2737430B2 (en)

Also Published As

Publication number Publication date
JPH04273704A (en) 1992-09-29

Similar Documents

Publication Publication Date Title
JP3037004B2 (en) Multiplier
JP2841978B2 (en) Frequency multiplication / mixer circuit
JPH0629748A (en) Balanced active mixer provided with single- end differential voltage-to-current conversion circuit
JP2874616B2 (en) OTA and multiplier
US5717360A (en) High speed variable gain amplifier
JP2887993B2 (en) Frequency mixer circuit
JP2884869B2 (en) Frequency mixer circuit
JP2737430B2 (en) Frequency multiplication / mixer circuit
JP2885250B2 (en) Frequency multiplying mixer circuit
JPH09331220A (en) Gain variable amplifier
JP3000698B2 (en) Frequency multiplier / mixer circuit
JP3022388B2 (en) Translinear multiplier
JPH05114823A (en) Frequency mixer circuit
JP2887919B2 (en) Frequency multiplier / mixer circuit
JP2697690B2 (en) Bipolar OTA and multiplier
JPH06162229A (en) Multiplier
US4831337A (en) Wideband amplifier
JP2956609B2 (en) Bipolar multiplier
JPH0478044B2 (en)
JPH032985Y2 (en)
JPH1041750A (en) Gain controlled frequency converter circuit
JPH0328581Y2 (en)
JP3161440B2 (en) Harmonic mixer circuit
JP2900879B2 (en) Bipolar multiplier
JPH0418251Y2 (en)