JPH088257A - Bump electrode testing part - Google Patents

Bump electrode testing part

Info

Publication number
JPH088257A
JPH088257A JP6135600A JP13560094A JPH088257A JP H088257 A JPH088257 A JP H088257A JP 6135600 A JP6135600 A JP 6135600A JP 13560094 A JP13560094 A JP 13560094A JP H088257 A JPH088257 A JP H088257A
Authority
JP
Japan
Prior art keywords
bump electrode
probe
electrode
bump
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6135600A
Other languages
Japanese (ja)
Other versions
JP3163903B2 (en
Inventor
Toshiyuki Matsumoto
松本  俊行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP13560094A priority Critical patent/JP3163903B2/en
Publication of JPH088257A publication Critical patent/JPH088257A/en
Application granted granted Critical
Publication of JP3163903B2 publication Critical patent/JP3163903B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

PURPOSE:To provide a part for testing bump electrodes that makes it possible to simply conduct continuity tests on bump electrodes in a short time regardless of the arrangement of the bump electrodes, and that reduces cost of continuity tests. CONSTITUTION:A part for testing bump electrodes consists of electrode pads 13 placed in positions corresponding to bump electrodes, wiring 14a-14c that makes the electrodes pads 13 communicate with external parts; and pads 11 for interfacing with outside.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マルチチップモジュー
ル等に用いられる多層配線基板上に形成されたバンプ電
極の電気的検査を行うためのバンプ電極検査用部品に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump electrode inspection component for electrically inspecting a bump electrode formed on a multilayer wiring board used for a multi-chip module or the like.

【0002】[0002]

【従来の技術】近年の電子機器のダウンサイジング化に
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、LSI自体を高機能化
すると共に、LSIを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール(MCM)が開発されてい
る。MCMは複数のLSIが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
2. Description of the Related Art Due to downsizing of electronic equipment in recent years, it is required to downsize electronic parts and boards mounted on the electronic equipment while maintaining high functionality. In order to deal with this, there is a demand for a method capable of increasing the functionality of the LSI itself, mounting the LSI on a substrate at a high density, and reducing the size of the substrate. A multi-chip module (MCM) has been developed as a means capable of realizing the method. The MCM is a module in which a plurality of LSIs are collectively mounted on a single substrate or a package, and has a function by itself.

【0003】MCMの一例を図9に示す。図9は多層配
線基板90上にLSIベアチップA〜Dがフリップチッ
プ(FC)方式で実装されたMCMを示した概略図であ
り、(a)図は上面図、(b)図は側面図である。LS
IベアチップA〜Dを多層配線基板90上に実装する場
合は、以下のように行う。すなわち、多層配線基板90
上のLSIベアチップA〜Dが実装される位置に予め金
あるいはハンダのバンプ電極100を形成しておき、バ
ンプ電極100に対してLSIベアチップA〜Dをフェ
ースダウンさせ、LSIベアチップA〜Dの電極パッド
(図示せず)と該電極パッドに対応したバンプ電極10
0とを加熱圧着させて実装する。なお、91は多層配線
基板90に形成されたコンタクトピンを示している。
An example of MCM is shown in FIG. 9A and 9B are schematic views showing an MCM in which LSI bare chips A to D are mounted on a multilayer wiring board 90 by a flip chip (FC) method. FIG. 9A is a top view and FIG. 9B is a side view. is there. LS
When mounting the I bare chips A to D on the multilayer wiring board 90, the following steps are performed. That is, the multilayer wiring board 90
Gold or solder bump electrodes 100 are formed in advance at the positions where the upper LSI bare chips A to D are mounted, and the LSI bare chips A to D are faced down with respect to the bump electrodes 100 to form electrodes of the LSI bare chips A to D. Pads (not shown) and bump electrodes 10 corresponding to the electrode pads
And 0 are thermocompression bonded and mounted. Reference numeral 91 denotes a contact pin formed on the multilayer wiring board 90.

【0004】従来、LSIベアチップA〜Dが実装され
る前の多層配線基板90上のバンプ電極100が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図10及び図11にその模式図
を示す。図10はLSIベアチップA〜Dが実装される
前の多層配線基板90を示した上面図であり、図11は
バンプ電極100の導通をテストする方法を示した断面
図である。
Conventionally, an inspection needle has been used to test whether the bump electrodes 100 on the multilayer wiring substrate 90 before mounting the LSI bare chips A to D are correctly connected as designed. The schematic diagram is shown in FIGS. 10 is a top view showing the multilayer wiring substrate 90 before the LSI bare chips A to D are mounted, and FIG. 11 is a sectional view showing a method of testing the continuity of the bump electrodes 100.

【0005】図10に示したように、多層配線基板90
上面のLSIベアチップA〜Dが実装される所定の位置
にはバンプ電極100が形成されている。これらのバン
プ電極100がバンプ電極100間、及びバンプ電極1
00とコンタクトピン91間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図11に基づいて簡単に説明する。なお、図11に
おいて92、93は検査針を示しており、94は検査針
専用治具を示し、95はテスタ−を示している。
As shown in FIG. 10, a multilayer wiring board 90 is provided.
Bump electrodes 100 are formed at predetermined positions on the upper surface where the LSI bare chips A to D are mounted. These bump electrodes 100 are between the bump electrodes 100, and the bump electrodes 1
When testing whether the connection between 00 and the contact pin 91 was made as designed, the test was performed as follows. A brief description will be given based on FIG. In FIG. 11, reference numerals 92 and 93 denote inspection needles, 94 denotes a jig for inspection needles, and 95 denotes a tester.

【0006】例えば図11に示したようにピン91に接
続されているバンプ電極100cの場合は、ピン91を
介して導通テストが行われる。これに対して、バンプ電
極100a、100b間の結線の様にLSIベアチップ
間の結線のみでピン91への接続がない場合、直接バン
プ電極100a及びバンプ電極100bに検査針92、
93を接触させて導通テストが行われる。また、実際に
多層配線基板90上にLSIベアチップA〜Dを実装し
た後、前記MCMのモジュール機能をテストする際にバ
ンプ電極100の導通テストを行うことができる場合が
ある。
For example, in the case of the bump electrode 100c connected to the pin 91 as shown in FIG. 11, the continuity test is performed via the pin 91. On the other hand, when there is no connection to the pin 91 due to only the connection between the LSI bare chips, such as the connection between the bump electrodes 100a and 100b, the inspection needle 92 is directly attached to the bump electrode 100a and the bump electrode 100b.
Continuity test is performed by bringing 93 into contact. In addition, after actually mounting the LSI bare chips A to D on the multilayer wiring board 90, it may be possible to perform a continuity test of the bump electrodes 100 when testing the module function of the MCM.

【0007】[0007]

【発明が解決しようとする課題】上記した従来の導通テ
スト方法には次のような課題がある。 LSIベアチップ実装後の機能テストで導通(結線)
テストする場合 導通不良を見つけるためのテストコストがかかる上にす
べての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、LSIベアチップが無駄にな
る。
The conventional continuity test method described above has the following problems. Continuity (connection) in the functional test after mounting the LSI bare chip
When testing It is not always possible to find all the defects in addition to the test cost for finding the conduction defects. In addition, even if the conduction failure can be found after mounting, it cannot be repaired, and the LSI bare chip becomes useless.

【0008】LSIベアチップ実装前のテストでバン
プ電極に検査針を接触させて導通テストする場合 92、93等の検査針の一本一本がそれぞれ対応するバ
ンプ電極100に接触する時、仮にある一本の検査針が
変形したらその検査用具全体が使用できなくなり、変形
した検査針の修理が必要となりコストがかかる。
Conducting a test by contacting a bump electrode with a test needle before a test for mounting an LSI bare chip. When each test needle 92, 93, etc. contacts the corresponding bump electrode 100, a temporary test is performed. If the inspection needle of the book is deformed, the entire inspection tool cannot be used, and the deformed inspection needle needs to be repaired, which is costly.

【0009】導通テストするバンプ電極の配置が複雑
な場合 例えば、バンプ電極の配置が図12に示す様になってい
る場合、2次元平面に広がるバンプ電極101に対応す
る検査針を設置するのが困難で、検査用治具そのものの
製作が困難となったり、複数の検査用治具を用いて別々
に導通テストしなければならなくなったりする。この場
合導通テスト時間も長くなり、検査用治具にかかる費用
も多額となりコストが増大する。
When the arrangement of the bump electrodes for the continuity test is complicated. For example, when the arrangement of the bump electrodes is as shown in FIG. 12, it is necessary to install an inspection needle corresponding to the bump electrode 101 spreading in the two-dimensional plane. It is difficult, and it becomes difficult to manufacture the inspection jig itself, or it is necessary to separately conduct the continuity test using a plurality of inspection jigs. In this case, the continuity test time becomes long, the cost for the inspection jig becomes large, and the cost increases.

【0010】本発明は上記課題に鑑みなされたものであ
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるバンプ電極検査用部品を提供することを目的として
いる。
The present invention has been made in view of the above problems, and it is possible to easily and quickly conduct a continuity test for all bump electrodes, no matter how the bump electrodes are arranged. It is an object of the present invention to provide a bump electrode inspection component that can reduce costs.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に本発明に係るバンプ電極検査用部品は、バンプ電極と
相対する位置に配置された電極パッド、及びこれらの電
極パッドと外部部品とを導通させるための配線が形成さ
れていることを特徴としている。
In order to achieve the above object, a component for bump electrode inspection according to the present invention comprises an electrode pad arranged at a position facing a bump electrode, and these electrode pad and an external component. It is characterized in that a wiring for conducting is formed.

【0012】[0012]

【作用】上記構成に係るバンプ電極検査用部品にあって
は、一層以上の配線層を有する基板上に前記バンプ電極
と同じ配置をした電極パッドが形成され、かつ該電極パ
ッドと外部部品とを導通させるための配線が形成されて
いる。このバンプ電極検査用部品を用いてバンプ電極の
導通テストを行う場合、前記パンブ電極検査用部品の基
板上に形成された前記電極パッドに前記バンプ電極が接
触され、前記配線が前記外部部品を介してテスタ−に接
続される。したがって、上記構成に係るバンプ電極検査
用部品を用いれば、前記バンプ電極がどのように複雑に
配置されていても、前記電極パッドに前記バンプ電極を
接触させることで形成されているすべてのバンプ電極の
導通テストを一度に行うことが可能である。
In the bump electrode inspection component having the above structure, the electrode pad having the same arrangement as the bump electrode is formed on the substrate having one or more wiring layers, and the electrode pad and the external component are connected to each other. Wiring for conducting is formed. When conducting a bump electrode continuity test using this bump electrode inspection component, the bump electrode is contacted with the electrode pad formed on the substrate of the bump electrode inspection component, and the wiring is routed through the external component. Connected to the tester. Therefore, if the bump electrode inspecting component according to the above configuration is used, no matter how the bump electrodes are arranged in a complicated manner, all bump electrodes formed by bringing the bump electrodes into contact with the electrode pads It is possible to perform the continuity test at once.

【0013】[0013]

【実施例】以下、本発明に係るバンプ電極検査用部品の
実施例を図面に基づいて説明する。まず、図1に基づい
て実施例1に係るバンプ電極検査用部品を説明する。図
1は実施例1に係るバンプ電極検査用部品であるプロ−
ブ10を概略的に示した上面図であり、プロ−ブ10
は、1層以上の配線層を有するシリコン基板上のプロ−
ブ領域12に電極パッド13が形成され、プロ−ブ領域
12の周囲には外部インタ−フェ−ス用パッド11が形
成され、電極パッド13と外部インタ−フェ−ス用パッ
ド11とが配線14a、14b、14c等で接続された
構成となっている。電極パッド13の配置は多層配線基
板90上に形成されたバンプ電極101(図12参照)
と同じ配置をしており、プロ−ブ10上に図12で示し
たバンプ電極101を有するMCM基板をフェースダウ
ンさせると、バンプ電極101と電極パッド13のそれ
ぞれ相対する位置にある電極どうしが接触するようにな
っている。
Embodiments of the bump electrode inspection component according to the present invention will be described below with reference to the drawings. First, a bump electrode inspection component according to the first embodiment will be described with reference to FIG. FIG. 1 illustrates a bump electrode inspection component according to the first embodiment.
FIG. 3 is a top view schematically showing the probe 10.
Is a program on a silicon substrate having one or more wiring layers.
An electrode pad 13 is formed in the probe area 12, an external interface pad 11 is formed around the probe area 12, and the electrode pad 13 and the external interface pad 11 are wired 14a. , 14b, 14c and the like. The arrangement of the electrode pads 13 is the bump electrodes 101 formed on the multilayer wiring board 90 (see FIG. 12).
When the MCM substrate having the bump electrodes 101 shown in FIG. 12 is placed face down on the probe 10, the bump electrodes 101 and the electrode pads 13 are in contact with each other. It is supposed to do.

【0014】次に、図2及び図3に基づいて実施例2に
係るバンプ電極検査用部品を説明する。図2は実施例2
に係るバンプ電極検査用部品であるプロ−ブ20を概略
的に示した上面図であり、図3はプロ−ブ20を概略的
に示した側面図である。プロ−ブ20の場合、各LSI
ベアチップ用のバンプ電極毎に電極パッドと該電極パッ
ドの周囲に外部インタ−フェ−ス用パッドとを有する小
プロ−ブ22〜29が形成され(一般的には、検査対象
となるバンプ電極をあるグル−プに分けて該グル−プ毎
に小プロ−ブが形成され)、これらの小プロ−ブ22〜
29が一層以上の配線層を有するプロ−ブ用基板30上
に実装され、小プロ−ブ22〜29がプロ−ブ用基板3
0の外周部に形成された外部インタ−フェ−ス用パッド
21に接続された構成となっている。小プロ−ブ22〜
29と外部インタ−フェ−ス用パッド21との接続方法
をより詳細に説明すると、以下のようになる。
Next, a bump electrode inspection component according to the second embodiment will be described with reference to FIGS. Second Embodiment
FIG. 3 is a top view schematically showing a probe 20 which is a bump electrode inspection component according to the present invention, and FIG. 3 is a side view schematically showing the probe 20. In the case of the probe 20, each LSI
Small probes 22 to 29 having an electrode pad for each bare chip bump electrode and an external interface pad are formed around the electrode pad (generally, bump electrodes to be inspected are A small probe is formed for each group by dividing it into a certain group), and these small probes 22 to
29 is mounted on the probe substrate 30 having one or more wiring layers, and the small probes 22 to 29 are the probe substrates 3
It is connected to the external interface pad 21 formed on the outer peripheral portion of 0. Small probe 22 ~
The method of connecting 29 to the external interface pad 21 will be described in more detail as follows.

【0015】一例として、小プロ−ブ22の場合につい
て説明する。例えば、小プロ−ブ22の外部インタ−フ
ェイス用パッド22a、22bがプロ−ブ用基板30の
外部インタ−フェ−ス用パッド21a、21bに各々接
続されるとすると、外部インタ−フェイス用パッド22
a、22bがそれぞれワイヤ−ボンディング31a、3
1bによりプロ−ブ用基板39上に形成された配線用パ
ッド32a、32bに接続され、配線用パッド32a、
32bがそれぞれ配線33a、33bにより外部インタ
−フェ−ス用パッド21a、21bに接続される。
As an example, the case of the small probe 22 will be described. For example, if the external interface pads 22a and 22b of the small probe 22 are connected to the external interface pads 21a and 21b of the probe board 30, respectively, the external interface pads are connected. 22
a and 22b are wire bonding 31a and 3b, respectively.
1b is connected to the wiring pads 32a, 32b formed on the probe substrate 39, and the wiring pads 32a,
32b is connected to the external interface pads 21a and 21b by wirings 33a and 33b, respectively.

【0016】これに対して、外部インタ−フェイス用パ
ッド21の近傍に配置された小プロ−ブの場合には、該
小プロ−ブの外部インタ−フェイス用パッドとプロ−ブ
用基板30の外部インタ−フェイス用パッド21とが直
接ワイヤ−ボンディングにより接続される。該接続の一
例を図3に示す。図3に示した小プロ−ブ29及び小プ
ロ−ブ28の内、小プロ−ブ28の外部インタ−フェイ
ス用パッド28aがワイヤ−ボンディング34によりプ
ロ−ブ用基板30の外部インタ−フェイス用パッド21
に直接接続されている。なお、小プロ−ブ29における
外部インタ−フェ−ス用パッド間の接続関係は上記した
小プロ−ブ22の場合における接続関係と同様である。
On the other hand, in the case of a small probe arranged in the vicinity of the external interface pad 21, the external interface pad of the small probe and the probe substrate 30 are provided. The external interface pad 21 is directly connected by wire bonding. An example of the connection is shown in FIG. Of the small probe 29 and the small probe 28 shown in FIG. 3, the pad 28a for the external interface of the small probe 28 is used for the external interface of the probe substrate 30 by the wire bonding 34. Pad 21
Is directly connected to. The connection relationship between the external interface pads in the small probe 29 is the same as the connection relationship in the case of the small probe 22 described above.

【0017】次に、図4に基づいてプロ−ブ10または
プロ−ブ20を用いてMCM上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図4において40はハンドラー装置を示している。
ハンドラ−装置40には基板搬送部41が配設されてお
り、基板搬送部41により未検査基板収納部42から未
検査基板(MCM56)が搬送され、プロ−ブ55上で
フェースダウンされてMCM56上のバンプ電極57と
プロ−ブ55上の電極パッド(図示せず)とが接触する
ようにMCM56がプロ−ブ55上に載置される。そし
て、デバイスインタ−フェ−スボ−ド54及び信号線5
2、53を介してプロ−ブ55と接続されたテスタ−5
1によりバンプ電極57の導通テストが行われる。該テ
ストが終了すると、結果に応じてMCM56が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスタ−51から信号線50を
介してハンドラ−装置にMCM56が良品あるいは不良
品のいずれであるかが伝達され、MCM56が良品であ
る場合にはハンドラ−装置41によって良品基板収納部
44に収納され、不良品である場合には不良基板収納部
43に収納される。
Next, an example of the test system for conducting the continuity test of the bump electrode formed on the MCM by using the probe 10 or the probe 20 will be described with reference to FIG. In FIG. 4, reference numeral 40 denotes a handler device.
The handler apparatus 40 is provided with a substrate transfer section 41. The substrate transfer section 41 transfers an uninspected board (MCM 56) from the uninspected board storage section 42 and the MCM 56 is faced down on the probe 55. The MCM 56 is placed on the probe 55 so that the upper bump electrode 57 and the electrode pad (not shown) on the probe 55 are in contact with each other. Then, the device interface board 54 and the signal line 5
Tester 5 connected to probe 55 via 2, 53
1, the continuity test of the bump electrode 57 is performed. When the test is completed, the MCM 56 is selected as a good product or a defective product according to the result. That is, when the continuity test is completed, whether the MCM 56 is a good product or a defective product is transmitted from the tester 51 to the handler device via the signal line 50. If the MCM 56 is a good product, the handler device 41 is sent. Are stored in the non-defective substrate storage portion 44, and if they are defective, they are stored in the defective substrate storage portion 43.

【0018】図5はプロ−ブとして実施例1に係るバン
プ電極検査用部品であるプロ−ブ10を用いた場合にお
ける検査部60を概略的に示した側面図である。プロ−
ブ10は検査基板本体70にワイヤ−ボンディング6
1、62で接続され、検査基板本体70はデバイスイン
タ−フェ−スボ−ド54に接続されている。また、プロ
ーブ10を被検査基板であるMCM56よりも大きくし
て検査基板本体70とプローブ10とを接続するワイヤ
ーボンディング61、62が導通テスト時にMCM56
の邪魔にならないようになっている。
FIG. 5 is a side view schematically showing an inspection section 60 when the probe 10 which is the bump electrode inspection component according to the first embodiment is used as the probe. Professional
The bump 10 is wire-bonded 6 to the inspection board body 70.
The inspection board main body 70 is connected to the device interface board 54. Further, the probe 10 is made larger than the MCM 56 which is the substrate to be inspected, and the wire bondings 61 and 62 connecting the inspecting substrate body 70 and the probe 10 are MCM 56 during the continuity test.
It does not get in the way.

【0019】図6はプロ−ブとして実施例2に係るバン
プ電極検査用部品であるプロ−ブ20を用いた場合にお
ける検査部60を概略的に示した側面図である。図6は
複数の小プローブを用いて導通テストを行う場合を示し
たものであり、小プロ−ブ25〜27におけるワイヤ−
ボンディング25a、25b〜27a、27bがMCM
56に接触しないように小プロ−ブ25〜27の電極パ
ッドの上に電極バンプ65〜67が形成されている。
FIG. 6 is a side view schematically showing the inspection section 60 when the probe 20 which is the bump electrode inspection component according to the second embodiment is used as the probe. FIG. 6 shows a case where a continuity test is performed by using a plurality of small probes. The wires in the small probes 25 to 27 are shown in FIG.
Bonding 25a, 25b to 27a, 27b is MCM
Electrode bumps 65 to 67 are formed on the electrode pads of the small probes 25 to 27 so as not to contact 56.

【0020】図7はプロ−ブ10の電極パッド13とM
CM56のバンプ電極57との接触状態を概略的に示し
た部分拡大断面図である。図7において、77は絶縁保
護膜を示している。一方、図8は小プロ−ブを用いて導
通テストを行う場合(図6参照)における小プロ−ブ2
6の電極パッド81とMCM56のバンプ電極57との
接触状態を概略的に示した部分拡大断面図である。図8
に示したように電極パッド81の上に電極バンプ66が
形成され、電極バンプ66がバンプ電極57と接触する
ようになっている。
FIG. 7 shows the electrode pad 13 and M of the probe 10.
It is a partial expanded sectional view showing roughly a contact state of CM56 and bump electrode 57. In FIG. 7, reference numeral 77 indicates an insulating protective film. On the other hand, FIG. 8 shows the small probe 2 in the case of conducting the continuity test using the small probe (see FIG. 6).
6 is a partially enlarged sectional view schematically showing a contact state between the electrode pad 81 of No. 6 and the bump electrode 57 of the MCM 56. FIG. FIG.
As shown in FIG. 5, the electrode bumps 66 are formed on the electrode pads 81, and the electrode bumps 66 come into contact with the bump electrodes 57.

【0021】上記した実施例においてプローブ10及び
小プロ−ブ25〜29の基板としては、Si基板を用い
ることができるが、Si基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図6及び図8にあっては電極パッド81からの引
き出しを高くするために電極バンプ66を形成した例を
示しているが、電極バンプ65〜67に限定されるもの
ではなく、MCM56のバンプ電極57と電気的に導通
がとれ、ワイヤーボンディング25a、25b〜27
a、27bよりも高くなりバンプ電極57との接触が可
能となるものであれば別の形態のものでもよい。
In the above-mentioned embodiment, a Si substrate can be used as the substrate of the probe 10 and the small probes 25 to 29, but not limited to the Si substrate, other semiconductors, insulators, metals, etc. can be used as the substrate. Can also be used as
Although FIGS. 6 and 8 show an example in which the electrode bumps 66 are formed in order to increase the withdrawal from the electrode pads 81, the invention is not limited to the electrode bumps 65 to 67, and the MCM 56 is not limited thereto. The bump electrode 57 and the wire bonding 25a, 25b to 27 can be electrically connected to each other.
Another shape may be used as long as it is higher than a and 27b and can contact the bump electrode 57.

【0022】以上説明したように実施例1に係るバンプ
電極検査用部品(プロ−ブ10)及び実施例2に係るバ
ンプ電極検査用部品(プロ−ブ20)にあっては、Si
等の基板上にMCM56のバンプ電極57に相対した電
極パッドを形成するだけで良いので簡単に製作すること
ができ、また、MCM56にバンプ電極57がどのよう
に配置されていてもバンプ電極57の導通テストを簡単
にかつ短時間で(一度に)行うことができる。これによ
り、従来の導通テスト方法に比べて、導通テストにかか
るコストを削減することができる。
As described above, in the bump electrode inspecting component (probe 10) according to the first embodiment and the bump electrode inspecting component (probe 20) according to the second embodiment, Si is used.
Since it is only necessary to form an electrode pad facing the bump electrode 57 of the MCM 56 on a substrate such as MCM 56, it is possible to easily manufacture, and even if the bump electrode 57 is arranged on the MCM 56, the bump electrode 57 The continuity test can be easily performed in a short time (at one time). As a result, the cost for the continuity test can be reduced as compared with the conventional continuity test method.

【0023】[0023]

【発明の効果】以上詳述したように本発明に係るバンプ
電極検査用部品を用いてバンプ電極の導通テストを行え
ば、LSIベアチップ実装前の導通テストで簡単に不良
を検出することができるので、実装後に導通不良を見つ
けることができても修復することができない従来の導通
テストのようにLSIベアチップを無駄にすることがな
い。
As described above in detail, if the bump electrode continuity test is performed using the bump electrode inspection component according to the present invention, the defect can be easily detected by the continuity test before mounting the LSI bare chip. The LSI bare chip is not wasted unlike the conventional continuity test in which a conduction defect can be found after mounting but cannot be repaired.

【0024】また本発明に係るバンプ電極検査用部品に
あっては、従来の検査針を用いた導通テスト方法のよう
に該検査針が変形するといったことがなく、安定的に導
通テストを行うことができる。
Further, in the bump electrode inspection component according to the present invention, unlike the conventional continuity test method using the inspection needle, the inspection needle is not deformed, and a stable continuity test can be performed. You can

【0025】また本発明に係るバンプ電極検査用部品に
あっては、バンプ電極がどのように配置されていようと
も検査用プロ−ブを簡単に制作することができ、一度の
接触のみですべてのバンプ電極の導通テストを行うこと
ができる。これにより、導通テスト時間を短縮し、該テ
ストに要するコストを削減することができる。
Further, in the bump electrode inspection component according to the present invention, the inspection probe can be easily produced regardless of the arrangement of the bump electrodes, and it is possible to perform all inspections with a single contact. The continuity test of the bump electrode can be performed. As a result, the continuity test time can be shortened and the cost required for the test can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係るバンプ電極検査用部品
を概略的に示した上面図である。
FIG. 1 is a top view schematically showing a bump electrode inspection component according to a first embodiment of the present invention.

【図2】本発明の実施例2に係るバンプ電極検査用部品
を概略的に示した上面図である。
FIG. 2 is a top view schematically showing a bump electrode inspection component according to a second embodiment of the present invention.

【図3】実施例2に係るバンプ電極検査用部品を概略的
に示した側面図である。
FIG. 3 is a side view schematically showing a bump electrode inspection component according to a second embodiment.

【図4】実施例1又は実施例2に係るバンプ電極検査用
部品を用いてバンプ電極の導通テストを行う場合のテス
トシステムの一例を示したシステム図である。
FIG. 4 is a system diagram showing an example of a test system for conducting a bump electrode continuity test using the bump electrode inspection component according to the first or second embodiment.

【図5】実施例1に係るバンプ電極検査用部品を用いて
導通テストを行う場合における検査部を概略的に示した
側面図である。
FIG. 5 is a side view schematically showing an inspection section when a continuity test is performed using the bump electrode inspection component according to the first embodiment.

【図6】実施例2に係るバンプ電極検査用部品を用いて
導通テストを行う場合における検査部を概略的に示した
側面図である。
FIG. 6 is a side view schematically showing an inspection unit when a continuity test is performed using the bump electrode inspection component according to the second embodiment.

【図7】実施例1に係るバンプ電極検査用部品を用いて
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
FIG. 7 is a partially enlarged cross-sectional view schematically showing a contact state between an electrode pad and a bump electrode when a conduction test is performed using the bump electrode inspection component according to the first embodiment.

【図8】実施例2に係るバンプ電極検査用部品を用いて
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
FIG. 8 is a partially enlarged cross-sectional view schematically showing a contact state between an electrode pad and a bump electrode when a conduction test is performed using the bump electrode inspection component according to the second embodiment.

【図9】(a)図はLSIベアチップが実装された多層
配線基板を概略的に示した上面図であり、(b)図は前
記多層配線基板を概略的に示した側面図である。
9A is a top view schematically showing a multilayer wiring board on which an LSI bare chip is mounted, and FIG. 9B is a side view schematically showing the multilayer wiring board.

【図10】多層配線基板上に形成されたバンプ電極の配
置の一例を概略的に示した上面図である。
FIG. 10 is a top view schematically showing an example of arrangement of bump electrodes formed on a multilayer wiring board.

【図11】従来のバンプ電極の導通テスト方法を示した
概略断面図である。
FIG. 11 is a schematic cross-sectional view showing a conventional bump electrode continuity test method.

【図12】多層配線基板上にバンプ電極が複雑に配置さ
れた場合の一例を概略的に示した上面図である。
FIG. 12 is a top view schematically showing an example in which bump electrodes are arranged intricately on a multilayer wiring board.

【符号の説明】[Explanation of symbols]

10、20、55 プロ−ブ 11、21、21a、21b,22a、22b、28a
外部インタ−フェ−ス用パッド 13 電極パッド 14a、14b、14c、33a、33b 配線 22、23、24、25、26、27、28、29 小
プロ−ブ 30 プロ−ブ用基板 31a、31b、34 ワイヤ−ボンディング 32a、32b 配線用パッド 56 MCM 57 バンプ電極
10, 20, 55 probe 11, 21, 21a, 21b, 22a, 22b, 28a
External interface pad 13 Electrode pad 14a, 14b, 14c, 33a, 33b Wiring 22, 23, 24, 25, 26, 27, 28, 29 Small probe 30 Probe substrate 31a, 31b, 34 wire-bonding 32a, 32b wiring pad 56 MCM 57 bump electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 バンプ電極と相対する位置に配置された
電極パッド、及びこれらの電極パッドと外部部品とを導
通させるための配線が形成されていることを特徴とする
バンプ電極検査用部品。
1. A bump electrode inspecting component, characterized in that electrode pads arranged at positions facing the bump electrodes and wirings for electrically connecting these electrode pads to an external component are formed.
JP13560094A 1994-06-17 1994-06-17 Inspection parts for multi-chip module substrates Expired - Fee Related JP3163903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13560094A JP3163903B2 (en) 1994-06-17 1994-06-17 Inspection parts for multi-chip module substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13560094A JP3163903B2 (en) 1994-06-17 1994-06-17 Inspection parts for multi-chip module substrates

Publications (2)

Publication Number Publication Date
JPH088257A true JPH088257A (en) 1996-01-12
JP3163903B2 JP3163903B2 (en) 2001-05-08

Family

ID=15155612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13560094A Expired - Fee Related JP3163903B2 (en) 1994-06-17 1994-06-17 Inspection parts for multi-chip module substrates

Country Status (1)

Country Link
JP (1) JP3163903B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111938635A (en) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 Method for preparing salient point and test board for brain electrode rear end connection and test structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111938635A (en) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 Method for preparing salient point and test board for brain electrode rear end connection and test structure

Also Published As

Publication number Publication date
JP3163903B2 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
US5534784A (en) Method for probing a semiconductor wafer
JP2825085B2 (en) Semiconductor device mounting structure, mounting board, and mounting state inspection method
US6590409B1 (en) Systems and methods for package defect detection
JP2005322921A (en) Flip-chip semiconductor package for testing bumps and method of fabricating same
JPH09139471A (en) Auxiliary pad for on-circuit-array probing
JP2703204B2 (en) Wire bonding inspection method for ball grid array semiconductor package
JP3459765B2 (en) Mounting inspection system
JP3260253B2 (en) Inspection method for semiconductor device and conductive adhesive for inspection
JP2012220438A (en) Method for manufacturing semiconductor integrated circuit device
JPH1048298A (en) Method for testing semiconductor device at high speed
KR102366589B1 (en) All-in-one interposer for dut characteristic analysis of system board
US6881593B2 (en) Semiconductor die adapter and method of using
JP3163903B2 (en) Inspection parts for multi-chip module substrates
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JPH09127188A (en) Method for forming integrated circuit and system for inspecting die on wafer
US7420206B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP4022698B2 (en) Inspection circuit board
JPH02106943A (en) Mounting structure of semiconductor integrated circuit
JPH05343489A (en) Semiconductor device
JP4098976B2 (en) Multi-chip module and inter-chip connection test method
JP3573113B2 (en) Bonding damage measuring device and measuring method
JP2921995B2 (en) Inspection method for multilayer wiring board
JP3707857B2 (en) Mounting substrate, semiconductor device using the same, and semiconductor chip evaluation method
JP3119245B2 (en) Auxiliary probe card for wafer inspection and wafer inspection method
JPH10104301A (en) Method for inspecting package substrate

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees