KR102366589B1 - All-in-one interposer for dut characteristic analysis of system board - Google Patents
All-in-one interposer for dut characteristic analysis of system board Download PDFInfo
- Publication number
- KR102366589B1 KR102366589B1 KR1020210057460A KR20210057460A KR102366589B1 KR 102366589 B1 KR102366589 B1 KR 102366589B1 KR 1020210057460 A KR1020210057460 A KR 1020210057460A KR 20210057460 A KR20210057460 A KR 20210057460A KR 102366589 B1 KR102366589 B1 KR 102366589B1
- Authority
- KR
- South Korea
- Prior art keywords
- interposer
- dut
- riser
- integrated
- system board
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 시스템 보드 DUT 특성 분석용 인터포저에 관한 것으로, 보다 상세하게는 효과적으로 반도체 IC나 메모리의 특성을 검사가 가능하도록 시스템 보드 DUT 특성 분석용 일체형 인터포저를 이용하여 인터포저의 신호 전달이 잘 유지될 수 있는 시스템 보드의 DUT 특성 분석용 일체형 인터포저에 관한 것이다.The present invention relates to an interposer for characterization of a system board DUT, and more particularly, the interposer has good signal transmission by using an integrated interposer for characterization of a system board DUT so that it is possible to effectively inspect the characteristics of a semiconductor IC or memory. It relates to an integrated interposer for DUT characterization of a system board that can be maintained.
최근 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 방향으로 나아가고 있다. 일반적으로 반도체 IC나 메모리 장치는 테스트 패드를 통해 외부장치와 정상적으로 신호를 송수신하는 지 테스트된다. Recently, the trend of the electronics industry is moving in the direction of manufacturing lightweight, miniaturized, high-speed, multifunctional, and highly reliable products at low cost. In general, a semiconductor IC or memory device is tested to see if it normally transmits/receives a signal to/from an external device through a test pad.
그러나, 최근에는 반도체 IC의 통신속도 및 집적도가 향상됨에 따라 테스트패드를 통해 정확한 테스트 결과를 검출하기 어려워지고 있다. 이는 고속 동작 시, 신호의 전송 과정에서 발생하는 반사파의 영향이 증가되고, 이러한 반사파가 테스트 패드를 통해 테스트 장치로 유입되기 때문이다. 이러한 문제점들은 반도체 테스트에 대한 신뢰성을 약화시킨다.However, in recent years, as the communication speed and integration of semiconductor ICs have improved, it has become difficult to accurately detect test results through the test pad. This is because, during high-speed operation, the influence of reflected waves generated during signal transmission is increased, and these reflected waves are introduced into the test device through the test pad. These problems weaken the reliability of semiconductor testing.
기존의 통상적인 시스템보드의 구성으로는 신호분석을 위한 DUT와 DUT주변의 높이를 갖는 부품 및 소자로 구성이 되는데, 이는 반도체 IC나 메모리 장치의 테스트 패드를 통해 외부장치와 정상적으로 신호를 송수신하는 지 테스트하기가 매우 어렵다. The conventional system board consists of a DUT for signal analysis and parts and devices having a height around the DUT. Very difficult to test.
효과적인 반도체 IC나 메모리의 특성을 검사하기 위해서, 일반적으로 DUT를 분리후, 인터포저를 이용하여 DUT신호를 분석하고 있다. 인터포저의 테스트 포인트를 이용하여 신호 무결성(Signal Integrity), 타이밍 분석, 전류, 전압 등을 분석한다. In order to inspect the characteristics of an effective semiconductor IC or memory, in general, after separating the DUT, the DUT signal is analyzed using an interposer. Signal integrity, timing analysis, current, voltage, etc. are analyzed using the test point of the interposer.
기존의 통상적인 시스템보드의 구성으로는 신호분석을 위한 DUT와 DUT주변의 높이를 갖는 부품 및 소자로 구성이 되는 데, 이는 반도체 IC나 메모리 장치의 테스트 패드를 통해 외부장치와 정상적으로 신호를 송수신하는 지 테스트하기가 매우 어렵다. 그래서, 일반적으로 DUT를 분리후, Riser 또는 Spacer를 두고, 인터포저를 메인보드에 붙인 후, 다시 DUT를 체결하는 방식을 이용하여 DUT신호를 분석하고 있다.The conventional system board consists of a DUT for signal analysis and parts and devices having a height around the DUT, which is a device that normally transmits and receives signals to and from an external device through a test pad of a semiconductor IC or memory device. is very difficult to test. So, in general, the DUT signal is analyzed by separating the DUT, placing a riser or spacer, attaching the interposer to the main board, and then connecting the DUT again.
그러나, 이러한 방식은 신호분석을 위해 인터포저를 부착시, DUT제거, Riser부착, 인터포저 부착, 다시 DUT 부착 등의 작업을 진행하여야 하며, 납볼이 녹을 수 있는 열을 4번 가함으로써 주변 부품 혹은 시스템의 손상이 우려된다.However, in this method, when attaching the interposer for signal analysis, it is necessary to remove the DUT, attach the riser, attach the interposer, attach the DUT again, etc. Damage to the system is a concern.
최근 IC의 동작속도가 빨라지고(DDR5메모리의 경우 6~8기가헤르츠) I/O 레벨은 낮아져서(예전1.8V에서mV이하까지 내려감) 인터포저를 통한 시그널 프루빙의 에러가 늘어나고 있다는 문제점이 있다.Recently, there is a problem that the operation speed of the IC is getting faster (6-8 gigahertz in the case of DDR5 memory) and the I/O level is lowered (down from 1.8V to less than mV in the past), so the error of signal probing through the interposer is increasing.
본 발명은 라이저와 인터포저를 일체형으로 구성하여 열 공정을 단순화함으로써 제작 비용 및 제작 시간을 감소할 수 있도록 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공하는 것을 목적으로 한다.An object of the present invention is to provide an integrated interposer for DUT characteristic analysis of a system board that can reduce manufacturing cost and manufacturing time by simplifying a thermal process by integrally configuring a riser and an interposer.
또한, 본 발명은 라이저와 인터포저를 일체형으로 구성함으로써 테스트 포인트를 이용하여 신호 무결성, 전원 무결성, 타이밍 분석, 전류 및 전압을 분석할 수 있도록 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공하는 것을 목적으로 한다.In addition, the present invention provides an integrated interposer for DUT characteristics analysis of a system board that enables analysis of signal integrity, power integrity, timing analysis, and current and voltage using a test point by configuring a riser and an interposer in an integrated manner. aim to
또한, 본 발명은 라이저와 인터포저를 일체형 형상을 유지하면서 절삭 공정을 거치더라도 인터포저의 신호 전달 특성이 잘 유지될 수 있도록 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide an integrated interposer for DUT characteristic analysis of a system board so that the signal transmission characteristics of the interposer can be well maintained even through a cutting process while maintaining the integrated shape of the riser and the interposer. .
또한, 본 발명은 라이저와 인터포저를 일체형으로 구성하여 열 공정을 단순화함으로써 인터포저 부착 불량 오류를 최소화할 수 있도록 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide an integrated interposer for DUT characteristic analysis of a system board that can minimize an interposer attachment failure error by simplifying a thermal process by integrally configuring a riser and an interposer.
또한, 본 발명은 인터포저 및 라이저를 일체화시킨 후 일체화형 인터포저를 DUT가 분리된 메인 보드에 부착할 수 있기 때문에 주변 부품 또는 시스템 손상을 최소화 시킬 수 있도록 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공하는 것을 목적으로 한다.In addition, the present invention integrates the interposer and the riser and then attaches the integrated interposer to the main board from which the DUT is separated, so that damage to peripheral parts or the system can be minimized. It aims to provide a poser.
또한, 본 발명은 인터포저 및 라이저를 일체화시킴으로써 라이저 및 인터포저 사이의 솔더볼 결합에 대한 임피던스를 불연속으로 줄임으로써 인터포저를 통한 시그널 전송의 에러를 줄일 수 있도록 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공하는 것을 목적으로 한다.In addition, the present invention integrates the interposer and the riser, thereby discontinuously reducing the impedance for solder ball coupling between the riser and the interposer, thereby reducing the error in signal transmission through the interposer. It aims to provide a poser.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention not mentioned may be understood by the following description, and will be more clearly understood by the examples of the present invention. It will also be readily apparent that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the appended claims.
또한 이러한 목적을 달성하기 위한 시스템 보드 DUT 특성 분석용 일체형 인터포저는 인터포저 및 라이저 각각의 두께에 따라 제작된 PCB의 일부인 인터포저 및 상기 PCB의 하측면에 상기 DUT에 따라 PCB의 일부를 제외한 나머지 부분을 식각하여 형성되는 라이저를 포함한다.In addition, the integrated interposer for system board DUT characteristic analysis for achieving this purpose is an interposer, which is a part of the PCB manufactured according to the thickness of each interposer and riser, and a part of the PCB according to the DUT on the lower side of the PCB. and a riser formed by etching the portion.
일 실시예에서, 상기 라이저는 상기 PCB의 일부를 제외한 나머지 부분을 식각하여 상기 인터포저와 일체화시켜 제조될 수 있다.In one embodiment, the riser may be manufactured by integrating with the interposer by etching the remaining portion except for a portion of the PCB.
일 실시예에서, 상기 라이저는 상기 DUT에 대응되는 크기를 제외한 나머지 부분을 식각하여 상기 인터포저와 일체화시켜 제조될 수 있다.In an embodiment, the riser may be manufactured by etching the remaining portion except for a size corresponding to the DUT and integrating it with the interposer.
일 실시예에서, 상기 인터포저는 상기 인터포저 및 상기 라이저의 두께를 합한 높이 보다 특정 두께만큼 두꺼운 PCB로 구현될 수 있다.In one embodiment, the interposer may be implemented as a PCB thicker than the sum of the thicknesses of the interposer and the riser by a specific thickness.
일 실시예에서, 상기 인터포저는 0.5mm의 높이로 제작될 수 있다.In one embodiment, the interposer may be manufactured to a height of 0.5 mm.
일 실시예에서, 상기 시스템 보드 DUT 특성 분석용 일체형 인터포저는 상기 DUT가 분리된 메인 보드 상에서 상기 DUT가 분리된 위치에 형성될 수 있다.In an embodiment, the integrated interposer for analyzing the characteristics of the system board DUT may be formed at a location where the DUT is separated on a main board from which the DUT is separated.
일 실시예에서, 상기 인터포저는 상기 라이저로 인해 주변 부품의 간섭을 피해 위로 올라와 형성될 수 있다.In one embodiment, the interposer may be formed to rise upward to avoid interference of surrounding components due to the riser.
본 발명에 의하면, 라이저와 인터포저를 일체형으로 구성하여 열 공정을 단순화함으로써 제작 비용 및 제작 시간을 감소할 수 있다는 장점이 있다.According to the present invention, the riser and the interposer are integrally configured to simplify the thermal process, thereby reducing manufacturing cost and manufacturing time.
또한 본 발명에 의하면, 라이저와 인터포저를 일체형으로 구성함으로써 테스트 포인트를 이용하여 신호 무결성, 전원 무결성, 타이밍 분석, 전류 및 전압을 분석할 수 있다는 장점이 있다.In addition, according to the present invention, since the riser and the interposer are integrally configured, there is an advantage in that signal integrity, power integrity, timing analysis, and current and voltage can be analyzed using test points.
또한 본 발명에 의하면, 라이저와 인터포저를 일체형 형상을 유지하면서 절삭 공정을 거치더라도 인터포저의 신호 전달 특성이 잘 유지될 수 있다는 장점이 있다.In addition, according to the present invention, there is an advantage that the signal transmission characteristics of the interposer can be well maintained even when the riser and the interposer are cut while maintaining the integrated shape.
또한 본 발명에 의하면, 라이저와 인터포저를 일체형으로 구성하여 열 공정을 단순화함으로써 인터포저 부착 불량 오류를 최소화할 수 있다는 장점이 있다.In addition, according to the present invention, there is an advantage in that the interposer attachment failure error can be minimized by simplifying the thermal process by configuring the riser and the interposer as one body.
또한 본 발명에 의하면, 인터포저 및 라이저를 일체화시킨 후 일체화형 인터포저를 DUT가 분리된 메인 보드에 부착할 수 있기 때문에 주변 부품 또는 시스템 손상을 최소화 시킬 수 있다는 장점이 있다.In addition, according to the present invention, since the integrated interposer can be attached to the main board from which the DUT is separated after integrating the interposer and the riser, there is an advantage that damage to peripheral parts or the system can be minimized.
또한 본 발명에 의하면, 인터포저 및 라이저를 일체화시킴으로써 라이저 및 인터포저 사이의 솔더볼 결합에 대한 임피던스를 불연속으로 줄임으로써 인터포저를 통한 시그널 전송의 에러를 줄일 수 있다는 장점이 있다.In addition, according to the present invention, there is an advantage that an error in signal transmission through the interposer can be reduced by discontinuously reducing the impedance for solder ball coupling between the riser and the interposer by integrating the interposer and the riser.
도 1은 종래의 인터포저 체결 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 5는 도 1의 실행 과정을 설명하기 위한 예시도이다.
도 6은 본 발명에 따른 DUT 특성 분석용 일체형 인터포저의 일 실시예를 설명하기 위한 흐름도이다.
도 7 내지 도 9는 도 6의 실행 과정을 설명하기 위한 예시도이다.1 is a flowchart for explaining a conventional interposer fastening method.
2 to 5 are exemplary views for explaining the execution process of FIG. 1 .
6 is a flowchart for explaining an embodiment of an integrated interposer for DUT characteristic analysis according to the present invention.
7 to 9 are exemplary views for explaining the execution process of FIG. 6 .
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-described objects, features and advantages will be described below in detail with reference to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the present invention pertains will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of a known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar components.
본 발명은 시스템 보드의 DUT 특성 분석용 일체형 인터포저에 관한 것으로, 특히 메모리나 반도체 IC의 특성을 테스트하기 위해 이용하는 라이저, 인터포저 일체형에 관한 것이다.The present invention relates to an integrated interposer for DUT characteristic analysis of a system board, and more particularly, to an integrated riser and interposer used to test characteristics of a memory or semiconductor IC.
인터포저(Interposer)란 한 소켓 또는 다른 소켓 간의 연결을 라우팅하는 전기 인터페이스이다. 인터포저의 목적은 연결은 더 넓은 피치로 확산하거나 연결을 다른 연결로 다시 라우팅하는 것이다.An interposer is an electrical interface that routes connections between one socket or another socket. The purpose of the interposer is to spread the connection over a wider pitch or to re-route the connection to another connection.
요즘 반도체 장치의 소형화, 경량화 및 고집적화가 요구됨에 따라, 최근에는 적층 패키지와 같은 3차원 직접 회로가 연구되고 있다. 일반적으로 3차원 직접 회로는 인접하여 적층되는 반도체 칩 사이의 인터커넥션(Interconnection)을 위한 인터포저(Interposer)를 포함한다. Recently, as miniaturization, weight reduction, and high integration of semiconductor devices are required, three-dimensional integrated circuits such as stacked packages have been recently studied. In general, a 3D integrated circuit includes an interposer for interconnection between adjacently stacked semiconductor chips.
종래 인터포저를 이용한 패키지 구성의 기본 구조를 살펴보면, 인터포저는 기판과 반도체 소자 사이에 배치되면, 기판과 반도체 소자 사이에 전기적을 연결시키기 위한 복수의 신호 전달용 채널들을 포함한다. Looking at the basic structure of a package configuration using the conventional interposer, when the interposer is disposed between the substrate and the semiconductor device, the interposer includes a plurality of signal transmission channels for electrically connecting the substrate and the semiconductor device.
이러한 인터포저는 일반적으로 다수의 절연층의 적층으로 형성되고, 따라서 인터포저의 높이를 절연층의 층수로써 조절하거나 인터포저와 기판 사이에 필요 없는 공간에 대해서도 절연층이 불필요하게 적층하여 조절하고 있다. 즉, 보다 특정 두께만큼 두꺼운 형태의 인터포저가 필요한 경우 보다 많은 수의 절연층을 적층하는 것이다.Such an interposer is generally formed by stacking a plurality of insulating layers, so the height of the interposer is adjusted by the number of insulating layers or the space between the interposer and the substrate is adjusted by unnecessary stacking of insulating layers. . That is, when an interposer having a thicker shape by a specific thickness is required, a larger number of insulating layers are stacked.
그러나, 이와 같은 방식으로 인터포저의 높이를 조절하는 경우, 인터포저와 기판 사이에 필요 없는 공간에 대해서도 라이저나 스페이서가 불필요하게 적층되어 재료의 낭비가 심하고, 전기적 신호의 경로가 길어지게 되어, 결과적으로, 신호 손실 및 왜곡이 증가하는 문제가 있다. However, when the height of the interposer is adjusted in this way, risers or spacers are unnecessarily stacked even for an unnecessary space between the interposer and the substrate, resulting in heavy material waste and a long electrical signal path. As a result, there is a problem in that signal loss and distortion increase.
또한, FAB 공정을 거친 웨이퍼들은 후공정을 거쳐 소자로 완성된다. 이러한 소자들은 패키징 작업 도중 또는 완료 후에 적절한 전기적, 열적 및 기능 테스트를 거친다. 즉, 그 소자가 불량인지 아닌지를 가리는 테스트인 것이다. 하지만 불량 없는 제품으로 판정되어 출하된 메모리 모듈이나 디바이스가 실제로 PC 등에 장착된 후 제대로 동작하지 않는 문제가 종종 발생하고 있다.In addition, wafers that have undergone the FAB process are completed into devices through post-processing. These devices are subjected to appropriate electrical, thermal and functional testing during or after packaging operations. That is, it is a test to determine whether the device is defective or not. However, there is often a problem that the memory module or device shipped as a defective product does not operate properly after it is actually installed in a PC, etc.
현재, 반도체 테스트 장비로 자동 테스트 장비(Automatic Test Equipment, ATE)가 이용되고 있는데, ATE는 오류를 검출하는데 있어서 우수한 성능을 보이지만, 실제 동작 환경에서의 오류를 검출하는 데 있어서는 신뢰적이지 못하다. 즉, ATE 테스트 공정을 거친 메모리는 여전히 실제 사용에 있어서 오류의 가능성을 가지고 있다. Currently, automatic test equipment (ATE) is used as semiconductor test equipment. Although ATE shows excellent performance in detecting errors, it is not reliable in detecting errors in an actual operating environment. That is, the memory that has undergone the ATE test process still has the possibility of errors in actual use.
이에 따라, 효과적인 반도체 IC나 메모리의 특성을 검사하기 위해, 일반적으로 DUT(Device Under Test)를 분리한 후에, 인터포저를 이용하여 DUT신호를 분석하는 공정이 통상적으로 진행되고 있다.Accordingly, in order to effectively inspect the characteristics of a semiconductor IC or memory, a process of analyzing a DUT signal using an interposer is generally performed after a device under test (DUT) is separated.
또한, 통상적인 시스템보드의 구성으로는 신호분석을 위한 DUT와 DUT 주변의 높이를 갖는 부품 및 소자로 구성이 되어 있는데, 이는 반도체 IC나 메모리 장치의 테스트 패드를 통해 외부장치와 정상적으로 신호를 송수신하는 지 테스트하기가 매우 어렵다. In addition, a typical system board consists of a DUT for signal analysis and parts and devices having a height around the DUT, which is a device that normally transmits and receives signals with an external device through a test pad of a semiconductor IC or memory device. is very difficult to test.
그래서, 일반적으로 DUT를 분리한 후에, 라이저(Riser) 또는 스페이서(Spacer)를 두고, 인터포저를 메인 보드(Main Board)에 붙인 후, 다시 DUT를 체결하는 방식을 이용하여 DUT 신호를 분석하고 있다.So, in general, after separating the DUT, a riser or a spacer is placed, an interposer is attached to the main board, and the DUT signal is analyzed using the method of fastening the DUT again. .
그러나, 이러한 방식은 신호 분석을 위해 인터포저를 부착할 때, 먼저 DUT를 제거한 후에 메인 보드 위에 라이저를 부착하고, 그 라이저 위에 인터포저를 부착한 후, 다시 DUT를 부착하는 등의 공정을 진행하기 때문에 공정의 복잡성의 문제점이 있고, 또한 공정 중에 솔더 볼을 녹이는 공정이 있는데 이 솔더 볼이 녹을 수 있는 열을 4번을 가함으로써 주변 부품 또는 시스템 손상이 발생하는 등의 문제점이 있다.However, in this method, when attaching the interposer for signal analysis, first remove the DUT, then attach the riser on the main board, attach the interposer on the riser, and then attach the DUT again. Therefore, there is a problem in the complexity of the process, and there is a process of melting a solder ball during the process, and there is a problem such as damage to surrounding components or a system occurs by applying heat that can melt the solder ball 4 times.
인터포저와 반도체 소자 사이는 본딩 필름(Bonding film), 솔더 페이스트(Solder paste), 솔더 볼(Solder ball) 등을 통해 연결 될 수 있는데, 본 발명에 사용하는 솔더 볼(Solder ball) 공정은 다시 말해, FCB(Flip Chip Bonding) 즉, 플립칩 본딩이라고 한다. 본딩 종류에는 대표적으로 2가지의 본딩이 있다. 반도체의 전기적 특성을 위해 기판 위에 올려진 반도체 칩의 접점과 기판의 접점을 가는 금선을 사용하여 연결하는 전통적인 공정인, 와이어 본딩(WB, Wire Bonding)과 반도체의 속도를 향상시키기 위해 칩의 회로와 기판을 직접 볼 형태의 범프(Bump)로 연결하는 플립칩 본딩(FCB, Flip Chip Bonding)이 있다. 본 발명에 사용하는 솔더 볼 공정은 플립칩 본딩에 해당한다.The interposer and the semiconductor device may be connected through a bonding film, solder paste, solder ball, etc., and the solder ball process used in the present invention is in other words , called FCB (Flip Chip Bonding), that is, flip chip bonding. There are typically two types of bonding. Wire bonding (WB), a traditional process that connects the contacts of the semiconductor chip placed on the substrate and the contacts of the substrate using a fine gold wire, for the electrical characteristics of the semiconductor, and the circuit of the chip to improve the speed of the semiconductor There is flip chip bonding (FCB) that directly connects a substrate with a ball-shaped bump. The solder ball process used in the present invention corresponds to flip chip bonding.
상기 솔더 볼 공정에 사용하는 솔더 볼(Solder Ball)은 부품의 부착을 자동적으로 하는 경우에 사용하는 납 알갱이로서, 직경은 1mm 이하이다. 솔더 볼 공정은 와이어 본딩보다 전기 저항이 작고 속도가 빠르며, 접속 지점을 많이 형성할 수 있어 주로 고기능 반도체 칩을 위한 방법으로 사용하고 있다. The solder ball used in the solder ball process is a lead particle used when automatically attaching parts, and has a diameter of 1 mm or less. The solder ball process is mainly used as a method for high-performance semiconductor chips because it has a smaller electrical resistance and a faster speed than wire bonding, and can form many connection points.
또한, 본 발명은 DUT 바로 아래의 수직하게 라이저를 포함하여 메인 보드 DUT 주변의 높이를 갖는 부품 및 소자들과의 간섭을 피한 채로 상기 라이저에 상기 인터포저를 일체형으로 제작하여 해당 DUT에 대한 테스트가 수행되도록 하는 것을 특징으로 하는 시스템 보드의 DUT 특성 분석용 일체형 인터포저를 제공한다.In addition, in the present invention, the interposer is integrally manufactured on the riser while avoiding interference with components and elements having a height around the main board DUT, including the riser vertically under the DUT, so that the test for the DUT is possible. It provides an integrated interposer for DUT characteristic analysis of the system board, characterized in that it is performed.
도 1은 종래의 인터포저 체결 방법을 설명하기 위한 흐름도이다. 도 2 내지 도 5는 도 1의 실행 과정을 설명하기 위한 예시도이다. 도 1에 개시된 일 실시예는 종래에 신호 분석용 인터포저를 이용하여 DUT 신호를 분석하기 위해서 인터포저를 체결하는 일 실시예에 관한 것이다. 1 is a flowchart for explaining a conventional interposer fastening method. 2 to 5 are exemplary views for explaining the execution process of FIG. 1 . An embodiment disclosed in FIG. 1 relates to an embodiment in which an interposer is coupled in order to analyze a DUT signal using the conventional interposer for signal analysis.
도 1 내지 도 5를 참조하면, 단계 S10에서는 메인 보드(10)에서 DUT(20)를 분리한다. 기존의 통상적인 메인 보드(10)의 구성으로는 신호 분석을 위한 DUT(20)와 상기DUT(20) 주변의 높이를 갖는 부품 및 소자로 구성된다. 1 to 5 , in step S10 , the
단계 S20에서는 도 2와 같이 DUT(20)가 분리된 메인 보드(10)에 솔더 볼을 통해 라이저(30)가 형성된다. In step S20, as shown in FIG. 2, the
이때, 라이저(30)는 메모리 모듈 테스트에 유용하게 적용할 수 있고, 메인 보드(10) 위에 수평으로 부착하는 것을 특징으로 한다. At this time, the
상기 라이저(30)와 상기 메인 보드(10)의 체결 방식으로는 솔더 볼 공정을 사용하며, 상기 라이저(30)와 메인 보드(10) 간의 전기적 연결은 솔더 볼 체결에 의한 전극단들간의 맞닿음으로 이루어진다. A solder ball process is used as the fastening method of the
단계 S30에서는 도 4와 같이 라이저(30)의 상측면에 솔더 볼을 통해 신호 분석용 인터포저(40)가 형성된다. In step S30, the
단계 S40에서는 도 5와 같이 신호 분석용 인터포저(40)의 상측면에 솔더 볼을 통해 DUT(20)가 형성된다. In step S40, as shown in FIG. 5, the
상기와 같이, 메인 보드(10)의 상측면에서 솔더 볼 공정을 통해 DUT(20)를 분리하고, 메인 보드(10)의 상측면에 솔더 볼 공정을 통해 라이저(30)를 형성하고, 라이저(30)의 상측면에 솔더 볼 공정을 통해 신호 분석용 인터포저(40)를 형성하고, 신호 분석용 인터포저(40)의 상측면에 솔더 볼 공정을 통해 DUT(20)를 형성하는 과정에서 솔더 볼 녹이는 열 공정을 4번 가함으로써, 주변 부품 또는 시스템 손상이 우려되는 문제점을 가지고 있다.As described above, the
상기 솔더 볼은 반도체의 첨단 패키지 기술인 BGA(Ball Grid Array), CSP(Chip Scale Package)용 부품으로 칩과 기판을 연결하여 전기적 신호를 전달하는 역할을 하는 반도체 패키징용 부품 소재이다. The solder ball is a component for BGA (Ball Grid Array) and CSP (Chip Scale Package), which are advanced packaging technologies of semiconductors, and is a component material for semiconductor packaging that connects a chip and a substrate to transmit electrical signals.
현재 BGA(Ball Grid Array)는 PC, 노트북의 안정적인 성장과 스마트폰과 소형 디지털 기기들의 성장에 기인하고 있고, 패키징 방식 또한CSP(Chip Scale Package) 등으로 전환되어 향후 상기 솔더 볼의 적용 분야는 더욱 확장 될 것으로 기대하고 있다.Currently, BGA (Ball Grid Array) is due to the stable growth of PCs and laptops and the growth of smartphones and small digital devices, and the packaging method is also converted to CSP (Chip Scale Package), etc. expected to expand.
종래에 라이저(30)의 상측면에 솔더 볼 공정을 통해 신호 분석용 인터포저(40)를 형성하는 경우 라이저(30)와 인터포져(40) 사이를 연결하기 위한 납볼의 높이(통상 높이 : 0.25~0.5mm) 추가됨으로 전체 높이는 고안된 제품 대비 더 높아진다. 이와 같이, 라이저(30)와 인터포져(40) 사이를 연결하기 위한 납볼의 높이가 추가됨을써 임피던스 불연속을 야기하여 신호 전달 특성이 떨어진다는 문제점이 있다.In the case of forming the
도 6은 본 발명에 따른 시스템 보드 DUT 특성 분석용 일체형 인터포저의 일 실시예를 설명하기 위한 흐름도이다. 도 7 내지 도 9는 도 6의 실행 과정을 설명하기 위한 예시도이다.6 is a flowchart for explaining an embodiment of the integrated interposer for system board DUT characteristic analysis according to the present invention. 7 to 9 are exemplary views for explaining the execution process of FIG. 6 .
도 6 내지 도 9를 참조하면, 단계 S610에서는 인터포저 및 라이저 각각의 두께에 따라 PCB를 제작한다. 6 to 9 , in step S610, a PCB is manufactured according to the thickness of each of the interposer and the riser.
이때, 라이저의 두께는 얇을수록 그 신호 전달의 특성이 좋지만 주변 부품 간섭을 피해야 함으로 일반적으로 간섭을 최소화한 높이로 제작된다. 인터포저의 두께는 얇을수록 그 신호 전달의 특성이 좋기 때문에 대략 0.5mm의 높이로 제작된다. At this time, the thinner the thickness of the riser, the better the signal transmission characteristics, but it is generally manufactured at a height that minimizes the interference because the interference of surrounding components must be avoided. The thinner the interposer, the better the signal transmission characteristics, so it is manufactured to have a height of about 0.5 mm.
단계 S610에 대한 일 실시예에서는 인터포저 및 라이저의 두께를 합한 높이 보다 특정 두께만큼 두꺼운 PCB를 제작할 수 있다. In an embodiment for step S610, a PCB thicker than the sum of the thicknesses of the interposer and the riser may be manufactured by a specific thickness.
단계 S620에서는 상기 라이저에 따라 상기 PCB의 일부를 제외한 나머지 부분을 식각하여 상기 인터포저 및 라이저를 일체화시킨다.In step S620, the interposer and the riser are integrated by etching the remaining portions except for a portion of the PCB according to the riser.
단계 S620에 대한 일 실시예에서는 라이저에 해당하는 부분을 제외한 나머지 부분을 식각하여 상기 인터포저 및 라이저를 일체화시킬 수 있다.In an embodiment of step S620, the interposer and the riser may be integrated by etching the remaining portions except for the portion corresponding to the riser.
상기의 단계 S610 및 S620의 과정을 통해 시스템 보드 DUT 특성 분석용 일체형 인터포저가 형성된 후, 단계 S630에서는 상기 일체화형 인터포저를 DUT가 분리된 메인 보드에 부착한 후 상기 DCT를 부착한다. After the integrated interposer for system board DUT characteristic analysis is formed through the processes of steps S610 and S620, in step S630, the integrated interposer is attached to the main board from which the DUT is separated, and then the DCT is attached.
먼저, 도 7과 같이 메인 보드(100)에서 DUT(300)를 분리한다. 통상적인 메인 보드(100)의 구성으로는 신호 분석을 위한 DUT(300)와 상기DUT(300) 주변의 높이를 갖는 부품 및 소자로 구성된다. First, as shown in FIG. 7 , the
그런 다음, 도 8과 같이 DUT(300)가 분리된 메인 보드(100)에 솔더 볼을 통해 일체화형 인터포저(200)를 형성한다. 이때, 일체화형 인터포저(200)는 인터포저 및 라이저 각각의 두께에 따라 PCB를 제작한 후, DUT의 크기에 해당하는 부분을 제외한 나머지 부분을 식각하여 상기 인터포저 및 라이저를 일체화하여 형성된다. Then, as shown in FIG. 8 , the
상기와 같이, DUT의 크기에 해당하는 부분을 제외한 나머지 부분을 식각하여 상기 인터포저 및 라이저를 일체화함으로써 주변 부품의 간섭을 피해 인터포저가 위로 올로는 효과를 가질 수 있도록 한다. As described above, the interposer and the riser are integrated by etching the remaining portions except for the portion corresponding to the size of the DUT, thereby avoiding interference of surrounding components and allowing the interposer to rise upward.
이때, 라이저의 가로 크기 및 세로 크기 각각은 DUT(300)의 크기와 동일하게 제작된다. 상기와 같이, 라이저의 크기를 DUT(300)의 크기와 동일하게 제작함으로써 주변 부품의 간섭을 피해 위로 올라오는 효과를 가질 수 있다.At this time, each of the horizontal size and vertical size of the riser is manufactured to be the same as the size of the
종래에는 라이저(30) 및 신호 분석용 인터포저(40)는 솔더 볼에 의해 체결되었기 때문에 임피던스의 불연속이 발생하여 인터포저를 통한 시그널 전송의 에러가 발생될 수 있다. Conventionally, since the
하지만, 본 발명에 따른 일체형 인터포저(200)는 종래의 라이저(30) 및 신호 분석용 인터포저(40)가 일체화되어 형성되기 때문에 라이저(30) 및 신호 분석용 인터포저(40) 사이의 솔더볼 결합이 존재하지 않아 라이저(30) 및 인터포저(40) 사이의 솔더볼 결합에 대한 임피던스를 불연속으로 줄임으로써 인터포저를 통한 시그널 전송의 에러를 줄일 수 있다는 장점이 있다.However, since the
단계 S630에서는 도 9와 같이 일체화형 인터포저(200)를 DUT(300)가 분리된 메인 보드(100)에 부착한다. In step S630, as shown in FIG. 9, the
상기와 같이, 인터포저 및 라이저를 일체화시킨 후 일체화형 인터포저(200)를 DUT(200)가 분리된 메인 보드(100)에 부착할 수 있기 때문에 주변 부품 또는 시스템 손상을 최소화 시킬 수 있다는 장점이 있다.As described above, since the
상술한 과정을 통해 제조된 도 9의 일체화형 인터포저(200)는 인터포저 및 라이저 각각의 두께에 따라 제작된 PCB의 일부인 인터포저 및 PCB의 하측면에 상기 DUT에 따라 PCB의 일부를 제외한 나머지 부분을 식각하여 형성되는 라이저를 포함한다. The
이때, 라이저는 상기 PCB의 일부를 제외한 나머지 부분을 식각하여 상기 인터포저와 일체화시켜 제조된다. 즉, 라이저는 상기 DUT에 대응되는 크기를 제외한 나머지 부분을 식각하여 상기 인터포저와 일체화시켜 제조된다. In this case, the riser is manufactured by etching the remaining part except for a part of the PCB and integrating it with the interposer. That is, the riser is manufactured by integrating with the interposer by etching the remaining portions except for the size corresponding to the DUT.
이와 같이, 라이저의 가로 크기 및 세로 크기 각각은 DUT(300)의 크기와 동일하게 제작된다. 상기와 같이, 라이저의 크기를 DUT(300)의 크기와 동일하게 제작함으로써 주변 부품의 간섭을 피해 위로 올라오는 효과를 가질 수 있다.In this way, each of the horizontal and vertical sizes of the riser is manufactured to be the same as the size of the
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변경이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변경 모두는 본 발명 사상의 범주에 속한다고 할 것이다.As described above, although the present invention has been described with reference to limited embodiments and drawings, the present invention is not limited to the above-described embodiments, which are various modifications and variations from these descriptions by those skilled in the art to which the present invention pertains. Changes are possible. Therefore, the spirit of the present invention should be understood only by the claims described below, and all equivalents or equivalent modifications thereof will fall within the scope of the spirit of the present invention.
10: 메인 보드,
20, 300: DUT,
30: 라이저,
40: 신호 분석용 인터포저,
200: 일체화형 인터포저,10: main board,
20, 300: DUT,
30: riser,
40: interposer for signal analysis,
200: integrated interposer,
Claims (7)
DUT 바로 아래에 수직하게 위치하여 DUT 주변의 높이를 갖는 부품 및 소자들과의 간섭을 방지하는 라이저;를 포함하되,
상기 인터포저 및 라이저는, 인터포저 및 라이저의 두께를 합한 높이보다 특정 두께만큼 두꺼운 PCB를 제작한 후, PCB의 일부를 제외한 나머지 부분을 식각하는 방식을 통해 상기 인터포저와 라이저가 일체화된 구조로 형성되며,
상기 일체화된 구조를 통해, 라이저 및 인터포저 사이의 솔더볼 결합에 의해 야기되는 임피던스의 불연속을 줄임으로써, 인터포저를 통한 시그널 전송의 에러를 줄이는 것을 특징으로 하는 시스템 보드 DUT 특성 분석용 일체형 인터포저.
Interposer for DUT signal analysis;
A riser positioned vertically just below the DUT to prevent interference with components and devices having a height around the DUT;
The interposer and the riser have a structure in which the interposer and the riser are integrated by manufacturing a PCB thicker than the sum of the thicknesses of the interposer and the riser, and then etching the rest except for a part of the PCB. is formed,
An integrated interposer for system board DUT characteristic analysis, characterized in that it reduces an error in signal transmission through the interposer by reducing the impedance discontinuity caused by the solder ball coupling between the riser and the interposer through the integrated structure.
상기 인터포저는
0.5mm의 높이로 제작되는 것을 특징으로 하는
시스템 보드 DUT 특성 분석용 일체형 인터포저.
According to claim 1,
The interposer
Characterized in that it is manufactured to a height of 0.5 mm
All-in-one interposer for system board DUT characterization.
상기 시스템 보드 DUT 특성 분석용 일체형 인터포저는
상기 DUT가 분리된 메인 보드 상에서 상기 DUT가 분리된 위치에 형성되는 것을 특징으로 하는
시스템 보드 DUT 특성 분석용 일체형 인터포저.
According to claim 1,
The integrated interposer for analyzing the characteristics of the system board DUT is
Characterized in that the DUT is formed in a separated position on the main board from which the DUT is separated
All-in-one interposer for system board DUT characterization.
상기 인터포저는
상기 라이저로 인해 주변 부품의 간섭을 피해 위로 올라와 형성되는 것을 특징으로 하는
시스템 보드 DUT 특성 분석용 일체형 인터포저.
According to claim 1,
The interposer
Characterized in that the riser is formed to rise upward to avoid interference of surrounding parts
All-in-one interposer for system board DUT characterization.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210057460A KR102366589B1 (en) | 2021-05-03 | 2021-05-03 | All-in-one interposer for dut characteristic analysis of system board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210057460A KR102366589B1 (en) | 2021-05-03 | 2021-05-03 | All-in-one interposer for dut characteristic analysis of system board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102366589B1 true KR102366589B1 (en) | 2022-02-25 |
Family
ID=80490138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210057460A KR102366589B1 (en) | 2021-05-03 | 2021-05-03 | All-in-one interposer for dut characteristic analysis of system board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102366589B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102495025B1 (en) | 2022-03-18 | 2023-02-06 | 주식회사디아이 | Temperature uniformity monitoring device of burn-in chamber |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160087820A (en) * | 2013-11-19 | 2016-07-22 | 테라다인 인코퍼레이티드 | Interconnect for transmitting signals between a device and a tester |
-
2021
- 2021-05-03 KR KR1020210057460A patent/KR102366589B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160087820A (en) * | 2013-11-19 | 2016-07-22 | 테라다인 인코퍼레이티드 | Interconnect for transmitting signals between a device and a tester |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102495025B1 (en) | 2022-03-18 | 2023-02-06 | 주식회사디아이 | Temperature uniformity monitoring device of burn-in chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079493B2 (en) | Multi-chip module manufacturing method | |
| KR100370308B1 (en) | Test Method of Semiconductor Wafer | |
| US20080054434A1 (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
| JP5914541B2 (en) | Probe card | |
| US20160204093A1 (en) | Fabrication method of semiconductor package | |
| US8603840B2 (en) | Manufacturing method of semiconductor device | |
| JP2009020105A (en) | Socket, inspection equipment having socket, and testing method | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| JP2801858B2 (en) | Test socket and method of manufacturing KGD using the same | |
| US20090147490A1 (en) | Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module | |
| CN108461411B (en) | Packaging structure | |
| US20130256865A1 (en) | Semiconductor module | |
| JP2004138405A (en) | Probe for measuring semiconductor device | |
| US20140127838A1 (en) | Method of testing a semiconductor package | |
| US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
| US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
| KR20060101614A (en) | Double molded multi chip package and manufacturing method thereof | |
| KR102366589B1 (en) | All-in-one interposer for dut characteristic analysis of system board | |
| US11784100B2 (en) | Method of manufacturing a molded flip chip package to facilitate electrical testing | |
| US8421206B2 (en) | Semiconductor device and connection checking method for semiconductor device | |
| JP2004138391A (en) | Method for manufacturing semiconductor device | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| Wu et al. | Enhanced WLCSP reliability for RF applications | |
| US20230361045A1 (en) | Semiconductor package and methods of manufacturing | |
| CN112185921B (en) | Semiconductor chip with hybrid wire bond pad |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |