JPH05343489A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05343489A JPH05343489A JP4171814A JP17181492A JPH05343489A JP H05343489 A JPH05343489 A JP H05343489A JP 4171814 A JP4171814 A JP 4171814A JP 17181492 A JP17181492 A JP 17181492A JP H05343489 A JPH05343489 A JP H05343489A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- inspection
- short circuit
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、マルチチップ・モジ
ュール（Multi chip Module:ＭＣＭ）と呼ばれる半導体
装置における、ＩＣを搭載する配線基板（以下、ベース
基板と称す）の改良に関するものであり、特にその検査
の簡略化を達成できるようにしたものに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a wiring board (hereinafter referred to as a base board) on which an IC is mounted in a semiconductor device called a multi chip module (MCM). The present invention relates to the one that can achieve the simplification of the inspection.
【０００２】[0002]
【従来の技術】マルチチップ・モジュールは同一のパッ
ケージの中にベアチップ、即ちパッケージングしない状
態のＩＣチップをリードフレーム（プラスチックパッケ
ージの場合）やベース基板（セラミックパッケージの場
合）に複数搭載して直接実装するものであり、チップ自
体のパッケージが不要となるためインダクタンスとキャ
パシタンスが低減する。同時にその実装密度も向上する
ので、チップ間の配線が短くなり信号の伝搬遅延時間も
短くなる。従って、マルチチップ・モジュールを使用す
ることにより、ＣＰＵモジュールではボード実装方式で
は不可能であった１００ＭＨｚでの動作も可能となると
いわれている。2. Description of the Related Art A multi-chip module directly mounts a plurality of bare chips, that is, unpackaged IC chips on a lead frame (in the case of a plastic package) or a base substrate (in the case of a ceramic package) in the same package. Since it is mounted, the package of the chip itself is not required, so the inductance and capacitance are reduced. At the same time, the packaging density is also improved, so that the wiring between chips is shortened and the signal propagation delay time is also shortened. Therefore, it is said that the use of the multi-chip module enables the CPU module to operate at 100 MHz, which is not possible with the board mounting method.
【０００３】なお、ワークステーションのＣＰＵモジュ
ール等、高信頼性が要求されたり発熱対策を施す必要が
ある分野では、セラミックパッケージを使用するのが一
般的であり、低価格を意図した分野ではプラスチックパ
ッケージを使用するのが一般的である。It should be noted that ceramic packages are generally used in fields where high reliability is required or heat generation countermeasures are required, such as CPU modules of workstations, and plastic packages are used in fields where low cost is intended. Is generally used.
【０００４】図５はセラミックパッケージを使用するマ
ルチチップ・モジュールの一般的な構成を示す図であ
る。FIG. 5 is a diagram showing a general structure of a multi-chip module using a ceramic package.
【０００５】この図に示すように、マルチチップ・モジ
ュールは複数のＩＣチップ３とこれを搭載する配線基板
であるベース基板２およびこのベース基板をそのキャビ
ティ部（凹部）１ａに収容するパッケージ１より構成さ
れている。そしてそのＩＣチップ３とベース基板２間の
接続にはＡｌワイヤ４等によるワイヤーボンディングや
フリップチップ等の実装方式が用いられる。As shown in this figure, the multi-chip module comprises a plurality of IC chips 3, a base substrate 2 which is a wiring substrate on which the IC chips 3 are mounted, and a package 1 which houses the base substrate in its cavity (recess) 1a. It is configured. Then, for the connection between the IC chip 3 and the base substrate 2, a wire bonding method using an Al wire 4 or the like, or a mounting method such as a flip chip method is used.
【０００６】図６はベース基板２のパターンの一例を示
す。このベース基板のパターンは、ベース基板２とパッ
ケージ１間の接続用ボンディングパッド６と、ＩＣ３と
ベース基板２との間の接続用ボンディングパッド８と、
これらのパッド間を接続する配線パターン９とで構成さ
れている。FIG. 6 shows an example of the pattern of the base substrate 2. The pattern of the base substrate includes bonding pads 6 for connection between the base substrate 2 and the package 1, bonding pads 8 for connection between the IC 3 and the base substrate 2,
The wiring pattern 9 connects these pads.
【０００７】ベース基板２の配線は、図６にその一例を
示すようにベース基板２の基板上に、ベース基板２−パ
ッケージ１間用ボンディングパッド（以下、Ａパッドと
称す）６とベース基板２−ＩＣ３間用ボンディングパッ
ド（以下、Ｂパッドと称す）８との間の配線９がなされ
ている。また、この図６に１０としてその例を示すよう
に、Ａパッド間，Ｂパッド間および各々複数パット間等
の配線もある。The wiring of the base substrate 2 is, as shown in an example in FIG. 6, on the substrate of the base substrate 2 a bonding pad (hereinafter referred to as A pad) 6 between the base substrate 2 and the package 1 and the base substrate 2. Wiring 9 is formed between the IC-bonding pad (hereinafter, referred to as B pad) 8 for IC3. Further, as shown as an example in FIG. 6 as 10, there are wirings between the A pads, between the B pads, and between the pads.
【０００８】そしてこのベース基板におけるＩＣ３の搭
載位置を図６に破線７にて示している。ワイヤーボンデ
ィング方式による実装を行った場合、ボンディングパッ
ド６とパッケージ１のインナーリード，ボンディングパ
ッド８とＩＣ３のボンディングパッドとが各々接続され
る。The mounting position of the IC 3 on this base substrate is shown by a broken line 7 in FIG. When mounting is performed by the wire bonding method, the bonding pad 6 is connected to the inner lead of the package 1, and the bonding pad 8 is connected to the bonding pad of the IC 3.
【０００９】次に、このベース基板２の断面構造の一例
を図７に示す。ベース基板はシリコン、セラミック等か
らなる基板本体１１上にＳｉＯ3 ，Ｓｉ3 Ｎ4 ，ポリイ
ミド等をその材質とする絶縁膜１２を形成し、その上に
配線膜およびパターン形成を行い、Ａｌ，Ｃｕ，Ｃｒ等
の第１配線層１３を形成する。さらに、ポリイミドやＳ
ｉＯ2 等からなる層間絶縁膜１４の形成をコンタクトホ
ールとともに行い、以下同様にして、配線層，層間絶縁
膜を交互に複数層形成し、最後に保護膜１８の形成をボ
ンディングパッドの開口とともに行う。Next, FIG. 7 shows an example of a sectional structure of the base substrate 2. As the base substrate, an insulating film 12 made of SiO 3 , Si 3 N 4 , polyimide or the like is formed on a substrate body 11 made of silicon, ceramic or the like, and a wiring film and a pattern are formed on the insulating film 12, and Al, Cu , Cr, etc., the first wiring layer 13 is formed. Furthermore, polyimide and S
The interlayer insulating film 14 of iO 2 or the like is formed together with the contact hole, and thereafter, a plurality of wiring layers and interlayer insulating films are alternately formed, and finally the protective film 18 is formed together with the opening of the bonding pad. ..
【００１０】そして完成したベース基板５を検査するに
は、図８に示すように、配線の断線，配線間のショート
および配線に付随する容量等を検出すればよく、このた
めには、ベース基板−パッケージ間接続用ボンディング
パッド（Ａパッド）６およびベース基板−ＩＣチップ接
続間用ボンディングパッド（Ｂパッド）８の両者にプロ
ーブカードの針４３，４４等を接触させ、その電気的な
検査を行えばよい。In order to inspect the completed base substrate 5, as shown in FIG. 8, it is sufficient to detect disconnection of wiring, short circuit between wiring, capacitance accompanying wiring, and the like. -Between the bonding pads (A pad) 6 for connecting the packages and the bonding pad (B pad) 8 for connecting the IC chip and the base substrate, the needles 43 and 44 of the probe card are brought into contact with each other to perform an electrical inspection. I'll do it.
【００１１】従来のマルチチップ・モジュールのベース
基板は以上のように構成されており、ベース基板内の配
線の検査を行う際、ベース基板−パッケージ間接続用ボ
ンディングパッド（Ａパッド）およびベース基板−ＩＣ
チップ間接続用ボンディングパッド（Ｂパッド）の両者
にプローブカードの針を接触させて電気検査を行う必要
があった。The base substrate of the conventional multi-chip module is constructed as described above, and when inspecting the wiring in the base substrate, the bonding pad (A pad) for connecting the base substrate-package and the base substrate- IC
It was necessary to bring the needles of the probe card into contact with both of the bonding pads (B pads) for connecting the chips to perform the electrical inspection.
【００１２】ところで、例えば３２ビットＲＩＳＣ(Red
uced Instruction Set Computer)ＣＰＵを１チップ、Ｆ
ＰＵ(Floating Point Processing Unit)を１チップ、キ
ャッシュメモリを４チップ搭載したマルチチップ・モジ
ュールの場合、そのベース基板は外周部パッド（Ａパッ
ド）が例えば２５０パッド、チップ搭載接続用パッド
（Ｂパッド）が、ＣＰＵに例えば１８０パッド、ＦＰＵ
に例えば８０パッド、各キャッシュメモリに例えば４０
パッド、即ち４チップで１６０パッド必要であり、計４
２０パッドが必要となる。従って、ベース基板全体では
例えば６７０パッドものパッドが必要となる。By the way, for example, a 32-bit RISC (Red
uced Instruction Set Computer) CPU 1 chip, F
In the case of a multi-chip module in which a PU (Floating Point Processing Unit) is mounted on one chip and a cache memory is mounted on four chips, the base substrate has a peripheral pad (A pad) of, for example, 250 pads, and a chip mounting connection pad (B pad). However, the CPU has, for example, 180 pads, FPU
For example, 80 pads, and each cache memory has, for example, 40 pads
Pads, that is, 160 chips with 4 chips, total 4
20 pads are required. Therefore, as many as 670 pads are required for the entire base substrate.
【００１３】このため、このパッド数全部を一括でプロ
ービングするような、プローブカードは必然的に多ピン
となり、また、プローブカードが単に多ピンであるとい
うだけでなく、基板の外周部のＡパッドのみならず基板
の内側にもＢパッドが存在するため、人手作業に依存す
るプローブカードの作成が極めて困難となっていた。For this reason, the probe card, which is probing all the pads at once, necessarily has a large number of pins. Further, not only the probe card has a large number of pins but also the A pad on the outer peripheral portion of the substrate. Not only that, but the B pad also exists inside the substrate, making it extremely difficult to make a probe card that depends on manual work.
【００１４】また、仮りにこのようなプローブカードを
実際に作成できたとしても、それは非常に高価なものに
なってしまい、結果的にマルチチップ・モジュールのコ
ストアップにつながってしまうという問題があった。Further, even if such a probe card could be actually manufactured, it would be very expensive, resulting in a cost increase of the multichip module. It was
【００１５】また、検査の際、ボンディングパッドに異
物が付着している等によりプローブカードとボンディン
グバッド間の接触不良の問題の発生確率が、多ピンであ
るがゆえに高くなるという問題があった。Further, at the time of inspection, there is a problem that the probability of occurrence of a problem of contact failure between the probe card and the bonding pad due to foreign matter adhering to the bonding pad is increased due to the large number of pins.
【００１６】また、検査を行なうテスタについても、全
パッドを検査するため多くの時間を必要とし、これもコ
ストアップの要因になる。Also, a tester for inspecting requires a lot of time to inspect all pads, which also causes a cost increase.
【００１７】また、全ピンを一括してプロービングする
のではなく、一部のパッドについてのみプロービングを
行なうプローブカードを複数作成した場合にも、プロー
ブカードが複数必要になることからコストが上昇するの
みならず、検査機へのプローブカードの装着を１つのマ
ルチチップ・モジュールの検査において複数回行う必要
があったり、検査機を複数台必要としたりするため、コ
ストアップや作業の煩雑さを招いていた。Further, even when a plurality of probe cards for probing only some of the pads are prepared instead of probing all the pins at once, a plurality of probe cards are required, which only increases the cost. Not only that, it is necessary to attach the probe card to the inspection machine a plurality of times in the inspection of one multi-chip module, or multiple inspection machines are required, resulting in increased costs and complicated operations. It was
【００１８】ところで、上述のような従来のベース基板
の検査の困難さを克服できる技術が本件出願人により既
に開発されている。By the way, the applicant of the present invention has already developed a technique capable of overcoming the above-described difficulty of the conventional inspection of the base substrate.
【００１９】即ち、この技術は、図４(a) に示すよう
に、ベース基板に形成された配線パターンに９ａ，９ｂ
に、これらの配線パターンを、相互に電気的に接続され
た配線パターンのつながりの集合とし、かつ図４(b) に
示すように、ベース基板検査後にレーザー等により切断
されることにより、各配線パターンのつながりを電気的
に独立した本来の配線パターンに戻す短絡回路１００を
設けるようにしたのものである。That is, according to this technique, as shown in FIG. 4 (a), wiring patterns 9a and 9b are formed on the base substrate.
In addition, these wiring patterns are made into a set of connected wiring patterns electrically connected to each other, and as shown in FIG. 4 (b), each wiring is cut by a laser after the inspection of the base substrate. A short circuit 100 is provided for returning the connection of the patterns to the original electrically independent wiring pattern.
【００２０】これにより、複数の配線パターンを、相互
に電気的に接続された配線パターンのつながりを単位と
して試験できるようになり、プローブカードのピン数が
大幅に減少する。なお、図４(c) は短絡回路１００中の
任意の箇所に設けられるヒューズパターンを示してい
る。As a result, a plurality of wiring patterns can be tested in units of the connection of the wiring patterns electrically connected to each other, and the number of pins of the probe card is greatly reduced. It should be noted that FIG. 4C shows a fuse pattern provided at an arbitrary position in the short circuit 100.
【００２１】従って、この技術によれば、ベース基板の
電気検査の際、プローブカードを実際に作成することが
可能となり、プローブカードとボンディングパッド間の
接触不良の確率をできるだけ小さくすることができ、良
品を不良と誤判定する確率を大幅に低減できるととも
に、プローブカードを安価に提供可能なマルチチップ・
モジュールのベース基板を得ることができる。Therefore, according to this technique, it is possible to actually manufacture the probe card during the electrical inspection of the base substrate, and it is possible to minimize the probability of contact failure between the probe card and the bonding pad. A multi-chip type that can significantly reduce the probability of erroneously determining non-defective products as defective and can provide probe cards at low cost.
The base substrate of the module can be obtained.
【００２２】また、この技術によれば、短絡回路により
接続する配線パターンを、相互に並行（隣接）する箇所
がないように選択することにより、配線パターンのつな
がり同士のショートをチェックすることも可能となる。Further, according to this technique, it is also possible to check the short circuit between the connection of the wiring patterns by selecting the wiring patterns to be connected by the short circuit so that there are no places parallel (adjacent) to each other. Becomes
【００２３】[0023]
【発明が解決しようとする課題】しかしながら、この技
術には以下に述べるような問題がある。即ち、この検査
容易化のために短絡回路を設けたベース基板によれば、
検査時に全パッドをプロービングする必要はないが、検
査後において、その全てのヒューズ部をレーザー等の方
法により切断する必要が生じる。However, this technique has the following problems. That is, according to the base substrate provided with a short circuit for facilitating the inspection,
It is not necessary to probe all the pads during the inspection, but after the inspection, it is necessary to cut all the fuse parts by a method such as laser.
【００２４】そしてこの切断には専用のレーザカッター
が必要であり、また、その全てのヒューズ部を切断する
必要があることから、その切断にかなりの時間を要し、
これがコストアップの要因となっていた。Since a dedicated laser cutter is required for this cutting, and it is necessary to cut all the fuse parts, it takes a considerable time to cut the fuse.
This was a factor of cost increase.
【００２５】また、ヒューズ部が切断されたか否かのチ
ェックは目視検査によるため、そのチェックを確実に行
なうことができず、検査工程としての信頼性が低いもの
になっていた。Further, since the check as to whether or not the fuse portion has been cut is made by visual inspection, the check cannot be performed reliably, and the reliability of the inspection process is low.
【００２６】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、その検査の容易
化のために短絡回路を設けたベース基板の検査終了後の
切断工程を不要にできるマルチチップ・モジュールのベ
ース基板を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems of the conventional one, and a cutting process after the completion of the inspection of the base substrate provided with a short circuit for facilitating the inspection is unnecessary. The purpose of the present invention is to obtain a base substrate of a multi-chip module that can be manufactured by
【００２７】[0027]
【課題を解決するための手段】この発明に係るマルチチ
ップ・モジュールのベース基板は、短絡回路のパターン
をベース基板のダイシング工程において削除される部分
に設けるようにしたものである。The base substrate of the multi-chip module according to the present invention is such that the pattern of the short circuit is provided in a portion of the base substrate which is deleted in the dicing process.
【００２８】[0028]
【作用】この発明においては、短絡回路の切断箇所を上
述のように、ベース基板のダイシング工程において削除
される部分に設けるようにしたので、本来短絡回路のヒ
ューズ部をレーザー等で切断する工程が必要であったも
のが、ダイシング工程を行なうことにより必然的にこれ
を実現でき、特別な切断工程を必要とすることなく当初
予定していた回路を得ることができる。In the present invention, since the cut portion of the short circuit is provided in the portion of the base substrate that is deleted in the dicing step as described above, the step of cutting the fuse portion of the short circuit by laser or the like is originally required. What was necessary can be inevitably realized by performing a dicing process, and the originally planned circuit can be obtained without requiring a special cutting process.
【００２９】[0029]
【実施例】以下、この発明の一実施例を図について説明
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００３０】図１はこの発明の一実施例によるマルチチ
ップ・モジュールのベース基板を示すものであり、特に
その配線パターンとこの実施例で付加した短絡回路とを
示すものである。FIG. 1 shows a base substrate of a multichip module according to an embodiment of the present invention, and particularly shows its wiring pattern and a short circuit added in this embodiment.
【００３１】図において、２はＩＣ等を搭載する配線基
板であるベース基板、６ａ，６ｂはベース基板−パッケ
ージ間接続用ボンディングパッド（Ａパッド）、８ａ，
８ｂはベース基板−ＩＣチップ間接続用ボンディングパ
ッド（Ｂパッド）、９ａ，９ｂはベース基板２に形成さ
れた、ＡパッドとＢパッドを電気的に接続するための配
線である。また２００ａ，２００ｂはベース基板２を個
別に切り出す際のダイシングライン（ダイシング領
域）、１５０はこのベース基板２の検査を容易にするた
めの短絡回路であり、これはその一部がベース基板２か
らはみ出し、ダイシングライン２００ｂにかかるように
形成されている。In the figure, 2 is a base substrate which is a wiring substrate on which an IC or the like is mounted, 6a and 6b are bonding pads (A pads) for connecting the base substrate and the package, 8a,
Reference numeral 8b is a bonding pad (B pad) for connecting the base substrate and the IC chip, and 9a and 9b are wirings formed on the base substrate 2 for electrically connecting the A pad and the B pad. Further, 200a and 200b are dicing lines (dicing regions) for individually cutting the base substrate 2, and 150 is a short circuit for facilitating the inspection of the base substrate 2. This is a part of the short circuit. The protrusion is formed so as to extend over the dicing line 200b.
【００３２】次にその作用，効果について説明する。Next, the operation and effect will be described.
【００３３】本実施例では、パッド６ａ−８ａ，パッド
６ｂ−８ｂ間を結ぶ２つの回路があり、検査の容易化の
ために、パッド６ａ−６ｂ間を短絡回路１５０で結んで
いる。さらに、この短絡回路１５０はその一部がダイシ
ングライン内に配置されるようにこれを設けている。In this embodiment, there are two circuits connecting the pads 6a-8a and the pads 6b-8b, and the pads 6a-6b are connected by the short circuit 150 for facilitating the inspection. Further, the short circuit 150 is provided so that a part thereof is arranged in the dicing line.
【００３４】このことにより、パッド８ａ，８ｂの２個
のプロービングのみを行なうことにより配線９ａ，９ｂ
の検査が同時に可能となる。さらに、短絡回路１５０は
ダイシングライン２００ｂ内にこれを設けているため、
検査が終了した後に実施されるベース基板のダイシング
工程を実行することによって自動的に除去されるので、
特別に短絡回路を切断する工程を設ける必要はない。As a result, the wirings 9a and 9b can be obtained by only probing the two pads 8a and 8b.
It is possible to inspect at the same time. Further, since the short circuit 150 is provided in the dicing line 200b,
Since it is automatically removed by performing the base substrate dicing process performed after the inspection is completed,
There is no need to provide a special step of disconnecting the short circuit.
【００３５】また、回路数が増加し短絡回路がダイシン
グライン部のみでレイアウト不可能となった場合は、図
２に示す本発明の他の実施例のように、本来のダイシン
グライン２００ｂの外側に短絡回路を設ける専用の領域
（ダイシング領域）Ｄを設けることも可能である。When the number of circuits is increased and the short circuit cannot be laid out only in the dicing line portion, as in the other embodiment of the present invention shown in FIG. 2, it is placed outside the original dicing line 200b. It is also possible to provide a dedicated area (dicing area) D for providing a short circuit.
【００３６】即ち、この実施例においては、パッド６ａ
−８ａ，パッド６ｂ−８ｂ，パッド６ｃ−８ｃ、６ｄ−
８ｄ間を結ぶ４つの回路があり、検査の容易化のため
に、ダイシングライン２００ａ，２００ｂ，２００ｃに
囲まれた領域Ｄにパッド６ａ−６ｂを結ぶ短絡回路１５
０ａおよびパッド６ｃ−６ｄを結ぶ短絡回路１５０ｂを
それぞれ設けている。That is, in this embodiment, the pad 6a
-8a, pads 6b-8b, pads 6c-8c, 6d-
There are four circuits connecting between 8d, and a short circuit 15 connecting the pads 6a-6b to the region D surrounded by the dicing lines 200a, 200b, 200c for facilitating the inspection.
A short circuit 150b connecting 0a and pads 6c-6d is provided.
【００３７】これにより、パッド８ａ，８ｂ，８ｃ，８
ｄの４個のパッドにプロービングを行なうのみでその検
査が同時に可能となり、さらに、検査が終了した後に実
施されるベース基板のダイシング工程を実行することに
よって、図２の斜線部Ｄは自動的に除去されるので、短
絡回路用の切断工程を特に設けることなくべース基板と
して、希望の回路を得ることが可能となる。As a result, the pads 8a, 8b, 8c, 8
The inspection can be performed at the same time only by probing the four pads of d. Further, by performing the dicing process of the base substrate performed after the inspection, the shaded portion D in FIG. Since it is removed, a desired circuit can be obtained as a base substrate without providing a cutting process for a short circuit.
【００３８】また、上記実施例では、実際にプロービン
グを行なう検査用パッドがＢパッドであるため、そのピ
ッチが例えば１２５μｍと狭く、プローブカードの作成
が困難になる場合は、図３に示す本発明のさらに他の実
施例のように、配線９ａ，９ｂ，９ｃ，９ｄ，…の途中
に検査専用のＣパッド３１ａ，３１ｂ，３１ｃ，３１
ｄ，…を設け、これにプロービングすればよい。Further, in the above-mentioned embodiment, since the inspection pad for actual probing is the B pad, the pitch is narrow, for example, 125 μm, and when it becomes difficult to make the probe card, the present invention shown in FIG. 3 is used. As in yet another embodiment of the above, C pads 31a, 31b, 31c, 31 for inspection only are provided in the middle of the wirings 9a, 9b, 9c, 9d ,.
It suffices to provide d, ... And probe it.
【００３９】但し、このＣパッドとＢパッド間の断線等
はこれを検出することができないので、ＣパッドとＢパ
ッド間はその距離Ｅを可能な限り短くするのが望まし
い。However, since the disconnection between the C pad and the B pad cannot be detected, it is desirable to make the distance E between the C pad and the B pad as short as possible.
【００４０】[0040]
【発明の効果】以上のように、この発明に係るマルチチ
ップ・モジュールのベース基板によれば、短絡回路を設
けることにより、全パッドをプローピングする必要なく
検査を実行できるようにしたものにおいて、その短絡回
路の一部をベース基板のダイシング領域上に形成するよ
うにしたので、ダイシング工程を実行することにより、
短絡回路が自動的に切断され、検査完了後の短絡回路の
切断工程を別途設ける必要がなくなり、検査コストの大
幅な低減が極めて容易に実現できる効果がある。As described above, according to the base substrate of the multi-chip module of the present invention, by providing the short circuit, it is possible to perform the inspection without the need of propping all the pads. Since a part of the short circuit is formed on the dicing area of the base substrate, by performing the dicing process,
The short circuit is automatically cut, and there is no need to separately provide a step of cutting the short circuit after the inspection is completed, and there is an effect that a large reduction in inspection cost can be realized very easily.
【図１】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の配線パターンおよび短絡回路を示
す図。FIG. 1 is a diagram showing a wiring pattern and a short circuit of a base substrate of a multichip module according to an embodiment of the present invention.
【図２】この発明の他の実施例によるマルチチップ・モ
ジュールのベース基板の配線パターンおよび短絡回路を
示す図。FIG. 2 is a diagram showing a wiring pattern and a short circuit of a base substrate of a multichip module according to another embodiment of the present invention.
【図３】この発明のさらに他の実施例によるマルチチッ
プ・モジュールのベース基板の配線パターンを示す図。FIG. 3 is a diagram showing a wiring pattern of a base substrate of a multichip module according to still another embodiment of the present invention.
【図４】本件出願人の開発になる、テストの容易化を図
った短絡回路を有するマルチチップ・モジュールのベー
ス基板の配線パターンを示す図。FIG. 4 is a diagram showing a wiring pattern of a base substrate of a multi-chip module having a short-circuit circuit, which is developed by the applicant of the present invention and has a short circuit for easy test.
【図５】セラミックパッケージを使用するマルチチップ
・モジュールの一般的な構成を示す図。FIG. 5 is a diagram showing a general configuration of a multi-chip module using a ceramic package.
【図６】図５のベース基板のパターンの一例を示す図。FIG. 6 is a view showing an example of a pattern of the base substrate of FIG.
【図７】図５のベース基板の断面構造の一例を示す図。7 is a diagram showing an example of a cross-sectional structure of the base substrate of FIG.
【図８】従来のベース基板の配線の検査方法を示す図。FIG. 8 is a diagram showing a conventional wiring inspection method for a base substrate.
１ パッケージ ２ ベース基板 ３ ＩＣチップ ４ Ａｌワイヤ ６， ６ａ，６ｂ Ａパッド ８，８ａ，８ｂ，８ｃ，８ｄ Ｂパッド ９，９ａ，９ｂ，９ｃ，９ｄ 配線パターン １０ 配線パターン １５０，１５０ａ，１００ｂ 短絡回路 ２００ａ，２００ｂ，２００ｃ ダイシングライン Ｄ ダイシング領域 1 Package 2 Base substrate 3 IC chip 4 Al wire 6, 6a, 6b A pad 8, 8a, 8b, 8c, 8d B pad 9, 9a, 9b, 9c, 9d Wiring pattern 10 Wiring pattern 150, 150a, 100b Short circuit 200a, 200b, 200c Dicing line D Dicing area
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年５月２１日[Submission date] May 21, 1993
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の名称[Name of item to be amended] Title of invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【発明の名称】 半導体装置Title: Semiconductor device
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００１[Correction target item name] 0001
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００１】[0001]
【産業上の利用分野】この発明は、マルチチップ・モジ
ュール（Multi chip Module:ＭＣＭ）と呼ばれる半導体
装置において、ＩＣを搭載する配線基板（以下、ベース
基板と称す）であるところの半導体装置の改良に関する
ものであり、特にその検査の簡略化を達成できるように
したものに関するものである。FIELD OF THE INVENTION This invention relates to a multi-chip module: In have you in the semiconductor device called a (Multi chip Module MCM), wiring substrate for mounting the IC (hereinafter referred to as the base substrate) and is the place of the semiconductor device The present invention relates to an improvement of the above method, and more particularly, to an improvement of the inspection.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２７[Name of item to be corrected] 0027
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２７】[0027]
【課題を解決するための手段】この発明に係る半導体装
置は、短絡回路のパターンをベース基板のダイシング工
程において削除される部分に設けるようにしたものであ
る。A semiconductor device according to the present invention.
The arrangement is such that the pattern of the short circuit is provided in a portion of the base substrate that is removed in the dicing process.
【手続補正６】[Procedure Amendment 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３０[Name of item to be corrected] 0030
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３０】図１はこの発明の一実施例による半導体装
置であるところのマルチチップ・モジュールのベース基
板を示すものであり、特にその配線パターンとこの実施
例で付加した短絡回路とを示すものである。FIG. 1 shows a semiconductor device according to an embodiment of the present invention.
1 shows a base substrate of a multi-chip module, which is a device, and in particular shows its wiring pattern and the short circuit added in this embodiment.
【手続補正７】[Procedure Amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４０[Item name to be corrected] 0040
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００４０】[0040]
【発明の効果】以上のように、この発明に係る半導体装
置によれば、短絡回路を設けることにより、全パッドを
プローピングする必要なく検査を実行できるようにした
ものにおいて、その短絡回路の一部をベース基板のダイ
シング領域上に形成するようにしたので、ダイシング工
程を実行することにより、短絡回路が自動的に切断さ
れ、検査完了後の短絡回路の切断工程を別途設ける必要
がなくなり、検査コストの大幅な低減が極めて容易に実
現できる効果がある。As described above, the semiconductor device according to the present invention is used.
According to the arrangement , by providing a short circuit, it is possible to perform the inspection without the need to probe all the pads, so that a part of the short circuit is formed on the dicing area of the base substrate. By executing the dicing process, the short circuit is automatically cut, and it is not necessary to additionally provide a process for cutting the short circuit after the inspection is completed, and there is an effect that the inspection cost can be significantly reduced.
【手続補正８】[Procedure Amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief explanation of the drawing
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図面の簡単な説明】[Brief description of drawings]
【図１】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の配線パ
ターンおよび短絡回路を示す図。FIG. 1 shows a semiconductor device according to an embodiment of the present invention.
The figure which shows the wiring pattern and short circuit of the base substrate of the multi-chip module of the roller .
【図２】この発明の他の実施例による半導体装置である
ところのマルチチップ・モジュールのベース基板の配線
パターンおよび短絡回路を示す図。FIG. 2 is a semiconductor device according to another embodiment of the present invention.
The figure which shows the wiring pattern and short circuit of the base substrate of the multichip module of this place .
【図３】この発明のさらに他の実施例による半導体装置
であるところのマルチチップ・モジュールのベース基板
の配線パターンを示す図。FIG. 3 is a semiconductor device according to still another embodiment of the present invention.
Shows a wiring pattern of the base substrate of a multichip module where it is.
【図４】本件出願人の開発になる、テストの容易化を図
った短絡回路を有する半導体装置であるところのマルチ
チップ・モジュールのベース基板の配線パターンを示す
図。FIG. 4 is a diagram showing a wiring pattern of a base substrate of a multi-chip module which is a semiconductor device having a short circuit which is developed by the applicant and has a short circuit for easy test.
【図５】セラミックパッケージを使用するマルチチップ
・モジュールの一般的な構成を示す図。FIG. 5 is a diagram showing a general configuration of a multi-chip module using a ceramic package.
【図６】図５のベース基板のパターンの一例を示す図。FIG. 6 is a view showing an example of a pattern of the base substrate of FIG.
【図７】図５のベース基板の断面構造の一例を示す図。7 is a diagram showing an example of a cross-sectional structure of the base substrate of FIG.
【図８】従来のベース基板の配線の検査方法を示す図。FIG. 8 is a diagram showing a conventional wiring inspection method for a base substrate.
【符号の説明】 １ パッケージ ２ ベース基板 ３ ＩＣチップ ４ Ａｌワイヤ ６， ６ａ，６ｂ Ａパッド ８，８ａ，８ｂ，８ｃ，８ｄ Ｂパッド ９，９ａ，９ｂ，９ｃ，９ｄ 配線パターン １０ 配線パターン １５０，１５０ａ，１００ｂ 短絡回路 ２００ａ，２００ｂ，２００ｃ ダイシングライン Ｄ ダイシング領域[Explanation of reference numerals] 1 package 2 base substrate 3 IC chip 4 Al wire 6, 6a, 6b A pad 8, 8a, 8b, 8c, 8d B pad 9, 9a, 9b, 9c, 9d Wiring pattern 10 Wiring pattern 150, 150a, 100b Short circuit 200a, 200b, 200c Dicing line D Dicing area
Claims (1)
導体集積回路チップ（以下、ＩＣチップと称す）を同一
パッケージ内に搭載してなるマルチチップ・モジュール
の、ＩＣチップを搭載し、かつ当該基板に形成された複
数の配線パターンを、相互に電気的に接続された配線パ
ターンのつながりの集合とし、かつその検査後において
切断される短絡回路を有するベース基板において、 上記短絡回路の一部を上記ベース基板のダイシング領域
上に形成したことを特徴とするマルチチップ・モジュー
ルのベース基板。1. A multi-chip module in which a plurality of semiconductor integrated circuit chips (hereinafter referred to as IC chips) that are not encapsulated in a package are mounted in the same package, and the IC chip is mounted on the substrate. In the base substrate having a plurality of formed wiring patterns as a set of connection of wiring patterns electrically connected to each other, and having a short circuit that is cut after the inspection, a part of the short circuit is the base. A base substrate for a multi-chip module, which is formed on a dicing area of the substrate.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171814A JPH05343489A (en) | 1992-06-05 | 1992-06-05 | Semiconductor device |
| US08/013,845 US5565767A (en) | 1992-04-16 | 1993-02-05 | Base substrate of multichip module and method for inspecting the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171814A JPH05343489A (en) | 1992-06-05 | 1992-06-05 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343489A true JPH05343489A (en) | 1993-12-24 |
Family
ID=15930230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4171814A Pending JPH05343489A (en) | 1992-04-16 | 1992-06-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343489A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188501A (en) * | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | Semiconductor switch |
| JP2002230499A (en) * | 2001-02-01 | 2002-08-16 | Dainippon Printing Co Ltd | Non-contact ic tag |
| CN100388100C (en) * | 2004-07-23 | 2008-05-14 | 精工爱普生株式会社 | Electro-optical device, electronic apparatus, and mounting structure |
| CN106871078A (en) * | 2017-03-28 | 2017-06-20 | 山东晶泰星光电科技有限公司 | A kind of integrated substrates of surface-adhered type RGB LED and its manufacture method |
| CN113097094A (en) * | 2021-04-29 | 2021-07-09 | 云谷（固安）科技有限公司 | Substrate to be cut, display panel and preparation method of display panel |
-
1992
- 1992-06-05 JP JP4171814A patent/JPH05343489A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188501A (en) * | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | Semiconductor switch |
| JP2002230499A (en) * | 2001-02-01 | 2002-08-16 | Dainippon Printing Co Ltd | Non-contact ic tag |
| CN100388100C (en) * | 2004-07-23 | 2008-05-14 | 精工爱普生株式会社 | Electro-optical device, electronic apparatus, and mounting structure |
| CN106871078A (en) * | 2017-03-28 | 2017-06-20 | 山东晶泰星光电科技有限公司 | A kind of integrated substrates of surface-adhered type RGB LED and its manufacture method |
| CN113097094A (en) * | 2021-04-29 | 2021-07-09 | 云谷（固安）科技有限公司 | Substrate to be cut, display panel and preparation method of display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103013B2 (en) | Multi-chip module with integrated test circuit and method of manufacturing the same | |
| US6727722B2 (en) | Process of testing a semiconductor wafer of IC dies | |
| EP0178227B1 (en) | Integrated circuit semiconductor device formed on a wafer | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| JPH09139471A (en) | Auxiliary pad for on-circuit-array probing | |
| JPH05218288A (en) | Multilayer thin-film module | |
| TW200822250A (en) | Method of chip manufacturing | |
| US20070285113A1 (en) | Fault tolerant selection of die on wafer | |
| US5565767A (en) | Base substrate of multichip module and method for inspecting the same | |
| US5616931A (en) | Semiconductor device | |
| US6326801B1 (en) | Wafer of semiconductor material with dies, probe areas and leads | |
| JPH1048298A (en) | Method for testing semiconductor device at high speed | |
| JPH05343489A (en) | Semiconductor device | |
| KR100687687B1 (en) | Multichip module packaging method | |
| JPH05343488A (en) | Semiconductor device | |
| JPH09127188A (en) | Method for forming integrated circuit and system for inspecting die on wafer | |
| TW455978B (en) | Method for testing wafers | |
| JP3495835B2 (en) | Semiconductor integrated circuit device and inspection method thereof | |
| CN118299284B (en) | Packaging test method utilizing wafer corner area | |
| JP3939057B2 (en) | Semiconductor device | |
| CN118299368B (en) | 2.5D packaging test integrated circuit, test method and packaging method | |
| JPH02156547A (en) | Flexible board and method of testing integrated circuit | |
| US20030234660A1 (en) | Direct landing technology for wafer probe | |
| JPH1082834A (en) | Semiconductor integrated circuit |