JP3119245B2 - Auxiliary probe card for wafer inspection and wafer inspection method - Google Patents
Auxiliary probe card for wafer inspection and wafer inspection methodInfo
- Publication number
- JP3119245B2 JP3119245B2 JP10230705A JP23070598A JP3119245B2 JP 3119245 B2 JP3119245 B2 JP 3119245B2 JP 10230705 A JP10230705 A JP 10230705A JP 23070598 A JP23070598 A JP 23070598A JP 3119245 B2 JP3119245 B2 JP 3119245B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafer inspection
- probe card
- inspection
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半田バンプ付電極
を有する半導体素子が形成されたウェハを検査するため
のウェハ検査用補助プローブカード及びそのウェハ検査
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an auxiliary probe card for inspecting a wafer on which a semiconductor element having electrodes with solder bumps is formed, and a method of inspecting the wafer.
【０００２】[0002]
【従来の技術】従来、半田バンプ付電極を有する半導体
素子が形成されたウェハ（被検査ウェハ）の検査方法と
しては、この被検査ウェハに形成されている半導体素子
の半田バンプ付電極の半田バンプにプローブ針を接触さ
せるものである。2. Description of the Related Art Conventionally, as a method of inspecting a wafer (a wafer to be inspected) on which a semiconductor element having an electrode with a solder bump is formed, a solder bump of an electrode with a solder bump of a semiconductor element formed on the wafer to be inspected is used. The probe needle is brought into contact with the probe needle.
【０００３】しかしながら、この検査方法では、接触を
充分に取るためにオーバードライブをかける必要があ
り、このため、プローブによって半田バンプを変形させ
てしまい、基板実装時に、半田バンプの高さにバラツキ
が生じて不具合を生ずる恐れがある。[0003] However, in this inspection method, it is necessary to apply overdrive in order to obtain sufficient contact. Therefore, the solder bump is deformed by the probe, and the height of the solder bump varies at the time of board mounting. This may cause problems.
【０００４】そこで、例えば特開昭５８−７３１２９号
公報に開示された技術では、半田バンプ付突起電極を備
えたプローブカードを用い、このプローブカードと被検
査ウェハとの接続を半田溶融接続にて行う、という手法
が開示されている。すなわち、この技術は、半田溶融温
度より高い温度まで加熱したプローブカードの突起電極
を、被検査ウェハの半田バンプに押し当てて半田を溶融
することにより、プローブカードと被検査ウェハとを接
続するようになっている。そして、この溶融は、半田の
少なくとも一部で行っている。Therefore, for example, in the technique disclosed in Japanese Patent Application Laid-Open No. 58-73129, a probe card provided with a bump electrode with solder bumps is used, and the connection between the probe card and the wafer to be inspected is performed by solder fusion connection. The method of performing is disclosed. That is, this technique connects the probe card and the wafer to be inspected by pressing the protruding electrodes of the probe card heated to a temperature higher than the solder melting temperature against the solder bumps of the wafer to be inspected and melting the solder. It has become. This melting is performed on at least a part of the solder.
【０００５】一方、プローブカードと被検査ウェハとを
切断する際には、プローブカードの突起電極を再び加熱
し、この突起電極周辺の半田が溶融した段階で分離させ
る。このように突起電極を有するプローブカードを用い
るため、被検査ウェハに形成されれている半田バンプの
量の減りが殆どなく、接触も十分に得られるという効果
を奏している。On the other hand, when cutting the probe card and the wafer to be inspected, the protruding electrodes of the probe card are heated again, and are separated when the solder around the protruding electrodes is melted. Since the probe card having the protruding electrodes is used in this manner, there is an effect that the amount of the solder bumps formed on the wafer to be inspected is hardly reduced and sufficient contact can be obtained.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、前述の
特開昭５８−７３１２９号公報に開示された技術では、
被検査ウェハに形成された半導体素子１チップ毎に「目
合わせ」，「半田溶融接続」，「検査」，「半田溶融切
断」という手法を用いているため、半田溶融のために１
チップ毎に２回プローブカードを加熱する必要がある。
そのため、全チップに対して検査を行う際、ウェハの検
査に時間がかかるという欠点を有している。However, in the technique disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 58-73129,
For each chip of the semiconductor element formed on the wafer to be inspected, the method of “alignment”, “solder fusion connection”, “inspection”, and “solder fusion cutting” is used.
It is necessary to heat the probe card twice for each chip.
Therefore, there is a disadvantage that it takes time to inspect a wafer when inspecting all chips.
【０００７】本発明は、上記欠点を解消するためになさ
れたものであって、その目的とするところは、第一に、
被検査ウェハ上に形成された半導体素子の半田バンプに
ダメージを与えないウェハ検査用補助プローブカード及
びウェハ検査方法を提供することにあり、第二に、ウェ
ハ検査を容易に、しかも、検査時間を短縮することが可
能なウェハ検査用補助プローブカード及びウェハ検査方
法を提供することにある。[0007] The present invention has been made to solve the above-mentioned disadvantages, and the object thereof is to firstly provide:
An object of the present invention is to provide an auxiliary probe card for wafer inspection and a wafer inspection method that does not damage solder bumps of semiconductor elements formed on a wafer to be inspected. Second, the wafer inspection is facilitated and the inspection time is reduced. An object of the present invention is to provide a wafer inspection auxiliary probe card and a wafer inspection method that can be shortened.
【０００８】[0008]
【課題を解決するための手段】前記第一，第二の目的を
達成するため、本発明に係るウェハ検査用補助プローブ
カードは、シリコンウェハからなり、該シリコンウェハ
上に、 ・「半田バンプ付電極」 （上記シリコンウェハ
と、半田バンプ付電極を有する半導体素子が形成された
被検査ウェハとを接続するための「半田バンプ付電
極」）、 ・「ウェハ検査用電極パッド」（上記「半田バンプ付電
極」と電気的接続がなされた「ウェハ検査用電極パッ
ド」） を有することを特徴(発明を特定する事項)とする(請求
項１)。In order to achieve the first and second objects, the auxiliary probe card for wafer inspection according to the present invention is composed of a silicon wafer, and has the following features. "Electrode"("Solder bump-equipped electrode" for connecting the silicon wafer to a wafer to be inspected on which a semiconductor element having a solder bump-equipped electrode is formed). (Electrode pad for wafer inspection) electrically connected to the "attached electrode") (a matter specifying the invention) (claim 1).
【０００９】そして、本発明に係るウェハ検査用補助プ
ローブカードは、 ・上記ウェハ検査用補助プローブカードの上記「半田バ
ンプ付電極」における半田バンプの溶融温度が、上記被
検査ウェハに形成されている半導体素子の半田バンプの
溶融温度よりも低いこと(請求項２)、 ・上記ウェハ検査用補助プローブカードの上記「半田バ
ンプ付電極」における半田バンプが共晶半田であること
(請求項３)、 ・上記ウェハ検査用補助プローブカードの上記「ウェハ
検査用電極パッド」の面積が、上記被検査ウェハに形成
されている半導体素子の半田バンプの面積よりも大きく
したこと(請求項４)、 を特徴とする。The auxiliary probe card for wafer inspection according to the present invention includes: a melting temperature of solder bumps in the “electrodes with solder bumps” of the auxiliary probe card for wafer inspection formed on the wafer to be inspected. The melting temperature of the solder bump of the semiconductor element is lower than the melting temperature of the solder bump (claim 2); the solder bump in the “electrode with solder bump” of the auxiliary probe card for wafer inspection is eutectic solder
(3) The area of the “wafer inspection electrode pad” of the wafer inspection auxiliary probe card is larger than the area of the solder bumps of the semiconductor elements formed on the inspection target wafer. Item 4) is characterized by the following.
【００１０】また、前記第一，第二の目的を達成するた
め、本発明に係るウェハ検査方法は、上記請求項１〜４
のいずれかに記載の「半田バンプ付電極」および「ウェ
ハ検査用電極パッド」を有するウェハ検査用補助プロー
ブカードを用い、 ・該ウェハ検査用補助プローブカードと、半導体素子が
形成されている半田バンプ付被検査ウェハとを、半田溶
融接続し、 ・ウェハ検査用補助プローブカードの上記「ウェハ検査
用電極パッド」にテスターのプローブ針を接触すること
により、ウェハ検査を行うこと、を特徴とし(請求項
５)、そして、この検査方法において、 ・被検査ウェハとウェハ検査用補助プローブカードとの
接続を、被検査ウェハに形成されている半導体素子すべ
てに対して同時に行う、ことを特徴とする(請求項６)。Further, in order to achieve the first and second objects, the wafer inspection method according to the present invention,
Using an auxiliary probe card for wafer inspection having the “electrode with solder bump” and the “electrode pad for wafer inspection” according to any of the above, the auxiliary probe card for wafer inspection and a solder bump on which a semiconductor element is formed. The wafer to be inspected is melted and connected to the solder, and the wafer is inspected by bringing a probe needle of a tester into contact with the “wafer inspection electrode pad” of the wafer inspection auxiliary probe card. Item 5) And this inspection method is characterized in that connection of the wafer to be inspected and the auxiliary probe card for wafer inspection is performed simultaneously for all the semiconductor elements formed on the wafer to be inspected ( Claim 6).
【００１１】（作用）請求項１の構成による「半田バン
プ付電極」及び「ウェハ検査用電極パッド」を有するウ
ェハ検査用補助プローブカードに対し、ウェハ検査時に
プロービングを行うことにより、被検査ウェハ上の半導
体素子の半田バンプに対してプローブ針によるダメージ
を与えることがない作用効果が生じる。(Function) By probing at the time of wafer inspection, an auxiliary probe card for wafer inspection having the “electrodes with solder bumps” and the “electrode pad for wafer inspection” according to the configuration of claim 1, so that the wafer is inspected. The effect of not damaging the solder bumps of the semiconductor element by the probe needle is produced.
【００１２】請求項２，３の構成によるウェハ検査用補
助プローブカードを用いることにより、被検査ウェハの
半田バンプが溶融しないため、被検査ウェハ上の半導体
素子の半田バンプを変形させることがない。By using the auxiliary probe card for wafer inspection according to the second and third aspects of the present invention, the solder bumps of the wafer to be inspected do not melt, so that the solder bumps of the semiconductor elements on the wafer to be inspected are not deformed.
【００１３】請求項４の構成による前記ウェハ検査用補
助プローブカードは、検査用電極パッドの面積が被検査
ウェハ上にある半田バンプ付電極の面積よりも大きく形
成するので、ウェハ検査時のプロービングを容易にする
ことができる。In the auxiliary probe card for wafer inspection according to the fourth aspect of the present invention, the area of the electrode pads for inspection is formed larger than the area of the electrodes with solder bumps on the wafer to be inspected. Can be easier.
【００１４】請求項５，６の半田溶融接続によるウェハ
検査方法によれば、ウェハ検査用補助プローブカードに
被検査ウェハに形成されている半導体素子のすべてに対
し同時に、半田溶融により接続，分離を行っているので
（被検査ウェハに形成されている半導体素子毎に半田を
溶融することがないので）、溶融回数が被検査ウェハ１
枚につき２回で済み、ウェハ検査時間を短縮できる作用
効果が生じる。According to the fifth and sixth aspects of the present invention, the auxiliary probe card for wafer inspection simultaneously connects and separates all the semiconductor elements formed on the wafer to be inspected by melting the solder. (The solder is not melted for each semiconductor element formed on the wafer to be inspected).
Only two times are required for each sheet, and the effect of shortening the wafer inspection time is produced.
【００１５】[0015]
【発明の実施の形態】以下、本発明に係るウェハ検査用
補助プローブカード及びウェハ検査方法の実施の形態に
ついて図面を参照して詳細に説明する。なお、図１は、
本発明の一実施形態を示すウェハ検査用補助プローブカ
ードの平面図であり、図２は、図１のＡ−Ａ線に沿った
Ｂの部分を拡大した断面図である。また、図３は、図１
のウェハ検査用補助プローブカードを用いて、ウェハ検
査を行う際の検査手順Ａ〜Ｃを示す断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of an auxiliary probe card for wafer inspection and a wafer inspection method according to the present invention will be described below in detail with reference to the drawings. In addition, FIG.
FIG. 2 is a plan view of an auxiliary probe card for wafer inspection showing one embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view of a portion B taken along line AA of FIG. FIG. 3 is similar to FIG.
FIG. 7 is a cross-sectional view showing inspection procedures A to C when performing a wafer inspection using the wafer inspection auxiliary probe card.
【００１６】（本発明の実施形態のウェハ検査用補助プ
ローブカード）図１，図２に示すウェハ検査用補助プロ
ーブカード６は、シリコンウェハで形成されており、被
検査ウェハ上の半導体素子と接続するための半田バンプ
付電極１と、この半田バンプ付電極１からテスター(図
示せず)のプローブ針１１(後記図３の[検査手順Ｂ]参
照)を接触するための検査用電極パッド２までの配線５
(図２参照)が施してある。(Auxiliary Probe Card for Wafer Inspection of Embodiment of the Present Invention) The auxiliary probe card for wafer inspection 6 shown in FIGS. 1 and 2 is formed of a silicon wafer and is connected to a semiconductor element on a wafer to be inspected. From the solder bumped electrode 1 to the test electrode pad 2 for contacting the probe needle 11 of the tester (not shown) (see [Test Procedure B] in FIG. 3 described later). Wiring 5
(See FIG. 2).
【００１７】本発明の実施形態のウェハ検査用補助プロ
ーブカード６について更に説明すると、このウェハ検査
用補助プローブカード６は、図１に示すように、被検査
ウェハ接続部３と、その外周部のテスター接続部４とで
形成されている。そして、上記被検査ウェハ接続部３に
は、低温半田(共晶半田)で形成された半田バンプ付電極
１が設けられており、一方、上記テスター接続部４に
は、テスター(図示せず)を接続するための検査用電極パ
ッド２が形成されている。また、図２に示すように、半
田バンプ付電極１からテスターを接続するための検査用
電極パッド２までの配線５が形成されている。The auxiliary probe card 6 for inspecting a wafer according to the embodiment of the present invention will be further described. As shown in FIG. 1, the auxiliary probe card 6 for inspecting a wafer includes, as shown in FIG. It is formed with the tester connection part 4. The test wafer connection portion 3 is provided with a solder bumped electrode 1 formed of low-temperature solder (eutectic solder), while the tester connection portion 4 is provided with a tester (not shown). The inspection electrode pad 2 for connecting the electrodes is formed. Further, as shown in FIG. 2, wirings 5 are formed from the electrodes 1 with solder bumps to the inspection electrode pads 2 for connecting a tester.
【００１８】（本発明の実施形態のウェハ検査方法）図
１に示すウェハ検査用補助プローブカード６を用いてウ
ェハ検査を行う際には、ウェハ検査用補助プローブカー
ド６に、半導体素子が形成されている被検査用のウェハ
(被検査ウェハ７)を半田溶融接続し(図３の[検査手順
Ａ])、テスター(図示せず)を接続するための検査用電極
パッド２にテスターのプローブ針１１を接触すること
で、ウェハ検査を行う(図３の[検査手順Ｂ])。１枚の被
検査ウェハ７の検査が終了したら、半田を溶融し、ウェ
ハ検査用補助プローブカード６と被検査ウェハ７とを分
離する(図３の[検査手順Ｃ])。(Wafer Inspection Method According to Embodiment of the Present Invention) When a wafer is inspected using the wafer inspection auxiliary probe card 6 shown in FIG. 1, a semiconductor element is formed on the wafer inspection auxiliary probe card 6. Wafer to be inspected
(Inspection procedure A) of FIG. 3 (inspection wafer A) is solder-connected (inspection procedure A), and the probe needle 11 of the tester is brought into contact with the inspection electrode pad 2 for connecting a tester (not shown). A wafer inspection is performed ([inspection procedure B] in FIG. 3). When the inspection of one wafer 7 to be inspected is completed, the solder is melted, and the auxiliary probe card 6 for wafer inspection and the wafer 7 to be inspected are separated ([inspection procedure C] in FIG. 3).
【００１９】すなわち、本発明に係る半田溶融接続のウ
ェハ検査方法は、まず図３の[検査手順Ａ]に示すよう
に、ウェハ検査用補助プローブカード６と半田バンプ付
の半導体素子が形成されている被検査ウェハ７との位置
合わせがされ、ウェハ検査用補助プローブカード６上に
被検査ウェハ７が乗せられる。この時、被検査ウェハ７
の全面には、予めフラックス８が塗布されている。この
フラックス８は、ウェハ検査用補助プローブカード６の
低温半田(共晶半田)９と被検査ウェハ７上に形成された
高温半田１０の半田の接続性をよくするために塗布する
ものであり、ウェハ検査後は洗浄し除去する。That is, in the wafer inspection method for solder fusion connection according to the present invention, as shown in [Inspection Procedure A] of FIG. 3, a wafer inspection auxiliary probe card 6 and a semiconductor element with solder bumps are formed. The wafer 7 to be inspected is aligned with the wafer 7 to be inspected, and the wafer 7 to be inspected is placed on the auxiliary probe card 6 for wafer inspection. At this time, the inspection target wafer 7
Is applied in advance to the entire surface of the substrate. The flux 8 is applied to improve the connectivity between the low-temperature solder (eutectic solder) 9 of the auxiliary probe card 6 for wafer inspection and the high-temperature solder 10 formed on the wafer 7 to be inspected. After the wafer inspection, it is cleaned and removed.
【００２０】次に、ウェハ検査用補助プローブカード６
が加熱されて低温半田(共晶半田)９が溶融し、この低温
半田(共晶半田)９と高温半田１０とが接続する(図３の
[検査手順Ａ]参照)。接続が完了したところで、ウェハ
検査を始める。ウェハ検査は、図３の[検査手順Ｂ]に示
すように、テスター(図示せず)を接続するための検査用
電極パッド２に、従来のウェハ検査と同様、プローブ針
１１を接触させることで行う。ウェハ検査が完了した
ら、図３の[検査手順Ｃ]に示すように、再びウェハ検査
用補助プローブカード６を加熱し、低温半田(共晶半田)
９を溶融して被検査ウェハ７と分離する。Next, an auxiliary probe card 6 for wafer inspection
Is heated to melt the low-temperature solder (eutectic solder) 9 and the low-temperature solder (eutectic solder) 9 is connected to the high-temperature solder 10 (see FIG. 3).
[Inspection procedure A]). When the connection is completed, the wafer inspection is started. The wafer inspection is performed by bringing the probe needle 11 into contact with the inspection electrode pad 2 for connecting a tester (not shown), as in the conventional wafer inspection, as shown in [Inspection Procedure B] of FIG. Do. When the wafer inspection is completed, the auxiliary probe card 6 for wafer inspection is heated again as shown in [Inspection Procedure C] in FIG.
9 is melted and separated from the wafer 7 to be inspected.
【００２１】前記した本発明の実施形態において、低温
半田(共晶半田)９としては、被検査ウェハ７上に形成さ
れた高温半田１０の溶融温度よりも低いものを使用す
る。この低温半田としては、本発明で特に限定するもの
ではないが、共晶半田、例えば鉛(Ｐｂ)と錫(Ｓｎ)とか
らなるものが好ましく、高温半田１０の溶融温度を考慮
して「Ｐｂ：Ｓｎ＝３８：６２(溶融温度 183℃)」，
「Ｐｂ：Ｓｎ＝９０：１０(溶融温度 302℃)」，「Ｐ
ｂ：Ｓｎ＝９５：５(溶融温度 312℃)」あるいはその他
の組成の半田を適宜選択して使用することができる。In the embodiment of the present invention, the low-temperature solder (eutectic solder) 9 used is lower than the melting temperature of the high-temperature solder 10 formed on the wafer 7 to be inspected. The low-temperature solder is not particularly limited in the present invention, but is preferably a eutectic solder, for example, composed of lead (Pb) and tin (Sn). : Sn = 38:62 (melting temperature 183 ° C) ",
“Pb: Sn = 90: 10 (melting temperature 302 ° C)”, “P
b: Sn = 95: 5 (melting temperature: 312 ° C.) ”or other composition of solder can be appropriately selected and used.
【００２２】[0022]
【発明の効果】以上説明したように、本発明の半田溶融
接続によるウェハ検査によれば、ウェハ検査用補助プロ
ーブカードに被検査ウェハに形成された半導体素子すべ
てに対して、同時に、半田溶融により接続・分離を行っ
ているので、溶融回数が被検査ウェハ１枚につき２回で
済み、従来のように半導体素子１チップ毎に半田溶融に
よる接続・分離を繰り返す必要がなく、このため、被検
査ウェハ１枚あたりの半田溶融回数が従来の“１／(チ
ップ数)”となり、ウェハ検査時間を大幅に短縮できる
という効果が得られる。As described above, according to the wafer inspection by the solder fusion connection of the present invention, all the semiconductor elements formed on the wafer to be inspected on the wafer inspection auxiliary probe card are simultaneously melted by the solder fusion. Since connection / separation is performed, the number of times of melting only needs to be twice per wafer to be inspected, and there is no need to repeat connection / separation by solder melting for each semiconductor element chip as in the related art. The number of times of solder melting per wafer becomes “1 / (number of chips)” as compared with the conventional case, and the effect of greatly reducing the wafer inspection time can be obtained.
【００２３】また、プロービングはウェハ検査用補助プ
ローブカードに対して行うため、半導体素子が形成され
ている被検査ウェハ上の半導体素子の半田バンプには直
接プロービングを行わないので、半田バンプにダメージ
を与え変形させることがなく、半導体素子を基盤に実装
する際の不具合を防ぐ効果が得られる。Further, since the probing is performed on the auxiliary probe card for wafer inspection, the probing is not directly performed on the solder bumps of the semiconductor elements on the wafer to be inspected on which the semiconductor elements are formed. An effect of preventing a problem when the semiconductor element is mounted on the base without giving or deforming is obtained.
【００２４】さらに、本発明に係るウェハ検査用補助プ
ローブカードをシリコンウェハで形成させることによ
り、従来の半導体集積回路装置の製造技術を用いて製造
することができるという効果が得られる。Further, by forming the auxiliary probe card for wafer inspection according to the present invention from a silicon wafer, it is possible to obtain an effect that it can be manufactured by using the conventional semiconductor integrated circuit device manufacturing technology.
【００２５】また、実際にプローブ針を接触するウェハ
検査用補助プローブカードの電極は、バンプ形成されて
いない電極であるので、プロービングは、従来のプロー
ブ針を接触させる方法で行うことができ、しかも、電極
の面積は、半導体素子上のものより拡大したものになっ
ているので、プローブ針の接触が容易であるという効果
が得られる。Further, since the electrodes of the auxiliary probe card for wafer inspection that actually come into contact with the probe needles are electrodes on which no bumps are formed, probing can be performed by a conventional method of contacting the probe needles. Since the area of the electrode is larger than that on the semiconductor element, an effect that the contact of the probe needle is easy can be obtained.
【図１】本発明の一実施の形態であるウェハ検査用補助
プローブカードを示す平面図である。FIG. 1 is a plan view showing an auxiliary probe card for wafer inspection according to an embodiment of the present invention.
【図２】図１のＡ−Ａ線に沿った、Ｂの部分を拡大した
断面図である。FIG. 2 is an enlarged cross-sectional view of a portion B taken along line AA of FIG.
【図３】本発明の一実施の形態であるウェハ検査方法を
説明する図であって、［検査手順Ａ］〜［検査手順Ｃ］
を示す断面図である。FIG. 3 is a view for explaining a wafer inspection method according to an embodiment of the present invention, which is [inspection procedure A] to [inspection procedure C].
FIG.
１ 半田バンプ付電極 ２ 検査用電極パッド ３ 被検査ウェハ接続部 ４ テスタ接続部 ５ 配線 ６ ウェハ検査用補助プローブカード ７ 被検査ウェハ ８ フラックス ９ 低温半田(共晶半田) １０ 高温半田 １１ プローブ針 DESCRIPTION OF SYMBOLS 1 Electrode with solder bump 2 Inspection electrode pad 3 Inspection wafer connection part 4 Tester connection part 5 Wiring 6 Wafer inspection auxiliary probe card 7 Inspection wafer 8 Flux 9 Low temperature solder (eutectic solder) 10 High temperature solder 11 Probe needle
Claims (6)
と半導体素子が形成されている半田バンプ付被検査ウェ
ハとを接続するための“半田バンプ付電極”、および、
該電極と電気的接続がなされた“ウェハ検査用電極パッ
ド”を有することを特徴とするウェハ検査用補助プロー
ブカード。1. An "electrode with solder bumps" for connecting a silicon wafer and a wafer to be inspected with solder bumps on which semiconductor elements are formed, on a silicon wafer, and
An auxiliary probe card for wafer inspection, comprising a "wafer inspection electrode pad" electrically connected to the electrode.
前記“半田バンプ付電極”における半田バンプの溶融温
度が、前記被検査ウェハに形成されている半田バンプの
溶融温度よりも低いことを特徴とする請求項１に記載の
ウェハ検査用補助プローブカード。2. The melting temperature of solder bumps in the “electrodes with solder bumps” of the auxiliary probe card for wafer inspection is lower than the melting temperature of solder bumps formed on the wafer to be inspected. The auxiliary probe card for wafer inspection according to claim 1.
前記“半田バンプ付電極”における半田バンプが、共晶
半田であることを特徴とする請求項１に記載のウェハ検
査用補助プローブカード。3. The auxiliary probe card for wafer inspection according to claim 1, wherein the solder bumps in the “electrodes with solder bumps” of the auxiliary probe card for wafer inspection are eutectic solder.
前記“ウェハ検査用電極パッド”の面積が、前記被検査
ウェハに形成されている半田バンプの面積よりも大きく
したことを特徴とする請求項１に記載のウェハ検査用補
助プローブカード。4. The wafer inspection auxiliary probe card according to claim 1, wherein an area of the “wafer inspection electrode pad” is larger than an area of a solder bump formed on the wafer to be inspected. Auxiliary probe card for wafer inspection according to 4.
バンプ付電極”および“ウェハ検査用電極パッド”を有
するウェハ検査用補助プローブカードと、半導体素子が
形成されている半田バンプ付被検査ウェハとを、半田溶
融接続し、ウェハ検査用補助プローブカードの前記“ウ
ェハ検査用電極パッド”にテスターのプローブ針を接触
することにより、ウェハ検査を行うことを特徴とするウ
ェハ検査方法。5. An auxiliary probe card for wafer inspection having the “electrode with solder bump” and the “electrode pad for wafer inspection” according to claim 1, and a solder bump with a semiconductor element formed thereon. A wafer inspection method, wherein a wafer to be inspected is melted and connected by solder, and a wafer inspection is performed by bringing a probe needle of a tester into contact with the "wafer inspection electrode pad" of the wafer inspection auxiliary probe card.
て、被検査ウェハとウェハ検査用補助プローブカードと
の接続は、被検査ウェハに形成されている半導体素子す
べてに対して同時に行うことを特徴とする請求項５記載
のウェハ検査方法。6. The wafer inspection method according to claim 5, wherein the connection between the wafer to be inspected and the auxiliary probe card for wafer inspection is performed simultaneously for all the semiconductor elements formed on the wafer to be inspected. 6. The wafer inspection method according to claim 5, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230705A JP3119245B2 (en) | 1998-08-17 | 1998-08-17 | Auxiliary probe card for wafer inspection and wafer inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10230705A JP3119245B2 (en) | 1998-08-17 | 1998-08-17 | Auxiliary probe card for wafer inspection and wafer inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000065857A JP2000065857A (en) | 2000-03-03 |
| JP3119245B2 true JP3119245B2 (en) | 2000-12-18 |
Family
ID=16912030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10230705A Expired - Fee Related JP3119245B2 (en) | 1998-08-17 | 1998-08-17 | Auxiliary probe card for wafer inspection and wafer inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119245B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110233140A (en) * | 2018-03-05 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor devices and forming method thereof and working method |
-
1998
- 1998-08-17 JP JP10230705A patent/JP3119245B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000065857A (en) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278093B1 (en) | Method of Mounting Resilient Contact Structures to Semiconductor Devices | |
| JP2825085B2 (en) | Semiconductor device mounting structure, mounting board, and mounting state inspection method | |
| JPH07111993B2 (en) | Non-destructive electrical inspection method for electronic chips | |
| JPH0563029A (en) | Semiconductor device | |
| JPH08504036A (en) | Area array wiring chip TAB test | |
| JP3260253B2 (en) | Inspection method for semiconductor device and conductive adhesive for inspection | |
| JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3119245B2 (en) | Auxiliary probe card for wafer inspection and wafer inspection method | |
| JPH09246426A (en) | Surface mounted type electronic component, wiring board, mounting board and mounting method | |
| JP3050172B2 (en) | Inspection method and inspection substrate for flip-chip IC | |
| JP2699726B2 (en) | Semiconductor device mounting method | |
| US6881593B2 (en) | Semiconductor die adapter and method of using | |
| JP2000012587A (en) | Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting | |
| JPH02106943A (en) | Mounting structure of semiconductor integrated circuit | |
| JPH01256141A (en) | Soldering method | |
| JP2540788B2 (en) | Semiconductor device mounting structure and method | |
| JPH10319074A (en) | Connectivity evaluating method for wiring board, its evaluating kit, and wiring board | |
| KR20000007516A (en) | Flip chip burn-in test substrate and burn-in testing method using thereof | |
| JPH10189660A (en) | Flip chip connection circuit device | |
| JP2509973B2 (en) | Mounting method of semiconductor chip | |
| JPH01217931A (en) | Flip chip | |
| JPH06151512A (en) | Bonding method for tab tape and tab inner lead | |
| JPH05121488A (en) | Bare chip mounting board | |
| KR100233556B1 (en) | Reliability test method of semiconductor chip | |
| JPH06232199A (en) | Packaging structure for flip chip ic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |