JPH088241B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH088241B2
JPH088241B2 JP1233096A JP23309689A JPH088241B2 JP H088241 B2 JPH088241 B2 JP H088241B2 JP 1233096 A JP1233096 A JP 1233096A JP 23309689 A JP23309689 A JP 23309689A JP H088241 B2 JPH088241 B2 JP H088241B2
Authority
JP
Japan
Prior art keywords
etched
resist layer
protective film
processing chamber
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1233096A
Other languages
English (en)
Other versions
JPH0396231A (ja
Inventor
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1233096A priority Critical patent/JPH088241B2/ja
Publication of JPH0396231A publication Critical patent/JPH0396231A/ja
Publication of JPH088241B2 publication Critical patent/JPH088241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、プラズマエッチング、イオンエッチング
等のドライエッチング方法の改良に関するものである。
[発明の概要] この発明は、下地体上の被エッチ材層をレジスト層を
マスクとしてドライエッチする際、レジスト層下のアン
ダーカットを防止しうる程度に薄い側壁保護膜をレジス
ト層に覆われた被エッチ材層部分の側部に形成しつつレ
ジスト層に覆われない被エッチ材層部分を下地体に達す
るまで異方的にエッチ除去した後、上記側壁保護膜を覆
うように他の側壁保護膜を形成してからオーバーエッチ
ングを実施することによりレジストパターンに忠実なパ
ターニングを可能にすると共にクリーニング効果の向上
を図ったものである。
[従来の技術] 従来、LSI等の半導体装置の製造においては、Al、ポ
リSi等の配線材をパターニングする際に、反応性イオン
エッチング(RIE)装置、マイクロ波プラズマエッチン
グ装置(バイアスECRエッチング装置)等の異方性エッ
チング可能なドライエッチャが広く使用されている。
この種のドライエッチャを用いた従来のドライエッチ
ング方法を第4図及び第5図について説明する。
まず、第4図に示すようにSi等の半導体基板10の表面
にSiO2等の下地膜12を介してAl、ポリSi等の被エッチ材
層14を形成した後この被エッチ材層14の表面にレジスト
層18を選択的に形成する。そして、このように形成され
た被処理品をドライエッチャの処理室に収容し、レジス
ト層18をマスクとするドライエッチング処理を次のよう
な第1及び第2のステップに分けて行なう。
第1のステップでは、第4図に示すように、レジスト
層18に覆われた被エッチ材層部分14Aの側部に側壁保護
膜16,16′が形成されるような処理条件にてレジスト層1
8に覆われない被エッチ材層部分(破線相当部分)を下
地膜12に達するまで異方的にエッチ除去する。
側壁保護膜16,16′の形成は、例えばイオンエッチン
グの場合には、エッチングガスに対してCmFn系等の皮膜
形成性のガスを添加することにより行なうことができ
る。また、側壁保護膜16,16′は、第1のステップにて
レジスト層下に生じうるアンダーカットを防止しうるだ
げてなく後述の第2のステップにてレジスト層下に生じ
うるアンダーカットも防止しうる程度に厚く形成する。
第1のステップでは、下地膜12の上面やドライエッチャ
内部に不要な反応生成物が付着することが多い。
次に、第2のステップでは、皮膜形成性のガスの添加
物を停止する一方、第5図に示すように被エッチ材層部
分14を側壁保護膜16,16′で保護しながら下地膜12の上
面の一部に残った被エッチ材をエッチ除去(いわゆるオ
ーバーエッチ)する。この場合、側壁保護膜16,16′は
薄く残存させてもよい。なお、下地膜12の上面の段差部
などの一部に被エッチ材が残るのは、第6図に示すよう
に段差部では被エッチ材層14が平坦部の厚さT1より厚い
T2の厚さで形成されるためであり、第7図に示すように
異方性エッチング時にT2−T1相当の残り14aが生ずるも
のである。
[発明が解決しようとする課題] 上記した従来技術によると、第1のステップでは、オ
ーバーエッチング時のアンダーカット防止も考慮して被
エッチ材層部分14Aの側部に多量の側壁保護材を付着さ
せるので、第8図に示すように被エッチ材層部分14Aの
側部が順テーパー状となり、14Aの底寸法W2はレジスト
パターンの寸法W1より大きくなり、いわゆるパターン太
りが生ずる。従って、レジストパターンに対するエッチ
ング形状の忠実性が損われる(パターニング精度が低下
する)。
このような問題点に対処する方法としては、処理室に
皮膜形成性のガスとエッチングガスとを交互に導入して
側壁保護膜形成とエッチングとを交互に実施するサイク
ルを何回か繰返すことで異方性エッチングを達成するチ
ョッピング法なるものが提案されている。しかし、この
方法によると、2種類のガスの交互導入を繰返すため、
装置制御が複雑化し、ガス圧、ガス流量等の安定化も困
難となる。
この発明の目的は、装置制御をさほど複雑化すること
なく、パターニング精度を向上させることにある。
[課題を解決するための手段] この発明は、下地体上の被エッチ材層を選択的に覆う
ようにレジスト層を形成して成る被処理品をドライエッ
チャの処理室に収容して前記レジスト層をマスクとして
ドライエッチング処理を行なうドライエッチング方法に
おいて、前記処理室における処理を第1乃至第3のステ
ップに分け、第1のステップでは、前記レジスト層の下
のアンダーカットを防止しうる程度に薄い側壁保護膜が
前記レジスト層に覆われた被エッチ材層部分の側部に形
成されるような処理条件にて前記レジスト層に覆われな
い被エッチ材層部分を前記下地体に達するまで異方的に
エッチ除去し、第2のステップでは、前記側壁保護膜に
対して他の側壁保護膜が被着されるような処理条件にて
これらの側壁保護膜の積層からなる厚い側壁保護膜を形
成し、第3のステップでは、前記レジスト層に覆われた
被エッチ材層部分を前記厚い側壁保護膜で保護しながら
前記下地体の上面の一部に残った被エッチ材をエッチ除
去することを特徴とするものである。
この発明では、ドライエッチャとして、RIE装置又は
マイクロ波プラズマエッチング装置を用いる。RIE装置
を用いる場合には、第2のステップでは、処理室にて高
周波電力を低下させ且つ反応ガスを上昇させることによ
り又は処理室に供給される反応ガスに被膜形成性のガス
を添加することにより第1のステップの側壁保護膜に他
の側壁保護膜を被着させることができる。また、マイク
ロ波プラズマエッチング装置を用いる場合には、処理室
にて高周波バイアス電圧をオフすることにより又は処理
室に供給される反応ガスに被膜形成性のガスを添加する
ことにより第1のステップの側壁保護膜に他の側壁保護
膜を被着させることができる。
[作用] この発明の方法によると、第1のステップでは、側壁
保護材を必要最小限の量しか付着させないので、残存す
べき被エッチ材層部分の側部に第8図に示したようなテ
ーパー状部分が殆ど生じず、レジストパターンに忠実な
エッチング形状を得ることができる。また、第2のステ
ップで厚い側壁保護膜を形成するので、第3のステップ
では、残存すべき被エッチ材層部分を害することなく十
分にオーバーエッチングを行なえる。従って、下地体上
面のみならず処理室内壁等からも不要な反応生成物をエ
ッチ除去することができ、クリーニング効果が向上す
る。
[実施例] 第1図乃至第3図は、この発明の一実施例によるドラ
イエッチング方法を示すもので、各々の図において第4
図及び第5図と同様の部分には同様の符号を付してあ
る。
まず、第4図について前述したと同様にして半導体基
板10上に下地膜12を介してAl、ポリSi等の被エッチ材層
14を形成すると共にこの被エッチ材層14を選択的に覆う
ようにレジスト層18を形成する。そして、このように形
成された被処理品をドライエッチャの処理室に収容し、
レジスト層18をマスクとするドライエッチング処理を第
1〜第3のステップに分けて行なう。
第1のステップでは、第1図に示すように、レジスト
層18に覆われた被エッチ材層部分14Aの側部に側壁保護
膜16,16′が形成されるような条件にてレジスト層18に
覆われない被エッチ材層部分(破線相当部分)を下地膜
12に達するまで異方的にエッチ除去する。この場合、側
壁保護膜16,16′は、第1ステップにてレジスト層下に
生じうるアンダーカットを防止しうる程度に薄く形成す
る。このためには、ドライエッチャとしてRIE装置又は
マイクロ波プラズマエッチング装置のいずれを用いる場
合にもエッチング中にレジスト層18から解離したポリマ
ーがアンダーカット防止に必要な量だけ被エッチ材層部
分14Aの側壁に付着するような条件を選べばよい。別の
方法としては、エッチングガスに対して皮膜形成性のガ
スを少量添加してもよい。
第2のステップでは、第2図に示すように、側壁保護
膜16,16′に対して側壁保護膜20が被着されるような条
件にてこれらの側壁保護膜の積層からなる厚い側壁保護
膜を形成する。このためには、RIE装置を用いる場合に
は、(イ)高周波電力を低下させ且つ反応ガス圧を高く
する方法、又は(ロ)被膜形成性のガスを添加する方法
を採用することができ、マイクロ波プラズマエッチング
装置をもちいる場合には、(ハ)高周波バシアス電圧を
オフとする方法、又は(ニ)被膜形成性のガスを添加す
る(あるいは既に添加中のときはその流量を増加させ
る)方法を採用することができる。
第3のステップでは、第3図に示すように、被エッチ
材層部分14Aを厚い側壁保護膜(16,16′と膜20との積
層)で保護しながらオーバーエッチングを行ない、下地
膜12の上面の不要な反応生成物をエッチ除去すると共に
下地膜12の上面の一部(段差部分など)に残った被エッ
チ材をエッチ除去する。この場合、薄い側壁保護膜16,1
6′は残存させてもよい。
第3のステップにおけるオーバーエッチングは、第2
のステップで厚い側壁保護膜を形成したため、異方性の
低い(すなわち被膜形成性に乏しく等方性に近い)条件
で行なうことができる。異方性を低くするためには、RI
E装置又はマイクロ波プラズマエッチング装置のいずれ
を用いる場合にも、高周波電力を低く設定すると共にエ
ッチャントとなる中性ラジカルを多くする条件を選べば
よい。
異方性の低い条件でオーバーエッチングを行なうと、
下地膜12の上面の反応生成物のみならず処理室壁等に付
着した反応生成物も効率的にエッチ除去される。このた
め、処理室内がクリーンになり、エッチング特性の再現
性が向上すると共に処理室内壁からの付着物のはがれに
基づく不良発生を回避することができる。
[発明の効果] 以上のように、この発明によれば、異方性エッチング
の際に側壁保護膜を薄く形成するのでレジストパターン
に忠実な微細パターニングが可能となると共に、厚い側
壁保護膜を形成してからオーバーエッチングを行なうの
でクリーニング効果が向上する。従って、歩留り並びに
再現性の良好なドライエッチングプロセスを実現するこ
とができる。
【図面の簡単な説明】
第1図乃至第3図は、この発明の一実施例によるドライ
エッチング方法を示す基板断面図、 第4図及び第5図は、従来のドライエッチング方法を示
す基板断面図、 第6図及び第7図は、下地段差部における被エッチ材の
被着及びエッチ状況を示す断面図、 第8図は、従来法によるパターン太りを示す断面図であ
る。 10……半導体基板、12……下地膜、14……被エッチ材
層、16,16′,20……側壁保護膜、18……レジスト層。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】下地体上の被エッチ材層を選択的に覆うよ
    うにレジスト層を形成して成る被処理品を反応性イオン
    エッチング装置の処理室に収容して前記レジスト層をマ
    スクとしてドライエッチング処理を行なうドライエッチ
    ング方法において、 前記処理室における処理を第1乃至第3のステップに分
    け、 第1のステップでは、前記レジスト層の下のアンダーカ
    ットを防止しうる程度に薄い側壁保護膜が前記レジスト
    層に覆われた被エッチ材層部分の側部に形成されるよう
    な処理条件にて前記レジスト層に覆われない被エッチ材
    層部分を前記下地体に達するまで異方的にエッチ除去
    し、 第2のステップでは、前記処理室にて高周波電力を低下
    させ且つ反応ガス圧を上昇させることにより前記側壁保
    護膜に他の側壁保護膜を被着させてこれらの側壁保護膜
    の積層からなる厚い側壁保護膜を形成し、 第3のステップでは、前記レジスト層に覆われた被エッ
    チ材層部分を前記厚い側壁保護膜で保護しながら前記下
    地体の上面の一部に残った被エッチ材をエッチ除去する ことを特徴とするドライエッチング方法。
  2. 【請求項2】下地体上の被エッチ材層を選択的に覆うよ
    うにレジスト層を形成して成る被処理品を反応性イオン
    エッチング装置の処理室に収容して前記レジスト層をマ
    スクとしてドライエッチング処理を行なうドライエッチ
    ング方法において、 前記処理室における処理を第1乃至第3のステップに分
    け、 第1のステップでは、前記レジスト層の下のアンダーカ
    ットを防止しうる程度に薄い側壁保護膜が前記レジスト
    層に覆われた被エッチ材層部分の側部に形成されるよう
    な処理条件にて前記レジスト層に覆われない被エッチ材
    層部分を前記下地体に達するまで異方的にエッチ除去
    し、 第2のステップでは、前記処理室に供給される反応ガス
    に被膜形成性のガスを添加することにより前記側壁保護
    膜に他の側壁保護膜を被着させてこれらの側壁保護膜の
    積層からなる厚い側壁保護膜を形成し、 第3のステップでは、前記レジスト層に覆われた被エッ
    チ材層部分を前記厚い側壁保護膜で保護しながら前記下
    地体の上面の一部に残った被エッチ材をエッチ除去する ことを特徴とするドライエッチング方法。
  3. 【請求項3】下地体上の被エッチ材層を選択的に覆うよ
    うにレジスト層を形成して成る被処理品をマイクロ波プ
    ラズマエッチング装置の処理室に収容して前記レジスト
    層をマスクとしてドライエッチング処理を行なうドライ
    エッチング方法において、 前記処理室における処理を第1乃至第3のステップに分
    け、 第1のステップでは、前記レジスト層の下のアンダーカ
    ットを防止しうる程度に薄い側壁保護膜が前記レジスト
    層に覆われた被エッチ材層部分の側部に形成されるよう
    な処理条件にて前記レジスト層に覆われない被エッチ材
    層部分を前記下地体に達するまで異方的にエッチ除去
    し、 第2のステップでは、前記処理室にて高周波バイアス電
    圧をオフすることにより前記側壁保護膜に他の側壁保護
    膜を被着させてこれらの側壁保護膜の積層からなる厚い
    側壁保護膜を形成し、 第3のステップでは、前記レジスト層に覆われた被エッ
    チ材層部分を前記厚い側壁保護膜で保護しながら前記下
    地体の上面の一部に残った被エッチ材をエッチ除去する ことを特徴とするドライエッチング方法。
  4. 【請求項4】下地体上の被エッチ材層を選択的に覆うよ
    うにレジスト層を形成して成る被処理品をマイクロ波プ
    ラズマエッチング装置の処理室に収容して前記レジスト
    層をマスクとしてドライエッチング処理を行なうドライ
    エッチング方法において、 前記処理室における処理を第1乃至第3のステップに分
    け、 第1のステップでは、前記レジスト層の下のアンダーカ
    ットを防止しうる程度に薄い側壁保護膜が前記レジスト
    層に覆われた被エッチ材層部分の側部に形成されるよう
    な処理条件にて前記レジスト層に覆われない被エッチ材
    層部分を前記下地体に達するまで異方的にエッチ除去
    し、 第2のステップでは、前記処理室に供給される反応ガス
    に被膜形成性のガスを添加することにより前記側壁保護
    膜に他の側壁保護膜を被着させてこれらの側壁保護膜の
    積層からなる厚い側壁保護膜を形成し、 第3のステップでは、前記レジスト層に覆われた被エッ
    チ材層部分を前記厚い側壁保護膜で保護しながら前記下
    地体の上面の一部に残った被エッチ材をエッチ除去する ことを特徴とするドライエッチング方法。
JP1233096A 1989-09-09 1989-09-09 ドライエッチング方法 Expired - Fee Related JPH088241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1233096A JPH088241B2 (ja) 1989-09-09 1989-09-09 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233096A JPH088241B2 (ja) 1989-09-09 1989-09-09 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0396231A JPH0396231A (ja) 1991-04-22
JPH088241B2 true JPH088241B2 (ja) 1996-01-29

Family

ID=16949718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233096A Expired - Fee Related JPH088241B2 (ja) 1989-09-09 1989-09-09 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH088241B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428235B (zh) * 2009-04-03 2013-10-23 株式会社酉岛制作所 真空阀的控制装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251141A (ja) * 1989-03-24 1990-10-08 Sony Corp 異方性エッチング方法

Also Published As

Publication number Publication date
JPH0396231A (ja) 1991-04-22

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
KR950021175A (ko) 드라이에칭 방법
US20040038541A1 (en) Method for etching a hard mask layer and a metal layer
US4407850A (en) Profile control photoresist
JP2650178B2 (ja) ドライエッチング方法及び装置
JPH088241B2 (ja) ドライエッチング方法
JP2650313B2 (ja) ドライエッチング方法
JPH1041389A (ja) 半導体装置の製造方法
JPH05144779A (ja) シリコン酸化膜のドライエツチング方法
US7205243B2 (en) Process for producing a mask on a substrate
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
JP2003534659A (ja) 半導体装置の反射防止膜をドライエッチングにより除去する方法
JPH06283460A (ja) 半導体装置のドライエッチング方法
JPH07297281A (ja) 接続孔の製造方法
JPS59167021A (ja) 半導体装置の製造方法
JPH05109673A (ja) 半導体装置の製造方法
JPH06318573A (ja) 高融点金属のエッチング方法
JPH05326515A (ja) 半導体装置の製造方法
US20020102500A1 (en) Method for raising etching selectivity of oxide to photoresist
JP3260397B2 (ja) 凹凸形状を有する多結晶Siのエッチバック方法
JP2924477B2 (ja) 有機膜のエッチング方法
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP2979563B2 (ja) 半導体装置の製造方法
JP2556373B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees