JPH0878768A

JPH0878768A - 半導体レーザ装置およびその製造方法

Info

Publication number: JPH0878768A
Application number: JP20717794A
Authority: JP
Inventors: Shozo Yuge; 省三弓削; Minoru Watanabe; 実渡邊
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-08-31
Filing date: 1994-08-31
Publication date: 1996-03-22

Abstract

(57)【要約】【目的】本発明は、レーザ共振器の端面に反射膜を有し
てなる半導体レーザ素子およびその製造方法において、
特性が安定で、信頼性が高く、しかも簡易な製造プロセ
スにより得ることができるようにすることを最も主要な
特徴とする。【構成】たとえば、特定の面方位をもつｐ型ＧａＡｓ基
板１１上に、矩形状の開口部１３を設けてＳｉＯ₂ 膜１
２を形成する。そして、その開口部１３内に露出する上
記ｐ型ＧａＡｓ基板１１の表面に、ＭＯＣＶＤ法による
プレーナ方向への選択成長によりダブルヘテロ接合構造
部１４を形成する。また、このダブルヘテロ接合構造部
１４の形成に連続して、その周面に、ＭＯＣＶＤ法によ
るラテラル方向への選択成長により多層反射膜１５を形
成する。このように、一回のＭＯＣＶＤ法により連続し
て形成されるダブルヘテロ接合構造部１４および多層反
射膜１５を有した構成となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば光ディスク
やレーザビームプリンタの光源として用いられる半導体
レーザ装置およびその製造方法に関するもので、特にレ
ーザ共振器の端面に反射膜を有してなる半導体レーザ素
子に適用されるものである。

【０００２】

【従来の技術】従来、半導体レーザ素子は、高密度光デ
ィスクやレーザビームプリンタ用の光源として用いられ
ている。このような用途には、安定した光出力で基本横
モード発振すること、および素子としての信頼性が高い
ことなどが要求される。

【０００３】そのためには、レーザ共振器の端面に形成
する反射膜の反射率の精密な制御、および反射膜形成時
の共振器端面へのダメージの低減が重要となっている。
さて、従来の半導体レーザ素子にあっては、たとえば図
１４に示すようにして製作されている。

【０００４】まず、面方位が（１００）のｎ型ＧａＡｓ
基板１００上に、１．０μｍ厚のｎ型Ｉｎ_0.5 （Ｇａ
_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド層１０１、０．０６μｍ
厚のＩｎ_0.5 Ｇａ_0.5 Ｐ活性層１０２、０．２μｍ厚の
ｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド層１
０３、０．０１μｍ厚のｐ型Ｉｎ_0.5 Ｇａ_0.5 Ｐエッチ
ングストップ層１０４、０．８μｍ厚のｐ型Ｉｎ_0.5
（Ｇａ_0.3 Ａｌ_0.7 ）_0.5Ｐクラッド層１０５、および
０．０６μｍ厚のｐ型Ｉｎ_0.5 Ｇａ_0.5 Ｐ通電容易層１
０６を、順次、有機金属気相成長（ＭＯＣＶＤ）法によ
り積層する（同図（ａ））。

【０００５】そして、上記ｐ型−通電容易層１０６上
に、ＳｉＯ₂ 膜１０７を約２００ｎｍの厚さで形成する
（同図（ｂ））。この後、フォトリソグラフィー法によ
り、上記ＳｉＯ₂ 膜１０７の一部を除去してストライプ
パターンを形成するとともに、そのＳｉＯ₂ 膜１０７を
マスクとしてストライプ以外の上記ｐ型−クラッド層１
０５およびｐ型−通電容易層１０６をエッチングにより
除去することで、上記ｐ型−エッチングストップ層１０
４上に約５μｍ幅のリッジを形成する（同図（ｃ））。

【０００６】また、上記ストライプ以外の上記ｐ型−エ
ッチングストップ層１０４上に、たとえばＭＯＣＶＤ法
により、１．０μｍの厚さでｎ型ＧａＡｓ電流ブロック
層１０８を形成する（同図（ｄ））。

【０００７】そして、上記ＳｉＯ₂ 膜１０７を除去した
後、さらに、たとえばＭＯＣＶＤ法により、ｐ型ＧａＡ
ｓオーミックコンタクト層１０９を５μｍの厚さで形成
する（同図（ｅ））。

【０００８】しかる後、上記ｎ型−基板１００側にｎ型
ＡｕＧｅ／Ａｕ電極１１０を、また上記ｐ型−オーミッ
クコンタクト層１０９側にｐ型ＡｕＺｎ／Ａｕ電極１１
１を、それぞれ蒸着により形成する（同図（ｆ））。

【０００９】そして、最後に、上記ストライプと直交す
るレーザ共振器の端面に、たとえば端面での反射率が５
０％となるように、Ａｌ₂ Ｏ₃ からなる誘電体膜１１２
とアモルファス−Ｓｉからなる誘電体膜１１３とを交互
に重ねた多層反射膜１１４をスパッタ法により形成する
ことで、上記した横モード制御の半導体レーザ素子が得
られる（同図（ｇ））。

【００１０】上記共振器端面での反射率は、上記多層反
射膜１１４を形成する誘電体膜１１２，１１３の膜数と
それらの膜厚とにより決まるが、この場合、反射率が５
０％となるように、誘電体膜１１２を２層、誘電体膜１
１３を１層とし、それぞれを１０４．７ｎｍ，４９．３
ｎｍの膜厚により形成している。

【００１１】ここで、上記した多層反射膜１１４の形成
について、図１５を参照して説明する。通常、上記した
ような半導体レーザ素子は量産できる、つまり１度の製
作によって、ウェーハ上に複数のレーザ構造体（図１４
（ｆ）に示した多層反射膜１１４が形成される前の構
造）を作り込むことが可能である。

【００１２】そこで、同図（ａ）に示すように、複数の
レーザ構造体が作り込まれたウェーハをへき開線ａに沿
ってそれぞれへき開することにより、たとえば前記スト
ライプの方向に４００μｍの共振器長を持つバー（レー
ザ構造体列）ｂを形成する。

【００１３】その後、同図（ｂ）に示すように、上記ｎ
型−電極１１０および上記ｐ型−電極１１１上に金属マ
スク１２０，１２０をそれぞれ形成し、両電極１１０，
１１１面に上記多層反射膜１１４が形成されないように
する。

【００１４】そして、同図（ｃ）に示すように、この状
態で、上記レーザ構造体列ｂにおける各レーザ共振器の
端面（レーザ構造体列ｂの端面を含む周面）に、上記誘
電体膜１１２を１０４．７ｎｍの膜厚で、また上記誘電
体膜１１３を４９．３ｎｍの膜厚で、さらに誘電体膜１
１２を１０４．７ｎｍの膜厚で順にスパッタ法により成
膜することで、反射率が５０％の多層反射膜１１４を形
成する。

【００１５】しかる後、上記金属マスク１２０，１２０
を除去するとともに、各素子ごとに切り出すことで、前
述の図１４（ｇ）に示した横モード制御の半導体レーザ
素子が得られる。

【００１６】しかしながら、共振器端面にスパッタ法に
より誘電体膜１１２，１１３からなる多層反射膜１１４
を形成するようにしてなる半導体レーザ素子の場合、以
下のような問題があった。

【００１７】すなわち、スパッタ法による誘電体膜１１
２，１１３の成膜は膜厚の制御が難しいため、所望の反
射率が得にくく、素子の特性が安定しない。また、スパ
ッタ法は、一般的に共振器端面に与えるダメージが大き
く、信頼性の高い素子を安定に得ることが困難であっ
た。

【００１８】さらに、ＧａＡｓ基板上にダブルヘテロ接
合構造を成長させた後、へき開により共振器端面を形成
し、その共振器端面に誘電体膜を成膜しなければなら
ず、多くの工程を必要とする複雑なプロセスとなってい
た。

【００１９】

【発明が解決しようとする課題】上記したように、従来
においては、へき開によって形成した共振器端面にスパ
ッタ法により誘電体膜からなる多層反射膜を形成するよ
うにしているため、共振器端面での反射率を精密に制御
することが難しく、素子の特性が安定しない、共振器端
面に与えるダメージが大きく、信頼性の高い素子を安定
に得ることができない、製造のプロセスが複雑であるな
どの問題があった。

【００２０】そこで、この発明は、素子にダメージを与
えることなく、精密な膜厚制御により所望の反射率を有
する反射膜を容易に形成でき、特性が安定で、信頼性が
高く、しかも簡易な製造プロセスにより得ることが可能
な半導体レーザ装置およびその製造方法を提供すること
を目的としている。

【００２１】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体レーザ装置にあっては、特定の
面方位をもつ半導体基板と、この半導体基板上に設けら
れた矩形状開口部を有する誘電体膜と、この誘電体膜の
前記開口部より露出する前記半導体基板の表面に形成さ
れてなるダブルヘテロ接合構造部と、このダブルヘテロ
接合構造部の側面に形成された少なくとも一つ以上の高
抵抗層からなる反射膜とから構成されている。

【００２２】また、この発明の半導体レーザ装置の製造
方法にあっては、特定の面方位をもつ半導体基板上に矩
形状開口部を有する誘電体膜を形成する工程と、この誘
電体膜の前記開口部より露出する前記半導体基板の表面
に、その垂直方向に第１のクラッド層、活性層、第２の
クラッド層、およびオーミックコンタクト層からなるリ
ッジ状のダブルヘテロ接合構造部を形成する工程と、こ
のダブルヘテロ接合構造部の側面に、その水平方向に少
なくとも一つ以上の高抵抗層からなる反射膜を形成する
工程とからなっている。

【００２３】

【作用】この発明は、上記した手段により、ダブルヘテ
ロ接合構造部と反射膜とを連続して形成できるようにな
るため、反射膜の反射率を精密に制御することおよび反
射膜形成時の端面へのダメージを低減することが可能と
なるものである。

【００２４】

【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、本発明の第１の実施例にかかる
半導体レーザ素子の概略を示すものである。なお、同図
（ａ）には素子の外観を、また同図（ｂ）にはＡ−Ａ´
線に沿う断面構造を、同じく同図（ｃ）にはＢ−Ｂ´線
に沿う断面構造をそれぞれ示している。

【００２５】この半導体レーザ素子は、たとえばｐ型
（ｐ導電型）のＧａＡｓ基板１１、このｐ型−基板１１
上に形成されたＳｉＯ₂ 膜１２、このＳｉＯ₂ 膜１２の
開口部１３に露出する上記ｐ型−基板１１の表面に形成
されたリッジ状ダブルヘテロ接合構造部１４、このダブ
ルヘテロ接合構造部１４の周面に形成された多層反射膜
１５、および上記ｐ型−基板１１の下面に形成されたｐ
型のＡｕＺｎ／Ａｕ電極１６と上記ダブルヘテロ接合構
造部１４の上面に形成されたｎ型（ｎ導電型）のＡｕＧ
ｅ／Ａｕ電極１７からなっている。

【００２６】上記ｐ型−基板１１は、たとえば（１１
１）面から［−１，−１，１］方向に４５°傾いた基板
が用いられている。上記ＳｉＯ₂ 膜１２は、たとえば２
００ｎｍの厚さを有して形成されるようになっている。

【００２７】このＳｉＯ₂ 膜１２に形成された上記開口
部１３は矩形状とされ、その開口部１３の一辺が［１，
１，０］方向に平行とされている。この開口部１３の大
きさは、たとえば上記［１，１，０］方向に平行な一辺
が４００μｍであり、上記［１，１，０］方向と直交す
る他の一辺が５μｍとなっている。

【００２８】上記ダブルヘテロ接合構造部１４は、たと
えば上記ｐ型−基板１１側より、厚さが０．０５μｍの
ｐ型Ｉｎ_0.5 Ｇａ_0.5 Ｐ通電容易層１４ａ、厚さが１．
０μｍのｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐクラ
ッド層１４ｂ、厚さが０．０５μｍのＩｎ_0.5 Ｇａ_0.5
Ｐ活性層１４ｃ、厚さが１μｍのｎ型Ｉｎ_1-0.5 （Ｇａ
_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド層１４ｄ、および厚さが
３．０μｍのｎ型ＧａＡｓオーミックコンタクト層１４
ｅが、順に積層された構成となっている。

【００２９】このダブルヘテロ接合構造部１４は、後述
する有機金属気相成長（ＭＯＣＶＤ）法により、上記Ｓ
ｉＯ₂ 膜１２の開口部１３に対応する上記ｐ型−基板１
１の表面に、上記各層が選択的にプレーナ成長されるこ
とにより形成されるようになっている。

【００３０】上記多層反射膜１５は、たとえば５０ｎｍ
厚のＩｎ_0.5 Ａｌ_0.5 Ｐ層１５ａと４８．４ｎｍ厚のＩ
ｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ層１５ｂとを、それ
ぞれ交互に６０層ずつ成膜してなり、その反射率が８０
％となるように設定されている。

【００３１】この多層反射膜１５は、後述するＭＯＣＶ
Ｄ法により、上記ダブルヘテロ接合構造部１４の周面
に、上記各層が選択的にラテラル成長されることにより
形成されるようになっている。

【００３２】ここで、ＧａＡｓ基板の特定の結晶面上に
ＭＯＣＶＤ法によりIII −Ｖ族化合物半導体結晶を選択
成長させる場合、成長温度、反応炉内の圧力、Ｖ族／II
I 族モル比（供給するＶ族元素の総モル数と供給するII
I 族元素の総モル数の比）などの成長条件を選ぶことに
より、垂直方向へのプレーナ成長と水平方向へのラテラ
ル成長とが可能なことが知られている。

【００３３】たとえば、ストライプ状のＳｉＯ₂ 膜で覆
ったＧａＡｓの（１１１）面上に、ＡｌＧａＡｓのプレ
ーナ成長およびＧａＡｓ／ＡｌＧａＡｓのラテラル成長
を行う場合、プレーナ成長は高温（８００℃）で、かつ
低Ａｓ圧（６Ｐａ）により、またラテラル成長は低温
（６００℃）で、かつ高Ａｓ圧（２０Ｐａ）により、そ
れぞれ良好に行われる。

【００３４】同様に、ＧａＡｓ基板上にＭＯＣＶＤ法に
よりＩｎＧａＡｌＰ系結晶を成長させる場合にも、成長
条件を選択することにより、プレーナ成長とラテラル成
長とを選択的に行わしめることができる。

【００３５】たとえば、矩形状の開口部を有するＳｉＯ
₂ 薄膜で覆われたＧａＡｓの（１１１）面上において、
成長条件を、成長温度が８４０℃、Ｖ族／III 族モル比
が５０、反応炉内圧力が１４２０Ｐａとして成長させる
ことにより、上記ＳｉＯ₂ 薄膜の開口部にのみ、その垂
直方向にＩｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ系結晶が
リッジ状にプレーナ成長する。

【００３６】また、このプレーナ成長に連続して、上記
の成長条件を、成長温度が７００℃、Ｖ族／III 族モル
比が６００、反応炉内圧力が１４２０Ｐａとして成長さ
せると、リッジ状に成長した上記Ｉｎ_0.5 （Ｇａ_0.3 Ａ
ｌ_0.7 ）_0.5 Ｐ系結晶の側面にのみ、その水平方向にＩ
ｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ系結晶がラテラル成
長する。

【００３７】このように、成長温度やＶ族／III 族モル
比などの成長条件を制御することにより、特定の面方位
をもつ基板に対して、その垂直方向または水平方向への
結晶の成長を選択できるものである。

【００３８】このことを利用して、上記ダブルヘテロ接
合構造部１４および上記多層反射膜１５を形成してな
る、本実施例の半導体レーザ素子の製造方法について、
以下に説明する。

【００３９】図２ないし図４は、作成工程の概略を示す
ものである。まず、図２に示すように、たとえば（１１
１）面から［−１，−１，１］方向に４５°傾いたｐ型
−基板１１上に、矩形状の開口部１３を有する、厚さ２
００ｎｍ程度のＳｉＯ₂ 膜１２を形成する。

【００４０】このＳｉＯ₂ 膜１２は絶縁膜であるため、
電流の流れを狭窄する電流狭窄層としての効果もある。
続いて、図３に示すように、上記ＳｉＯ₂ 膜１２の開口
部１３に露出する、上記ｐ型−基板１１の表面に対する
結晶成長（上記ダブルヘテロ接合構造部１４の形成）
が、ＭＯＣＶＤ法を用いて行われる。

【００４１】この場合、Ｖ族元素およびIII 族元素を結
晶材料とし、Ｖ族元素としてはＰＨ₃ ，ＡｓＨ₃ など
が、III 族元素としてはＴＭＧ（Ｔｒｉｍｅｔｈｙｌ−
Ｇａｌｌｉｕｍ），ＴＭＡ（Ｔｒｉｍｅｔｈｙｌ−Ａｌ
ｌｕｍｉｎｕｍ），ＴＭＩ（Ｔｒｉｍｅｔｈｙｌ−Ｉｎ
ｄｉｕｍ）などが、ドーパントとしてはＤＭＺ（Ｄｉｍ
ｅｔｈｙｌ−Ｚｉｎｃ）やＳｉＨ₄ などが用いられる。

【００４２】すなわち、成長条件としての、成長温度を
８４０℃、反応炉内圧力を１４２０Ｐａとするととも
に、Ｖ族／III 族モル比が５０となるようなガス比で有
機金属およびＶ族元素を含む水素化合物を供給すること
により、上記ｐ型−通電容易層１４ａ、上記ｐ型−クラ
ッド層１４ｂ、上記活性層１４ｃ、上記ｎ型−クラッド
層１４ｄ、および上記ｎ型−オーミックコンタクト層１
４ｅを、上記ＳｉＯ₂ 膜１２の開口部１３に露出する、
上記ｐ型−基板１１の表面に選択的にプレーナ成長させ
て上記ダブルヘテロ接合構造部１４を形成する。

【００４３】このとき、上記ｐ型−通電容易層１４ａ
は、濃度が１×１０¹⁸ｃｍ^-3となるようにＺｎをドープ
することにより、約０．０５μｍの厚さで形成される。
上記ｐ型−クラッド層１４ｂは、濃度が３〜５×１０¹⁷
ｃｍ^-3となるようにＺｎをドープすることにより、約
１．０μｍの厚さで形成される。

【００４４】上記活性層１４ｃは、何もドープせずに
（アンドープ）、約０．０５μｍの厚さで形成される。
上記ｎ型−クラッド層１４ｄは、濃度が３〜５×１０¹⁷
ｃｍ^-3となるようにＺｎをドープすることにより、約１
μｍの厚さで形成される。

【００４５】上記ｎ型−オーミックコンタクト層１４ｅ
は、濃度が２×１０¹⁸ｃｍ^-3となるようにＳｉをドープ
することにより、約３．０μｍの厚さで形成される。こ
うして、ダブルヘテロ接合構造部１４が形成されると、
これに連続して、たとえば図４に示すように、上記ダブ
ルヘテロ接合構造部１４の周面に対する結晶成長（上記
多層反射膜１５の形成）が、ＭＯＣＶＤ法により行われ
る。

【００４６】すなわち、成長条件を、成長温度が７００
℃、反応炉内圧力が１４２０Ｐａ、Ｖ族／III 族モル比
が６００となるように変更し、III 族元素を含む有機金
属およびＶ族元素を含む水素化合物を供給することによ
り、酸素をドープしてなる高抵抗な上記Ｉｎ_0.5 Ａｌ
_0.5 Ｐ層１５ａおよび上記Ｉｎ_0.5 （Ｇａ_0.3 Ａ
ｌ_0.7）_0.5 Ｐ層１５ｂをそれぞれ交互に６０層ずつラ
テラル成長させ、上記ダブルヘテロ接合構造部１４の周
面に、その反射率が８０％とされた上記多層反射膜１５
を形成する。

【００４７】このとき、上記Ｉｎ_0.5 Ａｌ_0.5 Ｐ層１５
ａは、たとえば５０ｎｍの厚さで形成される。上記Ｉｎ
_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ層１５ｂは、たとえば
４８．４ｎｍの厚さで形成される。

【００４８】なお、上記Ｉｎ_0.5 Ａｌ_0.5 Ｐ層１５ａお
よびＩｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ層１５ｂは、
互いに屈折率が異なるとともに、いずれも上記活性層１
４ｃよりも屈折率が小さい。

【００４９】このため、上記ダブルヘテロ接合構造部１
４の周面に形成された上記多層反射膜１５のうち、一方
の側面、つまり上記ダブルヘテロ接合構造部１４の長手
方向の端面に形成された上記多層反射膜１５は、上記活
性層１４ｃとの間で生じる屈折率の差により、横方向に
対する光の閉じ込め層としての役割を果たす。

【００５０】また、上記ダブルヘテロ接合構造部１４の
周面に形成された上記多層反射膜１５のうち、他方の側
面、つまり上記ダブルヘテロ接合構造部１４の短手方向
で、レーザ共振器の端面に形成された上記多層反射膜１
５は、端面での反射率が制御された光学的半導体反射膜
としての役割を果たすことになる。

【００５１】この後、上記多層反射膜１５をレジストマ
スク（図示していない）によって覆い、上記ｐ型−基板
１１の下面にｐ型−電極１６を蒸着により形成するとと
もに、上記ダブルヘテロ接合構造部１４の、上記ｎ型−
オーミックコンタクト層１４ｅの上にｎ型−電極１７を
蒸着により形成する。

【００５２】そして、上記多層反射膜１５上に設けられ
たレジストマスクを除去した後、各素子ごとに切り出す
ことにより、図１に示した反射率制御の屈折率ガイド型
に分類される横モード制御の半導体レーザ素子が得られ
る。

【００５３】このような構造の本実施例素子によれば、
成長条件に応じて、プレーナ成長またはラテラル成長の
選択成長が可能なＭＯＣＶＤにより、精密な膜厚制御が
可能で、共振器端面に与えるダメージを軽減しつつ、多
層反射膜１５を容易に形成できるようになるため、特性
が安定で、寿命が長くて端面破壊レベル（ＣＯＤ）の改
善された、信頼性の高い素子を安定して得ることが可能
となる。

【００５４】しかも、ダブルヘテロ接合構造部１４の形
成から多層反射膜１５の形成までを一回のＭＯＣＶＤで
形成できるようになるため、これらを連続して形成する
ことが可能となり、大幅な工程の簡素化により、歩留ま
りやスループットの向上が図れ、量産性に富んだものと
することができる。

【００５５】なお、上記した第１の実施例においては、
電流狭窄をＳｉＯ₂ 膜１２により行わせるようにした
が、たとえば半導体層により電流狭窄層を作り込むこと
も可能である。

【００５６】この電流狭窄層を有してなる半導体レーザ
素子の例を第２の実施例として、図５ないし図９を参照
して説明する。図５は、本発明の第２の実施例にかかる
半導体レーザ素子の概略を示すものである。なお、同図
（ａ）には素子の外観を、また同図（ｂ）にはＡ−Ａ´
線に沿う断面構造を、同じく同図（ｃ）にはＢ−Ｂ´線
に沿う断面構造をそれぞれ示している。

【００５７】すなわち、この半導体レーザ素子は、第１
の実施例に示した半導体レーザ素子の、ｐ導電型のＧａ
Ａｓ基板１１と矩形状の開口部１３を有するＳｉＯ₂ 膜
１２との間に、たとえばｎ導電型のＧａＡｓからなる電
流狭窄層２１を設けた構成とされている。

【００５８】この場合、上記ｎ型−電流狭窄層２１は、
たとえば図６に示すように、（１１１）面から［−１，
−１，１］方向に４５°傾いた上記ｐ型−基板１１上
に、フォトリソグラフィー法によって［１，１，０］方
向に設けられた複数のストライプのうち、約５μｍの開
口幅を有する１対のストライプにより形成されるように
なっている。

【００５９】また、このｎ型−電流狭窄層２１上には、
たとえば図７に示すように、［１，１，０］方向に平行
な一辺が４００μｍで、上記［１，１，０］方向と直交
する他の一辺が３００μｍとされている上記開口部１３
を有するＳｉＯ₂ 膜１２が、２００ｎｍの厚さで形成さ
れている。

【００６０】そして、たとえば図８に示すように、この
ＳｉＯ₂ 膜１２の開口部１３内の、上記ｐ型−基板１１
の表面にリッジ状ダブルヘテロ接合構造部１４が、また
図９に示すように、このダブルヘテロ接合構造部１４の
周面に多層反射膜１５が、第１の実施例と同様に、ＭＯ
ＣＶＤ法によりそれぞれ形成される。

【００６１】さらに、上記した第１の実施例と同様に、
上記ｐ型−基板１１の下面のｐ型−電極１６、および上
記ダブルヘテロ接合構造部１４の上面のｎ型−電極１７
がそれぞれ蒸着により形成された後、各素子ごとに切り
出されることで、図５に示した、電流狭窄層２１を有し
てなる半導体レーザ素子が得られる。

【００６２】この第２の実施例素子の場合、ｎ型−基板
１１上に形成されたダブルヘテロ接合構造部１４が、共
振器方向の側面は４００μｍと長く、共振器と直交する
側面は３００μｍと比較的長いため、マウント時にある
程度の強度を確保できる。

【００６３】しかし、第１の実施例素子においては、ｎ
型−基板１１上に形成されたダブルヘテロ接合構造部１
４が、共振器方向の側面は４００μｍと長いが、共振器
端面と直交する側面は５μｍと極めて短いため、強度的
に非常に弱い構造となっている。

【００６４】このマウント時の強度を改良すべく、ダブ
ルヘテロ接合構造部１４の両側に支持層を設けてなる半
導体レーザ素子の例を第３の実施例として、図１０ない
し図１３を参照して説明する。

【００６５】図１０は、本発明の第３の実施例にかかる
半導体レーザ素子の概略を示すものである。なお、同図
（ａ）には素子の外観を、また同図（ｂ）にはＡ−Ａ´
線に沿う断面構造を、同じく同図（ｃ）にはＢ−Ｂ´線
に沿う断面構造をそれぞれ示している。

【００６６】すなわち、この半導体レーザ素子は、たと
えば第１の実施例に示した半導体レーザ素子の、ダブル
ヘテロ接合構造部１４の両側に、上記ダブルヘテロ接合
構造部１４と同じ構造の支持層３１を設けた構成とされ
ている。

【００６７】この場合、たとえば図１１に示すように、
（１１１）面から［−１，−１，１］方向に４５°傾い
た上記ｐ型−基板１１上に、［１，１，０］方向に平行
な一辺が４００μｍで、上記［１，１，０］方向と直交
する他の一辺が５μｍとされている上記開口部１３と、
この開口部１３の両側に１０μｍずつ隔てて設けられた
幅２００μｍのストライプ状の開口部３２とを有するＳ
ｉＯ₂ 膜１２が、２００ｎｍの厚さで形成されている。

【００６８】そして、この形成されたＳｉＯ₂ 膜１２
の、上記矩形状の開口部１３のみをマスク（図示してい
ない）し、上記ストライプ状の開口部３２に対して選択
的にＣｒをイオン注入することにより、そのストライプ
状の開口部３２内に露出する上記ｐ型−基板１１の表面
に高抵抗なＣｒイオン注入領域３３が形成されるように
なっている。

【００６９】また、上記マスクを除去した後、たとえば
図１２に示すように、このＳｉＯ₂膜１２の矩形状の開
口部１３およびストライプ状の開口部３２内の、上記ｐ
型−基板１１の表面にリッジ状ダブルヘテロ接合構造部
１４が、また図１３に示すように、このダブルヘテロ接
合構造部１４の周面に多層反射膜１５が、第１の実施例
と同様に、ＭＯＣＶＤ法によりそれぞれ形成される。

【００７０】さらに、上記した第１の実施例と同様に、
上記ｐ型−基板１１の下面のｐ型−電極１６、および上
記ダブルヘテロ接合構造部１４の上面のｎ型−電極１７
がそれぞれ蒸着により形成された後、各素子ごとに切り
出される。

【００７１】この場合、上記ダブルヘテロ接合構造部１
４のうち、上記ＳｉＯ₂ 膜１２のストライプ状の開口部
３２に形成されたダブルヘテロ接合構造部１４は、その
直下の上記ｐ型−基板１１の表面がＣｒイオン注入領域
３３により高抵抗とされているために電流は流れず、し
たがってレーザ発振も起こらないため、支持層３１とし
てのみ機能する。

【００７２】こうして、マウント面積を稼ぐことで、マ
ウント時の強度を補強することが可能な、支持層３１を
有する半導体レーザ素子が得られる。上記したように、
ダブルヘテロ接合構造部と多層反射膜とを連続して形成
できるようにしている。

【００７３】すなわち、成長条件に応じて、特定の面方
位をもつＧａＡｓ基板の垂直方向および水平方向に対す
る選択成長によってプレーナ成長またはラテラル成長が
可能なＭＯＣＶＤにより、ダブルヘテロ接合構造部の形
成と多層反射膜の形成とを行うようにしている。これに
より、精密な膜厚制御が可能で、共振器端面に与えるダ
メージを軽減しつつ、多層反射膜を容易に形成できるよ
うになるため、多層反射膜の反射率を精密に制御するこ
とおよび反射膜形成時の端面へのダメージを低減するこ
とが可能となる。したがって、特性が安定で、信頼性の
高い素子を安定に得ることができるようになるものであ
る。

【００７４】しかも、ダブルヘテロ接合構造部の形成か
ら反射膜の形成までを一回のＭＯＣＶＤにより連続して
形成できるようになるため、大幅な工程の簡素化によ
り、量産性に富んだものとすることができる。

【００７５】なお、上記実施例においては、多層反射膜
の反射率を８０％とした場合について説明したが、これ
に限らず、たとえば反射膜の反射率の制御は積層した膜
の数などにより調整できるものであり、設計する素子の
目的などに応じて積層する膜の数や結晶材料（屈折率）
を任意に選択することが可能である。

【００７６】また、基板としてＧａＡｓを、結晶成長に
ＩｎＧａＡｌＰ系材料を用いるものに限らず、たとえば
ＩｎＰからなる基板と、ＩｎＧａＡｓ・ＩｎＧａＡｓＰ
からなる結晶成長材料との組み合わせや、ＧａＡｓ基板
とＡｌＧａＡｓ・ＺｎＳｅからなる結晶成長材料との組
み合わせなど、ＭＯＣＶＤ法によりプレーナ方向とラテ
ラル方向への選択成長が可能であれば、上記実施例以外
の組み合わせによっても同様の効果が期待できる。その
他、この発明の要旨を変えない範囲において、種々変形
実施可能なことは勿論である。

【００７７】

【発明の効果】以上、詳述したようにこの発明によれ
ば、素子にダメージを与えることなく、精密な膜厚制御
により所望の反射率を有する反射膜を容易に形成でき、
特性が安定で、信頼性が高く、しかも簡易な製造プロセ
スにより得ることが可能な半導体レーザ装置およびその
製造方法を提供できる。

【図面の簡単な説明】

【図１】この発明の第１の実施例にかかる半導体レーザ
素子の概略を示す構成図。

【図２】同じく、半導体レーザ素子の製造にかかるＳｉ
Ｏ₂ 膜の作成工程を概略的に示す図。

【図３】同じく、半導体レーザ素子の製造にかかるダブ
ルヘテロ接合構造部の作成工程を概略的に示す図。

【図４】同じく、半導体レーザ素子の製造にかかる多層
反射膜の作成工程を概略的に示す図。

【図５】この発明の第２の実施例にかかる半導体レーザ
素子の概略を示す構成図。

【図６】同じく、半導体レーザ素子の製造にかかる電流
狭窄層の作成工程を概略的に示す図。

【図７】同じく、半導体レーザ素子の製造にかかるＳｉ
Ｏ₂ 膜の作成工程を概略的に示す図。

【図８】同じく、半導体レーザ素子の製造にかかるダブ
ルヘテロ接合構造部の作成工程を概略的に示す図。

【図９】同じく、半導体レーザ素子の製造にかかる多層
反射膜の作成工程を概略的に示す図。

【図１０】この発明の第３の実施例にかかる半導体レー
ザ素子の概略を示す構成図。

【図１１】同じく、半導体レーザ素子の製造にかかるＳ
ｉＯ₂ 膜およびイオン注入領域の作成工程を概略的に示
す図。

【図１２】同じく、半導体レーザ素子の製造にかかるダ
ブルヘテロ接合構造部の作成工程を概略的に示す図。

【図１３】同じく、半導体レーザ素子の製造にかかる多
層反射膜の作成工程を概略的に示す図。

【図１４】従来技術とその問題点を説明するために示す
半導体レーザ素子の作成工程別の断面図。

【図１５】同じく、半導体レーザ素子の製造にかかる多
層反射膜の作成工程を概略的に示す図。

【符号の説明】

１１…ｐ導電型ＧａＡｓ基板、１２…ＳｉＯ₂ 膜、１３
…矩形状開口部、１４…ダブルヘテロ接合構造部、１４
ａ…ｐ導電型Ｉｎ_0.5 Ｇａ_0.5 Ｐ通電容易層、１４ｂ…
ｐ導電型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド
層、１４ｃ…Ｉｎ_0.5 Ｇａ_0.5 Ｐ活性層、１４ｄ…ｎ導
電型Ｉｎ_1-0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド
層、１４ｅ…ｎ導電型ＧａＡｓオーミックコンタクト
層、１５…多層反射膜、１５ａ…Ｉｎ_0.5 Ａｌ_0.5 Ｐ
層、１５ｂ…Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ層、
１６…ｐ導電型ＡｕＺｎ／Ａｕ電極、１７…ｎ導電型Ａ
ｕＧｅ／Ａｕ電極、２１…ｎ導電型ＧａＡｓ電流狭窄
層、３１…支持層。

Claims

【特許請求の範囲】

【請求項１】特定の面方位をもつ半導体基板と、この半導体基板上に設けられた矩形状開口部を有する誘
電体膜と、この誘電体膜の前記開口部より露出する前記半導体基板
の表面に形成されてなるダブルヘテロ接合構造部と、このダブルヘテロ接合構造部の側面に形成された少なく
とも一つ以上の高抵抗層からなる反射膜とを具備したこ
とを特徴とする半導体レーザ装置。
【請求項２】前記ダブルヘテロ接合構造部は、前記半
導体基板の垂直方向に第１のクラッド層、活性層、第２
のクラッド層、およびオーミックコンタクト層を順に積
層してなり、かつ前記半導体基板に対してリッジ状に形
成してなることを特徴とする請求項１に記載の半導体レ
ーザ装置。
【請求項３】特定の面方位をもつ半導体基板上に矩形
状開口部を有する誘電体膜を形成する工程と、この誘電体膜の前記開口部より露出する前記半導体基板
の表面に、その垂直方向に第１のクラッド層、活性層、
第２のクラッド層、およびオーミックコンタクト層から
なるリッジ状のダブルヘテロ接合構造部を形成する工程
と、このダブルヘテロ接合構造部の側面に、その水平方向に
少なくとも一つ以上の高抵抗層からなる反射膜を形成す
る工程とからなることを特徴とする半導体レーザ装置の
製造方法。
【請求項４】前記工程における前記ダブルヘテロ接合
構造部および前記反射膜の形成は、有機金属気相成長法
により連続的に行うことを特徴とする請求項３に記載の
半導体レーザ装置の製造方法。