JPH0877287A - パターンデータ入力装置 - Google Patents
パターンデータ入力装置Info
- Publication number
- JPH0877287A JPH0877287A JP6214526A JP21452694A JPH0877287A JP H0877287 A JPH0877287 A JP H0877287A JP 6214526 A JP6214526 A JP 6214526A JP 21452694 A JP21452694 A JP 21452694A JP H0877287 A JPH0877287 A JP H0877287A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- clock
- card
- detection part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 パタ−ンデ−タ入力装置の簡素化。
【構成】 パターンデータ記録手段と前記パターンデー
タ記録手段のデータを読み取る為のパターンデータ読み
取り装置を有する電子装置に於いて、前記パターンデ−
タ記録手段は、データを表記したデータパターンと、該
データパターンを読み込むために表記したクロックパタ
ーンとを有すると共に、前記パターンデータ読み取り装
置は前記データパターンを検出するデータパターン検出
部と、前記クロックパターンを検出するクロックパター
ン検出部と、前記クロックパターン検出部の出力信号に
応答して、前記データパターン検出部の出力信号をデー
タコードに変換する入力制御部とからなる。 【効果】 パタ−ンデ−タの読み取り確実、読み取りソ
フトの作成容易。
タ記録手段のデータを読み取る為のパターンデータ読み
取り装置を有する電子装置に於いて、前記パターンデ−
タ記録手段は、データを表記したデータパターンと、該
データパターンを読み込むために表記したクロックパタ
ーンとを有すると共に、前記パターンデータ読み取り装
置は前記データパターンを検出するデータパターン検出
部と、前記クロックパターンを検出するクロックパター
ン検出部と、前記クロックパターン検出部の出力信号に
応答して、前記データパターン検出部の出力信号をデー
タコードに変換する入力制御部とからなる。 【効果】 パタ−ンデ−タの読み取り確実、読み取りソ
フトの作成容易。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置に於けるパタ
ーンデータ入力装置に関するものである。
ーンデータ入力装置に関するものである。
【０００２】
【従来の技術】従来、パターンデータを入力する方式と
しては、バーコードパターンによるデータ入力方式があ
った。しかし、バーコードパターン入力方式は、入力時
にパターンに対する検出器の相対速度の変動を検出し
て、その速度変動を補正しながらデータを読みとる必要
があり、ソフトウェアの開発が困難で、開発時間とソフ
ト容量増加が大きな負荷となっていた。
しては、バーコードパターンによるデータ入力方式があ
った。しかし、バーコードパターン入力方式は、入力時
にパターンに対する検出器の相対速度の変動を検出し
て、その速度変動を補正しながらデータを読みとる必要
があり、ソフトウェアの開発が困難で、開発時間とソフ
ト容量増加が大きな負荷となっていた。
【０００３】
【発明が解決しようとする課題】本発明は従来技術を鑑
み、低価格で、読み込みソフトウェアの開発負荷の少な
く、パターンと検出器の相対速度に係わらず正確にデー
タを読み込む事が可能なパターンデータ入力装置を提供
する事にある。
み、低価格で、読み込みソフトウェアの開発負荷の少な
く、パターンと検出器の相対速度に係わらず正確にデー
タを読み込む事が可能なパターンデータ入力装置を提供
する事にある。
【０００４】
【課題を解決するための手段】本発明は上記課題を解決
するために、パターンデータ記録手段と前記パターンデ
ータ記録手段のデータを読み取る為のパターンデータ読
み取り装置を有する電子装置に於いて、前記パターンデ
−タ記録手段は、データを表記したデータパターンと、
該データパターンを読み込むために表記したクロックパ
ターンとを有すると共に、前記パターンデータ読み取り
装置は前記データパターンを検出するデータパターン検
出部と、前記クロックパターンを検出するクロックパタ
ーン検出部と、前記クロックパターン検出部の出力信号
に応答して、前記データパターン検出部の出力信号をデ
ータコードに変換する入力制御部とからなる事を特徴と
する。
するために、パターンデータ記録手段と前記パターンデ
ータ記録手段のデータを読み取る為のパターンデータ読
み取り装置を有する電子装置に於いて、前記パターンデ
−タ記録手段は、データを表記したデータパターンと、
該データパターンを読み込むために表記したクロックパ
ターンとを有すると共に、前記パターンデータ読み取り
装置は前記データパターンを検出するデータパターン検
出部と、前記クロックパターンを検出するクロックパタ
ーン検出部と、前記クロックパターン検出部の出力信号
に応答して、前記データパターン検出部の出力信号をデ
ータコードに変換する入力制御部とからなる事を特徴と
する。
【０００５】
【作用】本発明は、前記入力制御部が前記クロックパタ
ーン検出部の出力信号を同期信号として、前記データパ
ターン検出部の出力信号をコードデータに変換する事で
前記パターンデータ記録手段のパターンと検出部の相対
速度が挿入途中で変化しても、常に安定なデータパター
ンを検出できる様にしている。
ーン検出部の出力信号を同期信号として、前記データパ
ターン検出部の出力信号をコードデータに変換する事で
前記パターンデータ記録手段のパターンと検出部の相対
速度が挿入途中で変化しても、常に安定なデータパター
ンを検出できる様にしている。
【０００６】
【実施例】図１は本発明のパターン入力装置を用いた携
帯電子装置の一実施例を示すブロック図であり、反射型
のパターンセンサー（以後フォトリフレクターと記す）
より成るクロックパターン検出部１と、データパターン
検出部２と電源接続回路５とが１チップのマイクロコン
ピュータ（以後マイコンと記す）４の入力制御部３に接
続され、該入力制御部３は電源接続回路５の制御機能と
データパターン検出部の出力信号をデータコードに変換
する機能を有し、更に、前記マイコン４には表示装置６
とキーボード７と電池８が接続されている。
帯電子装置の一実施例を示すブロック図であり、反射型
のパターンセンサー（以後フォトリフレクターと記す）
より成るクロックパターン検出部１と、データパターン
検出部２と電源接続回路５とが１チップのマイクロコン
ピュータ（以後マイコンと記す）４の入力制御部３に接
続され、該入力制御部３は電源接続回路５の制御機能と
データパターン検出部の出力信号をデータコードに変換
する機能を有し、更に、前記マイコン４には表示装置６
とキーボード７と電池８が接続されている。
【０００７】前記クロックパターン検出部１及びデータ
パターン検出部２を構成するフォトリフレクター１１、
２１は同一の構成を有し、受光トランジスタＴｒ１とＴ
ｒ２のコレクタは各々負荷抵抗Ｒ１とＲ３を介して電源
のＶＤＤに接続されると共に、前記入力制御部３のポー
トＰ１、Ｐ２へ各々接続されている。又発光ダイオード
Ｄ１、Ｄ２のアノードは各々電流制限抵抗Ｒ２、Ｒ４を
介して電源のＶＤＤに接続されている。
パターン検出部２を構成するフォトリフレクター１１、
２１は同一の構成を有し、受光トランジスタＴｒ１とＴ
ｒ２のコレクタは各々負荷抵抗Ｒ１とＲ３を介して電源
のＶＤＤに接続されると共に、前記入力制御部３のポー
トＰ１、Ｐ２へ各々接続されている。又発光ダイオード
Ｄ１、Ｄ２のアノードは各々電流制限抵抗Ｒ２、Ｒ４を
介して電源のＶＤＤに接続されている。
【０００８】更に、前記受光トランジスタＴｒ１、Ｔｒ
２の各々のエミッタと、前記発光ダイオードＤ１、Ｄ２
の各々のカソードを電源接続回路５のトランジスタＴｒ
３のコレクタに接続し、該トランジスタＴｒ３のベース
は、抵抗５を介して前記入力制御部３のポートＰ３に接
続すると共に、抵抗Ｒ６を介して電源のＧＮＤに接続し
ている。
２の各々のエミッタと、前記発光ダイオードＤ１、Ｄ２
の各々のカソードを電源接続回路５のトランジスタＴｒ
３のコレクタに接続し、該トランジスタＴｒ３のベース
は、抵抗５を介して前記入力制御部３のポートＰ３に接
続すると共に、抵抗Ｒ６を介して電源のＧＮＤに接続し
ている。
【０００９】前記フォトリフレクタ−の動作は、マイコ
ン４の処理ソフトで入力制御部３のポートＰ３を制御す
る事により電源接続回路５をオンにすると、前記発光ダ
イオードＤ１、Ｄ２が発光し、該発光光の反射光を受光
トランジスタＴｒ１、Ｔｒ２で受光する。
ン４の処理ソフトで入力制御部３のポートＰ３を制御す
る事により電源接続回路５をオンにすると、前記発光ダ
イオードＤ１、Ｄ２が発光し、該発光光の反射光を受光
トランジスタＴｒ１、Ｔｒ２で受光する。
【００１０】前記フォトリフレクタ−の受光動作は、入
力パターンの反射面が白の場合は、前記受光トランジス
タＴｒ１、Ｔｒ２がオンとなり、該受光トランジスタＴ
ｒ１、Ｔｒ２のコレクタ電位を電源のＧＮＤレベルにす
る。反対に入力パターンの反射面が黒の場合は、前記受
光トランジスタＴｒ１、Ｔｒ２がオフとなり、該受光ト
ランジスタＴｒ１、Ｔｒ２のコレクタ電位を電源のＶＤ
Ｄレベルにする。
力パターンの反射面が白の場合は、前記受光トランジス
タＴｒ１、Ｔｒ２がオンとなり、該受光トランジスタＴ
ｒ１、Ｔｒ２のコレクタ電位を電源のＧＮＤレベルにす
る。反対に入力パターンの反射面が黒の場合は、前記受
光トランジスタＴｒ１、Ｔｒ２がオフとなり、該受光ト
ランジスタＴｒ１、Ｔｒ２のコレクタ電位を電源のＶＤ
Ｄレベルにする。
【００１１】図２は本発明のパターンデータ読み取り装
置とパターンデータ記録手段とを示す平面図であり、パ
ターンデータ記録手段としてはパターンデータカ−ド９
を用いた実施例である。該パターンデータカ−ド９には
デ−タパタ−ン群ＤＰとクロックパタ−ン群ＣＰとが２
列に並べて配置されており、前記データパターン群ＤＰ
は前記クロックパターン群ＣＰよりカード進行方向へ半
ピッチ位相を進ませて配置されている。又、前記パター
ンデータ読み取り装置２０には前記パターンデータカ−
ド９を挿入する為のカ−ドスロット部１０が設けられ、
該カ−ドスロット部１０の入口には前記クロックパター
ン検出部１とデータパターン検出部２が前記パターンデ
ータカ−ド９のデ−タパタ−ン群ＤＰとクロックパタ−
ン群ＣＰに対応する位置に平行に取付られている。
置とパターンデータ記録手段とを示す平面図であり、パ
ターンデータ記録手段としてはパターンデータカ−ド９
を用いた実施例である。該パターンデータカ−ド９には
デ−タパタ−ン群ＤＰとクロックパタ−ン群ＣＰとが２
列に並べて配置されており、前記データパターン群ＤＰ
は前記クロックパターン群ＣＰよりカード進行方向へ半
ピッチ位相を進ませて配置されている。又、前記パター
ンデータ読み取り装置２０には前記パターンデータカ−
ド９を挿入する為のカ−ドスロット部１０が設けられ、
該カ−ドスロット部１０の入口には前記クロックパター
ン検出部１とデータパターン検出部２が前記パターンデ
ータカ−ド９のデ−タパタ−ン群ＤＰとクロックパタ−
ン群ＣＰに対応する位置に平行に取付られている。
【００１２】又、前記パターンデ−タカード９の各パタ
−ンとしては、前記クロックパターン群ＣＰを第１パタ
ーンＣＰ１から第８パターンＣＰ８とし、前記データパ
ターン群ＤＰは前記クロックパターン群ＣＰに対応して
同数の第１パターンＤＰ１から第８パターンを配置して
いる。そしてデータパタ−ン群ＤＰの各パタ−ンは、パ
ターンが存在するところを”１”とし、無いところを”
０”として読み取るようになっている。
−ンとしては、前記クロックパターン群ＣＰを第１パタ
ーンＣＰ１から第８パターンＣＰ８とし、前記データパ
ターン群ＤＰは前記クロックパターン群ＣＰに対応して
同数の第１パターンＤＰ１から第８パターンを配置して
いる。そしてデータパタ−ン群ＤＰの各パタ−ンは、パ
ターンが存在するところを”１”とし、無いところを”
０”として読み取るようになっている。
【００１３】図３は、前記図２の実施例のタイミングチ
ャートであり、前記パターンデータ読み取り装置２０の
カ−ドスロット部１０にパターンデ−タカード９を挿入
していくに従って入力制御部３のポートＰ１と、Ｐ２の
電位が変化する様子を示している。尚ポートＰ３は前記
パターンデ−タカード９を挿入すると電源接続回路５を
オンするように制御信号を出力する。
ャートであり、前記パターンデータ読み取り装置２０の
カ−ドスロット部１０にパターンデ−タカード９を挿入
していくに従って入力制御部３のポートＰ１と、Ｐ２の
電位が変化する様子を示している。尚ポートＰ３は前記
パターンデ−タカード９を挿入すると電源接続回路５を
オンするように制御信号を出力する。
【００１４】図３に於いてＴ０は電源接続回路５がオン
した時、Ｔ１は前記クロックパターン検出部１と前記デ
ータパターン検出部２が前記パターンデ−タカード９の
挿入を検出した時、Ｔ２は前記データパターン検出部２
が前記データパターン群ＤＰの第１パターンＤＰ１を検
出した時、Ｔ３は前記クロックパターン検出部１が前記
クロックパターン郡ＣＰの第１パターンＣＰ１を検出し
た時、Ｔ４からＴ１０は前記クロックパターン検出部１
が前記クロックパターン郡ＣＰの第２パターンＣＰ２か
ら第８パターンＣＰ８をそれぞれ検出した時、Ｔ１１は
電源接続回路５がオフした時のタイミングである。
した時、Ｔ１は前記クロックパターン検出部１と前記デ
ータパターン検出部２が前記パターンデ−タカード９の
挿入を検出した時、Ｔ２は前記データパターン検出部２
が前記データパターン群ＤＰの第１パターンＤＰ１を検
出した時、Ｔ３は前記クロックパターン検出部１が前記
クロックパターン郡ＣＰの第１パターンＣＰ１を検出し
た時、Ｔ４からＴ１０は前記クロックパターン検出部１
が前記クロックパターン郡ＣＰの第２パターンＣＰ２か
ら第８パターンＣＰ８をそれぞれ検出した時、Ｔ１１は
電源接続回路５がオフした時のタイミングである。
【００１５】ソフトウェアの処理は、前記Ｔ０のタイミ
ングで電源接続回路５をオンしてパターンデ−タカード
９の入力を許可し、Ｔ１でパターンデ−タカード９を検
出した後、前記クロックパターン検出部１によりクロッ
クパターン群ＣＰの第１パターンＣＰ１を検出したＴ３
のタイミングでポートＰ２の電位（データパターン検出
部２によるデ−タパタ−ン群ＤＰの第１パターンＤＰ１
の検出の有無）を読み込んで記憶し、次のパターン検出
タイミングＴ４を待機する。次に前記クロックパターン
検出部１によりクロックパターン群ＣＰの第２パターン
ＣＰ２を検出したＴ４のタイミングでポートＰ２の電位
（データパターン検出部２によるデ−タパタ−ン群ＤＰ
の第２パターンＤＰ２の検出の有無）を読み込んで記憶
し、次のパターン検出タイミングＴ５を待機する。以後
順次クロックパターン群ＣＰの検出タイミング毎とにポ
ートＰ２の電位を読み込んで記憶する動作を繰り返し、
第８パターンまで読み込んだ後、前記入力制御部３によ
りデータパターン検出部の出力信号をデ−タコ−ドに変
換する。図２に例示したパターンデ−タカード９のデー
タは”１０１０１１１０”となり、１６進で”ＡＥ”と
する。
ングで電源接続回路５をオンしてパターンデ−タカード
９の入力を許可し、Ｔ１でパターンデ−タカード９を検
出した後、前記クロックパターン検出部１によりクロッ
クパターン群ＣＰの第１パターンＣＰ１を検出したＴ３
のタイミングでポートＰ２の電位（データパターン検出
部２によるデ−タパタ−ン群ＤＰの第１パターンＤＰ１
の検出の有無）を読み込んで記憶し、次のパターン検出
タイミングＴ４を待機する。次に前記クロックパターン
検出部１によりクロックパターン群ＣＰの第２パターン
ＣＰ２を検出したＴ４のタイミングでポートＰ２の電位
（データパターン検出部２によるデ−タパタ−ン群ＤＰ
の第２パターンＤＰ２の検出の有無）を読み込んで記憶
し、次のパターン検出タイミングＴ５を待機する。以後
順次クロックパターン群ＣＰの検出タイミング毎とにポ
ートＰ２の電位を読み込んで記憶する動作を繰り返し、
第８パターンまで読み込んだ後、前記入力制御部３によ
りデータパターン検出部の出力信号をデ−タコ−ドに変
換する。図２に例示したパターンデ−タカード９のデー
タは”１０１０１１１０”となり、１６進で”ＡＥ”と
する。
【００１６】上記のように、カード型のパターンデータ
記録手段の実施例を例示して説明したが本発明はこれに
限定されるものでは無く、大型のパネルや箱等にパター
ンデータを記録したパターンデータ記録手段を用い、パ
ターン入力装置側が移動してデータを読み込む構成とす
る事も可能である。
記録手段の実施例を例示して説明したが本発明はこれに
限定されるものでは無く、大型のパネルや箱等にパター
ンデータを記録したパターンデータ記録手段を用い、パ
ターン入力装置側が移動してデータを読み込む構成とす
る事も可能である。
【００１７】
【発明の効果】以上説明した如く本発明によれば、デー
タパターンの所在をクロックパターンによって確認しな
がら読み込む方式で有るため、パターンデータ記録手段
と検出部の相対速度が挿入途中で変化しても、常に安定
なデータパターンを検出できる。更に、パターン入力装
置のソフトウェアとしては、前記クロックパターン検出
部が検出信号を出力する毎に、前記データパターン検出
部の信号を読み込んで、データ化すると言う簡単な処理
で済む為、読み込みソフトウェアの作成に於ける開発時
間、メモリ容量の負担を大幅に軽減できる。
タパターンの所在をクロックパターンによって確認しな
がら読み込む方式で有るため、パターンデータ記録手段
と検出部の相対速度が挿入途中で変化しても、常に安定
なデータパターンを検出できる。更に、パターン入力装
置のソフトウェアとしては、前記クロックパターン検出
部が検出信号を出力する毎に、前記データパターン検出
部の信号を読み込んで、データ化すると言う簡単な処理
で済む為、読み込みソフトウェアの作成に於ける開発時
間、メモリ容量の負担を大幅に軽減できる。
【図１】本発明のパターン入力装置を用いた携帯電子装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
【図２】本発明のパターンデータ読み取り装置とパター
ンデータ記録手段とを示す平面図であ。
ンデータ記録手段とを示す平面図であ。
【図３】前記図２の実施例のタイミングチャートであ
る。
る。
１ クロックパターン検出部 ２ データパターン検出部 ３ 入力制御部 ４ マイコン ５ 電源接続回路 ８ 電池 ９ パターンデータカ−ド １０ カードスロット部 ２０ パターンデータ読み取り装置
Claims (4)
- 【請求項１】 パターンデータ記録手段と前記パターン
データ記録手段のデータを読み取る為のパターンデータ
読み取り装置を有する電子装置に於いて、前記パターン
デ−タ記録手段は、データを表記したデータパターン
と、該データパターンを読み込むために表記したクロッ
クパターンとを有すると共に、前記パターンデータ読み
取り装置は前記データパターンを検出するデータパター
ン検出部と、前記クロックパターンを検出するクロック
パターン検出部と、前記クロックパターン検出部の出力
信号に応答して、前記データパターン検出部の出力信号
をデータコードに変換する入力制御部とからなる事を特
徴とするパターンデータ入力装置。 - 【請求項２】 前記パターンデ−タ記録手段は、前記デ
ータパターンとクロックパターンを２列に並べて配置し
た事を特徴とする請求項１記載のパターンデータ入力装
置。 - 【請求項３】 前記パターンデ−タ記録手段は、前記デ
ータパターンと前記クロックパターンとを位相をずらし
て２列に並べて配置し、前記位相は前記クロックパター
ンに対して前記データパターンの位相が進んでいる事を
特徴とする請求項２記載のパターンデータ入力装置。 - 【請求項４】 前記パターンデ−タ記録手段は、前記デ
ータパターンと前記クロックパターンを印刷したカード
である事を特徴とする請求項１記載のパターンデータ入
力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214526A JPH0877287A (ja) | 1994-09-08 | 1994-09-08 | パターンデータ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214526A JPH0877287A (ja) | 1994-09-08 | 1994-09-08 | パターンデータ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877287A true JPH0877287A (ja) | 1996-03-22 |
Family
ID=16657189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6214526A Pending JPH0877287A (ja) | 1994-09-08 | 1994-09-08 | パターンデータ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877287A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034324A1 (de) * | 1997-12-23 | 1999-07-08 | Dietmar Kuschel | Vorrichtung zum senden von informationen durch akustische signale |
-
1994
- 1994-09-08 JP JP6214526A patent/JPH0877287A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034324A1 (de) * | 1997-12-23 | 1999-07-08 | Dietmar Kuschel | Vorrichtung zum senden von informationen durch akustische signale |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60013044D1 (de) | Fehlerdetektion und -korrektur Schaltung in eimem Flash-Speicher | |
| EP0028242B1 (en) | Code sensing system | |
| US6999064B2 (en) | Single integrated circuit for optical mouse | |
| JPH0877287A (ja) | パターンデータ入力装置 | |
| EP0365023A3 (en) | Address control circuit for data memory employed in signal delay circuit | |
| DE69719896D1 (de) | Integrierte Halbleiterschaltung mit Fehlererkennungsschaltung | |
| KR900017015A (ko) | 에러 수정 제어장치 | |
| US4745275A (en) | Sensor circuit | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| JPH0740231Y2 (ja) | 媒体検知装置 | |
| JP2706847B2 (ja) | 光結合装置およびこれを利用した情報機器 | |
| JPH04350714A (ja) | 手書き情報入力装置 | |
| AU535491B2 (en) | Code sensing system | |
| JP2575641Y2 (ja) | マークシート読み取り器 | |
| JP3686837B2 (ja) | 磁気ストライプ読み取り方式及びハンディターミナル | |
| US6088271A (en) | Method and apparatus for transferring signal to circuit without waveform distortion | |
| EP0525806A2 (en) | Opposite side scanning of a mark sense form | |
| JP2794717B2 (ja) | ディジタル素子モデリング装置 | |
| JPS58192671U (ja) | 運指表示装置 | |
| JP2585129B2 (ja) | Ｉｃカード情報伝送装置 | |
| JPH0962766A (ja) | 磁気ヘッド及び磁気データ再生回路 | |
| JP2526042Y2 (ja) | メモリ・レジスタ制御回路 | |
| JPS63154255U (ja) | ||
| JPH02309865A (ja) | 画像読み取り装置 | |
| JPH0546487A (ja) | フアイル盤誤実装検出装置 |