JPH0740231Y2 - 媒体検知装置 - Google Patents
媒体検知装置Info
- Publication number
- JPH0740231Y2 JPH0740231Y2 JP9874589U JP9874589U JPH0740231Y2 JP H0740231 Y2 JPH0740231 Y2 JP H0740231Y2 JP 9874589 U JP9874589 U JP 9874589U JP 9874589 U JP9874589 U JP 9874589U JP H0740231 Y2 JPH0740231 Y2 JP H0740231Y2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- circuit
- light receiving
- light
- load resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Optical Transform (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は、紙葉類等の媒体を取扱う装置における光学
式センサを用いた媒体検知装置に関し、さらに詳細に
は、光学式センサの切換え方式に関するものである。
式センサを用いた媒体検知装置に関し、さらに詳細に
は、光学式センサの切換え方式に関するものである。
［従来の技術］ 従来のこの種の装置として、（ａ）特願昭63−220234号
に記載されたもの、（ｂ）実願平１−9900号に記載され
たものがある。これらにおいては、複数の発光ダイオー
ドと受光トランジスタとを互いに対向させて配置し、受
光トランジスタの光電流出力をアナログマルチプレクサ
等を用いて一定時間毎に選択し、アナログマルチプレク
サを介して受光トランジスタに付設された負荷抵抗回路
によって電流電圧変換し、該電圧に基ずいて媒体の有無
を判定している。
に記載されたもの、（ｂ）実願平１−9900号に記載され
たものがある。これらにおいては、複数の発光ダイオー
ドと受光トランジスタとを互いに対向させて配置し、受
光トランジスタの光電流出力をアナログマルチプレクサ
等を用いて一定時間毎に選択し、アナログマルチプレク
サを介して受光トランジスタに付設された負荷抵抗回路
によって電流電圧変換し、該電圧に基ずいて媒体の有無
を判定している。
第２図は、上記した媒体検知装置の概略図である。セン
サ選択信号SELによって動作するセンサ選択回路60によ
り、複数のセンサS1〜Snのうちの一つがノードＰに接続
される。可変負荷抵抗回路61は負荷抵抗設定データSRL
に応じてその抵抗値を設定できる。低インピーダンス入
力回路68は、受光トランジスタ53の、受光量の変化に応
じての光電流Icの変化を速めるためのもので、例えば、
ゲートが接地され、ドレインがノードＰに接続され、ソ
ースがノードPxに接続されたｎチャンネルFETからな
る。電圧比較回路62は、基準値設定データSVrefにより
指定された基準電圧VrefとノードＰの電圧即ちセンサの
出力電圧Vpとを比較し、比較結果を示すオン／オフ信号
HLを発生する。ラッチ回路64は、ラッチ信号によって動
作し、オン／オフ信号HLをラッチする。記憶部66は、セ
ンサ選択信号SEL、負荷抵抗設定データSRL、基準値設定
データSVrefおよびラッチされたオン／オフ信号HLを格
納するものである。
サ選択信号SELによって動作するセンサ選択回路60によ
り、複数のセンサS1〜Snのうちの一つがノードＰに接続
される。可変負荷抵抗回路61は負荷抵抗設定データSRL
に応じてその抵抗値を設定できる。低インピーダンス入
力回路68は、受光トランジスタ53の、受光量の変化に応
じての光電流Icの変化を速めるためのもので、例えば、
ゲートが接地され、ドレインがノードＰに接続され、ソ
ースがノードPxに接続されたｎチャンネルFETからな
る。電圧比較回路62は、基準値設定データSVrefにより
指定された基準電圧VrefとノードＰの電圧即ちセンサの
出力電圧Vpとを比較し、比較結果を示すオン／オフ信号
HLを発生する。ラッチ回路64は、ラッチ信号によって動
作し、オン／オフ信号HLをラッチする。記憶部66は、セ
ンサ選択信号SEL、負荷抵抗設定データSRL、基準値設定
データSVrefおよびラッチされたオン／オフ信号HLを格
納するものである。
図示しない上位インタフェースから媒体検知動作開始の
指令が、制御部65に与えられると、制御部65は、サンプ
リング回路63にサンプリング開始を指示する信号を送出
するとともに、センサ選択回路60にセンサ選択信号SEL
を供給する。サンプリング開始を指示する信号を受信し
たサンプリング回路63は、負荷抵抗回路61に負荷抵抗設
定データを供給する。負荷抵抗回路61は、負荷抵抗設定
データSRLに基ずいて負荷抵抗値を設定する。
指令が、制御部65に与えられると、制御部65は、サンプ
リング回路63にサンプリング開始を指示する信号を送出
するとともに、センサ選択回路60にセンサ選択信号SEL
を供給する。サンプリング開始を指示する信号を受信し
たサンプリング回路63は、負荷抵抗回路61に負荷抵抗設
定データを供給する。負荷抵抗回路61は、負荷抵抗設定
データSRLに基ずいて負荷抵抗値を設定する。
発光ダイオード52は、定電流回路51により駆動されてい
る。
る。
センサ選択回路60は、センサ選択信号SELにより選択さ
れているセンサ、例えばセンサS1の受光トランジスタ53
のコレクタをノードPxに接続する。このとき選択されて
いないセンサ、例えばセンサS2〜Snの受光トランジスタ
53はフローティング状態となる。
れているセンサ、例えばセンサS1の受光トランジスタ53
のコレクタをノードPxに接続する。このとき選択されて
いないセンサ、例えばセンサS2〜Snの受光トランジスタ
53はフローティング状態となる。
負荷抵抗回路61および受光トランジスタ53を流れる光電
流Icは、低インピーダンス入力回路68を介してセンサ選
択回路60と接続されている負荷抵抗回路61によって電流
電圧変換される。変換の結果得られる出力電圧Vpは、電
圧比較回路62に供給される。電圧比較回路62は、出力電
圧Vpが安定するのに要する時間が経過した後、該出力電
圧Vpと、予め制御部65から送出されている基準値設定デ
ータSVrefによって指定された基準電圧値Vrefとを比較
し、その比較の結果を表すオン／オフ信号HLを生成して
ラッチ回路64に供給する。ラッチ回路64は、サンプリン
グ回路63からのラッチ信号によってオン／オフ信号HLを
ラッチし、１番目のセンサS1に対応したオン／オフ信号
HL1を生成する。
流Icは、低インピーダンス入力回路68を介してセンサ選
択回路60と接続されている負荷抵抗回路61によって電流
電圧変換される。変換の結果得られる出力電圧Vpは、電
圧比較回路62に供給される。電圧比較回路62は、出力電
圧Vpが安定するのに要する時間が経過した後、該出力電
圧Vpと、予め制御部65から送出されている基準値設定デ
ータSVrefによって指定された基準電圧値Vrefとを比較
し、その比較の結果を表すオン／オフ信号HLを生成して
ラッチ回路64に供給する。ラッチ回路64は、サンプリン
グ回路63からのラッチ信号によってオン／オフ信号HLを
ラッチし、１番目のセンサS1に対応したオン／オフ信号
HL1を生成する。
これ以降S2〜Snについても上記と同様の動作を行なう。
［考案が解決しようとする課題］ しかしながら、上記の装置では、選択回路におけるセン
サの切換えの際センサの出力が整定するまでの時間が長
いという問題があった。
サの切換えの際センサの出力が整定するまでの時間が長
いという問題があった。
以下この点につき説明する。
選択されたセンサ（例えば、S1）の受光トランジスタ53
のコレクタは低インピーダンス入力回路68、負荷抵抗回
路61を介して電源Vccに接続されている。一方選択され
ていないセンサ（S2〜Sn）の受光トランジスタ53のコレ
クタはフローティング状態になっている。以下、一つの
センサ（例えばS1）が選択された状態から、他の一つの
センサ（例えばセンサS2）が選択された状態に移行する
際に電圧、電流の変化について考察する。
のコレクタは低インピーダンス入力回路68、負荷抵抗回
路61を介して電源Vccに接続されている。一方選択され
ていないセンサ（S2〜Sn）の受光トランジスタ53のコレ
クタはフローティング状態になっている。以下、一つの
センサ（例えばS1）が選択された状態から、他の一つの
センサ（例えばセンサS2）が選択された状態に移行する
際に電圧、電流の変化について考察する。
第３図は低インピーダンス入力回路として用いられるFE
Tの特性を示す図である。
Tの特性を示す図である。
第３図において、IDは電源Vccから可変負荷抵抗回路61
を介してFETのドレインに流れ込むドレイン電流であっ
て、受光トランジスタ53を流れる光電流Icとほぼ等し
い。VDSは、FETのドレイン−ソース間電圧、VGSはFETの
ゲート−ソース間電圧、IDSSはゼロバイアス時ドレイン
電流、VPOは、ゲート−ソース間遮断電圧（ピンチオフ
電圧）、aON、aOFFはそれぞれ媒体有り、媒体無しのと
きの動作点であり、ここで、負荷線は負荷抵抗回路61で
設定された負荷抵抗値により決定される。
を介してFETのドレインに流れ込むドレイン電流であっ
て、受光トランジスタ53を流れる光電流Icとほぼ等し
い。VDSは、FETのドレイン−ソース間電圧、VGSはFETの
ゲート−ソース間電圧、IDSSはゼロバイアス時ドレイン
電流、VPOは、ゲート−ソース間遮断電圧（ピンチオフ
電圧）、aON、aOFFはそれぞれ媒体有り、媒体無しのと
きの動作点であり、ここで、負荷線は負荷抵抗回路61で
設定された負荷抵抗値により決定される。
第４図は受光トランジスタの応答特性を示す図である。
同図で、縦軸は受光トランジスタ53のコレクタエミッタ
間電圧Vce（≒VGS）、横軸は時間ｔを表す。
同図で、縦軸は受光トランジスタ53のコレクタエミッタ
間電圧Vce（≒VGS）、横軸は時間ｔを表す。
センサS1が選択された状態では、センサS2のトランジス
タ53は選択されておらず、このコレクタには、選択回路
を構成するスイッチング素子のチャネル間リーク電流等
によって数ボルトの電圧が表れている。次にセンサS2が
選択された状態になるとそのコレクタ電圧VceはVGSに等
しくなる。但し、選択回路を構成するスイッチング素子
の内部抵抗を無視する。
タ53は選択されておらず、このコレクタには、選択回路
を構成するスイッチング素子のチャネル間リーク電流等
によって数ボルトの電圧が表れている。次にセンサS2が
選択された状態になるとそのコレクタ電圧VceはVGSに等
しくなる。但し、選択回路を構成するスイッチング素子
の内部抵抗を無視する。
従って、FETのソースに数ボルトの電圧が表れる。この
ときの動作開始点は第３図におけるaST1であり、この点
から、媒体の有無に応じてaONまたはaOFFに移動する。a
ST1から、aONに移動する時間を媒体有りのときの安定時
間t3、aOFFに移動する時間を媒体無しのときの安定時間
t4とし、第４図に示す。第４図から分るように従来技術
においては、あるセンサが非選択状態から選択状態に移
行した時、その受光トランジスタ53のコレクタがフロー
ティング状態から、aONまたはaOFFに相当する出力電圧V
OFF、VONまで変化して、光電流Ic（≒ID）を実用的に十
分に速やかに安定させるためには、FET（低インピーダ
ンス入力回路）の応答が遅い。
ときの動作開始点は第３図におけるaST1であり、この点
から、媒体の有無に応じてaONまたはaOFFに移動する。a
ST1から、aONに移動する時間を媒体有りのときの安定時
間t3、aOFFに移動する時間を媒体無しのときの安定時間
t4とし、第４図に示す。第４図から分るように従来技術
においては、あるセンサが非選択状態から選択状態に移
行した時、その受光トランジスタ53のコレクタがフロー
ティング状態から、aONまたはaOFFに相当する出力電圧V
OFF、VONまで変化して、光電流Ic（≒ID）を実用的に十
分に速やかに安定させるためには、FET（低インピーダ
ンス入力回路）の応答が遅い。
このように従来の装置は、動作が遅く、従って、高速あ
るいは高分解能の媒体検知ができないという問題があっ
た。
るいは高分解能の媒体検知ができないという問題があっ
た。
この考案は、高速、高分解能の媒体検知を可能にするこ
とにある。
とにある。
［課題を解決するための手段］ 本考案の媒体検知装置は、 それぞれ互いに対向して配置された発光素子と受光素子
とを有し、上記受光素子は第１および第２の端子間のイ
ンピーダンスが受光量に応じて変化し、上記第１の端子
が第１の電源端子に接続された複数の光学式センサと、 上記複数の光学式センサの各受光素子とカスケード接続
された低インピーダンス入力回路と、 上記複数の光学式センサに共通に設けられ、第１の端子
が第２の電源端子に接続された負荷抵抗回路と、 上記複数の光学式センサの一つを選択し、選択したセン
サの受光素子の上記第２の端子を上記低インピーダンス
入力回路を介して上記負荷抵抗回路の第２の端子に接続
するセンサ選択回路とを備え、 上記センサ選択回路は選択していない受光素子の上記第
２の端子を上記第１の電源端子に接続することを特徴と
するものである。
とを有し、上記受光素子は第１および第２の端子間のイ
ンピーダンスが受光量に応じて変化し、上記第１の端子
が第１の電源端子に接続された複数の光学式センサと、 上記複数の光学式センサの各受光素子とカスケード接続
された低インピーダンス入力回路と、 上記複数の光学式センサに共通に設けられ、第１の端子
が第２の電源端子に接続された負荷抵抗回路と、 上記複数の光学式センサの一つを選択し、選択したセン
サの受光素子の上記第２の端子を上記低インピーダンス
入力回路を介して上記負荷抵抗回路の第２の端子に接続
するセンサ選択回路とを備え、 上記センサ選択回路は選択していない受光素子の上記第
２の端子を上記第１の電源端子に接続することを特徴と
するものである。
［作用］ この考案の媒体検知装置は、選択されていないセンサの
受光素子の第２の端子が第１の電源端子に接続されてい
るので、FETのソースに数ボルトの電圧が表れない。従
って、この受光素子が選択状態に移行したとき、光電流
が安定するまでの時間が短くなる。
受光素子の第２の端子が第１の電源端子に接続されてい
るので、FETのソースに数ボルトの電圧が表れない。従
って、この受光素子が選択状態に移行したとき、光電流
が安定するまでの時間が短くなる。
［実施例］ 第１図は、本考案一実施例の媒体検知装置を示すもので
ある。ここでいう媒体には、紙幣取扱機における紙幣、
券処理機における券が含まれる。
ある。ここでいう媒体には、紙幣取扱機における紙幣、
券処理機における券が含まれる。
以下各構成要素の各々について説明する。
センサS1〜Snは、各々発光素子例えば発光ダイオード２
と受光素子例えば受光トランジスタ３の対からなり、そ
れぞれ媒体処理装置内の媒体検知箇所、例えば、媒体搬
送路、媒体保留部に設けられている。検知の対象となる
媒体が搬送されているときまたは一次保留されたとき各
センサの発光ダイオード２と受光トランジスタ３の間の
光路を遮断するように各センサの発光ダイオード２と受
光トランジスタ３とは配置されている。媒体によって光
が遮断されると受光トランジスタ３の受光量が減少し、
受光トランジスタ３の電流が減少する。
と受光素子例えば受光トランジスタ３の対からなり、そ
れぞれ媒体処理装置内の媒体検知箇所、例えば、媒体搬
送路、媒体保留部に設けられている。検知の対象となる
媒体が搬送されているときまたは一次保留されたとき各
センサの発光ダイオード２と受光トランジスタ３の間の
光路を遮断するように各センサの発光ダイオード２と受
光トランジスタ３とは配置されている。媒体によって光
が遮断されると受光トランジスタ３の受光量が減少し、
受光トランジスタ３の電流が減少する。
すべてのセンサS1〜Snの発光ダイオード２は互いに直列
接続され、定電流回路１から一定の発光電流Idを供給さ
れる。すべてのセンサS1〜Snの受光トランジスタ３のエ
ミッタは接地されている。
接続され、定電流回路１から一定の発光電流Idを供給さ
れる。すべてのセンサS1〜Snの受光トランジスタ３のエ
ミッタは接地されている。
センサ選択回路４は、センサ選択信号SELに応じて、セ
ンサS1〜Snのいずれかを選択し、選択したセンサS1〜Sn
の受光トランジスタ３のコレクタをノードPxと接続し、
選択されていないセンサS1〜Snの受光トランジスタ３の
コレクタを接地する。
ンサS1〜Snのいずれかを選択し、選択したセンサS1〜Sn
の受光トランジスタ３のコレクタをノードPxと接続し、
選択されていないセンサS1〜Snの受光トランジスタ３の
コレクタを接地する。
センサ選択回路４としては、例えば、第１図に示すよう
に多数の双投式アナログスイッチSS1〜SSnを組合せて成
るマルチプレキサを用いることができる。同図には、セ
ンサS1が選択された状態が示されている。選択されたセ
ンサの受光トランジスタのコレクタは低インピーダンス
入力回路５、負荷抵抗回路６を介して電源Vccに接続さ
れている。一方選択されていないセンサの受光トランジ
スタのコレクタは接地されている。
に多数の双投式アナログスイッチSS1〜SSnを組合せて成
るマルチプレキサを用いることができる。同図には、セ
ンサS1が選択された状態が示されている。選択されたセ
ンサの受光トランジスタのコレクタは低インピーダンス
入力回路５、負荷抵抗回路６を介して電源Vccに接続さ
れている。一方選択されていないセンサの受光トランジ
スタのコレクタは接地されている。
低インピーダンス入力回路５は、受光トランジスタ３
の、受光量の変化に応じての光電流Icの変化を速めるよ
うに、センサS1〜Snの各受光トランジスタ３とカスケー
ド接続されていて、例えば、ゲートが接地され、ドレイ
ンがノードＰに接続され、ソースがノードPxに接続され
たｎチャンネルFETからなる。
の、受光量の変化に応じての光電流Icの変化を速めるよ
うに、センサS1〜Snの各受光トランジスタ３とカスケー
ド接続されていて、例えば、ゲートが接地され、ドレイ
ンがノードＰに接続され、ソースがノードPxに接続され
たｎチャンネルFETからなる。
可変負荷抵抗回路６は、受光トランジスタ３の負荷抵抗
として働くもので、負荷抵抗設定データSRLに従って、
負荷抵抗値RLを変化させる。
として働くもので、負荷抵抗設定データSRLに従って、
負荷抵抗値RLを変化させる。
比較回路７は、センサS1〜Snの出力電圧Vpと基準電圧Vr
efを比較し、比較結果に応じて、前者の方が大であれば
（即ち、受光トランジスタの光電流Icが小であれば）オ
ン（高レベル）、そうでなければ（即ち受光トランジス
タの光電流Icが大であれば）オフ（低レベル）のオン／
オフ信号即ち２値信号HLを発生する。基準電圧Vrefは、
基準値設定データSVrefによって設定される。
efを比較し、比較結果に応じて、前者の方が大であれば
（即ち、受光トランジスタの光電流Icが小であれば）オ
ン（高レベル）、そうでなければ（即ち受光トランジス
タの光電流Icが大であれば）オフ（低レベル）のオン／
オフ信号即ち２値信号HLを発生する。基準電圧Vrefは、
基準値設定データSVrefによって設定される。
ラッチ回路８は、それぞれセンサS1〜Snに対応した複数
のラッチ素子、例えばフリップフロップ回路を備え、比
較回路７における各センサについての比較の結果得られ
るオン／オフ信号HLをそれぞれ対応するラッチ素子に記
憶させる。
のラッチ素子、例えばフリップフロップ回路を備え、比
較回路７における各センサについての比較の結果得られ
るオン／オフ信号HLをそれぞれ対応するラッチ素子に記
憶させる。
ラッチ制御回路12は、オン／オフ信号HLをラッチ回路８
にラッチをさせるためのもので、ラッチ回路８のどのラ
ッチ素子に記憶させるべきかを示すラッチ素子選択デー
タSLAを受け、選択されたラッチ素子にラッチクロックL
C1〜LCnを供給する。
にラッチをさせるためのもので、ラッチ回路８のどのラ
ッチ素子に記憶させるべきかを示すラッチ素子選択デー
タSLAを受け、選択されたラッチ素子にラッチクロックL
C1〜LCnを供給する。
記憶部13は、センサS1〜Snにそれぞれ対応して、センサ
選択信号SEL、負荷抵抗設定データSRL、基準値設定デー
タSVrefおよびラッチ素子選択信号SLAを記憶している。
選択信号SEL、負荷抵抗設定データSRL、基準値設定デー
タSVrefおよびラッチ素子選択信号SLAを記憶している。
制御部16は、記憶部13をアクセスするのに使われるアド
レスを生成する。即ち、記憶部13からセンサ選択信号SE
L、負荷抵抗設定データSRL、基準値設定データSVref、
ラッチ素子選択信号SLA等を読み出すためのアドレスを
生成する。
レスを生成する。即ち、記憶部13からセンサ選択信号SE
L、負荷抵抗設定データSRL、基準値設定データSVref、
ラッチ素子選択信号SLA等を読み出すためのアドレスを
生成する。
次に、上記の装置の動作について説明する。
第５図は、媒体検知動作を示すタイムチャートである。
以下、第１図および第５図を参照しながら媒体検知動作
を説明する。
以下、第１図および第５図を参照しながら媒体検知動作
を説明する。
記憶部13は、制御部16から順に供給されるアドレス信号
により指定されたアドレスに格納されているセンサ選択
信号SEL、負荷抵抗設定データSRL、基準値設定データSV
refおよびラッチ素子選択信号SLAを第５図に示すタイミ
ングで送出する。
により指定されたアドレスに格納されているセンサ選択
信号SEL、負荷抵抗設定データSRL、基準値設定データSV
refおよびラッチ素子選択信号SLAを第５図に示すタイミ
ングで送出する。
負荷抵抗回路６は、供給された負荷抵抗設定データSRL
に基ずいて抵抗値RLを設定し、センサ選択回路４は、供
給されたセンサ選択信号SELにより選択されたセンサの
受光トランジスタ３とノードPxとを接続する。
に基ずいて抵抗値RLを設定し、センサ選択回路４は、供
給されたセンサ選択信号SELにより選択されたセンサの
受光トランジスタ３とノードPxとを接続する。
光電流Icは、低インピーダンス入力回路５を介して接続
されている負荷抵抗回路６によって電流電圧変換され
る。
されている負荷抵抗回路６によって電流電圧変換され
る。
比較回路７は、上記のようにして変換された出力電圧Vp
と基準値設定データSVrefによって設定された基準値電
圧Vrefとを比較し、その結果からオン／オフ信号HLを生
成し、ラッチ回路８に送出する。
と基準値設定データSVrefによって設定された基準値電
圧Vrefとを比較し、その結果からオン／オフ信号HLを生
成し、ラッチ回路８に送出する。
オン／オフ信号HLが安定するのに要する時間ｔの経過
後、ラッチ制御回路12は、各ラッチ素子のうちの、ラッ
チ素子選択データSLAより選択されたものに対するラッ
チクロック（LC1〜LCnのうちの一つ）を供給する。これ
により比較回路７から出力されているオン／オフ信号HL
が選択されたラッチ素子にラッチされる。
後、ラッチ制御回路12は、各ラッチ素子のうちの、ラッ
チ素子選択データSLAより選択されたものに対するラッ
チクロック（LC1〜LCnのうちの一つ）を供給する。これ
により比較回路７から出力されているオン／オフ信号HL
が選択されたラッチ素子にラッチされる。
制御部16はオン／オフ信号HL1〜HLnを周期的に読み込
み、オン／オフ判定を行なった後、該判定結果を媒体取
扱装置19に送出する。
み、オン／オフ判定を行なった後、該判定結果を媒体取
扱装置19に送出する。
この際、ノイズ除去の目的で一定回数（例えば３回）オ
ンまたはオフが続いたときに限って該センサが真にオン
またはオフであると認識する方式を採用してもよい。
ンまたはオフが続いたときに限って該センサが真にオン
またはオフであると認識する方式を採用してもよい。
以下一つセンサが選択された状態、例えば第１図の状態
から、他の一つのセンサが選択された状態（例えば第２
センサS2の受光トランジスタ３のコレクタがノードPxに
接続され、センサS2以外のすべてのセンサの受光トラン
ジスタ３のコレクタが接地された状態）に移行する際の
電圧、電流の変化について、考察する。
から、他の一つのセンサが選択された状態（例えば第２
センサS2の受光トランジスタ３のコレクタがノードPxに
接続され、センサS2以外のすべてのセンサの受光トラン
ジスタ３のコレクタが接地された状態）に移行する際の
電圧、電流の変化について、考察する。
低インピーダンス入力回路５として用いられるFETの特
性は、第３図に示されている。受光トランジスタ３の応
答特性は、第４図に示されている。
性は、第３図に示されている。受光トランジスタ３の応
答特性は、第４図に示されている。
第１図に示す状態では、センサS2のトランジスタ３は選
択されておらずそのコレクタは、接地されているので、
電位は接地電位（ゼロ）であり、従って、第３図および
第４図上で動作開始点はaST2である。
択されておらずそのコレクタは、接地されているので、
電位は接地電位（ゼロ）であり、従って、第３図および
第４図上で動作開始点はaST2である。
次にセンサS2が選択された状態になって、そのトランジ
スタ３のコレクタがノードPxに接続されるとそのコレク
タエミッタ間電圧VceはVGSに等しくなる。この時、該セ
ンサが媒体ありの状態であれば、動作点はaONの点に移
動し、一方、該センサが媒体無しの状態であれば、動作
点はaOFFの点に移動する。
スタ３のコレクタがノードPxに接続されるとそのコレク
タエミッタ間電圧VceはVGSに等しくなる。この時、該セ
ンサが媒体ありの状態であれば、動作点はaONの点に移
動し、一方、該センサが媒体無しの状態であれば、動作
点はaOFFの点に移動する。
受光トランジスタ３のコレクタエミッタ間電圧Vceが動
作開始点aST2からVONまで変化するのに要する時間をt
1、動作開始点aST2からVOFFまで変化するのに要する時
間をt2として、従来の安定時間t3、t4とともに第４図に
示す。これらをそれぞれt4、t3と比較すれば明らかなよ
うに、媒体有りの場合も、媒体無しの場合も出力Vpが安
定するのに要する時間が短縮されている。なお、上記実
施例では低インピーダンス入力回路５はゲート接地の電
界効果トランジスタから構成されるものとして説明した
が、バイポーラトランジスタ等をベース接地して受光ト
ランジスタとカスケード接続した場合でも、出力Vpを短
時間で安定させることができる。
作開始点aST2からVONまで変化するのに要する時間をt
1、動作開始点aST2からVOFFまで変化するのに要する時
間をt2として、従来の安定時間t3、t4とともに第４図に
示す。これらをそれぞれt4、t3と比較すれば明らかなよ
うに、媒体有りの場合も、媒体無しの場合も出力Vpが安
定するのに要する時間が短縮されている。なお、上記実
施例では低インピーダンス入力回路５はゲート接地の電
界効果トランジスタから構成されるものとして説明した
が、バイポーラトランジスタ等をベース接地して受光ト
ランジスタとカスケード接続した場合でも、出力Vpを短
時間で安定させることができる。
［考案の効果］ 以上述べたように、本考案の媒体検知装置によれば、セ
ンサ選択回路により複数の光学式センサの一つを選択
し、選択したセンサの受光素子の第２の端子を低インピ
ーダンス入力回路を介して負荷抵抗回路の第２の端子に
接続するとともに、選択していない受光素子の第２の端
子をその第１の端子と同様に第１の電源端子に接続する
ように構成したので、いずれのセンサの受光素子が選択
されても、その時点で低インピーダンス入力回路の受光
素子との接続点の電位を零に保つことができる。従っ
て、光電流が安定するまでの時間を短縮することができ
る。このため、高速に媒体検知動作を行なうことができ
る。従って、高速で搬送される媒体の破れ、スキュー
（斜行）、搬送間隔、長さ等の検知を高分解能で行なう
ことができる。
ンサ選択回路により複数の光学式センサの一つを選択
し、選択したセンサの受光素子の第２の端子を低インピ
ーダンス入力回路を介して負荷抵抗回路の第２の端子に
接続するとともに、選択していない受光素子の第２の端
子をその第１の端子と同様に第１の電源端子に接続する
ように構成したので、いずれのセンサの受光素子が選択
されても、その時点で低インピーダンス入力回路の受光
素子との接続点の電位を零に保つことができる。従っ
て、光電流が安定するまでの時間を短縮することができ
る。このため、高速に媒体検知動作を行なうことができ
る。従って、高速で搬送される媒体の破れ、スキュー
（斜行）、搬送間隔、長さ等の検知を高分解能で行なう
ことができる。
第１図は本考案一実施例の媒体検知装置を示すブロック
図、 第２図は従来の媒体検知装置を示すブロック図、 第３図は低インピーダンス入力回路として用いられるFE
Tの特性を示す図、 第４図は受光トランジスタの特性を示す図、 第５図は第１図の装置の動作を示すタイムチャートであ
る。 S1〜Sn:センサ 2:発光ダイオード 3:受光トランジスタ 4:センサ選択回路 5:低インピーダンス入力回路 6:可変負荷抵抗回路 7:比較回路 8:ラッチ回路 13:記憶部 16:制御部 18:アドレス生成回路 19:媒体取扱装置
図、 第２図は従来の媒体検知装置を示すブロック図、 第３図は低インピーダンス入力回路として用いられるFE
Tの特性を示す図、 第４図は受光トランジスタの特性を示す図、 第５図は第１図の装置の動作を示すタイムチャートであ
る。 S1〜Sn:センサ 2:発光ダイオード 3:受光トランジスタ 4:センサ選択回路 5:低インピーダンス入力回路 6:可変負荷抵抗回路 7:比較回路 8:ラッチ回路 13:記憶部 16:制御部 18:アドレス生成回路 19:媒体取扱装置
Claims (1)
- 【請求項１】それぞれ互いに対向して配置された発光素
子と受光素子とを有し、上記受光素子は第１および第２
の端子間のインピーダンスが受光量に応じて変化し、上
記第１の端子が第１の電源端子に接続された複数の光学
式センサと、 上記複数の光学式センサの各受光素子とカスケード接続
された低インピーダンス入力回路と、 上記複数の光学式センサに共通に設けられ、第１の端子
が第２の電源端子に接続された負荷抵抗回路と、 上記複数の光学式センサの一つを選択し、選択したセン
サの受光素子の上記第２の端子を上記低インピーダンス
入力回路を介して上記負荷抵抗回路の第２の端子に接続
するセンサ選択回路とを備え、 上記センサ選択回路は選択していない受光素子の上記第
２の端子を上記第１の電源端子に接続することを特徴と
する媒体検知装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9874589U JPH0740231Y2 (ja) | 1989-08-24 | 1989-08-24 | 媒体検知装置 |
| KR1019890012704A KR950015068B1 (ko) | 1988-09-02 | 1989-09-02 | 매체 검출 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9874589U JPH0740231Y2 (ja) | 1989-08-24 | 1989-08-24 | 媒体検知装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336988U JPH0336988U (ja) | 1991-04-10 |
| JPH0740231Y2 true JPH0740231Y2 (ja) | 1995-09-13 |
Family
ID=31647830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9874589U Expired - Lifetime JPH0740231Y2 (ja) | 1988-09-02 | 1989-08-24 | 媒体検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740231Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1696694B1 (en) * | 2004-04-13 | 2011-07-27 | Panasonic Corporation | Speaker device |
-
1989
- 1989-08-24 JP JP9874589U patent/JPH0740231Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336988U (ja) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571770B2 (ja) | 光電変換装置 | |
| US4121120A (en) | Clock driven voltage comparator employing master-slave configuration | |
| KR910006979A (ko) | 비교 기능을 갖는 반도체 메모리장치 | |
| JPH0740231Y2 (ja) | 媒体検知装置 | |
| CN108320690B (zh) | 显示面板及其检测方法、显示装置 | |
| US4985636A (en) | Medium detecting system with automatic compensation for sensor variations | |
| US3676590A (en) | Decoders and coupling circuits for solid state video pickup | |
| EP0031009B1 (en) | Multiple access memory cell and its use in a memory array | |
| US6649899B2 (en) | Systems and methods of sampling a photodetector and photocell circuits incorporating the same | |
| JPH11148878A (ja) | 圧力センサのドリフト低減回路及びリセット方式 | |
| EP0785440A2 (en) | Signal generating circuit and peak detection circuit | |
| US4485319A (en) | Bubble memory sense amplifier | |
| US3486040A (en) | Selectively controlled transistor discriminator circuits | |
| JPH0820526B2 (ja) | 媒体検知装置 | |
| KR950015068B1 (ko) | 매체 검출 시스템 | |
| US4901067A (en) | Interface circuit for use in a programmable message display | |
| JPH0453063Y2 (ja) | ||
| US4409675A (en) | Address gate for memories to protect stored data, and to simplify memory testing, and method of use thereof | |
| JPH04340492A (ja) | 媒体検知装置 | |
| KR0136094B1 (ko) | 카세트 테이프의 시작 및 종료점 감지 방법 | |
| KR0124745Y1 (ko) | 광전 스위치의 모드 절환 회로 | |
| JPH0877287A (ja) | パターンデータ入力装置 | |
| KR930018377A (ko) | 캐시메모리 시스템 | |
| KR0176749B1 (ko) | 2차원 화상 감지회로 | |
| JPH0329803A (ja) | 物体位置の検出装置 |