JPH0877126A - 装置間の通信システム及び方法 - Google Patents
装置間の通信システム及び方法Info
- Publication number
- JPH0877126A JPH0877126A JP7200917A JP20091795A JPH0877126A JP H0877126 A JPH0877126 A JP H0877126A JP 7200917 A JP7200917 A JP 7200917A JP 20091795 A JP20091795 A JP 20091795A JP H0877126 A JPH0877126 A JP H0877126A
- Authority
- JP
- Japan
- Prior art keywords
- activity
- signal
- bus
- outputting
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】装置間の通信を提供する方法及びシステムの提
供。 【解決の手段】第１の装置(12)から信号が出力される。
前記信号に応答して第２の装置(14)により少なくとも１
つの活動が開始される。第２の装置が活動を終了したか
どうかと、第２の装置の動作が第１の装置による信号の
再出力と無関係であるかどうかの表示が出力される。
供。 【解決の手段】第１の装置(12)から信号が出力される。
前記信号に応答して第２の装置(14)により少なくとも１
つの活動が開始される。第２の装置が活動を終了したか
どうかと、第２の装置の動作が第１の装置による信号の
再出力と無関係であるかどうかの表示が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は一般に情報処理シス
テム、特に装置間で通信する方法及びシステムに関す
る。
テム、特に装置間で通信する方法及びシステムに関す
る。
【０００２】
【従来の技術】情報処理システムでは、装置は互いに情
報を伝達できる。動作信号を出力することにより、装置
は、他のバス装置によりスヌープされるシステムバス上
で、バス動作を開始できる。システムバスにより、スヌ
ープする各バス装置 (即ち、動作信号をスヌープする装
置) は、システムバス上のバス動作の開始からの一定又
は可変の待ち時間で、スヌープ応答表示をマスターバス
装置 (即ち、バス動作を開始した装置) に出力する。
報を伝達できる。動作信号を出力することにより、装置
は、他のバス装置によりスヌープされるシステムバス上
で、バス動作を開始できる。システムバスにより、スヌ
ープする各バス装置 (即ち、動作信号をスヌープする装
置) は、システムバス上のバス動作の開始からの一定又
は可変の待ち時間で、スヌープ応答表示をマスターバス
装置 (即ち、バス動作を開始した装置) に出力する。
【０００３】スヌープ応答表示はそれぞれのバス動作に
応答して生ずる。強く順序付けられたシステムでは、前
記スヌープ応答表示は、バス動作及びスヌープ応答表示
が互いに強く順序付けられるように、それらのそれぞれ
のバス動作と同じ順序で生じる。それにもかかわらず、
前の強く順序付けられたシステムには、全ての先行する
バス動作の終了を待つ間に後続のバス動作の終了が遅延
される欠点を有するものがある。すなわち、たとえ後続
のバス動作を終了できる場合でも、終了が遅延される。
応答して生ずる。強く順序付けられたシステムでは、前
記スヌープ応答表示は、バス動作及びスヌープ応答表示
が互いに強く順序付けられるように、それらのそれぞれ
のバス動作と同じ順序で生じる。それにもかかわらず、
前の強く順序付けられたシステムには、全ての先行する
バス動作の終了を待つ間に後続のバス動作の終了が遅延
される欠点を有するものがある。すなわち、たとえ後続
のバス動作を終了できる場合でも、終了が遅延される。
【０００４】前の手法のなかには、この欠点を、アドレ
ス "再試行" スヌープ応答表示をサポートすることによ
り軽減しようと試みているものがある。このようなアド
レス"再試行" スヌープ応答表示に応答して、後続のバ
ス動作を終了できる。後に動作信号を再出力することに
より、マスターバス装置はシステムバス上で "再試行さ
れた" バス動作を再開始する。
ス "再試行" スヌープ応答表示をサポートすることによ
り軽減しようと試みているものがある。このようなアド
レス"再試行" スヌープ応答表示に応答して、後続のバ
ス動作を終了できる。後に動作信号を再出力することに
より、マスターバス装置はシステムバス上で "再試行さ
れた" バス動作を再開始する。
【０００５】しかしながら、このような "再試行" 手法
の欠点は、再開始された (前の "再試行" スヌープ応答
表示に応答して反復された) バス動作が再びスヌープさ
れ、そして全てのスヌープするバス装置により (例え
ば、スヌープする装置のキャッシュメモリ内の状況ビッ
トの読取りにより) 完全に実行されることである。もう
１つの欠点は、 "再試行" 手法のみが用いられたときデ
ッドロックが起こりうることである。
の欠点は、再開始された (前の "再試行" スヌープ応答
表示に応答して反復された) バス動作が再びスヌープさ
れ、そして全てのスヌープするバス装置により (例え
ば、スヌープする装置のキャッシュメモリ内の状況ビッ
トの読取りにより) 完全に実行されることである。もう
１つの欠点は、 "再試行" 手法のみが用いられたときデ
ッドロックが起こりうることである。
【０００６】例えば、最初にスヌープする装置がバス動
作に応答してその活動を終了し、しかも２番目にスヌー
プする装置がバス動作に応答してその活動を終了しない
ためにアドレス "再試行" スヌープ応答表示を出力する
場合に、 "ピンポン" デッドロックが起きることがあ
る。後に、マスターバス装置はシステムバス上で "再試
行された" バス動作を再開始する。再開始されたバス動
作は再びスヌープされ、そして全てのスヌープするバス
装置により実行されるから、２番目にスヌープする装置
は再開始されたバス動作に応答してその活動を終了でき
るが、最初にスヌープする装置は再開始されたバス動作
に応答してその活動を終了することなくアドレス "再試
行" スヌープ応答表示を出力することがある。このシー
ケンスの事象は無限に反復され、最初と２番目の装置は
交互にアドレス "再試行" スヌープ応答表示を出力す
る。
作に応答してその活動を終了し、しかも２番目にスヌー
プする装置がバス動作に応答してその活動を終了しない
ためにアドレス "再試行" スヌープ応答表示を出力する
場合に、 "ピンポン" デッドロックが起きることがあ
る。後に、マスターバス装置はシステムバス上で "再試
行された" バス動作を再開始する。再開始されたバス動
作は再びスヌープされ、そして全てのスヌープするバス
装置により実行されるから、２番目にスヌープする装置
は再開始されたバス動作に応答してその活動を終了でき
るが、最初にスヌープする装置は再開始されたバス動作
に応答してその活動を終了することなくアドレス "再試
行" スヌープ応答表示を出力することがある。このシー
ケンスの事象は無限に反復され、最初と２番目の装置は
交互にアドレス "再試行" スヌープ応答表示を出力す
る。
【０００７】もう１つの例として、スヌープするバス装
置の将来の動作が"再試行"されたバス動作を後に反復す
るマスターバス装置によって決まる場合で、ある理由で
マスターバス装置が "再試行された" バス動作を反復し
ない場合にデッドロックが起こる。あるいは、マスター
バス装置が "再試行" されたバス動作を常に反復するこ
とを要求された場合、マスターバス装置は "再試行され
た" バス動作を反復しない選択を有しないことにより貴
重な柔軟性を失うであろう。
置の将来の動作が"再試行"されたバス動作を後に反復す
るマスターバス装置によって決まる場合で、ある理由で
マスターバス装置が "再試行された" バス動作を反復し
ない場合にデッドロックが起こる。あるいは、マスター
バス装置が "再試行" されたバス動作を常に反復するこ
とを要求された場合、マスターバス装置は "再試行され
た" バス動作を反復しない選択を有しないことにより貴
重な柔軟性を失うであろう。
【０００８】
【発明が解決しようとする課題】本発明の第１の目的は
全ての先行するバス動作の終了を待つ間に後続のバス動
作の終了が遅延しないように装置間で通信する方法及び
システムを提供することにある。本発明の第２の目的は
全てのスヌープするバス装置がスヌープし且つ反復され
たバス動作を完全に実行することが要求されないように
装置間で通信する方法及びシステムを提供することにあ
る。本発明の第３の目的はデッドロックが起きる可能性
が少なくなるように装置間で通信する方法及びシステム
を提供することにある。本発明の第４の目的はマスター
バス装置がバス動作を反復しない選択を持つことにより
柔軟性を保持するように装置間で通信する方法及びシス
テムを提供することにある。
全ての先行するバス動作の終了を待つ間に後続のバス動
作の終了が遅延しないように装置間で通信する方法及び
システムを提供することにある。本発明の第２の目的は
全てのスヌープするバス装置がスヌープし且つ反復され
たバス動作を完全に実行することが要求されないように
装置間で通信する方法及びシステムを提供することにあ
る。本発明の第３の目的はデッドロックが起きる可能性
が少なくなるように装置間で通信する方法及びシステム
を提供することにある。本発明の第４の目的はマスター
バス装置がバス動作を反復しない選択を持つことにより
柔軟性を保持するように装置間で通信する方法及びシス
テムを提供することにある。
【０００９】
【課題を解決するための手段】装置間で通信する方法及
びシステムの第１の状況では、第１の装置から信号が出
力される。信号に応答して、少なくとも１つの活動が第
２の装置により開始される。第２の装置が活動を終了し
たかどうか又は第２の装置の動作が信号を第１の装置に
よる信号の再出力と無関係であるかどうかの表示が出力
される。
びシステムの第１の状況では、第１の装置から信号が出
力される。信号に応答して、少なくとも１つの活動が第
２の装置により開始される。第２の装置が活動を終了し
たかどうか又は第２の装置の動作が信号を第１の装置に
よる信号の再出力と無関係であるかどうかの表示が出力
される。
【００１０】装置間で通信する方法及びシステムの第２
の状況では、信号が第１の装置から出力される。信号に
応答して、少なくとも１つの活動が第２及び第３の装置
により開始される。第２及び第３の装置が活動を終了し
たかどうかの表示が出力される。第３の装置による活動
を再開始せずに、第２の装置が活動を終了しなかったこ
と及び第３の装置が活動を終了したことを示す表示に応
答して第１の装置から信号が再出力される。
の状況では、信号が第１の装置から出力される。信号に
応答して、少なくとも１つの活動が第２及び第３の装置
により開始される。第２及び第３の装置が活動を終了し
たかどうかの表示が出力される。第３の装置による活動
を再開始せずに、第２の装置が活動を終了しなかったこ
と及び第３の装置が活動を終了したことを示す表示に応
答して第１の装置から信号が再出力される。
【００１１】全ての先行するバス動作の終了を待つ間に
後続のバス動作の終了が遅延しないことが本発明の第１
の技術的な利点である。反復されたバス動作をスヌープ
し完全に実行するのに、スヌープするバス装置の全てを
必要とするとは限らないことが本発明の第２の技術的な
利点である。デッドロックが起きる可能性が少ないこと
が本発明の第３の技術的な利点である。マスターバス装
置がバス動作を反復しない選択を有することにより柔軟
性を保持することが本発明の第４の技術的な利点であ
る。
後続のバス動作の終了が遅延しないことが本発明の第１
の技術的な利点である。反復されたバス動作をスヌープ
し完全に実行するのに、スヌープするバス装置の全てを
必要とするとは限らないことが本発明の第２の技術的な
利点である。デッドロックが起きる可能性が少ないこと
が本発明の第３の技術的な利点である。マスターバス装
置がバス動作を反復しない選択を有することにより柔軟
性を保持することが本発明の第４の技術的な利点であ
る。
【００１２】
【発明の実施の形態】図１は本発明の実施例による情報
処理システム10のブロック図である。情報処理システム
10は複数のバス装置12、14、16及び18を備える。より詳
しくは、装置12は第１のプロセッサ装置 (以降、プロセ
ッサＡと呼ぶ) であり、装置14は第２のプロセッサ装置
(以降、プロセッサＢと呼ぶ) である。更に装置16はバ
スアダプタ装置 (以降、BAと呼ぶ) であり、装置18はメ
モリ装置である。プロセッサＡ、プロセッサＢ及びBA 1
6 は図示の実施例により、後に図２、３、４及び５に関
連して説明するように動作する。
処理システム10のブロック図である。情報処理システム
10は複数のバス装置12、14、16及び18を備える。より詳
しくは、装置12は第１のプロセッサ装置 (以降、プロセ
ッサＡと呼ぶ) であり、装置14は第２のプロセッサ装置
(以降、プロセッサＢと呼ぶ) である。更に装置16はバ
スアダプタ装置 (以降、BAと呼ぶ) であり、装置18はメ
モリ装置である。プロセッサＡ、プロセッサＢ及びBA 1
6 は図示の実施例により、後に図２、３、４及び５に関
連して説明するように動作する。
【００１３】装置12、14、16及び18はシステムバス20に
より互いに接続される。従って、装置12、14、16及び18
はシステムバス20を介して互いに情報を伝達する。図１
の実施例では、システムバス20は64ビットのアドレスバ
ス22、128 ビットのデータバス24、８ビットのデータタ
グ("Ｄタグ")バス26、及び10ビットの制御／状況バス28
を含む。
より互いに接続される。従って、装置12、14、16及び18
はシステムバス20を介して互いに情報を伝達する。図１
の実施例では、システムバス20は64ビットのアドレスバ
ス22、128 ビットのデータバス24、８ビットのデータタ
グ("Ｄタグ")バス26、及び10ビットの制御／状況バス28
を含む。
【００１４】更に、BA 16 はバス30に接続される。従っ
て、BA 16 はシステムバス20及びバス30の間をインタフ
ェースする。このように、装置12、14及び18は、BA 16
及びシステムバス20を介して、バス30に接続された少な
くとも１つの装置 (図示せず) に情報を伝達する。
て、BA 16 はシステムバス20及びバス30の間をインタフ
ェースする。このように、装置12、14及び18は、BA 16
及びシステムバス20を介して、バス30に接続された少な
くとも１つの装置 (図示せず) に情報を伝達する。
【００１５】図示の実施例による再実行手法により、シ
ステム10は、システムバス20上で共有バス動作が開始さ
れる順序から外れた (即ち、弱く順序付けられた) 前記
共有バス動作の終了をサポートする。動作信号を出力す
ることにより、バス装置はシステムバス20上で他のバス
装置によりスヌープされるバス動作を開始できる。動作
信号に応答して、スヌープするバス装置 (即ち、動作信
号をスヌープする装置) の各々は活動を開始する。例え
ば、活動はスヌープする装置のキャッシュメモリ内の事
象ビット読取りの場合がある。別の例として、活動はバ
ス30に接続された少なくとも１つの他の装置 (図示せ
ず) からバス30を介したBA 16 の遠隔状況判定の場合が
ある。
ステム10は、システムバス20上で共有バス動作が開始さ
れる順序から外れた (即ち、弱く順序付けられた) 前記
共有バス動作の終了をサポートする。動作信号を出力す
ることにより、バス装置はシステムバス20上で他のバス
装置によりスヌープされるバス動作を開始できる。動作
信号に応答して、スヌープするバス装置 (即ち、動作信
号をスヌープする装置) の各々は活動を開始する。例え
ば、活動はスヌープする装置のキャッシュメモリ内の事
象ビット読取りの場合がある。別の例として、活動はバ
ス30に接続された少なくとも１つの他の装置 (図示せ
ず) からバス30を介したBA 16 の遠隔状況判定の場合が
ある。
【００１６】更に、システムバス20を介して、スヌープ
する各バス装置は、システムバス20上のバス動作の開始
からの所定の待ち時間の後に、同時にスヌープ応答表示
をマスターバス装置 (即ち、バス動作を開始した装置)
に出力する。スヌープ応答表示はスヌープするバス装置
が動作信号に応答して前記スヌープするバス装置により
前に開始された活動を終了したかどうかを示す。特に、
スヌープする装置からの出力信号の不在 (即ち、ヌル応
答表示) はそれ自身がスヌープ応答表示とみなされる。
する各バス装置は、システムバス20上のバス動作の開始
からの所定の待ち時間の後に、同時にスヌープ応答表示
をマスターバス装置 (即ち、バス動作を開始した装置)
に出力する。スヌープ応答表示はスヌープするバス装置
が動作信号に応答して前記スヌープするバス装置により
前に開始された活動を終了したかどうかを示す。特に、
スヌープする装置からの出力信号の不在 (即ち、ヌル応
答表示) はそれ自身がスヌープ応答表示とみなされる。
【００１７】再実行手法は、システムバス20がスヌープ
応答表示に関してパイプラインされるか完全にインター
ロックされるか、又はスヌープ応答表示のバス動作開始
からの待ち時間が一定であるか可変であるかに関係なく
使用できる。図示の実施例では、スヌープ応答表示はそ
れぞれのバス動作に応じて生ずる。前記スヌープ応答表
示は、バス動作及びスヌープ応答表示が互いに強く順序
付けられるように、それらのそれぞれのバス動作と同じ
順序で生ずる。
応答表示に関してパイプラインされるか完全にインター
ロックされるか、又はスヌープ応答表示のバス動作開始
からの待ち時間が一定であるか可変であるかに関係なく
使用できる。図示の実施例では、スヌープ応答表示はそ
れぞれのバス動作に応じて生ずる。前記スヌープ応答表
示は、バス動作及びスヌープ応答表示が互いに強く順序
付けられるように、それらのそれぞれのバス動作と同じ
順序で生ずる。
【００１８】それにもかかわらず、バス動作に対する応
答は必ずしもバス動作の終了を示さない。従って、図示
の実施例による再実行手法により、バス動作は、前記動
作がシステムバス20上で開始される順序から外れた順序
で (即ち、弱く順序付けられて) 終了できる。従って、
良好な実施例の重要な局面で、システム10は、バス動作
及びシステム10の状態により、動作信号に応じてスヌー
プする装置により前に開始された活動を終了するために
特定のスヌープする装置で必要となった待ち時間の変動
をサポートする。
答は必ずしもバス動作の終了を示さない。従って、図示
の実施例による再実行手法により、バス動作は、前記動
作がシステムバス20上で開始される順序から外れた順序
で (即ち、弱く順序付けられて) 終了できる。従って、
良好な実施例の重要な局面で、システム10は、バス動作
及びシステム10の状態により、動作信号に応じてスヌー
プする装置により前に開始された活動を終了するために
特定のスヌープする装置で必要となった待ち時間の変動
をサポートする。
【００１９】図示の実施例の再実行手法により、少なく
とも１つのバスをスヌープする装置は、マスターバス装
置が最初のバス動作のスヌープ待ち時間の延長を必要と
することをマスターバス装置に示す再実行応答表示を出
力できる。再実行応答表示は最初のバス動作のスヌープ
応答表示として動作するので、他のバス動作の継続を可
能にし、しかも (再実行応答表示を出した) スヌープす
る装置の各々が最初のバス動作の処理 (即ち、最初のバ
ス動作に応答する動作) を継続することを可能にする。
後に特定のバス動作を識別するために、 (再実行応答表
示を出した) スヌープする装置の各々は (最初のバス動
作に関連してマスターバス装置により前に出力された)
動作タグを記憶する。
とも１つのバスをスヌープする装置は、マスターバス装
置が最初のバス動作のスヌープ待ち時間の延長を必要と
することをマスターバス装置に示す再実行応答表示を出
力できる。再実行応答表示は最初のバス動作のスヌープ
応答表示として動作するので、他のバス動作の継続を可
能にし、しかも (再実行応答表示を出した) スヌープす
る装置の各々が最初のバス動作の処理 (即ち、最初のバ
ス動作に応答する動作) を継続することを可能にする。
後に特定のバス動作を識別するために、 (再実行応答表
示を出した) スヌープする装置の各々は (最初のバス動
作に関連してマスターバス装置により前に出力された)
動作タグを記憶する。
【００２０】再実行応答表示後の後の時点で、マスター
バス装置は動作信号を再出力することにより、最初のバ
ス動作を反復する。また、マスターバス装置は最初のバ
ス動作と関連して前と同じ動作タグを再出力する。 (再
実行応答表示を出した) スヌープする装置の各々は出力
された動作タグと全ての前に記憶されたタグとを比較す
る。動作タグと前に記憶された動作タグの間に一致が生
じない場合、スヌープする装置は反復されたバス動作を
無視する。
バス装置は動作信号を再出力することにより、最初のバ
ス動作を反復する。また、マスターバス装置は最初のバ
ス動作と関連して前と同じ動作タグを再出力する。 (再
実行応答表示を出した) スヌープする装置の各々は出力
された動作タグと全ての前に記憶されたタグとを比較す
る。動作タグと前に記憶された動作タグの間に一致が生
じない場合、スヌープする装置は反復されたバス動作を
無視する。
【００２１】動作タグと前に記憶された動作タグの比較
により両者が一致すると、スヌープする装置は反復され
たバス動作に応答する。前の再実行応答表示にもかかわ
らず、反復されたバス動作を完全に処理する (即ち、ス
ヌープするバス装置により動作信号に応答して前に開始
された活動を終了する) ためにより多くの時間を、スヌ
ープする装置がなお必要とする場合、スヌープする装置
は、反復されたバス動作のスヌープ待ち時間をマスター
バス装置が更に延長する必要があることをマスターバス
装置に示すために、別の再実行応答表示を再び出力でき
る。都合よく、連続して反復されたバス動作に応答し
て、任意の数の再実行応答表示を出すことができ、反復
されたバス動作のスヌープ応答表示として動作するの
で、他のバス動作の継続を可能にする。
により両者が一致すると、スヌープする装置は反復され
たバス動作に応答する。前の再実行応答表示にもかかわ
らず、反復されたバス動作を完全に処理する (即ち、ス
ヌープするバス装置により動作信号に応答して前に開始
された活動を終了する) ためにより多くの時間を、スヌ
ープする装置がなお必要とする場合、スヌープする装置
は、反復されたバス動作のスヌープ待ち時間をマスター
バス装置が更に延長する必要があることをマスターバス
装置に示すために、別の再実行応答表示を再び出力でき
る。都合よく、連続して反復されたバス動作に応答し
て、任意の数の再実行応答表示を出すことができ、反復
されたバス動作のスヌープ応答表示として動作するの
で、他のバス動作の継続を可能にする。
【００２２】図２及び図３は、図１のシステムバス20を
介して、システム10で図示の実施例の再実行システムバ
ス手法により実行された動作例を示す。より詳しくは、
図２はシステム10で図示の実施例の再実行システムバス
手法により実行されたSYNC (同期)/(TLB同期) 動作の例
を示す。SYNC命令動作及びTLBSYNC 命令動作については
更に後述の付録で説明する。プロセッサ及びバスアダプ
タバス装置はSYNC及びTLBSYNC バス動作の応答を延長す
るために図示の実施例の再実行手法を使用できる。
介して、システム10で図示の実施例の再実行システムバ
ス手法により実行された動作例を示す。より詳しくは、
図２はシステム10で図示の実施例の再実行システムバス
手法により実行されたSYNC (同期)/(TLB同期) 動作の例
を示す。SYNC命令動作及びTLBSYNC 命令動作については
更に後述の付録で説明する。プロセッサ及びバスアダプ
タバス装置はSYNC及びTLBSYNC バス動作の応答を延長す
るために図示の実施例の再実行手法を使用できる。
【００２３】対照的に、図３は、図示の実施例の再実行
システムバス手法により、システム10で実行された非SY
NC/非TLBSYNC動作の例を示す。図示の実施例で、バスア
ダプタバス装置 (例えば、BA 16)は、非SYNC/非TLBSYNC
バス動作の応答を延長するために再実行手法を使用でき
る。
システムバス手法により、システム10で実行された非SY
NC/非TLBSYNC動作の例を示す。図示の実施例で、バスア
ダプタバス装置 (例えば、BA 16)は、非SYNC/非TLBSYNC
バス動作の応答を延長するために再実行手法を使用でき
る。
【００２４】図２で、プロセッサＡは、システムバス20
のクロックサイクル１の間にシステムバス20を介して同
期(SYNC)動作信号を出力し、クロックサイクル１のSYNC
動作に関連してシステムバス20により動作タグ＝X1、及
びＲビット＝０を出力し、アドレスバス22を介して動作
タグ及びＲビットを出力し、そして制御／状況バス28を
介して動作タイプ (例えば、SYNC) 及び転送サイズ (即
ち、転送されるバイトの数) を出力する。
のクロックサイクル１の間にシステムバス20を介して同
期(SYNC)動作信号を出力し、クロックサイクル１のSYNC
動作に関連してシステムバス20により動作タグ＝X1、及
びＲビット＝０を出力し、アドレスバス22を介して動作
タグ及びＲビットを出力し、そして制御／状況バス28を
介して動作タイプ (例えば、SYNC) 及び転送サイズ (即
ち、転送されるバイトの数) を出力する。
【００２５】プロセッサＢは、システムバス20のクロッ
クサイクル３の間にシステムバス20を介して読取り(RD)
動作信号を出力し、このRD動作に関連してクロックサイ
クル２の間にシステムバス20により動作タグ＝Y2及びＲ
ビット＝０を出力する。
クサイクル３の間にシステムバス20を介して読取り(RD)
動作信号を出力し、このRD動作に関連してクロックサイ
クル２の間にシステムバス20により動作タグ＝Y2及びＲ
ビット＝０を出力する。
【００２６】システムバス20のクロックサイクル４の間
に、プロセッサＢは、クロックサイクル１の間のプロセ
ッサＡからのSYNC動作出力に応答して、再実行１動作信
号をシステムバス20を介して出力する。それに対して、
バス装置がクロックサイクル４又はそれ以前 (即ち、SY
NC動作後の３バスクロックサイクルで決められた一定の
待ち時間内) に (クロックサイクル１の間のプロセッサ
ＡからのSYNC動作出力に応答して) "再実行" 動作信号
又は "再試行" 動作信号をシステムバス20を介して出し
ていなかった場合、プロセッサＡは、クロックサイクル
１の間にそれが開始したSYNC動作を首尾よく終了してい
るであろう。
に、プロセッサＢは、クロックサイクル１の間のプロセ
ッサＡからのSYNC動作出力に応答して、再実行１動作信
号をシステムバス20を介して出力する。それに対して、
バス装置がクロックサイクル４又はそれ以前 (即ち、SY
NC動作後の３バスクロックサイクルで決められた一定の
待ち時間内) に (クロックサイクル１の間のプロセッサ
ＡからのSYNC動作出力に応答して) "再実行" 動作信号
又は "再試行" 動作信号をシステムバス20を介して出し
ていなかった場合、プロセッサＡは、クロックサイクル
１の間にそれが開始したSYNC動作を首尾よく終了してい
るであろう。
【００２７】従って、図示の実施例の再実行手法は、バ
ス動作及びシステム10の状態により、動作信号に応答し
てスヌープするバス装置により前に開始された活動を終
了するために、特定のスヌープする装置で必要な待ち時
間内の (決められた一定の応答待ち時間を超えた) 変動
をサポートする。バス装置は "再実行" 動作信号を出す
ことにより待ち時間を延長できる。それにもかかわら
ず、図示の実施例の "再実行" 手法は等しく好都合であ
り、一定の待ち時間の代わりに可変の待ち時間を用いる
代替システムに使用できる。
ス動作及びシステム10の状態により、動作信号に応答し
てスヌープするバス装置により前に開始された活動を終
了するために、特定のスヌープする装置で必要な待ち時
間内の (決められた一定の応答待ち時間を超えた) 変動
をサポートする。バス装置は "再実行" 動作信号を出す
ことにより待ち時間を延長できる。それにもかかわら
ず、図示の実施例の "再実行" 手法は等しく好都合であ
り、一定の待ち時間の代わりに可変の待ち時間を用いる
代替システムに使用できる。
【００２８】システムバス20のクロックサイクル６の間
に、プロセッサＢは、クロックサイクル３の間にそれが
開始したRD動作を、図２のラベル "Done2"で示すように
首尾よく終了する。プロセッサＢは、他のバス装置が、
(1) "再試行" 動作又は(2)"再実行" 動作のどちらも
(RD動作後の３バスクロックサイクルの一定の待ち時間
内に) 出力しなかったことに応答してRD動作を首尾よく
終了する。
に、プロセッサＢは、クロックサイクル３の間にそれが
開始したRD動作を、図２のラベル "Done2"で示すように
首尾よく終了する。プロセッサＢは、他のバス装置が、
(1) "再試行" 動作又は(2)"再実行" 動作のどちらも
(RD動作後の３バスクロックサイクルの一定の待ち時間
内に) 出力しなかったことに応答してRD動作を首尾よく
終了する。
【００２９】(サイクル４の) 再実行１動作後の所定の
サイクル数 (即ち、図示の実施例では、２サイクル) の
満了に応答して、プロセッサＡは、システムバス20のク
ロックサイクル７の間に、システムバス20を介してSYNC
動作信号を再出力する。クロックサイクル１のSYNC動作
のように、プロセッサＡは、クロックサイクル７の間に
SYNC動作に関連して動作タグ＝X1をシステムバス20を介
して出力する。それにもかかわらず、クロックサイクル
１のSYNC動作と異なり、プロセッサＡは、クロックサイ
クル７の間にSYNC動作に関連してＲビット＝１をシステ
ムバス20を介して出力する。プロセッサＡは、Ｒビット
＝１を主張することにより、プロセッサＡが先にSYNC動
作信号を出力したことを他のバス装置に示す。
サイクル数 (即ち、図示の実施例では、２サイクル) の
満了に応答して、プロセッサＡは、システムバス20のク
ロックサイクル７の間に、システムバス20を介してSYNC
動作信号を再出力する。クロックサイクル１のSYNC動作
のように、プロセッサＡは、クロックサイクル７の間に
SYNC動作に関連して動作タグ＝X1をシステムバス20を介
して出力する。それにもかかわらず、クロックサイクル
１のSYNC動作と異なり、プロセッサＡは、クロックサイ
クル７の間にSYNC動作に関連してＲビット＝１をシステ
ムバス20を介して出力する。プロセッサＡは、Ｒビット
＝１を主張することにより、プロセッサＡが先にSYNC動
作信号を出力したことを他のバス装置に示す。
【００３０】システムバス20のクロックサイクル10の間
に、プロセッサＡはそれがクロックサイクル７の間に開
始したSYNC動作を図２のラベル "Done1"で示されたよう
に首尾よく終了し、又はプロセッサＢはクロックサイク
ル７の間にプロセッサＡからのSYNC動作出力に応答して
図３のクロックサイクル７のラベル "再実行１" で示さ
れた、もう１つの再実行１動作信号をシステムバス20に
より出力する。
に、プロセッサＡはそれがクロックサイクル７の間に開
始したSYNC動作を図２のラベル "Done1"で示されたよう
に首尾よく終了し、又はプロセッサＢはクロックサイク
ル７の間にプロセッサＡからのSYNC動作出力に応答して
図３のクロックサイクル７のラベル "再実行１" で示さ
れた、もう１つの再実行１動作信号をシステムバス20に
より出力する。
【００３１】図３で、システムバス20のクロックサイク
ル１の間に、プロセッサＡは読取り(RD1) 動作信号をシ
ステムバス20を介して出力する。クロックサイクル１の
間のRD1 動作と関連して、プロセッサＡはシステムバス
20を介して動作タグ＝X1及びＲビット＝０を出力する。
ル１の間に、プロセッサＡは読取り(RD1) 動作信号をシ
ステムバス20を介して出力する。クロックサイクル１の
間のRD1 動作と関連して、プロセッサＡはシステムバス
20を介して動作タグ＝X1及びＲビット＝０を出力する。
【００３２】システムバス20のクロックサイクル３の間
に、プロセッサＢは読取り（RD2）動作信号をシステム
バス20を介して出力する。クロックサイクル３の間のRD
2動作と関連して、プロセッサＢはシステムバス20を介
して動作タグ＝Y2及びＲビット＝０を出力する。
に、プロセッサＢは読取り（RD2）動作信号をシステム
バス20を介して出力する。クロックサイクル３の間のRD
2動作と関連して、プロセッサＢはシステムバス20を介
して動作タグ＝Y2及びＲビット＝０を出力する。
【００３３】システムバス20のクロックサイクル４の間
に、BA 16 は、クロックサイクル１の間のプロセッサＡ
からのRD1 動作出力に応答して、再実行１動作信号をシ
ステムバス20を介して出力する。
に、BA 16 は、クロックサイクル１の間のプロセッサＡ
からのRD1 動作出力に応答して、再実行１動作信号をシ
ステムバス20を介して出力する。
【００３４】システムバス20のクロックサイクル６の間
に、図２のラベル "Done2"で示されたように、プロセッ
サＢはそれがクロックサイクル３の間に開始したRD2 動
作を首尾よく終了する。
に、図２のラベル "Done2"で示されたように、プロセッ
サＢはそれがクロックサイクル３の間に開始したRD2 動
作を首尾よく終了する。
【００３５】システムバス20のクロックサイクル７の間
に、BA 16 がRD1 動作 (クロックサイクル１の間のプロ
セッサＡからの出力) に応答できる (即ち所定のクロッ
クサイクル数の範囲内で応答できると推定される) こと
に反応して、BA 16 はタグに一致する再実行動作信号を
システムバス20を介して出力する。図示の実施例では、
BA 16 はバス30に接続された少なくとも１つの他の装置
(図示せず) からのバス30を介した遠隔状況の受信後に
RD1 動作に応答できる。それにもかかわらず、BA 16
は、システムバス20上のRD1 動作に応答する待ち時間を
短くするために、タグに一致する再実行動作信号を遠隔
状況を受取る前に出力できる。
に、BA 16 がRD1 動作 (クロックサイクル１の間のプロ
セッサＡからの出力) に応答できる (即ち所定のクロッ
クサイクル数の範囲内で応答できると推定される) こと
に反応して、BA 16 はタグに一致する再実行動作信号を
システムバス20を介して出力する。図示の実施例では、
BA 16 はバス30に接続された少なくとも１つの他の装置
(図示せず) からのバス30を介した遠隔状況の受信後に
RD1 動作に応答できる。それにもかかわらず、BA 16
は、システムバス20上のRD1 動作に応答する待ち時間を
短くするために、タグに一致する再実行動作信号を遠隔
状況を受取る前に出力できる。
【００３６】クロックサイクル７の間のこのタグに一致
する再実行動作に関連して、BA 16は動作タグ＝X1をシ
ステムバス20を介して出力する。Ｒビットはタグに一致
する再実行動作には使用しない。タグに一致する再実行
バス動作はアドレスバス22上のアドレスのみの動作であ
る。タグに一致する再実行バス動作はアドレスを持た
ず、従って、この動作はタグのみである。
する再実行動作に関連して、BA 16は動作タグ＝X1をシ
ステムバス20を介して出力する。Ｒビットはタグに一致
する再実行動作には使用しない。タグに一致する再実行
バス動作はアドレスバス22上のアドレスのみの動作であ
る。タグに一致する再実行バス動作はアドレスを持た
ず、従って、この動作はタグのみである。
【００３７】追加のバスアダプタ (図示せず) がシステ
ムバス20に接続される場合、各バスアダプタはタグに一
致する再実行動作信号を出力するために別のバスアダプ
タをスヌープする。例えば、BA 16 により出力されたタ
グに一致する再実行動作信号を追加のバスアダプタが検
出する場合、そしてタグに一致する再実行動作のタグが
前に追加のバスアダプタにより再実行された動作のタグ
に一致する場合、追加のバスアダプタはもう１つのタグ
に一致する再実行動作信号を出力しない。
ムバス20に接続される場合、各バスアダプタはタグに一
致する再実行動作信号を出力するために別のバスアダプ
タをスヌープする。例えば、BA 16 により出力されたタ
グに一致する再実行動作信号を追加のバスアダプタが検
出する場合、そしてタグに一致する再実行動作のタグが
前に追加のバスアダプタにより再実行された動作のタグ
に一致する場合、追加のバスアダプタはもう１つのタグ
に一致する再実行動作信号を出力しない。
【００３８】システムバス20のクロックサイクル10の間
に、クロックサイクル７の間にBA 16 から出力されたタ
グに一致する再実行動作信号に応答して、プロセッサＡ
はRD1 動作信号をシステムバス20を介して出力する。ク
ロックサイクル１のRD1 動作のように、プロセッサＡ
は、クロックサイクル10の間のRD1 動作に関連した動作
タグ＝X1をシステムバス20を介して出力する。それにも
かかわらず、クロックサイクル１のRD1 動作と異なり、
プロセッサＡは、クロックサイクル10の間のRD1動作に
関連して、Ｒビット＝１をシステムバス20を介して出力
する。
に、クロックサイクル７の間にBA 16 から出力されたタ
グに一致する再実行動作信号に応答して、プロセッサＡ
はRD1 動作信号をシステムバス20を介して出力する。ク
ロックサイクル１のRD1 動作のように、プロセッサＡ
は、クロックサイクル10の間のRD1 動作に関連した動作
タグ＝X1をシステムバス20を介して出力する。それにも
かかわらず、クロックサイクル１のRD1 動作と異なり、
プロセッサＡは、クロックサイクル10の間のRD1動作に
関連して、Ｒビット＝１をシステムバス20を介して出力
する。
【００３９】システムバス20のクロックサイクル13の間
に、プロセッサＡは、それがクロックサイクル10の間に
開始したRD1 動作を、図３のクロックサイクル13のラベ
ル "Done1"で示されたように、首尾よく終了するか、又
はBA 16 は、クロックサイクル10の間にプロセッサＡか
らのRD1 動作出力に応答して、図３のクロックサイクル
13のラベル "再実行１" で示されたように、もう１つの
再実行１動作信号をシステムバス20を介して出力する。
に、プロセッサＡは、それがクロックサイクル10の間に
開始したRD1 動作を、図３のクロックサイクル13のラベ
ル "Done1"で示されたように、首尾よく終了するか、又
はBA 16 は、クロックサイクル10の間にプロセッサＡか
らのRD1 動作出力に応答して、図３のクロックサイクル
13のラベル "再実行１" で示されたように、もう１つの
再実行１動作信号をシステムバス20を介して出力する。
【００４０】例えば、クロックサイクル13の間に、BA 1
6 が (クロックサイクル７の間に)その能力を所定のク
ロックサイクル数 (即ち、図示の実施例では、６クロッ
クサイクル) の範囲内でRD1 動作に応答できるものと誤
った予測をした場合、BA 16は (クロックサイクル10の
間のプロセッサＡからのRD1 動作出力に応答して) もう
１つの再実行１動作信号をシステムバス20を介して出力
するであろう。
6 が (クロックサイクル７の間に)その能力を所定のク
ロックサイクル数 (即ち、図示の実施例では、６クロッ
クサイクル) の範囲内でRD1 動作に応答できるものと誤
った予測をした場合、BA 16は (クロックサイクル10の
間のプロセッサＡからのRD1 動作出力に応答して) もう
１つの再実行１動作信号をシステムバス20を介して出力
するであろう。
【００４１】従って、図示の実施例のシステム10は、シ
ステムバス20上で前記動作が開始される順序に関して弱
く順序付けられた共有バス動作の "終了" をサポートす
ることによる利点を有するパフォーマンスを達成する。
前記利点は長いスヌープ待ち時間のバス動作が後続のよ
り短いスヌープ待ち時間のバス動作の終了に強い影響を
与えないときに達成されるパフォーマンスの向上を含
む。
ステムバス20上で前記動作が開始される順序に関して弱
く順序付けられた共有バス動作の "終了" をサポートす
ることによる利点を有するパフォーマンスを達成する。
前記利点は長いスヌープ待ち時間のバス動作が後続のよ
り短いスヌープ待ち時間のバス動作の終了に強い影響を
与えないときに達成されるパフォーマンスの向上を含
む。
【００４２】更に、反復される (前の再実行応答表示に
応答して反復される) バス動作がスヌープされ、そして
前の再実行応答表示を出した (又は既に出しており、不
在の別の装置が既に出している) 各々のスヌープする装
置によつてのみ再実行される(即ち、完全に実行される)
ので、パフォーマンスが改善される。これは、反復さ
れるバス動作を、全てのスヌープする装置がスヌープし
且つ再実行する (例えば、スヌープする装置のキャッシ
ュメモリ内の状況ビットを読取る) ような前の手法、例
えば "再試行" 手法と較べて有利である。
応答して反復される) バス動作がスヌープされ、そして
前の再実行応答表示を出した (又は既に出しており、不
在の別の装置が既に出している) 各々のスヌープする装
置によつてのみ再実行される(即ち、完全に実行される)
ので、パフォーマンスが改善される。これは、反復さ
れるバス動作を、全てのスヌープする装置がスヌープし
且つ再実行する (例えば、スヌープする装置のキャッシ
ュメモリ内の状況ビットを読取る) ような前の手法、例
えば "再試行" 手法と較べて有利である。
【００４３】都合よく、図示の実施例では、スヌープす
るバス装置は後続のバス動作の継続を可能にするために
システムバス20上の "再試行" 応答表示又は "再実行"
応答表示のどちらかを出力できる。このような目的のた
めに、スヌープするバス装置は、スヌープするバス装置
の将来の動作が "再試行された" バス動作をマスターバ
ス装置が後に反復するかどうかと無関係である場合には
"再試行" 応答表示を出力する。このような状況では、
マスターバス装置は "再試行された" バス動作を随意に
反復する。
るバス装置は後続のバス動作の継続を可能にするために
システムバス20上の "再試行" 応答表示又は "再実行"
応答表示のどちらかを出力できる。このような目的のた
めに、スヌープするバス装置は、スヌープするバス装置
の将来の動作が "再試行された" バス動作をマスターバ
ス装置が後に反復するかどうかと無関係である場合には
"再試行" 応答表示を出力する。このような状況では、
マスターバス装置は "再試行された" バス動作を随意に
反復する。
【００４４】対照的に、スヌープするバス装置は、スヌ
ープするバス装置の将来の動作が "再実行" バス動作を
後に反復するマスターバス装置に依存する場合には "再
実行" 応答表示を出力する。このような状況では、マス
ターバス装置は "再実行" バス動作を常に反復する。従
って、 "再実行" 応答表示を出力した後、スヌープする
バス装置は、マスターバス装置が "再実行" バス動作を
後に反復しないかも知れないことを懸念せずに、最初の
バス動作の処理を継続できる。
ープするバス装置の将来の動作が "再実行" バス動作を
後に反復するマスターバス装置に依存する場合には "再
実行" 応答表示を出力する。このような状況では、マス
ターバス装置は "再実行" バス動作を常に反復する。従
って、 "再実行" 応答表示を出力した後、スヌープする
バス装置は、マスターバス装置が "再実行" バス動作を
後に反復しないかも知れないことを懸念せずに、最初の
バス動作の処理を継続できる。
【００４５】図示の実施例の再実行手法は "再試行" 手
法のみを用いるとき生ずることがあるデッドロックを回
避するので、機能が簡素化される。例えば、このような
デッドロックは、スヌープするバス装置の将来の動作が
"再試行された" バス動作を後に反復するマスターバス
装置に依存する場合で、ある理由でマスターバス装置が
"再試行された" バス動作を反復しない場合に生じる。
あるいは、マスターバス装置が常に "再試行された" バ
ス動作の反復を要求された場合、マスターバス装置は "
再試行された" バス動作を反復しない選択を有しないこ
とにより貴重な柔軟性を失うであろう。
法のみを用いるとき生ずることがあるデッドロックを回
避するので、機能が簡素化される。例えば、このような
デッドロックは、スヌープするバス装置の将来の動作が
"再試行された" バス動作を後に反復するマスターバス
装置に依存する場合で、ある理由でマスターバス装置が
"再試行された" バス動作を反復しない場合に生じる。
あるいは、マスターバス装置が常に "再試行された" バ
ス動作の反復を要求された場合、マスターバス装置は "
再試行された" バス動作を反復しない選択を有しないこ
とにより貴重な柔軟性を失うであろう。
【００４６】図示の実施例では、スヌープするバス装置
は "再試行" 応答表示又は "再実行" 応答表示のどちら
かをシステムバス20に出力でき、後続のバス動作の継続
を可能にする。従って、図示の実施例で、スヌープする
バス装置の将来の動作が後に"再試行された" バス動作
をマスターバス装置が反復するかどうかと無関係である
状況では、スヌープするバス装置は "再試行" 動作を出
力するので、マスターバス装置は "再試行された" バス
動作を反復しない選択を有することにより貴重な柔軟性
を保持する。更に、スヌープするバス装置の将来の動作
が "再実行" バス動作を後に反復するマスターバス装置
に依存する状況では、スヌープずるバス装置は "再実
行" 動作信号を出力するので、スヌープする装置はマス
ターバス装置に依存して常に "再実行" バス動作を反復
できる。従って、起こりうるデッドロックが回避され
る。
は "再試行" 応答表示又は "再実行" 応答表示のどちら
かをシステムバス20に出力でき、後続のバス動作の継続
を可能にする。従って、図示の実施例で、スヌープする
バス装置の将来の動作が後に"再試行された" バス動作
をマスターバス装置が反復するかどうかと無関係である
状況では、スヌープするバス装置は "再試行" 動作を出
力するので、マスターバス装置は "再試行された" バス
動作を反復しない選択を有することにより貴重な柔軟性
を保持する。更に、スヌープするバス装置の将来の動作
が "再実行" バス動作を後に反復するマスターバス装置
に依存する状況では、スヌープずるバス装置は "再実
行" 動作信号を出力するので、スヌープする装置はマス
ターバス装置に依存して常に "再実行" バス動作を反復
できる。従って、起こりうるデッドロックが回避され
る。
【００４７】都合よく、図示の実施例では、たとえスヌ
ープするバス装置が "再実行" 動作を出力する場合で
も、マスターバス装置は "再実行" バス動作を打切る選
択を有することにより貴重な柔軟性を保持する。マスタ
ーバス装置が "再実行" バス動作の打切りを選択する場
合、マスターバス装置は (Ｒビット＝１になるように)"
再実行" バス動作を反復した後、 "再試行" 応答表示を
システムバス20に出力する。この (マスターバス装置の
"再実行" バス動作の反復直後にマスターバス装置によ
り出力された) "再試行" 応答表示は、マスターバス装
置が "再実行"バス動作を打切ることを、スヌープする
バス装置に対して表示する。従って、マスターバス装置
の "再実行" バス動作の反復への依存を中止することに
より、スヌープするバス装置は起こりうるデッドロック
を回避する。
ープするバス装置が "再実行" 動作を出力する場合で
も、マスターバス装置は "再実行" バス動作を打切る選
択を有することにより貴重な柔軟性を保持する。マスタ
ーバス装置が "再実行" バス動作の打切りを選択する場
合、マスターバス装置は (Ｒビット＝１になるように)"
再実行" バス動作を反復した後、 "再試行" 応答表示を
システムバス20に出力する。この (マスターバス装置の
"再実行" バス動作の反復直後にマスターバス装置によ
り出力された) "再試行" 応答表示は、マスターバス装
置が "再実行"バス動作を打切ることを、スヌープする
バス装置に対して表示する。従って、マスターバス装置
の "再実行" バス動作の反復への依存を中止することに
より、スヌープするバス装置は起こりうるデッドロック
を回避する。
【００４８】図４及び図５は情報処理システム10により
実行された動作の流れ図である。より詳しくは、図４は
システム10のマスターバス装置(MBD) (例えば、図２及
び図３で例示されたプロセッサＡ) により実行された動
作の流れ図である。対照的に、図５はスヌープするプロ
セッサ (例えば、図２で例示されたプロセッサＢ) 及び
バスアダプタ (例えば、図３で例示されたBA 16)により
実行された動作の流れ図である。以降、これらはまとめ
てスヌープするバス装置(SBD) と呼ぶ。
実行された動作の流れ図である。より詳しくは、図４は
システム10のマスターバス装置(MBD) (例えば、図２及
び図３で例示されたプロセッサＡ) により実行された動
作の流れ図である。対照的に、図５はスヌープするプロ
セッサ (例えば、図２で例示されたプロセッサＢ) 及び
バスアダプタ (例えば、図３で例示されたBA 16)により
実行された動作の流れ図である。以降、これらはまとめ
てスヌープするバス装置(SBD) と呼ぶ。
【００４９】図４のステップ100 で、実行が開始され、
MBD がＲビットをクリアする (即ち、Ｒビット＝０)。
次のステップ102 で、MBD はシステムバス20の制御を調
停し且つシステムバス20を介してバス動作信号を出力す
る。ステップ102 の後、実行は判定ブロック104 に進
む。
MBD がＲビットをクリアする (即ち、Ｒビット＝０)。
次のステップ102 で、MBD はシステムバス20の制御を調
停し且つシステムバス20を介してバス動作信号を出力す
る。ステップ102 の後、実行は判定ブロック104 に進
む。
【００５０】判定ブロック104 で、ステップ102 のバス
動作に応答して、MBD がヌル／非、共有又は変更応答表
示をシステムバス20を介して受取る場合、図４に示され
たように実行は終了する。それに対し、ステップ102 の
バス動作に応答して、MBD が再試行応答表示をシステム
バス20を介して受取る場合、実行はステップ102 に戻
る。あるいは、ステップ102 のバス動作に応答して、MB
D が再実行応答表示をシステムバス20を介して受取る場
合、実行は判定ブロック106 に進む。
動作に応答して、MBD がヌル／非、共有又は変更応答表
示をシステムバス20を介して受取る場合、図４に示され
たように実行は終了する。それに対し、ステップ102 の
バス動作に応答して、MBD が再試行応答表示をシステム
バス20を介して受取る場合、実行はステップ102 に戻
る。あるいは、ステップ102 のバス動作に応答して、MB
D が再実行応答表示をシステムバス20を介して受取る場
合、実行は判定ブロック106 に進む。
【００５１】判定ブロック106 で、ステップ102 のバス
動作がSYNC動作又はTLBSYNC 動作である場合、実行はス
テップ108 に進む。それに対し、ステップ102 のバス動
作がSYNC動作でもなくTLBSYNC 動作でもない場合、実行
はステップ110 に進む。ステップ110 で、図３のクロッ
クサイクル７に関連した上記説明のように、MBD はタグ
に一致する再実行動作を待つ。
動作がSYNC動作又はTLBSYNC 動作である場合、実行はス
テップ108 に進む。それに対し、ステップ102 のバス動
作がSYNC動作でもなくTLBSYNC 動作でもない場合、実行
はステップ110 に進む。ステップ110 で、図３のクロッ
クサイクル７に関連した上記説明のように、MBD はタグ
に一致する再実行動作を待つ。
【００５２】ステップ110 の後、実行はステップ108 に
進む。ステップ108 で、MBD はＲビットをセットする
(即ち、Ｒビット＝１)。 ステップ108 の後、実行はス
テップ102 に戻る。
進む。ステップ108 で、MBD はＲビットをセットする
(即ち、Ｒビット＝１)。 ステップ108 の後、実行はス
テップ102 に戻る。
【００５３】図５のステップ200 で、実行が開始され、
SBD がシステムバス20上のバス動作を待つ。SBD がステ
ップ200 でバス動作をスヌープした後、実行は判定ブロ
ック202 に進む。判定ブロック202 で、SBD はＲビット
が０であるか１であるかを判定する。SBD が判定ブロッ
ク202 でＲビット＝０と判定した場合、実行はステップ
204 に進む。ステップ204 で、SBD はスヌープされたバ
ス動作により要求された機能を開始する。更に、ステッ
プ204 で、バス動作が非SYNC／非TLBSYNC 動作である場
合、実行はステップ206 にも進む。
SBD がシステムバス20上のバス動作を待つ。SBD がステ
ップ200 でバス動作をスヌープした後、実行は判定ブロ
ック202 に進む。判定ブロック202 で、SBD はＲビット
が０であるか１であるかを判定する。SBD が判定ブロッ
ク202 でＲビット＝０と判定した場合、実行はステップ
204 に進む。ステップ204 で、SBD はスヌープされたバ
ス動作により要求された機能を開始する。更に、ステッ
プ204 で、バス動作が非SYNC／非TLBSYNC 動作である場
合、実行はステップ206 にも進む。
【００５４】ステップ206 で、SBD はバス30上のバス動
作の遠隔状況の受取りを待つ。SBDが遠隔状況を受取っ
た後、実行はステップ208 に進む。ステップ208 で、最
初に(ステップ200 で) スヌープされたバス動作が (ス
テップ212 に関連して後に説明するように、そして、例
えば、図３のクロックサイクル４に関連した上記説明の
ように) 前に再実行動作が生じた場合にのみ、SBD は
(図３のクロックサイクル７に関連した上記説明のよう
に) タグに一致する再実行動作信号をシステムバス20に
出力する。ステップ208 の後、実行は図５に示すように
終了する。
作の遠隔状況の受取りを待つ。SBDが遠隔状況を受取っ
た後、実行はステップ208 に進む。ステップ208 で、最
初に(ステップ200 で) スヌープされたバス動作が (ス
テップ212 に関連して後に説明するように、そして、例
えば、図３のクロックサイクル４に関連した上記説明の
ように) 前に再実行動作が生じた場合にのみ、SBD は
(図３のクロックサイクル７に関連した上記説明のよう
に) タグに一致する再実行動作信号をシステムバス20に
出力する。ステップ208 の後、実行は図５に示すように
終了する。
【００５５】ステップ204 の後、実行は判定ブロック21
0 に進む。明らかに、ステップ204では、バス動作が非S
YNC／非TLBSYNC 動作である場合、実行は判定ブロック2
10に進むのに並行してステップ206 に進む。判定ブロッ
ク210 で、SBD はそれが最初に (ステップ200 で) スヌ
ープされたバス動作に、"ARespOut"で又はそれ以前に、
応答できるかどうかを判定する。
0 に進む。明らかに、ステップ204では、バス動作が非S
YNC／非TLBSYNC 動作である場合、実行は判定ブロック2
10に進むのに並行してステップ206 に進む。判定ブロッ
ク210 で、SBD はそれが最初に (ステップ200 で) スヌ
ープされたバス動作に、"ARespOut"で又はそれ以前に、
応答できるかどうかを判定する。
【００５６】"ARespOut"はバス動作がステップ200 でス
ヌープされた後の所定の待ち時間 (例えば、クロックサ
イクルの数) である。待ち時間は図２及び図３に関連し
て既に説明済みである。判定ブロック210 で、SBD が最
初にスヌープされたバス動作に"ARespOut"で又はそれ以
前に応答できないと判定された場合、実行はステップ21
2 に進む。ステップ212 で、例えば、図３のクロックサ
イクル４に関連して前に説明したように、SBD は再実行
動作信号を出力する。ステップ212 の後、実行は図５に
示すように終了する。
ヌープされた後の所定の待ち時間 (例えば、クロックサ
イクルの数) である。待ち時間は図２及び図３に関連し
て既に説明済みである。判定ブロック210 で、SBD が最
初にスヌープされたバス動作に"ARespOut"で又はそれ以
前に応答できないと判定された場合、実行はステップ21
2 に進む。ステップ212 で、例えば、図３のクロックサ
イクル４に関連して前に説明したように、SBD は再実行
動作信号を出力する。ステップ212 の後、実行は図５に
示すように終了する。
【００５７】他方、判定ブロック210 で、SBD が最初に
スヌープされたバス動作に"ARespOut"で又はそれ以前に
応答できると判定した場合、実行はステップ214 に進
む。ステップ214 で、SBD は "ヌル" 応答表示を出力す
る。ステップ214 の後、実行は図５に示すように終了す
る。
スヌープされたバス動作に"ARespOut"で又はそれ以前に
応答できると判定した場合、実行はステップ214 に進
む。ステップ214 で、SBD は "ヌル" 応答表示を出力す
る。ステップ214 の後、実行は図５に示すように終了す
る。
【００５８】判定ブロック202 で、SBD がＲビット＝１
と判定した場合、実行は判定ブロック216 に進む。判定
ブロック216 で、SBD はスヌープされたバス動作が、
(ステップ212 に関連して後に説明するように、そし
て、例えば図３のクロックサイクル４に関連して既に説
明したように) 前にSBD により再実行動作を生じた、前
にスヌープされた (未終了の) バス動作の動作タグに等
しい動作タグを有したかどうかを判定する。SBD が判定
ブロック216 で動作タグが等しいと判定した場合、実行
は判定ブロック210 に進み且つ、バス動作が非SYNC／非
TLBSYNC 動作である場合、実行は判定ブロック210 に進
むのと並行してステップ206 にも進む。
と判定した場合、実行は判定ブロック216 に進む。判定
ブロック216 で、SBD はスヌープされたバス動作が、
(ステップ212 に関連して後に説明するように、そし
て、例えば図３のクロックサイクル４に関連して既に説
明したように) 前にSBD により再実行動作を生じた、前
にスヌープされた (未終了の) バス動作の動作タグに等
しい動作タグを有したかどうかを判定する。SBD が判定
ブロック216 で動作タグが等しいと判定した場合、実行
は判定ブロック210 に進み且つ、バス動作が非SYNC／非
TLBSYNC 動作である場合、実行は判定ブロック210 に進
むのと並行してステップ206 にも進む。
【００５９】他方、SBD が判定ブロック216 で動作タグ
が等しくないと判定した場合、実行はステップ218 に進
む。ステップ218 で、SBD はスヌープされたバス動作の
終了を記録する。ステップ218 の後、実行は図５に示す
ように終了する。
が等しくないと判定した場合、実行はステップ218 に進
む。ステップ218 で、SBD はスヌープされたバス動作の
終了を記録する。ステップ218 の後、実行は図５に示す
ように終了する。
【００６０】下記の表はスヌープ装置("スヌーパー")が
バス動作に応答する方法、より詳しくは、バスアダプタ
(例えば、BA 16)が非SYNC／非TLBSYNC バス動作に応答
する方法ならびにプロセッサ (例えば、プロセッサＡ及
びプロセッサＢ) 及びバスアダプタがSYNC／TLBSYNC バ
ス動作に応答する方法の概要を示す。
バス動作に応答する方法、より詳しくは、バスアダプタ
(例えば、BA 16)が非SYNC／非TLBSYNC バス動作に応答
する方法ならびにプロセッサ (例えば、プロセッサＡ及
びプロセッサＢ) 及びバスアダプタがSYNC／TLBSYNC バ
ス動作に応答する方法の概要を示す。
【００６１】
【表１】
【００６２】［付録: TLBSYNC 及びSYNC命令］TLBSYNC
命令の実行は、変換ルックアサイドバッファ("TLB") エ
ントリを用いているかも知れない全てのプロセッサにお
いて、TLBIE(即ち、TLB エントリ無効化) 命令に応答し
て無効化されている全てのLOAD (ロード) 命令及びSTOR
E(記憶) 命令が実行されていることを保証する。図示の
実施例では、TLBSYNC 命令は一度に１プロセスだけ出力
され、且つこれはソフトウェアに制御される。
命令の実行は、変換ルックアサイドバッファ("TLB") エ
ントリを用いているかも知れない全てのプロセッサにお
いて、TLBIE(即ち、TLB エントリ無効化) 命令に応答し
て無効化されている全てのLOAD (ロード) 命令及びSTOR
E(記憶) 命令が実行されていることを保証する。図示の
実施例では、TLBSYNC 命令は一度に１プロセスだけ出力
され、且つこれはソフトウェアに制御される。
【００６３】プロセッサＡ及びＢの各々はTLBSYNC マス
タープロセッサ又はスヌープするプロセッサとして動作
できる。TLBSYNC 命令の実行は、全ての前のTLBIE 命令
がシステムバス20に出力されていることを保証しない。
更に、前のTLBIE 命令がシステムバス20で終了している
場合、TLBSYNC 命令の実行は、スヌープするプロセッサ
により前記前のTLBIE 命令が終了されることを保証しな
い。従って、図示の実施例では、システムバス20にTLBS
YNC 命令が出力される前に、TLBSYNC 命令の前に実行さ
れた全てのTLBIE 命令がシステムバス20で終了され且つ
全てのプロセッサにより終了されていることを保証する
ために、ソフトウェアがSYNC命令をTLBSYNC 命令に先行
させる。TLBSYNC バス動作の終了は、TLBIE 命令により
無効化された変換を用いていることがある他のプロセッ
サ上の全ての命令が終了されることを保証する。
タープロセッサ又はスヌープするプロセッサとして動作
できる。TLBSYNC 命令の実行は、全ての前のTLBIE 命令
がシステムバス20に出力されていることを保証しない。
更に、前のTLBIE 命令がシステムバス20で終了している
場合、TLBSYNC 命令の実行は、スヌープするプロセッサ
により前記前のTLBIE 命令が終了されることを保証しな
い。従って、図示の実施例では、システムバス20にTLBS
YNC 命令が出力される前に、TLBSYNC 命令の前に実行さ
れた全てのTLBIE 命令がシステムバス20で終了され且つ
全てのプロセッサにより終了されていることを保証する
ために、ソフトウェアがSYNC命令をTLBSYNC 命令に先行
させる。TLBSYNC バス動作の終了は、TLBIE 命令により
無効化された変換を用いていることがある他のプロセッ
サ上の全ての命令が終了されることを保証する。
【００６４】TLBSYNC 命令に応答して、スヌープするプ
ロセッサは、TLB エントリのどれかを用いた全てのロー
ド、記憶及び命令取出しがフラッシュされているか又は
実行されていることを保証する。スヌープされたTLBSYN
C 命令は、スヌープするプロセッサに対し、SYNC命令が
スヌープするプロセッサにより実行された場合に有する
効果と同じ効果を有する。スヌープするプロセッサは、
TLBSYNC 命令を終了させるのに必要な回数だけシステム
バス20に "再実行" を出力できる。
ロセッサは、TLB エントリのどれかを用いた全てのロー
ド、記憶及び命令取出しがフラッシュされているか又は
実行されていることを保証する。スヌープされたTLBSYN
C 命令は、スヌープするプロセッサに対し、SYNC命令が
スヌープするプロセッサにより実行された場合に有する
効果と同じ効果を有する。スヌープするプロセッサは、
TLBSYNC 命令を終了させるのに必要な回数だけシステム
バス20に "再実行" を出力できる。
【００６５】図示の実施例で、記憶装置の部分が既知の
状態に強制されるとき、記憶装置は全てのプロセッサに
関して同期させられる。SYNC命令は所与のプロセッサに
より実行された全ての命令の実行を順序付ける機能を与
える。これは、SYNC命令を挿入して命令ストリームに同
期が要求されていることを明白に示すことにより達成さ
れる。SYNC命令を実行することにより、プロセッサは、
プロセッサにより前に開始された全ての命令がSYNC命令
の終了前に明白に終了していること、そしてSYNC命令が
終了するまで後続の命令がプロセッサにより開始されな
いことを保証する。SYNC命令が終了したとき、次の命令
が実行される前に、記憶装置をアクセスする他のプロセ
ッサ及び機構に関する、SYNC命令の前にプロセッサによ
り開始された全ての記憶アクセスの動作が実行されてい
るであろう。
状態に強制されるとき、記憶装置は全てのプロセッサに
関して同期させられる。SYNC命令は所与のプロセッサに
より実行された全ての命令の実行を順序付ける機能を与
える。これは、SYNC命令を挿入して命令ストリームに同
期が要求されていることを明白に示すことにより達成さ
れる。SYNC命令を実行することにより、プロセッサは、
プロセッサにより前に開始された全ての命令がSYNC命令
の終了前に明白に終了していること、そしてSYNC命令が
終了するまで後続の命令がプロセッサにより開始されな
いことを保証する。SYNC命令が終了したとき、次の命令
が実行される前に、記憶装置をアクセスする他のプロセ
ッサ及び機構に関する、SYNC命令の前にプロセッサによ
り開始された全ての記憶アクセスの動作が実行されてい
るであろう。
【００６６】プロセッサは、SYNC命令を用いて、共有デ
ータ構造に関する全ての更新を、当該データ構造のロッ
クを解除する記憶の実行前に、全ての他のプロセッサが
観察できることを保証できる。SYNC命令の実行により、
プロセッサは、それが実行したTLBIE 命令が当該プロセ
ッサにより終了していることを保証する。しかしなが
ら、SYNC命令の実行はTLBIE 命令が他のプロセッサによ
り終了されるのを待たない。従って、図示の実施例で
は、プロセッサはTLBSYNC 命令とそれに続くSYNC命令を
実行し、全ての前のTLBIE 命令が全てのプロセッサによ
り終了していることを保証する。
ータ構造に関する全ての更新を、当該データ構造のロッ
クを解除する記憶の実行前に、全ての他のプロセッサが
観察できることを保証できる。SYNC命令の実行により、
プロセッサは、それが実行したTLBIE 命令が当該プロセ
ッサにより終了していることを保証する。しかしなが
ら、SYNC命令の実行はTLBIE 命令が他のプロセッサによ
り終了されるのを待たない。従って、図示の実施例で
は、プロセッサはTLBSYNC 命令とそれに続くSYNC命令を
実行し、全ての前のTLBIE 命令が全てのプロセッサによ
り終了していることを保証する。
【００６７】SYNC命令は全ての後続の命令の障壁として
動作し、全ての他のプロセッサ内の全ての未実行のスヌ
ーププッシュの終了を待つ。より詳しくは、プロセッサ
は、それが全ての前の命令を終了するまで、タスク指名
段階におけるSYNC命令を保持する。プロセッサが全ての
前の命令を終了した後、SYNCバス動作はシステムバス20
に出力される。プロセッサは、SYNCバス動作が終了する
まで、後続の命令をタスク指名しない。
動作し、全ての他のプロセッサ内の全ての未実行のスヌ
ーププッシュの終了を待つ。より詳しくは、プロセッサ
は、それが全ての前の命令を終了するまで、タスク指名
段階におけるSYNC命令を保持する。プロセッサが全ての
前の命令を終了した後、SYNCバス動作はシステムバス20
に出力される。プロセッサは、SYNCバス動作が終了する
まで、後続の命令をタスク指名しない。
【００６８】プロセッサは、それがSYNCバス動作に応答
してシステムバス20で "再試行" 信号を受取る場合、Ｒ
＝１のSYNCバス動作信号を再出力する。プロセッサは、
それがSYNCバス動作に応答してシステムバス20で "ヌ
ル" 信号を受取る場合、SYNCバス動作を終了する。SYNC
バス動作に応答して、プロセッサは、全ての前のスヌー
プされたバス動作及び前のスヌープされたバス動作によ
り生じた全てのスヌーププッシュがシステムバス20で終
了しない限り且つそれが終了するまで、少なくとも１つ
の "再実行" 信号をシステムバス20で受取る。その時点
で、SYNCバス動作に応答して、プロセッサは "ヌル" 信
号をシステムバス20で受取る。SYNC命令に応答して、プ
ロセッサは、それがスヌープされたバス動作により全て
の記憶バッファエントリを終了するまで、後続の命令を
タスク指名しない。メモリ装置は、再順序付けが起こり
えない場合且つメモリアレイのアクセスがシステムバス
20からのみである場合、SYNCバス動作を無視できる。
してシステムバス20で "再試行" 信号を受取る場合、Ｒ
＝１のSYNCバス動作信号を再出力する。プロセッサは、
それがSYNCバス動作に応答してシステムバス20で "ヌ
ル" 信号を受取る場合、SYNCバス動作を終了する。SYNC
バス動作に応答して、プロセッサは、全ての前のスヌー
プされたバス動作及び前のスヌープされたバス動作によ
り生じた全てのスヌーププッシュがシステムバス20で終
了しない限り且つそれが終了するまで、少なくとも１つ
の "再実行" 信号をシステムバス20で受取る。その時点
で、SYNCバス動作に応答して、プロセッサは "ヌル" 信
号をシステムバス20で受取る。SYNC命令に応答して、プ
ロセッサは、それがスヌープされたバス動作により全て
の記憶バッファエントリを終了するまで、後続の命令を
タスク指名しない。メモリ装置は、再順序付けが起こり
えない場合且つメモリアレイのアクセスがシステムバス
20からのみである場合、SYNCバス動作を無視できる。
【００６９】まとめとして、本発明の構成に関して以下
の事項を開示する。 (１) 装置間で通信する方法であって、第１の装置から
信号を出力するステップと、前記信号に応答して、少な
くとも１つの活動を第２の装置により開始するステップ
と、前記第２の装置が前記活動を終了したかどうかと前
記第２の装置の動作が前記第１の装置による前記信号の
再出力と無関係であるかどうかの表示を出力するステッ
プとを含む方法。 (２) 前記第２の装置が前記活動を終了しなかったこと
及び前記第２の装置の動作が前記第１の装置による前記
信号の再出力に依存することを示す前記表示に応答し
て、前記第１の装置から前記信号を再出力するステップ
を更に含む、上記(１)に記載の方法。 (３) 前記第２の装置が前記活動を終了したかどうかの
追加表示を前記再出力された信号に応答して出力するス
テップを更に含む、上記(２)に記載の方法。 (４) 前記再出力するステップが前記追加信号に応答し
て前記第１の装置から前記信号を再出力するステップを
含む場合、前記第２の装置から前記追加信号を出力する
ステップを更に含む、上記(２)に記載の方法。 (５) 前記追加信号を出力する前記ステップは、前記第
２の装置の前記活動の終了に応答して前記追加信号を出
力するステップを含む、上記(４)に記載の方法。 (６) 前記追加信号を出力する前記ステップは、前記第
２の装置が前記活動の終了を予測するのに応答して前記
追加信号を出力するステップを含む、上記(４)に記載の
方法。 (７) 前記第２の装置が前記活動を終了したかどうかの
追加表示を前記再出力された信号に応答して出力するス
テップを更に含む、上記(６)に記載の方法。 (８) 前記追加表示を出力する前記ステップは、前記第
２の装置が前記活動の終了予測を誤ったので前記第２の
装置が前記活動を終了しなかったことを示す前記追加表
示を出力するステップを含む、上記(７)に記載の方法。 (９) 前記表示は、前記第２の装置が前記活動を終了し
た場合には第１のタイプであり、前記第２の装置が前記
活動を終了しなかった場合且つ前記第２の装置の動作が
前記第１の装置による前記信号の再出力に依存する場合
には第２のタイプであり、そして前記第２の装置が前記
活動を終了しなかった場合且つ前記第２の装置の動作が
前記第１の装置による前記信号の再出力に無関係である
場合には第３のタイプである、上記(１)に記載の方法。 (１０) 前記第２のタイプの表示は再実行表示である、
上記(９)に記載の方法。 (１１) 前記第３のタイプの表示は再試行表示である、
上記(１０)に記載の方法。 (１２) 前記第１のタイプの表示はヌル表示である、上
記(１１)に記載の方法。 (１３) 装置間で通信する方法であって、第１の装置か
ら信号を出力するステップと、前記信号に応答して、少
なくとも１つの活動を第２及び第３の装置により開始す
るステップと、前記第２及び第３の装置が前記活動を終
了したかどうかの表示を出力するステップと、前記第３
の装置による前記活動を再開始せずに、前記第２の装置
が前記活動を終了しなかったこと及び前記第３の装置が
前記活動を終了したことを示す前記表示に応答して前記
第１の装置から前記信号を再出力するステップとを含む
方法。 (１４) 前記第２の装置が前記活動を終了したかどうか
の追加表示を前記再出力された信号に応答して出力する
ステップを更に含む、上記(１３)に記載の方法。 (１５) 前記再出力するステップが追加信号に応答して
前記第１の装置から前記信号を再出力するステップを含
む場合、前記第２の装置から前記追加信号を出力するス
テップを更に含む、上記(１３)に記載の方法。 (１６) 前記追加信号を出力する前記ステップは、前記
第２の装置による前記活動の終了に応答して前記追加信
号を出力するステップを含む、上記(１５)に記載の方
法。 (１７) 前記追加信号を出力する前記ステップは、前記
第２の装置による前記活動の終了の予測に応答して前記
追加信号を出力するステップを含む、上記 (１５) に記
載の方法。 (１８) 前記再出力された信号に応答して、前記第２の
装置が前記活動を終了したかどうかの追加表示を出力す
るステップを更に含む、上記(１７)に記載の方法。 (１９) 前記追加表示を出力する前記ステップは、前記
第２の装置が前記活動の終了予測を誤ったので前記第２
の装置が前記活動を終了しなかったことを示す前記追加
表示を出力するステップを含む、上記(１８)に記載の方
法。 (２０) 前記表示を出力する前記ステップは、前記第２
の装置が前活動を終了しなかったことを示す再実行表示
を前記第２の装置から出力するステップと、前記第３の
装置が前活動を終了したことを示すヌル表示を前記第３
の装置から出力するステップとを含む、上記(１３)に記
載の方法。 (２１) 前記表示を出力する前記ステップは、前記活動
を開始したのち所定の回数だけ前記表示を出力するステ
ップを含む、上記(１３)に記載の方法。 (２２) 装置間で通信するシステムであって、信号を出
力する第１の装置と、前記第１の装置に接続される第２
の装置であって、前記信号に応答して少なくとも１つの
活動を開始し、且つ前記第２の装置が前記活動を終了し
たかどうかと前記第２の装置の動作が前記第１の装置に
よる前記信号の再出力と無関係であるかどうかの表示を
出力する第２の装置とを備えるシステム。 (２３) 前記第１の装置は、前記第２の装置が前記活動
を終了しなかったこと及び前記第２の装置の動作が前記
第１の装置による前記信号の再出力に依存することを示
す前記表示に応答して前記信号を出力する、上記(２２)
に記載のシステム。 (２４) 前記第２の装置は、前記再出力された信号に応
答して前記第２の装置が前記活動を終了したかどうかの
追加表示を出力する、上記(２３)に記載のシステム。 (２５) 前記第２の装置は追加信号を出力し、且つ前記
第１の装置は前記追加信号に応答して前記信号を再出力
する、上記(２３)に記載のシステム。 (２６) 前記第２の装置は前記第２の装置による前記活
動の終了に応答して前記追加信号を出力する、上記(２
５)に記載のシステム。 (２７) 前記第２の装置は、前記第２の装置による前記
活動の終了の予測に応答して前記追加信号を出力する、
上記(２５)に記載のシステム。 (２８) 前記第２の装置は、前記再出力された信号に応
答して前記第２の装置が前記活動を終了したかどうかの
追加表示を出力する、上記(２７)に記載のシステム。 (２９) 前記第２の装置は、前記第２の装置が前記活動
の終了予測を誤ったので前記第２の装置が前記活動を終
了しなかったことを示す前記追加表示を出力する、上記
(２８)に記載のシステム。 (３０) 前記表示は、前記第２の装置が前記活動を終了
した場合には第１のタイプであり、前記第２の装置が前
記活動を終了しなかった場合且つ前記第２の装置の動作
が前記第１の装置による前記信号の再出力に依存する場
合には第２のタイプであり、そして前記第２の装置が前
記活動を終了しなかった場合且つ前記第２の装置の動作
が前記第１の装置による前記信号の再出力と無関係であ
る場合には第３のタイプである、上記(２２)に記載のシ
ステム。 (３１) 前記第２のタイプの表示は再実行表示である、
上記(３０)に記載のシステム。 (３２) 前記第３のタイプの表示は再試行表示である、
上記(３１)に記載のシステム。 (３３) 前記第１のタイプの表示はヌル表示である、上
記(３２)に記載のシステム。 (３４) 装置間で通信するシステムであって、信号を出
力する第１の装置と、前記第１の装置に接続される第２
及び第３の装置であって、前記信号に応答して少なくと
も１つの活動を開始し、且つ前記第２及び第３の装置が
前記活動を終了したかどうかの表示を出力する第２及び
第３の装置とを備え、前記第１の装置は、前記第３の装
置による前記活動の再開始なしに、前記第２の装置が前
記活動を終了しなかったこと及び前記第３の装置が前記
活動を終了したことを示す前記表示に応答して前記信号
を再出力するシステム。 (３５) 前記第２の装置は、前記第２の装置が前記活動
を終了したかどうかの追加表示を前記再出力された信号
に応答して出力する、上記(３４)に記載のシステム。 (３６) 前記第２の装置は追加信号を出力し、そして前
記第１の装置は前記追加信号に応答して前記信号を再出
力する、上記(３４)に記載のシステム。 (３７) 前記第２の装置は前記第２の装置による前記活
動の終了に応答して前記追加信号を出力する、上記(３
６)に記載のシステム。 (３８) 前記第２の装置は前記第２の装置による前記活
動の終了予測に応答して前記追加信号を出力する、上記
(３６)に記載のシステム。 (３９) 前記第２の装置は、前記第２の装置が前記活動
を終了したかどうかの追加表示を前記再出力された信号
に応答して出力する、上記(３８)に記載のシステム。 (４０) 前記第２の装置は、前記第２の装置が前記活動
の終了予測を誤ったので前記第２の装置が前記活動を終
了しなかったことを示す前記追加表示を出力する、上記
(３９)に記載のシステム。 (４１)前記表示は、前記第２の装置が前記活動を終了し
なかったことを示す、前記第２の装置からの再実行表示
と、前記第３の装置が前記活動を終了したことを示す、
前記第３の装置からのヌル表示とを含む、上記(３４)に
記載のシステム。 (４２) 前記第２及び第３の装置は前記活動の開始後に
所定の回数だけ前記表示を出力する、上記(３４)に記載
のシステム。
の事項を開示する。 (１) 装置間で通信する方法であって、第１の装置から
信号を出力するステップと、前記信号に応答して、少な
くとも１つの活動を第２の装置により開始するステップ
と、前記第２の装置が前記活動を終了したかどうかと前
記第２の装置の動作が前記第１の装置による前記信号の
再出力と無関係であるかどうかの表示を出力するステッ
プとを含む方法。 (２) 前記第２の装置が前記活動を終了しなかったこと
及び前記第２の装置の動作が前記第１の装置による前記
信号の再出力に依存することを示す前記表示に応答し
て、前記第１の装置から前記信号を再出力するステップ
を更に含む、上記(１)に記載の方法。 (３) 前記第２の装置が前記活動を終了したかどうかの
追加表示を前記再出力された信号に応答して出力するス
テップを更に含む、上記(２)に記載の方法。 (４) 前記再出力するステップが前記追加信号に応答し
て前記第１の装置から前記信号を再出力するステップを
含む場合、前記第２の装置から前記追加信号を出力する
ステップを更に含む、上記(２)に記載の方法。 (５) 前記追加信号を出力する前記ステップは、前記第
２の装置の前記活動の終了に応答して前記追加信号を出
力するステップを含む、上記(４)に記載の方法。 (６) 前記追加信号を出力する前記ステップは、前記第
２の装置が前記活動の終了を予測するのに応答して前記
追加信号を出力するステップを含む、上記(４)に記載の
方法。 (７) 前記第２の装置が前記活動を終了したかどうかの
追加表示を前記再出力された信号に応答して出力するス
テップを更に含む、上記(６)に記載の方法。 (８) 前記追加表示を出力する前記ステップは、前記第
２の装置が前記活動の終了予測を誤ったので前記第２の
装置が前記活動を終了しなかったことを示す前記追加表
示を出力するステップを含む、上記(７)に記載の方法。 (９) 前記表示は、前記第２の装置が前記活動を終了し
た場合には第１のタイプであり、前記第２の装置が前記
活動を終了しなかった場合且つ前記第２の装置の動作が
前記第１の装置による前記信号の再出力に依存する場合
には第２のタイプであり、そして前記第２の装置が前記
活動を終了しなかった場合且つ前記第２の装置の動作が
前記第１の装置による前記信号の再出力に無関係である
場合には第３のタイプである、上記(１)に記載の方法。 (１０) 前記第２のタイプの表示は再実行表示である、
上記(９)に記載の方法。 (１１) 前記第３のタイプの表示は再試行表示である、
上記(１０)に記載の方法。 (１２) 前記第１のタイプの表示はヌル表示である、上
記(１１)に記載の方法。 (１３) 装置間で通信する方法であって、第１の装置か
ら信号を出力するステップと、前記信号に応答して、少
なくとも１つの活動を第２及び第３の装置により開始す
るステップと、前記第２及び第３の装置が前記活動を終
了したかどうかの表示を出力するステップと、前記第３
の装置による前記活動を再開始せずに、前記第２の装置
が前記活動を終了しなかったこと及び前記第３の装置が
前記活動を終了したことを示す前記表示に応答して前記
第１の装置から前記信号を再出力するステップとを含む
方法。 (１４) 前記第２の装置が前記活動を終了したかどうか
の追加表示を前記再出力された信号に応答して出力する
ステップを更に含む、上記(１３)に記載の方法。 (１５) 前記再出力するステップが追加信号に応答して
前記第１の装置から前記信号を再出力するステップを含
む場合、前記第２の装置から前記追加信号を出力するス
テップを更に含む、上記(１３)に記載の方法。 (１６) 前記追加信号を出力する前記ステップは、前記
第２の装置による前記活動の終了に応答して前記追加信
号を出力するステップを含む、上記(１５)に記載の方
法。 (１７) 前記追加信号を出力する前記ステップは、前記
第２の装置による前記活動の終了の予測に応答して前記
追加信号を出力するステップを含む、上記 (１５) に記
載の方法。 (１８) 前記再出力された信号に応答して、前記第２の
装置が前記活動を終了したかどうかの追加表示を出力す
るステップを更に含む、上記(１７)に記載の方法。 (１９) 前記追加表示を出力する前記ステップは、前記
第２の装置が前記活動の終了予測を誤ったので前記第２
の装置が前記活動を終了しなかったことを示す前記追加
表示を出力するステップを含む、上記(１８)に記載の方
法。 (２０) 前記表示を出力する前記ステップは、前記第２
の装置が前活動を終了しなかったことを示す再実行表示
を前記第２の装置から出力するステップと、前記第３の
装置が前活動を終了したことを示すヌル表示を前記第３
の装置から出力するステップとを含む、上記(１３)に記
載の方法。 (２１) 前記表示を出力する前記ステップは、前記活動
を開始したのち所定の回数だけ前記表示を出力するステ
ップを含む、上記(１３)に記載の方法。 (２２) 装置間で通信するシステムであって、信号を出
力する第１の装置と、前記第１の装置に接続される第２
の装置であって、前記信号に応答して少なくとも１つの
活動を開始し、且つ前記第２の装置が前記活動を終了し
たかどうかと前記第２の装置の動作が前記第１の装置に
よる前記信号の再出力と無関係であるかどうかの表示を
出力する第２の装置とを備えるシステム。 (２３) 前記第１の装置は、前記第２の装置が前記活動
を終了しなかったこと及び前記第２の装置の動作が前記
第１の装置による前記信号の再出力に依存することを示
す前記表示に応答して前記信号を出力する、上記(２２)
に記載のシステム。 (２４) 前記第２の装置は、前記再出力された信号に応
答して前記第２の装置が前記活動を終了したかどうかの
追加表示を出力する、上記(２３)に記載のシステム。 (２５) 前記第２の装置は追加信号を出力し、且つ前記
第１の装置は前記追加信号に応答して前記信号を再出力
する、上記(２３)に記載のシステム。 (２６) 前記第２の装置は前記第２の装置による前記活
動の終了に応答して前記追加信号を出力する、上記(２
５)に記載のシステム。 (２７) 前記第２の装置は、前記第２の装置による前記
活動の終了の予測に応答して前記追加信号を出力する、
上記(２５)に記載のシステム。 (２８) 前記第２の装置は、前記再出力された信号に応
答して前記第２の装置が前記活動を終了したかどうかの
追加表示を出力する、上記(２７)に記載のシステム。 (２９) 前記第２の装置は、前記第２の装置が前記活動
の終了予測を誤ったので前記第２の装置が前記活動を終
了しなかったことを示す前記追加表示を出力する、上記
(２８)に記載のシステム。 (３０) 前記表示は、前記第２の装置が前記活動を終了
した場合には第１のタイプであり、前記第２の装置が前
記活動を終了しなかった場合且つ前記第２の装置の動作
が前記第１の装置による前記信号の再出力に依存する場
合には第２のタイプであり、そして前記第２の装置が前
記活動を終了しなかった場合且つ前記第２の装置の動作
が前記第１の装置による前記信号の再出力と無関係であ
る場合には第３のタイプである、上記(２２)に記載のシ
ステム。 (３１) 前記第２のタイプの表示は再実行表示である、
上記(３０)に記載のシステム。 (３２) 前記第３のタイプの表示は再試行表示である、
上記(３１)に記載のシステム。 (３３) 前記第１のタイプの表示はヌル表示である、上
記(３２)に記載のシステム。 (３４) 装置間で通信するシステムであって、信号を出
力する第１の装置と、前記第１の装置に接続される第２
及び第３の装置であって、前記信号に応答して少なくと
も１つの活動を開始し、且つ前記第２及び第３の装置が
前記活動を終了したかどうかの表示を出力する第２及び
第３の装置とを備え、前記第１の装置は、前記第３の装
置による前記活動の再開始なしに、前記第２の装置が前
記活動を終了しなかったこと及び前記第３の装置が前記
活動を終了したことを示す前記表示に応答して前記信号
を再出力するシステム。 (３５) 前記第２の装置は、前記第２の装置が前記活動
を終了したかどうかの追加表示を前記再出力された信号
に応答して出力する、上記(３４)に記載のシステム。 (３６) 前記第２の装置は追加信号を出力し、そして前
記第１の装置は前記追加信号に応答して前記信号を再出
力する、上記(３４)に記載のシステム。 (３７) 前記第２の装置は前記第２の装置による前記活
動の終了に応答して前記追加信号を出力する、上記(３
６)に記載のシステム。 (３８) 前記第２の装置は前記第２の装置による前記活
動の終了予測に応答して前記追加信号を出力する、上記
(３６)に記載のシステム。 (３９) 前記第２の装置は、前記第２の装置が前記活動
を終了したかどうかの追加表示を前記再出力された信号
に応答して出力する、上記(３８)に記載のシステム。 (４０) 前記第２の装置は、前記第２の装置が前記活動
の終了予測を誤ったので前記第２の装置が前記活動を終
了しなかったことを示す前記追加表示を出力する、上記
(３９)に記載のシステム。 (４１)前記表示は、前記第２の装置が前記活動を終了し
なかったことを示す、前記第２の装置からの再実行表示
と、前記第３の装置が前記活動を終了したことを示す、
前記第３の装置からのヌル表示とを含む、上記(３４)に
記載のシステム。 (４２) 前記第２及び第３の装置は前記活動の開始後に
所定の回数だけ前記表示を出力する、上記(３４)に記載
のシステム。
【００７０】
【発明の効果】本発明によれば、全ての先行するバス動
作の終了を待つ間に後続のバス動作の終了が遅延しない
ように装置間で通信することができる。
作の終了を待つ間に後続のバス動作の終了が遅延しない
ように装置間で通信することができる。
【図１】本発明の実施例による情報処理システムのブロ
ック図である。
ック図である。
【図２】図１のシステムバスで情報処理システムが実行
した動作例を示す図である。
した動作例を示す図である。
【図３】図１のシステムバスで情報処理システムが実行
した動作例を示す図である。
した動作例を示す図である。
【図４】図１の情報処理システムが実行した動作の流れ
図である。
図である。
【図５】図１の情報処理システムが実行した動作の流れ
図である。
図である。
10 情報処理システム 12 バス装置／第１のプロセッサ装置 (プロセッ
サＡ) 14 バス装置／第２のプロセッサ装置 (プロセッ
サＢ) 16 バス装置／バスアダプタ装置 (BA) 18 バス装置／メモリ装置 20 システムバス 22 64ビットのアドレスバス 24 128 ビットのデータバス 26 ８ビットのデータタグ (Ｄタグ) バス 28 10ビットの制御／状況バス 30 バス
サＡ) 14 バス装置／第２のプロセッサ装置 (プロセッ
サＢ) 16 バス装置／バスアダプタ装置 (BA) 18 バス装置／メモリ装置 20 システムバス 22 64ビットのアドレスバス 24 128 ビットのデータバス 26 ８ビットのデータタグ (Ｄタグ) バス 28 10ビットの制御／状況バス 30 バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラヴィ・クメール・アリミリ アメリカ合衆国テキサス州、ラウンド・ロ ック、ミモザ・トレイル 2209 (72)発明者 ジョン・ミカエル・カイサー アメリカ合衆国テキサス州、セダー・パー ク、キャプリン・マウント 204 (72)発明者 ウィリアム・カート・ルーチャク アメリカ合衆国テキサス州、オースティ ン、シエラ・オークス 10808
Claims (42)
- 【請求項１】装置間で通信する方法であって、 第１の装置から信号を出力するステップと、 前記信号に応答して、少なくとも１つの活動を第２の装
置により開始するステップと、 前記第２の装置が前記活動を終了したかどうかと前記第
２の装置の動作が前記第１の装置による前記信号の再出
力と無関係であるかどうかの表示を出力するステップと
を含む方法。 - 【請求項２】前記第２の装置が前記活動を終了しなかっ
たこと及び前記第２の装置の動作が前記第１の装置によ
る前記信号の再出力に依存することを示す前記表示に応
答して、前記第１の装置から前記信号を再出力するステ
ップを更に含む、請求項１に記載の方法。 - 【請求項３】前記第２の装置が前記活動を終了したかど
うかの追加表示を前記再出力された信号に応答して出力
するステップを更に含む、請求項２に記載の方法。 - 【請求項４】前記再出力するステップが前記追加信号に
応答して前記第１の装置から前記信号を再出力するステ
ップを含む場合、前記第２の装置から前記追加信号を出
力するステップを更に含む、請求項２に記載の方法。 - 【請求項５】前記追加信号を出力する前記ステップは、
前記第２の装置の前記活動の終了に応答して前記追加信
号を出力するステップを含む、請求項４に記載の方法。 - 【請求項６】前記追加信号を出力する前記ステップは、
前記第２の装置が前記活動の終了を予測するのに応答し
て前記追加信号を出力するステップを含む、請求項４に
記載の方法。 - 【請求項７】前記第２の装置が前記活動を終了したかど
うかの追加表示を前記再出力された信号に応答して出力
するステップを更に含む、請求項６に記載の方法。 - 【請求項８】前記追加表示を出力する前記ステップは、
前記第２の装置が前記活動の終了予測を誤ったので前記
第２の装置が前記活動を終了しなかったことを示す前記
追加表示を出力するステップを含む、請求項７に記載の
方法。 - 【請求項９】前記表示は、前記第２の装置が前記活動を
終了した場合には第１のタイプであり、前記第２の装置
が前記活動を終了しなかった場合且つ前記第２の装置の
動作が前記第１の装置による前記信号の再出力に依存す
る場合には第２のタイプであり、そして前記第２の装置
が前記活動を終了しなかった場合且つ前記第２の装置の
動作が前記第１の装置による前記信号の再出力に無関係
である場合には第３のタイプである、請求項１に記載の
方法。 - 【請求項１０】前記第２のタイプの表示は再実行表示で
ある、請求項９に記載の方法。 - 【請求項１１】前記第３のタイプの表示は再試行表示で
ある、請求項１０に記載の方法。 - 【請求項１２】前記第１のタイプの表示はヌル表示であ
る、請求項１１に記載の方法。 - 【請求項１３】装置間で通信する方法であって、 第１の装置から信号を出力するステップと、 前記信号に応答して、少なくとも１つの活動を第２及び
第３の装置により開始するステップと、 前記第２及び第３の装置が前記活動を終了したかどうか
の表示を出力するステップと、 前記第３の装置による前記活動を再開始せずに、前記第
２の装置が前記活動を終了しなかったこと及び前記第３
の装置が前記活動を終了したことを示す前記表示に応答
して前記第１の装置から前記信号を再出力するステップ
とを含む方法。 - 【請求項１４】前記第２の装置が前記活動を終了したか
どうかの追加表示を前記再出力された信号に応答して出
力するステップを更に含む、請求項１３に記載の方法。 - 【請求項１５】前記再出力するステップが追加信号に応
答して前記第１の装置から前記信号を再出力するステッ
プを含む場合、前記第２の装置から前記追加信号を出力
するステップを更に含む、請求項１３に記載の方法。 - 【請求項１６】前記追加信号を出力する前記ステップ
は、前記第２の装置による前記活動の終了に応答して前
記追加信号を出力するステップを含む、請求項１５に記
載の方法。 - 【請求項１７】前記追加信号を出力する前記ステップ
は、前記第２の装置による前記活動の終了の予測に応答
して前記追加信号を出力するステップを含む、請求項１
５に記載の方法。 - 【請求項１８】前記再出力された信号に応答して、前記
第２の装置が前記活動を終了したかどうかの追加表示を
出力するステップを更に含む、請求項１７に記載の方
法。 - 【請求項１９】前記追加表示を出力する前記ステップ
は、前記第２の装置が前記活動の終了予測を誤ったので
前記第２の装置が前記活動を終了しなかったことを示す
前記追加表示を出力するステップを含む、請求項１８に
記載の方法。 - 【請求項２０】前記表示を出力する前記ステップは、 前記第２の装置が前記活動を終了しなかったことを示す
再実行表示を前記第２の装置から出力するステップと、 前記第３の装置が前記活動を終了したことを示すヌル表
示を前記第３の装置から出力するステップとを含む、請
求項１３に記載の方法。 - 【請求項２１】前記表示を出力する前記ステップは、前
記活動を開始したのち所定の回数だけ前記表示を出力す
るステップを含む、請求項１３に記載の方法。 - 【請求項２２】装置間で通信するシステムであって、 信号を出力する第１の装置と、 前記第１の装置に接続される第２の装置であって、前記
信号に応答して少なくとも１つの活動を開始し、且つ前
記第２の装置が前記活動を終了したかどうかと前記第２
の装置の動作が前記第１の装置による前記信号の再出力
と無関係であるかどうかの表示を出力する第２の装置と
を備えるシステム。 - 【請求項２３】前記第１の装置は、前記第２の装置が前
記活動を終了しなかったこと及び前記第２の装置の動作
が前記第１の装置による前記信号の再出力に依存するこ
とを示す前記表示に応答して前記信号を出力する、請求
項２２に記載のシステム。 - 【請求項２４】前記第２の装置は、前記再出力された信
号に応答して前記第２の装置が前記活動を終了したかど
うかの追加表示を出力する、請求項２３に記載のシステ
ム。 - 【請求項２５】前記第２の装置は追加信号を出力し、且
つ前記第１の装置は前記追加信号に応答して前記信号を
再出力する、請求項２３に記載のシステム。 - 【請求項２６】前記第２の装置は前記第２の装置による
前記活動の終了に応答して前記追加信号を出力する、請
求項２５に記載のシステム。 - 【請求項２７】前記第２の装置は、前記第２の装置によ
る前記活動の終了の予測に応答して前記追加信号を出力
する、請求項２５に記載のシステム。 - 【請求項２８】前記第２の装置は、前記再出力された信
号に応答して前記第２の装置が前記活動を終了したかど
うかの追加表示を出力する、請求項２７に記載のシステ
ム。 - 【請求項２９】前記第２の装置は、前記第２の装置が前
記活動の終了予測を誤ったので前記第２の装置が前記活
動を終了しなかったことを示す前記追加表示を出力す
る、請求項２８に記載のシステム。 - 【請求項３０】前記表示は、前記第２の装置が前記活動
を終了した場合には第１のタイプであり、前記第２の装
置が前記活動を終了しなかった場合且つ前記第２の装置
の動作が前記第１の装置による前記信号の再出力に依存
する場合には第２のタイプであり、そして前記第２の装
置が前記活動を終了しなかった場合且つ前記第２の装置
の動作が前記第１の装置による前記信号の再出力と無関
係である場合には第３のタイプである、請求項２２に記
載のシステム。 - 【請求項３１】前記第２のタイプの表示は再実行表示で
ある、請求項３０に記載のシステム。 - 【請求項３２】前記第３のタイプの表示は再試行表示で
ある、請求項３１に記載のシステム。 - 【請求項３３】前記第１のタイプの表示はヌル表示であ
る、請求項３２に記載のシステム。 - 【請求項３４】装置間で通信するシステムであって、 信号を出力する第１の装置と、 前記第１の装置に接続される第２及び第３の装置であっ
て、前記信号に応答して少なくとも１つの活動を開始
し、且つ前記第２及び第３の装置が前記活動を終了した
かどうかの表示を出力する第２及び第３の装置とを備
え、前記第１の装置は、前記第３の装置による前記活動
の再開始なしに、前記第２の装置が前記活動を終了しな
かったこと及び前記第３の装置が前記活動を終了したこ
とを示す前記表示に応答して前記信号を再出力するシス
テム。 - 【請求項３５】前記第２の装置は、前記第２の装置が前
記活動を終了したかどうかの追加表示を前記再出力され
た信号に応答して出力する、請求項３４に記載のシステ
ム。 - 【請求項３６】前記第２の装置は追加信号を出力し、そ
して前記第１の装置は前記追加信号に応答して前記信号
を再出力する、請求項３４に記載のシステム。 - 【請求項３７】前記第２の装置は前記第２の装置による
前記活動の終了に応答して前記追加信号を出力する、請
求項３６に記載のシステム。 - 【請求項３８】前記第２の装置は前記第２の装置による
前記活動の終了予測に応答して前記追加信号を出力す
る、請求項３６に記載のシステム。 - 【請求項３９】前記第２の装置は、前記第２の装置が前
記活動を終了したかどうかの追加表示を前記再出力され
た信号に応答して出力する、請求項３８に記載のシステ
ム。 - 【請求項４０】前記第２の装置は、前記第２の装置が前
記活動の終了予測を誤ったので前記第２の装置が前記活
動を終了しなかったことを示す前記追加表示を出力す
る、請求項３９に記載のシステム。 - 【請求項４１】前記表示は、 前記第２の装置が前記活動を終了しなかったことを示
す、前記第２の装置からの再実行表示と、 前記第３の装置が前記活動を終了したことを示す、前記
第３の装置からのヌル表示とを含む、請求項３４に記載
のシステム。 - 【請求項４２】前記第２及び第３の装置は前記活動の開
始後に所定の回数だけ前記表示を出力する、請求項３４
に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29887394A | 1994-08-31 | 1994-08-31 | |
| US298873 | 1994-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877126A true JPH0877126A (ja) | 1996-03-22 |
Family
ID=23152337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7200917A Pending JPH0877126A (ja) | 1994-08-31 | 1995-08-07 | 装置間の通信システム及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5745698A (ja) |
| EP (1) | EP0700004A3 (ja) |
| JP (1) | JPH0877126A (ja) |
| KR (1) | KR0153487B1 (ja) |
| CN (2) | CN1205792C (ja) |
| CA (1) | CA2155890A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007099614A1 (ja) * | 2006-02-28 | 2009-07-16 | 富士通株式会社 | システムコントローラおよびキャッシュ制御方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112270A (en) * | 1997-10-31 | 2000-08-29 | International Business Machines Corporation | Method and system for high speed transferring of strictly ordered bus operations by reissuing bus operations in a multiprocessor system |
| US6314495B1 (en) * | 1998-01-07 | 2001-11-06 | International Business Machines Corporation | Method and apparatus for executing multiply-initiated, multiply-sourced variable delay system bus operations |
| US6128705A (en) * | 1998-01-07 | 2000-10-03 | International Business Machines Corporation | Method and apparatus for executing multiply-initiated, multiply-sourced variable delay system bus operations |
| US6192453B1 (en) * | 1998-07-13 | 2001-02-20 | International Business Machines Corporation | Method and apparatus for executing unresolvable system bus operations |
| US6898675B1 (en) | 1998-08-24 | 2005-05-24 | International Business Machines Corporation | Data received before coherency window for a snoopy bus |
| US6976132B2 (en) * | 2003-03-28 | 2005-12-13 | International Business Machines Corporation | Reducing latency of a snoop tenure |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3603932A (en) * | 1969-04-07 | 1971-09-07 | Bell Telephone Labor Inc | Party line stations for selective calling systems |
| US4218739A (en) * | 1976-10-28 | 1980-08-19 | Honeywell Information Systems Inc. | Data processing interrupt apparatus having selective suppression control |
| US4412285A (en) * | 1981-04-01 | 1983-10-25 | Teradata Corporation | Multiprocessor intercommunication system and method |
| US5067071A (en) * | 1985-02-27 | 1991-11-19 | Encore Computer Corporation | Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus |
| US4785394A (en) * | 1986-09-19 | 1988-11-15 | Datapoint Corporation | Fair arbitration technique for a split transaction bus in a multiprocessor computer system |
| US4937734A (en) * | 1989-02-21 | 1990-06-26 | Sun Microsystems, Inc. | High speed bus with virtual memory data transfer and rerun cycle capability |
| US5208914A (en) * | 1989-12-29 | 1993-05-04 | Superconductor Systems Limited Partnership | Method and apparatus for non-sequential resource access |
| US5202973A (en) * | 1990-06-29 | 1993-04-13 | Digital Equipment Corporation | Method of controlling a shared memory bus in a multiprocessor system for preventing bus collisions and for ensuring a full bus |
| US5261109A (en) * | 1990-12-21 | 1993-11-09 | Intel Corporation | Distributed arbitration method and apparatus for a computer bus using arbitration groups |
| US5191649A (en) * | 1990-12-21 | 1993-03-02 | Intel Corporation | Multiprocessor computer system with data bus and ordered and out-of-order split data transactions |
| US5274763A (en) * | 1990-12-28 | 1993-12-28 | Apple Computer, Inc. | Data path apparatus for IO adapter |
| US5195089A (en) * | 1990-12-31 | 1993-03-16 | Sun Microsystems, Inc. | Apparatus and method for a synchronous, high speed, packet-switched bus |
| US5416510A (en) * | 1991-08-28 | 1995-05-16 | Stereographics Corporation | Camera controller for stereoscopic video system |
| JP3466212B2 (ja) * | 1991-09-17 | 2003-11-10 | インテル・コーポレーション | コンピュータシステム |
| US5367695A (en) * | 1991-09-27 | 1994-11-22 | Sun Microsystems, Inc. | Bus-to-bus interface for preventing data incoherence in a multiple processor computer system |
| US5463753A (en) * | 1992-10-02 | 1995-10-31 | Compaq Computer Corp. | Method and apparatus for reducing non-snoop window of a cache controller by delaying host bus grant signal to the cache controller |
| US5459459A (en) * | 1992-12-28 | 1995-10-17 | General Electric Company | Method and apparatus for transmitting data from an energy meter |
| JP3261665B2 (ja) * | 1993-01-29 | 2002-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ転送方法及びデータ処理システム |
-
1995
- 1995-07-07 CN CNB951081721A patent/CN1205792C/zh not_active Expired - Fee Related
- 1995-07-07 CN CNB011339977A patent/CN1191533C/zh not_active Expired - Fee Related
- 1995-08-07 JP JP7200917A patent/JPH0877126A/ja active Pending
- 1995-08-08 EP EP95480104A patent/EP0700004A3/en not_active Withdrawn
- 1995-08-11 CA CA002155890A patent/CA2155890A1/en not_active Abandoned
- 1995-08-30 KR KR1019950027534A patent/KR0153487B1/ko not_active IP Right Cessation
-
1996
- 1996-08-28 US US08/704,035 patent/US5745698A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007099614A1 (ja) * | 2006-02-28 | 2009-07-16 | 富士通株式会社 | システムコントローラおよびキャッシュ制御方法 |
| US7979644B2 (en) | 2006-02-28 | 2011-07-12 | Fujitsu Limited | System controller and cache control method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0153487B1 (ko) | 1998-11-16 |
| CN1191533C (zh) | 2005-03-02 |
| CN1343054A (zh) | 2002-04-03 |
| EP0700004A2 (en) | 1996-03-06 |
| CA2155890A1 (en) | 1996-03-01 |
| KR960008561A (ko) | 1996-03-22 |
| CN1127961A (zh) | 1996-07-31 |
| EP0700004A3 (en) | 1998-07-01 |
| US5745698A (en) | 1998-04-28 |
| CN1205792C (zh) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0694849B1 (en) | Method for performing bus transactions in a computer system and computer system | |
| KR100253753B1 (ko) | 지연 트랜잭션을 실행하기 위한 장치 및 방법 | |
| JP3388549B2 (ja) | バス・オペレーションの不可分シーケンスを保存する方法，バス・インターフェイスおよびコンピュータ装置 | |
| CA2186598C (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
| US5611058A (en) | System and method for transferring information between multiple buses | |
| US5001624A (en) | Processor controlled DMA controller for transferring instruction and data from memory to coprocessor | |
| US5003458A (en) | Suspended instruction restart processing system based on a checkpoint microprogram address | |
| JPH07101410B2 (ja) | データ処理ネットワークにおいて逐次化手段の試験のため命令流の実行を同期させる方法 | |
| US4897779A (en) | Method and apparatus for optimizing inter-processor instruction transfers | |
| EP0379769A2 (en) | Write-read/write-pass memory subsystem cycle | |
| US5903738A (en) | Method and apparatus for performing bus transactions in a computer system | |
| JPH0877126A (ja) | 装置間の通信システム及び方法 | |
| US6460100B1 (en) | Bus snooper for SMP execution of global operations utilizing a single token with implied release | |
| JP3296240B2 (ja) | バス接続装置 | |
| US5931932A (en) | Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus | |
| JPS6035698B2 (ja) | デ−タ処理システム | |
| JPH10283302A (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
| JP3141948B2 (ja) | 計算機システム | |
| KR100274450B1 (ko) | 로컬버스의 트랜잭션 지연 제어방법 및 장치 | |
| JP3441521B2 (ja) | バス・トランザクション実行の方法と装置 | |
| JP2001331201A (ja) | 計算機システム | |
| JPS5938828A (ja) | デ−タ処理システム | |
| JPH0418639A (ja) | プログラム起動方式 | |
| JPS6341106B2 (ja) | ||
| JPH028333B2 (ja) |