JPH0877125A - 非同期データの同期化転送方式 - Google Patents

Abstract

(57)【要約】 【目的】レジスタを介する不定量のデータ転送におい
て、制御クロックの異なる転送先へ、多量に連続して、
確実に送出する。 【構成】レジスタへ書き込む数バイト単位に記憶保持機
能を持ち、レジスタおよび前記記憶保持機能への書き込
み、読みだし、書き込みと読みだしの制御を行う制御部
を設ける。 【効果】不定量で多量のデータを、制御クロックの異な
る転送先へ、連続して、確実に送出することが可能とな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計算機システム、または
計算機内のデータ転送に係り、特に不定量のデータ転送
において、転送先の制御クロックが転送元と異なる、い
わゆる非同期である場合の論理制御に好適な非同期デー
タの同期化転送方式に関する。

【０００２】

【従来の技術】信号転送において、転送元と転送先の制
御クロックが異なる場合の論理処理、いわゆる非同期信
号の同期化は、従来の方法としては、まず転送元の出力
信号を、転送先の制御クロックでフリップフロップに取
り込み、その出力信号をさらにもう一度、転送先の制御
クロックでフリップフロップに取り込んだ後、その出力
信号を転送先の論理信号としてもちいる、つまり一本の
信号線を同期化するのに二個のフリップフロップを要す
る。

【０００３】また、前記に示す最初のフリップフロップ
においては転送元の制御クロックと転送先の制御クロッ
クとの相違により転送信号を取り込めないことも発生す
るため転送元の出力信号は、転送先の制御クロックの時
間を考慮した、ある一定期間保証する必要がある。

【０００４】非同期信号の同期化の方法としては、例え
ば特開平３−２０２９１０号公報などが挙げられる。

【０００５】そこでは非同期信号を同期用制御クロック
に確実に同期する例が示されている。

【０００６】

【発明が解決しようとする課題】従来の技術では、転送
元の制御クロックと転送先の制御クロックとのぶつかり
や相違により転送信号を取り込めない同期化論理特有の
ずれが発生する、ぶつかり時の取り込みは、個々の論理
ゲート（この場合はフリップフロップ）毎に異なり一定
しない、これは複数の信号を同時に同期化した場合、全
ての信号がおなじように取り込める、または取り込めな
いとは限らないということである。

【０００７】つまり連続するデータ転送において、デー
タとデータの有効を示す信号を、従来の技術で同期化し
ても同期化直後の結果は、データの有効を示す信号の値
の如何にかかわらず保証されていないということであ
る。

【０００８】全ての信号の値が保証されるには同期化後
さらにある一定時間を必要とし、転送元においても信号
の値が保証されている必要があるが、これはデータの連
続性を阻害するものである。

【０００９】この対策方法の一つとして、転送元のデー
タをある量、一旦レジスタなどのバッファに取り込み、
その後転送先の制御クロックで読みだすことにより連続
読み出しが可能である、しかし、大幅な時間遅延が発生
したり、転送データの量が不定の場合、バッファへの書
き込み終了位置、つまり転送終了位置またはデータの有
効位置が判断できない。

【００１０】本発明の目的は、不定量のデータ転送にお
いて、転送元と転送先との制御クロックが非同期である
場合に、前記同期化の論理部を削減し、大幅な時間遅延
を無くし、転送先へ保証されたデータを、連続して送出
することである。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明においては、前記レジスタへ書き込む数バイ
ト単位にフリップフロップを設け、データの有効性ある
いは終了を検知する終了検知部と、前記レジスタおよび
フリップフロップへの書き込みと、データ転送先制御ク
ロックにて動作する読み出し制御部と、書き込みと読み
出しを制御する、ぶつかり制御部を設けたものである。

【００１２】

【作用】前記レジスタへの書き込み数バイト単位に各々
対応したフリップフロップは、終了検知部からのデータ
有効性あるいは終了の検知信号を取り込み、レジスタを
読み出す制御クロック系で読み出すことにより、転送元
とは制御クロックの異なる転送先にて読み出しデータの
有効性が判断できる。

【００１３】レジスタの書き込みは、データの有効性を
示す信号をもとに転送元制御クロック系で開始される。

【００１４】フリップフロップおよびレジスタの読み出
しは、データの有効性を示す信号をもとに転送先制御ク
ロック系で開始し、一旦開始されると終了の検知まで連
続動作する、これは転送の大幅な時間遅延を防ぐ。

【００１５】終了の検知は読み出したフリップフロップ
の値により判断する。

【００１６】ぶつかり制御部は、レジスタへの書き込み
と読み出しが非同期であるため書き込みと読み出しの論
理的動作のぶつかりと、読み出し動作が書き込み動作を
追い越さないように書き込み動作の制御を行う。

【００１７】

【実施例】以下、本発明の実施例を図面により説明す
る。

【００１８】図１は、９ビットから成るデータＩＤＡＴ
Ａ（０〜８）を順次、レジスタ２のＲ１〜Ｒ４に書き込
み、論理制御クロックの異なる次段論理へ順次、連続転
送する例である。

【００１９】転送データは制御クロックｔＡｘ系で動作
している前段論理部７よりＩＤＡＴＡ（０−８）の９ビ
ットバスとして、ＩＤＡＴＡ（０−８）の有効性を示す
信号ＩＤＡＴＡＥＮＢを伴い転送され、レジスタ２の９
ビットで構成される４つのレジスタＲ１、Ｒ２、Ｒ３、
Ｒ４に順次、制御クロックｔＡｘ系のタイミングにて取
り込まれる。

【００２０】レジスタの読み出しは書き込まれた順に、
データの転送先の制御クロック系ｔＢｘのタイミングで
行う、レジスタＲ１の読み出しは論理ＡＮＤゲート１
１、論理ＯＲゲート１５、レジスタＲ２の読み出しは論
理ＡＮＤゲート１２、ゲート１５、レジスタＲ３の読み
出しは論理ＡＮＤゲート１３、ゲート１５、レジスタＲ
４の読み出しは論理ＡＮＤゲート１４、ゲート１５にて
順次、連続して読み出し、制御クロックｔＢｘ系で動作
する次段論理部８へＯＤＡＴＡ（０−８）として転送す
る、またデータ転送終了時、最終データと共に信号ＯＤ
ＡＴＡＥＮＤを送出する。

【００２１】書き込み制御部５は、信号ＩＤＡＴＡＥＮ
Ｂなどをもとにレジスタ２のＲ１〜Ｒ４へのデータ書き
込みを制御する、制御クロックｔＡｘ系で動作し、レジ
スタＲ１〜Ｒ４への書き込み位置を判断、選択するため
の書き込みカウンタを持つ、このカウンタの値はレジス
タ２の制御において、書き込み、読み出しの論理的なぶ
つかりや、データの書き込み後、読みだす以前に再度書
き込む動作や、データを書き込む以前にデータを読みだ
す動作などの不具合を防ぐ、ぶつかり制御部４へ取り込
まれる。

【００２２】読み出し制御部３は、次段制御部８と同じ
制御クロックｔＢｘ系で制御されレジスタ２のＲ１〜Ｒ
４の読み出しを行い、読みだすべきレジスタＲ１〜Ｒ４
の位置を判断、選択する読み出しカウンタを持つ、読み
出しカウンタの値はぶつかり制御部４へ出力される。

【００２３】制御クロックｔＡｘ系にて動作している論
理信号を読み出し制御部３にて用いる場合は、その論理
信号を制御クロックｔＢｘ系へ同期化の後用いる。

【００２４】読み出し制御部３は、信号ＩＤＡＴＡＥＮ
ＢなどによりレジスタＲ１〜Ｒ４を書き込まれた順に読
み出しを開始し、データ終了まで連続して読みだすため
の制御信号ＲＤ１〜ＲＤ４を制御クロックｔＢｘ系にて
出力する、レジスタＲ１のデータは信号ＲＤ１と論理Ａ
ＮＤゲート１１により、レジスタＲ２のデータは信号Ｒ
Ｄ２と論理ＡＮＤゲート１２により、レジスタＲ３のデ
ータは信号ＲＤ３と論理ＡＮＤゲート１３により、レジ
スタＲ４のデータは信号ＲＤ４と論理ＡＮＤゲート１４
により選択し、論理ＯＲゲート１５を介しＯＤＡＴＡ
（０−８）として次段制御部８へ転送、送出する。

【００２５】ぶつかり制御部４は、書き込み制御部５の
前記書き込みカウンタと、制御クロックｔＡｘ系に同期
化した後の読み出し制御部３の前記読み出しカウンタの
値を比較し、書き込み制御部５へ対しレジスタＲ１〜Ｒ
４への書き込み可能、あるいは不可能を通知するととも
に、前段論理部７へ対し次のデータ送出を要求する信号
ＩＤＡＴＡＣＮＴＵＰを送出する。

【００２６】終了検知部６は、最終データであることを
示す信号ＩＤＡＴＡＥＮＤを検知し、この信号は最終デ
ータ（ＩＤＡＴＡ（０−８））をレジスタＲ１〜Ｒ４の
いずれかへ取り込む同じタイミングで、レジスタＲ１、
Ｒ２、Ｒ３、Ｒ４に各々対応するフリップフロップＲ１
ＳＴＰ、Ｒ２ＳＴＰ、Ｒ３ＳＴＰ、Ｒ４ＳＴＰのいずれ
かへ取り込まれる。

【００２７】フリップフロップ１は、レジスタ２と同じ
く制御クロックｔＡｘ系にて書き込まれ、読み出しは、
読み出し制御部３からの、レジスタ２の読み出しと同じ
信号ＲＤ１〜ＲＤ４により実施される、つまり、フリッ
プフロップＲ１ＳＴＰは、最終データがレジスタＲ１へ
書き込まれた場合、フリップフロップＲ２ＳＴＰは、最
終データがレジスタＲ２へ書き込まれた場合、フリップ
フロップＲ３ＳＴＰは、最終データがレジスタＲ３へ書
き込まれた場合、フリップフロップＲ４ＳＴＰは、最終
データがレジスタＲ４へ書き込まれた場合に、該レジス
タへデータを書き込むと同時にセットされ、該レジスタ
を読み出すと同時に読み出される。

【００２８】Ｒ１ＳＴＰの読み出しは、読み出し制御部
３からの信号ＲＤ１と論理ＡＮＤゲート２１により、Ｒ
２ＳＴＰの読み出しは、信号ＲＤ２と論理ＡＮＤゲート
２２により、Ｒ３ＳＴＰの読み出しは、信号ＲＤ３と論
理ＡＮＤゲート２３により、Ｒ４ＳＴＰの読み出しは、
信号ＲＤ４と論理ＡＮＤゲート２４により選択された
後、論理ＯＲゲート２５を介し次段論理部８へ送出され
ると共に、読み出し制御部３へ対し読み出し動作を停止
させ、その後、各制御部をリセットし、一連のデータ転
送動作を終了させる。

【００２９】なお、本例では説明を簡単にするため、前
段論理部７は、バスデータ、ＩＤＡＴＡ（０−８）に対
しバスの有効性を示す信号ＩＤＡＴＡＥＮＢを、またデ
ータ終了時に信号ＩＤＡＴＡＥＮＤを伴うものとし、出
力したデータはバス上に指示があるまで保持するものと
する。

【００３０】次に図１において、実際に９バイトのデー
タを転送する場合を説明する。

【００３１】データは｀Ａ｀、｀Ｂ｀、｀Ｃ｀、｀Ｄ
｀、｀Ｅ｀、｀Ｆ｀、｀Ｇ｀、｀Ｈ｀、｀Ｉ｀の順に転
送されるものとする。

【００３２】そのときのタイムチャートを図２に示す。

【００３３】図２のｔＡｘ、ｔＢｘは、各々３０ナノ
秒、５０ナノ秒のマシンサイクルの制御クロックであ
る。

【００３４】前段論理部７より、ＩＤＡＴＡ（０−８）
のデータバスに信号ＩＤＡＴＡＥＮＢを伴いデータ｀Ａ
｀が送出されると信号ＩＤＡＴＡＥＮＢを認識した書き
込み制御部５において書き込みカウンタの初期値によ
り、信号ＷＲ１を１マシンサイクル（３０ナノ秒）送出
する。

【００３５】これによりレジスタＲ１とフリップフロッ
プＲ１ＳＴＰの取り込みタイミングの制御クロックｔＡ
１が動作し、データ｀Ａ｀をレジスタＲ１へ取り込む、
フリップフロップＲ１ＳＴＰは、終了検知していないた
め何もセットされない。

【００３６】レジスタＲ２、Ｒ３、Ｒ４、フリップフロ
ップＲ２ＳＴＰ、Ｒ３ＳＴＰ、Ｒ４ＳＴＰはいずれも、
取り込みタイミングの制御クロックは動作せずデータの
取り込みは行わない。

【００３７】このとき書き込みカウンタがカウントアッ
プされる、ぶつかり制御部４は、読み出しカウンタとの
間に差異があると、書き込み可能なレジスタがあると判
断し前段論理部７へ信号ＩＤＡＴＡＣＮＴＵＰを｀１｀
とし次のデータの送出許可を出す、これをうけて前段論
理部７はデータ｀Ｂ｀をデータバスにのせる。

【００３８】一方、読み出し制御部３においては、信号
ＩＤＡＴＡＥＮＢをもとに読み出し動作を開始する、読
み出すレジスタは読み出しカウンタの初期値により選択
され、信号ＲＤ１を１マシンサイクル（５０ナノ秒）送
出する。

【００３９】信号ＲＤ１によりゲート１１、２１が有効
となりレジスタＲ１のデータ｀Ａ｀がゲート１５を介
し、またフリップフロップＲ１ＳＴＰの値がゲート２５
を介し、バスデータＯＤＡＴＡ（０−８）、信号ＯＤＡ
ＴＡＥＮＤとして次段論理部８へ転送される。

【００４０】読み出し動作は、終了検知まで５０ナノ秒
マシンサイクルの信号ＲＤ１〜ＲＤ４を、繰返し連続発
行し、レジスタＲ１〜Ｒ４を読み出す。

【００４１】次のデータ｀Ｂ｀は、書き込みカウンタの
値により書き込み制御部５が信号ＷＲ２を送出すためレ
ジスタＲ２とフリップフロップＲ２ＳＴＰの取り込みタ
イミングの制御クロックｔＡ２が動作し、レジスタＲ２
へ取り込まれる、フリップフロップＲ２ＳＴＰは、何も
セットされない。

【００４２】同じように次のデータ｀Ｃ｀がレジスタＲ
３へ、データ｀Ｄ｀がレジスタＲ４へ取り込まれる、フ
リップフロップＲ３ＳＴＰ、Ｒ４ＳＴＰには何もセット
されない。

【００４３】全てのレジスタＲ１〜Ｒ４へデータが書き
込まれたにもかかわらず、初回の読み出し動作が終了し
ていないと（読み出し動作における読み出しカウンタの
カウントアップ値で、ｔＡｘ系への同期化後の値が、ぶ
つかり制御部４において認識されていない状態）ぶつか
り制御部４は、信号ＩＤＡＴＡＣＮＴＵＰを論理的に｀
０｀とし前段論理部７へ、次のデータ要求を停止する、
このときデータバスは前回送出したデータ｀Ｅ｀をその
まま保持している。

【００４４】初回の読み出し動作が終了し読み出しカウ
ンタがカウントアップされると、ぶつかり制御部４は、
書き込みカウンタと読み出しカウンタの比較により信号
ＩＤＡＴＡＣＮＴＵＰを論理的に｀１｀とし前段論理部
７へ、次のデータ（｀Ｆ｀）を要求する。

【００４５】書き込み制御部５は、前記の動作と同様
に、そのときのデータ｀Ｅ｀をレジスタＲ１へ取り込
む。

【００４６】このとき２バイト目の読み出し動作終了
を、ぶつかり制御部４が認知しておらず信号ＩＤＡＴＡ
ＣＮＴＵＰの｀０｀により次のデータ要求を停止する。

【００４７】バスデータは｀Ｆ｀のまま。

【００４８】２バイト目、データ｀Ｂ｀の読み出し動作
が終了し読み出しカウンタがカウントアップされると、
前記同様に前段論理部７へ次のデータ（｀Ｇ｀）を要求
するとともに、そのときのデータ｀Ｆ｀をレジスタＲ２
へ取り込む。

【００４９】このときも３バイト目の読み出し動作終了
を、ぶつかり制御部４が認知しておらず信号ＩＤＡＴＡ
ＣＮＴＵＰの｀０｀により次のデータ要求を停止する。

【００５０】バスデータは｀Ｇ｀のまま。

【００５１】３バイト目、データ｀Ｃ｀の読み出し動作
が終了し読み出しカウンタがカウントアップされると、
前記同様に前段論理部７へ次のデータ（｀Ｈ｀）を要求
するとともに、そのときのデータ｀Ｇ｀をレジスタＲ３
へ取り込む。

【００５２】さらに４バイト目、データ｀Ｄ｀の読み出
し動作が終了すると、次のデータ（｀Ｉ｀）を要求する
とともに、そのときのデータ｀Ｈ｀をレジスタＲ４へ取
り込む。

【００５３】データ｀Ｉ｀は、前段論理部７より最終デ
ータであることを示す信号ＩＤＡＴＡＥＮＤを伴い送出
される。

【００５４】このとき５バイト目の読み出し動作終了
を、ぶつかり制御部４が認知しておらずデータＩＤＡＴ
Ａ（０−８）、信号ＩＤＡＴＡＥＮＤは、そのままの状
態を保持する。

【００５５】その後、５バイト目のレジスタＲ１、デー
タ｀Ｅ｀の読み出し動作が終了しても、ぶつかり制御部
４は、次のデータ要求を信号ＩＤＡＴＡＥＮＤにより停
止する。

【００５６】データ｀Ｉ｀をレジスタＲ１へ取り込むと
同時に、信号ＩＤＡＴＡＥＮＤを認知した終了検知部６
から、このときのレジスタＲ１へ対応したフリップフロ
ップＲ１ＳＴＰへ、最終データであることを知らせる信
号ＤＥＮＤがセットされる。この後、前記同様にして６
バイト目のレジスタＲ２、データ｀Ｆ｀、７バイト目の
レジスタＲ３、データ｀Ｇ｀、８バイト目のレジスタＲ
４、データ｀Ｈ｀を各々対応するフリップフロップＲ２
ＳＴＰ〜Ｒ４ＳＴＰと同時に読み出す。

【００５７】９バイト目のレジスタＲ１、データ｀Ｉ｀
を読み出した時、最終データであることを認識したフリ
ップフロップＲ１ＳＴＰも同時に読み出し、データの終
了であることを信号ＯＤＡＴＡＥＮＤにより次段論理部
８へ知らせるとともに、読み出し制御部３の読み出し動
作を停止させた後、前記各制御部を初期化し、一連のデ
ータ転送動作を完了させる。

【００５８】

【発明の効果】以上のように、データの書き込みレジス
タ単位に、各々に対応するフリップフロップを持つこと
により、非同期でかつ不定量のデータ転送終了を確実に
検出でき、多量のデータ転送を大幅な時間遅延無く連続
して、繰返し行うことが可能となる。

【図面の簡単な説明】

【図１】転送データを４バイトのレジスタへ、１バイト
ずつ順次書き込み、制御クロックの異なる次段論理部へ
１バイトずつ次段制御クロックにて順次、連続して読み
出し転送する、本発明の一実施例の論理構成図である。

【図２】図１の論理例において９バイトのデータを転送
するタイムチャートの例である。

【符号の説明】

１…フリップフロップ（Ｒ１ＳＴＰ〜Ｒ４ＳＴＰの名称
を持つ、計４ケ）、 ２…レジスタ（Ｒ１〜Ｒ４の名称の４バイトから構成さ
れる）、 ３…読み出し制御部、 ４…ぶつかり制御部、 ５…書き込み制御部、 ６…終了検知部、 ７…前段論理部、 ８…次段論理部、 １１〜１４、２１〜２４…論理ＡＮＤゲート、 １５、２５…論理ＯＲゲート。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数バイトから成るレジスタに、数バイト
   単位で順次、書き込み、数バイト単位で順次、連続して
   読み出すことを繰り返すデータ転送において、転送先の
   制御クロックが前記レジスタの制御クロックと非同期で
   ある場合、前記転送データの有効性を示す記憶保持機能
   を、前記書き込みの数バイト単位に設けたことを特徴と
   する非同期データの同期化転送方式。