JPH0876895A - バッテリバックアップ回路 - Google Patents

バッテリバックアップ回路

Info

Publication number
JPH0876895A
JPH0876895A JP6207354A JP20735494A JPH0876895A JP H0876895 A JPH0876895 A JP H0876895A JP 6207354 A JP6207354 A JP 6207354A JP 20735494 A JP20735494 A JP 20735494A JP H0876895 A JPH0876895 A JP H0876895A
Authority
JP
Japan
Prior art keywords
battery
circuit
secondary battery
backup
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6207354A
Other languages
English (en)
Inventor
Kazuo Kishimoto
一雄 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6207354A priority Critical patent/JPH0876895A/ja
Publication of JPH0876895A publication Critical patent/JPH0876895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 最小限のバッテリ容量で頻繁な電源のオン/
オフ、あるいは、長期間の電源オフ放置など、さまざま
な運用形態が想定される装置に使用されるバッテリバッ
クアップ回路を得る。 【構成】 バッテリバックアップ回路を、電源装置1
と、1次電池11による1次電池回路10と、電源装置
1からの充電回路23、24を含む2次電池21による
2次電池回路20とをダイオード12、22、32の突
き合わせにより併設して構成すると共に、バックアップ
動作時、1次電池回路10と2次電池回路20の出力電
圧を調整して、先に2次電池21側が動作するように電
圧調整用ダイオード14を設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、バッテリバックアッ
プ回路に関し、特に、マイコンやパソコンなどに用いら
れている揮発メモリを不揮発メモリとして使用するとき
などに使用されるバッテリバックアップ回路に関するも
のである。
【0002】
【従来の技術】図5は従来技術として、1次電池による
バッテリバックアップ回路の1例を示す回路図である。
図5のバッテリバックアップ回路において、1は電源装
置、2はバッテリバックアップの必要な揮発メモリなど
で構成されている負荷、11は1次電池、13は放電電
流制限抵抗、12と32はそれぞれ1次電池11と電源
装置1との出力突き合わせダイオードである。
【0003】以下に動作について説明すると、通常、電
源装置1から、電流が供給されている時は、電源装置1
からの電圧の方が、1次電池11の出力電圧より高いの
で、突き合わせダイオード回路の出力突き合わせダイオ
ード32の方がオンとなり、電源装置1から負荷2へ電
流が供給される。そして、電源装置1からの電流供給が
止まると、電源装置1からの電圧はなくなるため、1次
電池11の出力電圧の方が高くなり、出力突き合わせダ
イオード32に代わり、出力突き合わせダイオード12
がオンとなり、1次電池11から負荷2へ電流が供給さ
れるようになる。以上がバッテリバックアップ動作であ
る。
【0004】次に、図6は他の従来技術として、2次電
池によるバッテリバックアップ回路の1例を示す回路図
である。図6のバッテリバックアップ回路において、図
5と同じ符号は同じ対象を示している。21は2次電
池、23、24はそれぞれ充電電流と充電電圧を制限し
ている充電電流制限抵抗と充電電圧制限ツェナーダイオ
ード、25は逆流防止ダイオード、22と32は出力突
き合わせダイオードである。
【0005】以下に動作について説明すると、通常、電
源装置1から、電流が供給されている時は、電源装置1
からの電圧のほうが、2次電池21の出力電圧より高い
ので、出力突き合わせダイオード22、32のうち、出
力突き合わせダイオード32の方がオンとなり、電源装
置1から負荷2へ電流が供給される。そして、並行し
て、充電電流制限抵抗23と充電電圧制限ツェナーダイ
オード24で制限された電圧および電流で逆流防止ダイ
オード25を経由して2次電池21の充電が行われる。
そして、電源装置1からの電源供給が止まると、電源装
置1からの電圧はなくなるため、2次電池21の出力電
圧の方が高くなり、出力突き合わせダイオード22、3
2のうちの出力突き合わせダイオード22がオンとな
り、2次電池21から負荷2へ電流が供給される。
【0006】なお、この時、充電電流制限抵抗23と充
電電圧制限ツェナーダイオード24とで構成される充電
回路を経由しての電源装置1への逆流は、逆流防止ダイ
オード25によって阻止される。以上が2次電池への充
電とバックアップの動作である。
【0007】
【発明が解決しようとする課題】しかしながら、図5に
示した、1次電池を用いた従来のバッテリバックアップ
回路では、負荷2として、CMOSメモリなどのバック
アップを考えると、バッテリバックアップに切り替わっ
た後しばらくは、CMOSメモリのチップ温度が高いた
め、大きなバックアップ電流が必要となり(通常10倍
程度)、頻繁に電源装置1からの電流供給がオン/オフ
されると、1次電池11の寿命が短くなる。また、この
ため大容量電池が必要になるという問題点がある。一
方、図6に示した、2次電池を用いた従来のバッテリバ
ックアップ回路では、2次電池21は、1次電池11と
比べ、自己放電率が大きく、長期間電源が入らずバック
アップが必要とされる装置などへの適用は難しいという
問題点がある。よって、頻繁な電源のオン/オフ、ある
いは、長期間の電源オフ放置など、さまざまな運用形態
が想定される装置に使用されるバッテリバックアップ回
路としては、これらの課題を克服しなければならないと
いう問題点があった。
【0008】この発明は、上記のような問題点を解消す
るためになされたもので、最小限のバッテリ容量で頻繁
な電源のオン/オフ、あるいは、長期間の電源オフ放置
など、さまざまな運用形態が想定される装置に使用され
るバッテリバックアップ回路を得ることを目的とする。
【0009】
【課題を解決するための手段】この発明の請求項1に係
るバッテリバックアップ回路は、電源と、この電源によ
って駆動される負荷との間に設けられ、上記電源から負
荷への電流供給が停止しているときに上記電源をバック
アップするバッテリバックアップ回路において、上記バ
ッテリバックアップ回路を、1次電池による1次電池回
路と、上記電源からの充電回路を含む2次電池による2
次電池回路とをダイオードの突き合わせにより併設して
構成すると共に、バックアップ動作時、上記1次電池回
路と上記2次電池回路の出力電圧を調整して、先に2次
電池側が動作するように電圧調整回路を設け、負荷とし
てのCMOSメモリなどのチップ温度が高い時に必要と
なる大きなバックアップ電流は2次電池から供給するよ
うにしたものである。たものである。
【0010】また、この発明の請求項2に係るバッテリ
バックアップ回路は、電源と、この電源によって駆動さ
れる負荷との間に設けられ、上記電源から負荷への電流
供給が停止しているときに上記電源をバックアップする
バッテリバックアップ回路において、上記バッテリバッ
クアップ回路を、1次電池による1次電池回路と、上記
電源からの充電回路を含む2次電池による2次電池回路
とをダイオードの突き合わせにより併設して構成すると
共に、バックアップ動作時、上記1次電池からの流出電
流を抵抗器により所定量以下に制限する抵抗器を設け、
負荷としてのCMOSメモリなどのチップ温度が高い時
に必要となる大きなバックアップ電流は主に2次電池か
ら供給するようにしたものである。
【0011】また、この発明の請求項3に係るバッテリ
バックアップ回路は、請求項1のバッテリバックアップ
回路において、上記2次電池によるバッテリバックアッ
プ時間を制限するための、タイマ回路を設けたものであ
る。
【0012】また、この発明の請求項4に係るバッテリ
バックアップ回路は、請求項1のバッテリバックアップ
回路において、上記2次電池によるバッテリバックアッ
プ期間を2次電池の端子電圧により制限するための、2
次電池端子電圧監視回路を設けたものである。
【0013】
【作用】この発明の請求項1におけるバッテリバックア
ップ回路では、バックアップ動作時、まず最初に2次電
池側が動作し、負荷としてのCMOSメモリなどのチッ
プ温度が周囲温度に下がるまでの間必要となる大きなバ
ックアップ電流を2次電池から供給し、それ以降の1次
電池によるバックアップへの切り替えをダイオードの突
き合わせにより行う。
【0014】この発明の請求項2におけるバッテリバッ
クアップ回路では、バックアップ動作時、1次電池から
のバックアップ電流はある一定値に制限されているた
め、その一定値を越えた電流は2次電池から供給され、
負荷としてのCMOSメモリなどのチップ温度が周囲温
度に下がるまでの間必要となる大きなバックアップ電流
を主に2次電池から供給する。
【0015】この発明の請求項3におけるバッテリバッ
クアップ回路では、バックアップ動作時まず最初に2次
電池側が動作し、負荷としてのCMOSメモリなどのチ
ップ温度が周囲温度に下がるまでの間必要となる大きな
バックアップ電流を2次電池から供給し、それ以降、2
次電池によるバックアップ時間を監視し、あらかじめ設
定した時間に達した時、1次電池によるバックアップに
切り替える。
【0016】この発明の請求項4におけるバッテリバッ
クアップ回路では、バックアップ動作時まず最初に2次
電池側が動作し、負荷としてのCMOSメモリなどのチ
ップ温度が周囲温度に下がるまでの間必要となる大きな
バックアップ電流を2次電池から供給し、それ以降、2
次電池の出力を監視し、2次電池の出力電圧がある電圧
以下になった時、1次電池によるバックアップに切り替
える。
【0017】
【実施例】
実施例1.以下、本発明の一実施例を図面に基づいて説
明する。図1は実施例1のバッテリバックアップ回路図
である。図において、図5、図6と同一符号は同一対象
を示し、10は1次電池回路、20は2次電池回路であ
る。1次電池回路10において、過電流制限抵抗13に
は、請求項1の電圧調整回路に相当する電圧調整用ダイ
オード14が直列に設けられている。2次電池回路20
は図6に示されたものと同じである。そして、これら電
源装置1、1次電池回路10、2次電池回路20とは、
電源装置1に接続された出力突き合わせダイオード3
2、1次電池回路10に設けられている出力突き合わせ
ダイオード12、2次電池回路20に設けられている出
力突き合わせダイオード22の突き合わせにより併設さ
れている。
【0018】次に動作について説明する。通常、電源装
置1から、電流が供給されている時は、電源装置1から
の電圧のほうが、1次電池11、2次電池21の出力電
圧より高いので、出力突き合わせダイオード回路12、
22、32のうちの出力突き合わせダイオード32がオ
ンとなり、電源装置1から負荷2へ電流が供給される。
そして、並行して、充電電流制限抵抗23と充電電圧制
限ツェナーダイオード24で制限された電圧、電流で逆
流防止ダイオード25を経由して2次電池21の充電が
行われる。
【0019】そして、電源装置1からの電流供給が止ま
ると、電源装置1からの電圧は無くなるため、出力突き
合わせダイオード32はオフされ、今度は、1次電池1
1と2次電池21の出力電圧が比較される。このとき電
圧調整用ダイオード14により2次電池21の出力電圧
の方が高くなるので、出力突き合わせダイオード22が
オンとなり、2次電池21から負荷2へ電流が供給され
2次電池によるバックアップが開始され、動作停止直後
の負荷2への比較的大きなバックアップ電流の供給を行
う。なお、この時、充電回路を構成している充電電流制
限抵抗23、充電電圧制限ツェナーダイオード24を経
由しての電源装置1への逆流は逆流防止ダイオード25
によって阻止される。
【0020】そして、やがて2次電池21の出力電圧が
降下し、1次電池回路10の出力電圧のほうが高くなる
と、今度は、出力突き合わせダイオード回路12、2
2、32のうちの出力突き合わせダイオード12がオン
となり、1次電池11から負荷2へ電流が供給され1次
電池11によるバッテリバックアップ動作に移行する
が、この時点では、負荷2の温度も周囲温度にまで低下
しており、バックアップ電流は小さなものとなってい
る。そして、再び電源が投入されると、電源装置1から
の電流供給動作と、2次電池21の充電動作に戻る。
【0021】実施例2.以下、本発明の実施例2を図2
について説明する。図2において、図1と同一符号は図
1と同一対象物を示している。実施例2のバッテリバッ
クアップ回路の1次電池回路10Aでは、実施例1の1
次電池回路10から電圧調整用ダイオード14を削除
し、過電流制限抵抗13をバックアップ電流制限抵抗1
3Aに変更している。
【0022】次に動作について説明する。通常、電源装
置1から、電流が供給されている時は、電源装置1から
の電圧のほうが、1次電池11、2次電池21の出力電
圧より高いので、出力突き合わせダイオード12、2
2、32のうち出力突き合わせダイオード32がオンと
なり、電源装置1から負荷2へ電流が供給される。そし
て、並行して、充電電流制限抵抗23と充電電圧制限ツ
ェナーダイオード24で制限された電圧、電流で逆流防
止ダイオード25を経由して2次電池21の充電が行わ
れる。そして、電源装置1からの電流供給が止まると、
電源装置1からの電圧はなくなるため、出力突き合わせ
ダイオード32はオフされ、今度は、1次電池11と2
次電池21の出力が比較され、1次電池11の出力電圧
の方を高くしておくと、バックアップ電流制限抵抗13
Aにより、所定の電流が出力突き合わせダイオード12
を経由して1次電池11から負荷2に供給され、それを
越える必要電流は2次電池21から出力突き合わせダイ
オード22を経由して負荷2へ供給される。なお、この
時、充電回路を構成する充電電流制限抵抗23、充電電
圧制限ツェナーダイオード24を経由しての電源装置1
への電流逆流は逆流防止ダイオード25によって阻止さ
れる。このようにして、1次電池11によるバックアッ
プ電流をある値以下に抑えている。そして、再び電源が
投入されると、電源装置1からの電流供給動作と、つぎ
のバックアップ動作に備えて、2次電池21の充電動作
が再開される。
【0023】実施例3.以下、本発明の実施例3を図3
について説明する。図3において、図1と同一符号は図
1と同一対象物を示している。実施例3のバッテリバッ
クアップ回路の1次電池回路10は実施例1と同じであ
る。2次電池回路20Aにおいて、26、27、28は
それぞれオフディレイータイマを構成している要素であ
り、26はダイオード、27は時素コンデンサ、28は
MOS−FETである。
【0024】次に動作について説明する。通常、電源装
置1から、電流が供給されている時は、電源装置1から
の電圧のほうが、1次電池1、2次電池21の出力電圧
より高いので、出力突き合わせダイオード12、22、
32のうち出力突き合わせダイオード32がオンとな
り、電源装置1から負荷2へ電流が供給される。また、
並行して、充電電流制限抵抗23、ダイオード26を経
由して、電荷が時素コンデンサ27に蓄積され、MOS
−FET28がオンし、そして、充電電流制限抵抗23
と充電電圧制限ツェナーダイオード24で制限された電
圧、電流で逆流防止ダイオード25、MOS−FET2
8を経由して2次電池21の充電が行われる。
【0025】そして、電源装置1からの電源供給が止ま
ると、電源装置1からの電圧はなくなるため、出力突き
合わせダイオード32はオフされ、今度は、1次電池1
1と2次電池21の出力が比較され、電圧調整用ダイオ
ード14により2次電池21の出力電圧の方が高くな
り、出力突き合わせダイオード回路22がオンとなり、
2次電池21から負荷2へ電流が供給され、2次電池2
1によるバックアップが開始され、動作停止直後の負荷
2への比較的大きなバックアップ電流の供給を行う。
【0026】なお、この時、充電回路を構成する充電電
流制限抵抗23、充電電圧制限ツェナーダイオード24
を経由しての電源装置1への逆流は逆流防止ダイオード
25によって阻止される。そして、やがて時素コンデン
サ27の電荷が放電され、MOS−FET28がオフす
ると、21の出力電圧がゼロになり、1次電池回路の出
力電圧のほうが高くなると、今度は、出力突き合わせダ
イオード12、22、32のうちの出力突き合わせダイ
オード12がオンとなり、1次電池11から負荷2へ電
流が供給され1次電池11によるバッテリバックアップ
動作に移行するが、この時点では、負荷2の温度も周囲
温度にまで低下しており、バックアップ電流は小さなも
のとなっている。したがって、1次電池11の大きな消
耗が防止できる。そして、再び電源が投入されると、電
源装置1からの電流供給動作と、2次電池21の充電動
作に戻る。
【0027】実施例4.以下、本発明の実施例4を図4
について説明する。図4において、図3と同一符号は図
3と同一対象物を示している。実施例4のバッテリバッ
クアップ回路の1次電池回路10は実施例1、実施例3
と同じである。2次電池回路20Bにおいて、29A、
29B、30、31はそれぞれ2次電池端子電圧監視回
路を構成する要素であり、それぞれ、29Aと29Bは
電圧監視レベルを決める抵抗器、30はダイオード、3
1はMOS−FETである。
【0028】次に動作について説明する。通常、電源装
置1から、電流が供給されている時は、電源装置1から
の電圧のほうが、1次電池11、2次電池21の出力電
圧より高いので、出力突き合わせダイオードの12、2
2、32のうちの出力突き合わせダイオード32がオン
となり、電源装置1から負荷2へ電流が供給される。ま
た、並行して、充電電流制限抵抗23、ダイオード30
を経由して、MOS−FET31のゲートに電位が与え
られMOS−FET31がオンし、そして、充電電流制
限抵抗23と充電電圧制限ツェナーダイオード24で制
限された電圧、電流で逆流防止ダイオード25、MOS
−FET31を経由して2次電池21の充電が行われ
る。
【0029】そして、電源装置1からの電流供給が止ま
ると、電源装置1からの電圧はなくなるため、出力突き
合わせダイオード32はオフされ、今度は、1次電池1
1と2次電池21の出力電圧が比較される。このときは
電圧調整用ダイオード14により2次電池21の出力電
圧の方が高くなり、出力突き合わせダイオード22がオ
ンとなり、2次電池21から負荷2へ電流が供給され2
次電池21によるバックアップが開始され、動作停止直
後の負荷への比較的大きなバックアップ電流の供給を行
う。
【0030】なお、この時、充電回路を構成する充電電
流制限抵抗23、充電電圧制限ツェナーダイオード24
を経由しての電源装置1への電流の逆流は逆流防止ダイ
オード25によって阻止される。そして、やがて2次電
池21の出力電圧が降下してくると電圧監視レベル設定
抵抗器29A、29Bの分圧によって与えられているM
OS−FET31のゲート電圧も降下し、MOS−FE
T31がオフする。MOS−FET31がオフすると2
次電池21の出力電圧がゼロになり、1次電池回路10
の出力電圧のほうが高くなると、今度は、出力突き合わ
せダイオード12、22、32のうちの出力突き合わせ
ダイオード12がオンとなり、1次電池11から負荷2
へ電流が供給され1次電池11によるバッテリバックア
ップ動作に移行する。この時点では、負荷の温度も周囲
温度にまで低下しており、バックアップ電流は小さなも
のとなっている。そして、再び電源が投入されると、電
源装置1からの電流供給動作と、2次電池21の充電動
作に戻る。
【0031】
【発明の効果】この発明の請求項1に係るバッテリバッ
クアップ回路は、電源と、この電源によって駆動される
負荷との間に設けられ、上記電源から負荷への電流供給
が停止しているときに上記電源をバックアップするバッ
テリバックアップ回路において、上記バッテリバックア
ップ回路を、1次電池による1次電池回路と、上記電源
からの充電回路を含む2次電池による2次電池回路とを
ダイオードの突き合わせにより併設して構成すると共
に、バックアップ動作時、上記1次電池回路と上記2次
電池回路の出力電圧を調整して、先に2次電池側が動作
するように電圧調整回路を設け、負荷としてのCMOS
メモリなどのチップ温度が高い時に必要となる大きなバ
ックアップ電流は2次電池から供給するようにしたた
め、最小限のバッテリ容量で頻繁な電源のオン/オフ、
あるいは、長期間の電源オフ放置など、さまざまな運用
形態が想定される装置に使用可能なバッテリバックアッ
プ回路を得ることができるという効果を奏する。
【0032】また、この発明の請求項2に係るバッテリ
バックアップ回路は、電源と、この電源によって駆動さ
れる負荷との間に設けられ、上記電源から負荷への電流
供給が停止しているときに上記電源をバックアップする
バッテリバックアップ回路において、上記バッテリバッ
クアップ回路を、1次電池による1次電池回路と、上記
電源からの充電回路を含む2次電池による2次電池回路
とをダイオードの突き合わせにより併設して構成すると
共に、バックアップ動作時、上記1次電池からの流出電
流を抵抗器により所定量以下に制限する抵抗器を設け、
負荷としてのCMOSメモリなどのチップ温度が高い時
に必要となる大きなバックアップ電流は主に2次電池か
ら供給するようにしたため、最小限のバッテリ容量で頻
繁な電源のオン/オフ、あるいは、長期間の電源オフ放
置など、さまざまな運用形態が想定される装置に使用可
能なバッテリバックアップ回路を得ることができるとい
う効果を奏する。
【0033】また、この発明の請求項3に係るバッテリ
バックアップ回路は、請求項1のバッテリバックアップ
回路において、上記2次電池によるバッテリバックアッ
プ時間を制限するための、タイマ回路を設けたため、バ
ックアップ動作時まず最初に2次電池側が動作し、負荷
としてのCMOSメモリなどのチップ温度が周囲温度に
下がるまでの間必要となる大きなバックアップ電流を2
次電池から供給し、それ以降、2次電池によるバックア
ップ時間を監視し、あらかじめ設定した時間に達した
時、1次電池によるバックアップに切り替えることがで
き、もって、最小限のバッテリ容量で頻繁な電源のオン
/オフ、あるいは、長期間の電源オフ放置など、さまざ
まな運用形態が想定される装置に使用可能なバッテリバ
ックアップ回路を得ることができるという効果を奏す
る。
【0034】また、この発明の請求項4に係るバッテリ
バックアップ回路は、請求項1のバッテリバックアップ
回路において、上記2次電池によるバッテリバックアッ
プ期間を2次電池の端子電圧により制限するための、2
次電池端子電圧監視回路を設けたため、バックアップ動
作時まず最初に2次電池側が動作し、負荷としてのCM
OSメモリなどのチップ温度が周囲温度に下がるまでの
間必要となる大きなバックアップ電流を2次電池から供
給し、それ以降、2次電池の出力を監視し、2次電池の
出力電圧がある電圧以下になった時、1次電池によるバ
ックアップに切り替えることができ、もって、最小限の
バッテリ容量で頻繁な電源のオン/オフ、あるいは、長
期間の電源オフ放置など、さまざまな運用形態が想定さ
れる装置に使用可能なバッテリバックアップ回路を得る
ことができるという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施例1を示す回路図である。
【図2】 この発明の実施例2を示す回路図である。
【図3】 この発明の実施例3を示す回路図である。
【図4】 この発明の実施例4を示す回路図である。
【図5】 従来のバッテリバックアップ回路の一例を示
す回路図である。
【図6】 従来のバッテリバックアップ回路の他の例を
示す回路図である。
【符号の説明】
1 電源装置、2 負荷、10、10A 1次電池回
路、11 1次電池、12、22、32 出力突き合わ
せダイオード、13 過電流制限抵抗、13Aバックア
ップ電流制限抵抗、14 電圧調整用ダイオード、2
0、20A,20B 2次電池回路、21 2次電池、
23 充電電流制限抵抗、24 充電電圧制限ツェナー
ダイオード、25 逆流防止ダイオード、26、30
ダイオード、27 時素コンデンサ、28、31 MO
S−FET、29A、29B 電圧監視レベル設定抵抗
器。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電源と、この電源によって駆動される負
    荷との間に設けられ、上記電源から負荷への電流供給が
    停止しているときに上記電源をバックアップするバッテ
    リバックアップ回路において、 上記バッテリバックアップ回路を、1次電池による1次
    電池回路と、上記電源からの充電回路を含む2次電池に
    よる2次電池回路とをダイオードの突き合わせにより併
    設して構成すると共に、バックアップ動作時、上記1次
    電池回路と上記2次電池回路の出力電圧を調整して、先
    に2次電池側が動作するように電圧調整回路を設けたこ
    とを特徴とするバッテリバックアップ回路。
  2. 【請求項2】 電源と、この電源によって駆動される負
    荷との間に設けられ、上記電源から負荷への電流供給が
    停止しているときに上記電源をバックアップするバッテ
    リバックアップ回路において、 上記バッテリバックアップ回路を、1次電池による1次
    電池回路と、上記電源からの充電回路を含む2次電池に
    よる2次電池回路とをダイオードの突き合わせにより併
    設して構成すると共に、バックアップ動作時、上記1次
    電池からの流出電流を抵抗器により所定量以下に制限す
    る抵抗器を設けたことを特徴とするバッテリバックアッ
    プ回路。
  3. 【請求項3】 請求項1のバッテリバックアップ回路に
    おいて、上記2次電池によるバッテリバックアップ時間
    を制限するための、タイマ回路を設けたことを特徴とす
    るバッテリバックアップ回路。
  4. 【請求項4】 請求項1のバッテリバックアップ回路に
    おいて、上記2次電池によるバッテリバックアップ期間
    を2次電池の端子電圧により制限するための、2次電池
    端子電圧監視回路を設けたことを特徴とするバッテリバ
    ックアップ回路。
JP6207354A 1994-08-31 1994-08-31 バッテリバックアップ回路 Pending JPH0876895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6207354A JPH0876895A (ja) 1994-08-31 1994-08-31 バッテリバックアップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6207354A JPH0876895A (ja) 1994-08-31 1994-08-31 バッテリバックアップ回路

Publications (1)

Publication Number Publication Date
JPH0876895A true JPH0876895A (ja) 1996-03-22

Family

ID=16538349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6207354A Pending JPH0876895A (ja) 1994-08-31 1994-08-31 バッテリバックアップ回路

Country Status (1)

Country Link
JP (1) JPH0876895A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009169852A (ja) * 2008-01-18 2009-07-30 Ricoh Co Ltd 電子機器及びその電源制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009169852A (ja) * 2008-01-18 2009-07-30 Ricoh Co Ltd 電子機器及びその電源制御方法

Similar Documents

Publication Publication Date Title
JP2547544B2 (ja) 半導体電力回路
EP1045510B1 (en) Starter circuit for motors, particularly for refrigerator compressors
JPH104635A (ja) 電池装置
JPH11318034A (ja) 充放電制御回路と充電式電源装置
JP3190597B2 (ja) 充放電制御回路と充電式電源装置
JP2010148234A (ja) 残留電荷放電回路および電源用半導体装置
JPH04156233A (ja) 充電装置
JPH01198235A (ja) 電流供給回路配置
JP2002320338A (ja) 電池から供給される電圧調節装置
EP0933863A2 (en) Electronic instrument
JPH0876895A (ja) バッテリバックアップ回路
GB2159351A (en) Charge/discharge circuit
JP3268086B2 (ja) 直流モータの過負荷防止回路
JP2000050526A (ja) 電源供給制御装置
JP4039770B2 (ja) 電子機器の電源回路
EP0425039B1 (en) Power supply circuit for direct voltage regulators with step-up configuration
JPH09233727A (ja) バッテリー充電装置
JPH066934A (ja) 電源切り換え回路
JPS62106523A (ja) メモリ−バツクアツプ回路
CN220985528U (zh) 放电电路及电子设备
GB2247577A (en) Power supply arrangement
KR100543306B1 (ko) 전원 제어 장치
JPS5847455Y2 (ja) 自動電力オフ装置
JP2002165373A (ja) バッテリの過放電防止回路、及び、バッテリの過放電防止方法
JP2701266B2 (ja) 電子機器