CN220985528U - 放电电路及电子设备 - Google Patents

Abstract

本实用新型公开了一种放电电路及电子设备。放电电路用于在供电电路的电源断开后为供电电路中的电容模块放电，放电电路包括放电支路和放电控制单元；放电控制单元的第一端分别与电源的正极、放电支路的控制端电连接，放电控制单元的第二端分别与放电支路的第一端和电源的负极电连接，放电支路的第二端与电源的负极电连接；放电支路与电容模块并联；放电控制单元用于在电源接入时通过自身的压降截止放电支路，放电控制单元还用于在电源断开时启动放电支路执行放电操作。实现当电源断开后，自动对放电电路中的电容进行快速放电，使设备中的主控芯片快速复位，提高用户的使用体验。

Description

放电电路及电子设备

技术领域

本实用新型实施例涉及电子电路技术领域，尤其涉及一种放电电路及电子设备。

背景技术

随着数码类电子产品的发展，功能越来越强大，操作也越来越智能。

现有电子产品或电子产品所配备的智能遥控器中，用于控制的主控芯片大多数都是用单片机来实现的，容易出现死机现象，这时，用户通常会把电池取下重新安装让其恢复。但是，现有对单片机的放电电路中，在单片机的供电接收端并联有电容，在对单片机进行供电过程中，电容内部存储有一定量的电荷，在取下电池后电容里的电还能继续维持单片机运行一段时间，用户取下遥控器电池根本无法让单片机掉电复位，给用户造成不好的使用体验。

实用新型内容

本实用新型提供一种放电电路及电子设备，以实现当电源断开后，自动对放电电路中的电容进行快速放电，使设备中的主控芯片快速复位，提高用户的使用体验。

第一方面，本实用新型实施例提供了一种放电电路，所述放电电路用于在供电电路的电源断开后为所述供电电路中的电容模块放电，所述放电电路包括放电支路和放电控制单元；

所述放电控制单元的第一端分别与电源的正极、所述放电支路的控制端电连接，所述放电控制单元的第二端分别与所述放电支路的第一端和电源的负极电连接，所述放电支路的第二端与所述电源的负极电连接；所述放电支路与所述电容模块并联；

所述放电控制单元用于在电源接入时通过自身的压降截止所述放电支路，所述放电控制单元还用于在电源断开时启动所述放电支路执行放电操作。

可选的，所述放电控制单元包括肖特基二极管，在所述肖特基二极管导通时，所述肖特基二极管两端的压降小于所述放电支路中开关元件的截止电压，所述肖特基二极管的正极作为所述放电控制单元的第一端，所述肖特基二极管的负极作为所述放电控制单元的第二端。

进一步的，所述放电支路包括所述开关元件和放电电阻，所述开关元件为MOS管，所述MOS管的栅极作为所述放电支路的控制端，所述MOS管的源极作为所述放电支路的第一端，所述MOS管的漏极与所述放电电阻的第一端电连接；

所述放电电阻的第二端作为所述放电支路的第二端。

可选的，所述MOS管为PMOS管。

可选的，所述放电电路还包括偏置电阻，所述偏置电阻的第一端与所述放电电阻的第二端电连接，所述偏置电阻的第二端分别与所述二极管的正极、所述MOS管的栅极电连接。

可选的，所述放电电阻的阻值大于所述偏置电阻的阻值。

可选的，所述肖特基二极管的压降为0.1V。

第二方面，本实用新型实施例还提供了一种电子设备，所述电子设备包括主控芯片、供电电路和上述的放电电路。

可选的，所述主控芯片与所述供电电路中的电容模块并联，所述主控芯片在所述放电电路对所述电容模块放电完毕后进行复位。

本实用新型实施例提供了一种放电电路及电子设备，放电电路包括放电支路和放电控制单元；放电控制单元的第一端分别与电源的正极、放电支路的控制端电连接，放电控制单元的第二端分别与放电支路的第一端和电源的负极电连接，放电支路的第二端与电源的负极电连接；放电支路与电容模块并联；放电控制单元用于在电源接入时通过自身的压降截止放电支路，放电控制单元还用于在电源断开时启动放电支路执行放电操作。本实用新型技术方案，可以实现当电源断开后，放电支路导通，自动对放电电路中的电容进行快速放电，使设备中的主控芯片快速复位，提高用户的使用体验。并且本实用新型放电电路可以直接与电源连接，电路结构简单，可以适用于各种小型电子设备。

附图说明

图1是本实用新型实施例一提供的一种放电电路的结构示意图。

图2是本实用新型实施例二提供的一种放电电路的结构示意图。

图3是本实用新型实施例三提供的一种电子设备结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1是本实用新型实施例一提供的一种放电电路的结构示意图，如图1所示，放电电路100用于在供电电路210的电源断开后为供电电路210中的电容模块200放电，放电电路100包括放电支路102和放电控制单元101。放电控制单元101的第一端分别与电源的正极BAT+、放电支路102的控制端电连接，放电控制单元101的第二端与放电支路102的第一端和电源的负极BAT-电连接，放电支路102的第二端与电源的负极BAT-电连接；电容模块200与放电支路102并联连接。

放电控制单元101用于在电源接入时通过自身的压降截止放电支路102，放电控制单元101还用于在电源断开时启动放电支路102执行放电操作。具体的，如图1所示的，供电电路210中的输出端包括第一输出端OUT+和第二输出端OUT-。放电控制单元101用于在电源的正极BAT+和电源的负极BAT-之间的电压大于设定电压阈值时导通，放电支路102用于根据自身控制端和第一端之间放电控制单元的导通压降关断；放电控制单元101还用于在电源的正极BAT+和电源的负极BAT-之间的电压小于或等于设定电压阈值时关断；放电支路102还用于在放电控制单元关断，且放电支路102自身控制端和第一端之间的压差满足导通条件时导通。

其中，电源的正极BAT+和电源的负极BAT-可分别连接可拆卸电池的正极和负极。电容模块200可以通过电容滤波电路进行滤波，用于稳定放电电路输出，并滤除高频干扰，使输出电压基本稳定，电容模块200的两端作为放电电路的输出端，可以连接主控芯片等模块，对主控芯片进行供电，其中主控芯片可以包括单片机。设定电压阈值的大小可以根据实际需要进行设置。示例性的，在放电控制单元包括二极管时，二极管的正极作为放电控制单元的第一端，二极管的负极作为放电控制单元的第二端；此种情况下，设定电压阈值需要大于二极管的导通压降。放电支路102可以设置开关管结构，将放电支路102自身控制端和第一端之间的压差大于开关管的导通电压，作为导通条件，以使放电支路102自身控制端和第一端之间的压差满足导通条件时导通。

另外，在放电控制单元101导通时，由于放电控制单元101的电路压降较低，放电支路102控制端和第一端连接放电控制单元101的两端，导致放电支路102控制端和第一端之间的电压较低，达不到放电支路102的导通电压，放电支路102关断，实现在电源连接时，放电支路102不工作，使得放电控制单元101在电源接入时通过自身的压降截止放电支路102；在电源断开，放电控制单元101关断时，电容模块200中存储的电荷进行放电，此时放电支路102的控制端和第一端分别电连接电容模块200的两端，当电容模块200输出的电压大于放电支路102的导通电压时，放电支路102导通，使得电控制单元101在电源断开时启动放电支路102执行放电操作，通过放电支路102实现快速释放电容模块200中存储的电荷，避免了与电容模块200相连的主控芯片在电源断开时，仍然通过电容模块200中存储的电荷进行工作，从而使与电容模块200相连的主控芯片能够在电源断开时能够快速复位。

本实施例的放电电路，放电电路包括放电支路和放电控制单元，放电控制单元可以在电源的正极和电源的负极之间的电压大于设定电压阈值时导通，放电支路可以根据自身控制端和第一端之间放电控制单元的导通压降关断，使得在放电控制单元导通时，放电支路不导通；放电控制单元还可以在电源的正极和电源的负极之间的电压小于或等于设定电压阈值时关断，放电支路还可以在放电控制单元关断，且放电支路自身控制端和第一端之间的压差满足导通条件时导通，使得放电控制单元不导通时，放电支路导通。本实施例技术方案，实现当电源断开后，放电支路导通，自动对供电电路中的电容模块中的电容进行快速放电，使设备中的主控芯片快速复位，提高用户的使用体验，并且放电电路可以直接与电源连接，电路结构简单，可以适用于各种小型电子设备。

实施例二

图2是本实用新型实施例二提供的一种放电电路的结构示意图，本实施例是在上述实施例的基础上进一步补充，如图2所示，放电电路100包括电源的正极BAT+、电源的负极BAT-、电容模块200和放电电路100；放电电路100包括放电支路102和放电控制单元101。

可选的，放电控制单元101包括肖特基二极管，在肖特基二极管导通时，肖特基二极管两端的压降小于放电支路中开关元件的截止电压，肖特基二极管的正极作为放电控制单元101的第一端，肖特基二极管的负极作为放电控制单元101的第二端。

具体的，肖特基二极管具有低压降的特性，肖特基二极管两端分别连接放电支路102的控制端和第一端，在肖特基二极管导通时，其两端电压较低，无法达到放电支路102的导通电压，放电支路102关断；在肖特基二极管不导通时，放电支路102的控制端和第一端连接电容模块200的两端，当电容模块200两端输出的电压大于放电支路102的导通电压时，放电支路102导通，通过放电支路102实现快速释放电容模块200中存储的电荷，实现通过肖特基二极管启动放电支路102。

进一步的，继续参考图2，在电源接入时，肖特基二极管导通，开关元件截止，电源通过电容模块200为负载供电。

其中，开关元件可以是功率开关管。在电源连接时，由于放电控制单元101的电路压降较低，放电支路102控制端和第一端连接放电控制单元101的两端，导致放电支路102控制端和第一端之间的电压较低，达不到放电支路102的导通电压，放电支路102的功率开关管截止不导通，放电支路102不工作，使得放电控制单元101在电源接入时通过自身的压降截止放电支路102。

进一步的，继续参考图2，在电源断开时，肖特基二极管反向截止，开关元件基于电容模块200中的电压差导通，电容模块200通过开关元件接入到放电电路中进行放电。

具体的，在电源断开，放电控制单元101中肖特基二极管反向截止，此时放电支路102的控制端和第一端分别电连接电容模块200的两端，当电容模块200输出的电压大于放电支路102的导通电压时，放电支路102的功率开关管基于电容模块200中的电压差导通，放电支路102导通，电容模块200通过开关元件接入到放电电路中进行放电，使得电控制单元101在电源断开时启动放电支路102执行放电操作，通过放电支路102实现快速释放电容模块200中存储的电荷。

进一步的，继续参考图2，放电支路102包括开关元件和放电电阻1022，开关元件为MOS管1021，MOS管1021的栅极作为放电支路102的控制端，MOS管1021的源极作为放电支路102的第一端，MOS管1021的漏极与放电电阻1022的第一端电连接。

放电电阻1022的第二端作为放电支路102的第二端。

具体的，MOS管1021仅在MOS管1021的栅源极电压差的绝对值大于MOS管1021的阈值电压的绝对值时，MOS管1021的源漏极才能够导通。在二极管的导通时，MOS管1021的栅源极电压等于二极管的导通压降，设置二极管的导通压降小于MOS管1021的阈值电压的绝对值，使得MOS管1021的栅源极电压差的绝对值小于阈值电压的绝对值，MOS管1021的源漏极不导通，此时，放电电阻1022所在支路没有电流通过，放电支路102不工作。在电源断开时，由于电容模块200存储的电荷开始放电，二极管反向不导通，MOS管1021的栅极连接电容模块200的输出负极，MOS管1021的源极连接电容模块200的输出正极，MOS管1021的栅源极电压相当于电容模块200的输出电压，当MOS管1021栅源极电压差的绝对值大于MOS管1021的阈值电压的绝对值时，MOS管1021的源漏极开始导通，直至MOS管1021栅源极电压与电容模块200两端的电压相等，MOS管1021的源漏极饱和导通。

可选的，MOS管1021为PMOS管。

具体的，设置MOS管1021为PMOS管，可以使得MOS管1021的工作状态根据二极管的导通状态改变。并且采用PMOS管，在电源供电过程中维持PMOS管截止，在电源断电后，肖特基二极管不导通，PMOS管导通，实现电容模块200中存储的电荷经过PMOS管加载至放电电阻1022的两端，通过放电电阻1022消耗电容模块200中存储的电荷，直至电容模块200中存储的电荷完全释放，从而可以在将电源与放电电路直接连接的情况下启动放电电路，执行快速放电操作，使与电容模块200相连的单片机控制板或控制芯片能够在电源断开时能够快速复位，简化了电路结构，使得放电电路可以适用于各种小型电子设备。

进一步的，继续参考图2，放电电路100还包括偏置电阻103，偏置电阻103的第一端与放电电阻1022的第二端电连接，偏置电阻103的第二端分别与肖特基二极管的正极、MOS管1021的栅极电连接。

具体的，在电源接通时，通过设置偏置电阻103可以避免放电电路短路。在电源断开时，偏置电阻103的第二端与MOS管1021的栅极电连接，通过选择合适大小的偏置电阻103，从而可以设置MOS管1021的栅极电流大小，可以使得放电支路102为最佳工作状况，提高放电支路102的性能和稳定性。

可选的，肖特基二极管的压降为0.1V。

具体的，通过低压降的肖特基二极管实现在肖特基二极管导通时，其两端电压较低，为0.1V，无法达到放电支路102的导通电压，使放电支路102关断，电路正常供电。

可选的，放电电阻1022的阻值大于偏置电阻103的阻值。

具体的，在电源断开放电电路，放电支路102工作时，放电电阻1022的阻值越大，通过放电电阻1022消耗电容模块200中存储的电荷的速度越快。在电源连接放电电路，放电支路102不工作时，放电电阻1022的阻值大于偏置电阻103的阻值，可以避免在放电电路的电源接通时，偏置电阻103消耗过多的电量。

可选的，参考图2，电容模块200包括第一电容201和第二电容202，第一电容201和第二电容202并联，第一电容201用于稳定电容模块200输出电压，第二电容202用于滤除干扰。

具体的，通过电容模块200可以滤除因系统电路开关带来的纹波，放电电路100通过电容模块200后的第一输出端OUT+和第二输出端OUT-对主控芯片进行供电。第一电容201可以比第二电容202的电容大，示例性的，第一电容201电容值为100μF，第二电容202的电容值为0.1μF。通过第一电容201的大电容稳定电容模块输出电压，第二电容202是小电容，可以用来滤除高频干扰，电容越小，谐振频率越高，可滤除的干扰频率越高，使输出电压纯净。

本实施例的放电电路，放电电路包括放电支路和放电控制单元，放电控制单元包括肖特基二极管，在电源断开时，通过肖特基二极管启动放电支路，在电源连接时，关断放电支路；放电支路包括MOS管和放电电阻，通过放电电阻消耗电容模块中存储的电荷，直至电容模块中存储的电荷完全释放，使与电容模块相连的单片机控制板或控制芯片能够在电源断开时能够快速复位。实现当电源断开后，通过肖特基二极管启动放电支路，自动对供电电路中的电容模块中的电容进行快速放电，使设备中的主控芯片快速复位，提高用户的使用体验，并且本实用新型放电电路可以直接与电源连接，电路结构简单，可以适用于各种小型电子设备。

实施例三

图3是本实用新型实施例三提供的一种电子设备结构示意图，如图3所示，本实施例的电子设备300包括主控芯片320、供电电路210和上述实施例中的放电电路100。

其中，放电电路100位于供电电路210中，在电源接通时，放电电路100还具有对主控芯片320供电的功能，如图2所示，在电源接通时，放电控制单元101在电源接入时通过自身的压降截止放电支路102，放电支路102不工作，放电电路100为主控芯片320供电。电子设备300可以是无线遥控器、智能穿戴、户外电子装备、助听器、汽车胎压计等设备，通过放电电路100对电子设备300中的硬件结构进行供电。主控芯片320可以是MCU(MicrocontrollerUnit，微控制单元，简称MCU)，MCU的工作状态可以是正常、死机或卡顿等状态，在电源接通时，通过放电电路100对电子设备300中的主控芯片320进行供电，在电源断开时，对放电电路100中的电容进行快速放电，使设备中的主控芯片快速复位，提高用户的使用体验。

进一步的，结合图2和图3所示，主控芯片320与供电电路210中的电容模块200并联，主控芯片320在放电电路100对电容模块200放电完毕后进行复位。

具体的，放电电路100位于供电电路210中，在电源接通时，通过放电电路100对电子设备300中的主控芯片320进行供电，在放电电路100的输出端无电信号输出时进行复位。供电电路210可以采用可拆卸电池作为电源，当电子设备300的主控芯片320出现死机或卡顿时，用户可以采用拆卸电池的方法使主控芯片320快速复位，示例性的，可拆卸电池可以是2个5号电池串联、1颗CR2032扣式电池等。在电源接通时，通过采用放电电路100对电子设备中的主控芯片320进行供电，当用户取下电子设备300中的电池后，放电电路100快速将放电电路100中电容模块200里存储的电荷快速放掉，放电电路100的输出端无电信号输出，实现主控芯片320快速复位。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (9)

1.一种放电电路，其特征在于，所述放电电路用于在供电电路的电源断开后为所述供电电路中的电容模块放电，所述放电电路包括放电支路和放电控制单元；

所述放电控制单元的第一端分别与电源的正极、所述放电支路的控制端电连接，所述放电控制单元的第二端分别与所述放电支路的第一端和电源的负极电连接，所述放电支路的第二端与所述电源的负极电连接；所述放电支路与所述电容模块并联；

所述放电控制单元用于在电源接入时通过自身的压降截止所述放电支路，所述放电控制单元还用于在电源断开时启动所述放电支路执行放电操作。

2.根据权利要求1所述的放电电路，其特征在于，所述放电控制单元包括肖特基二极管，在所述肖特基二极管导通时，所述肖特基二极管两端的压降小于所述放电支路中开关元件的截止电压，所述肖特基二极管的正极作为所述放电控制单元的第一端，所述肖特基二极管的负极作为所述放电控制单元的第二端。

3.根据权利要求2所述的放电电路，其特征在于，所述放电支路包括所述开关元件和放电电阻，所述开关元件为MOS管，所述MOS管的栅极作为所述放电支路的控制端，所述MOS管的源极作为所述放电支路的第一端，所述MOS管的漏极与所述放电电阻的第一端电连接；

所述放电电阻的第二端作为所述放电支路的第二端。

4.根据权利要求3所述的放电电路，其特征在于，所述MOS管为PMOS管。

5.根据权利要求3所述的放电电路，其特征在于，所述放电电路还包括偏置电阻，所述偏置电阻的第一端与所述放电电阻的第二端电连接，所述偏置电阻的第二端分别与所述二极管的正极、所述MOS管的栅极电连接。

6.根据权利要求5所述的放电电路，其特征在于，所述放电电阻的阻值大于所述偏置电阻的阻值。

7.根据权利要求2所述的放电电路，其特征在于，所述肖特基二极管的压降为0.1V。

8.一种电子设备，其特征在于，所述电子设备包括主控芯片、供电电路和权利要求1-7任一项所述的放电电路。

9.根据权利要求8所述的电子设备，其特征在于，所述主控芯片与所述供电电路中的电容模块并联，所述主控芯片在所述放电电路对所述电容模块放电完毕后进行复位。