JPH086787A - 信号プロセッサ及び無線送受信機 - Google Patents

信号プロセッサ及び無線送受信機

Info

Publication number
JPH086787A
JPH086787A JP6320263A JP32026394A JPH086787A JP H086787 A JPH086787 A JP H086787A JP 6320263 A JP6320263 A JP 6320263A JP 32026394 A JP32026394 A JP 32026394A JP H086787 A JPH086787 A JP H086787A
Authority
JP
Japan
Prior art keywords
data
data processing
processing unit
signal processor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6320263A
Other languages
English (en)
Inventor
Dietmar Lorenz
ロレンツ ディートマル
Harald Bauer
バオアー ハラルト
Rainer Dietsch
ディーチ ライネル
Karl Hellwig
ヘルヴィグ カルル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH086787A publication Critical patent/JPH086787A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Algebra (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【目的】 更なる回路や費用をほとんど伴うことなく計
算速度が増される信号プロセッサを供給する。 【構成】 本発明は、算術的或いは論理的な動作によっ
てデータを処理する処理手段を含む第１のデータ処理ユ
ニット（４）よりなる信号プロセッサ及びそのような信
号プロセッサよりなる無線送受信機に関する。計算速度
を増すために、自動相関関数或いは交差相関関数の計
算、或いはＦＩＲフィルタによるデジタルフィルタリン
グが特に提案され、前記第１のデータ処理ユニット
（４）と並列的に動作する少なくとも更なるデータ処理
ユニット（５）を備え、前者は、算術的或いは論理的動
作によって前記第１のデータ処理ユニット（４）に供給
されるデータから抽出されるデータを処理する処理手段
（１７、１８、１９）を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、算術的或いは論理的な
動作によってデータを処理する処理手段を含むデータ処
理ユニットよりなる第１の信号プロセッサに関する。本
発明は、同様に算術的或いは論理的な動作によってデー
タを処理する処理手段と共にデータ処理ユニットを含む
信号プロセッサよりなる無線送受信機に関する。
【０００２】
【従来の技術】移動無線用無線送受信機は、リアルタイ
ムでの音声処理の複雑なアルゴリズムを実行することが
できる。一般的に、信号プロセッサは、この目的のため
に使用される。他に可能性のある技術的な解は、この応
用のために開発された特定のチップの使用である。信号
プロセッサは、リアルタイムの応用のための特別なマイ
クロコンピュータである。信号プロセッサの用途の他の
分野は、例えば、音響、画像、医学及び自動車設計技術
である。Ｍ．Ｋａｐｐｅｌａｎ及びＨ．Ｍｕｃｋｅ著の
“Ｄｉｇｉｔａｌｅ Ｓｉｇｎａｌｐｒｏｚｅｓｓｏｒ
ｅｎ，ｅｒｓｔｅｒ Ｔｅｉｌ：Ｐｒｏｚｅｓｓｏｒｅ
ｎ ｆｕｒ ｂｅｓｏｎｄｅｒｅ Ａｕｆｇａｂｅｎ”
Ｆｕｎｋｓｃｈａｕ １６／１９９３年 ｐｐ．６６
−６９，なる論文によって、「産業上の利用分野」の項
目で規定されるタイプの信号プロセッサが知られる。プ
ロセッサは、２つのデータバスによって２つのデータメ
モリに結合されているデータ処理ユニットを含んでい
る。アドレッシングユニットは、データメモリに記憶さ
れているデータを、２つのアドレスバスによってアドレ
スし、データは２つのデータバスによってデータ処理ユ
ニットに供給される。データ処理ユニットは、入力側に
構成された乗算器、加算器、及びアキュムレータで形成
される。乗算器は同時に、２つのデータバスから乗算さ
れるべきデータを受信し、該データは１命令周期で乗算
及び加算されることができる。
【０００３】幾つかの信号プロセッサは、１つの命令周
期で２つの受信データを乗算し、得られた積と先のアキ
ュムレータの内容とから和を形成し、さらにこの和をア
キュムレータに重ね書きすることができるデータ処理ユ
ニットを有する。他の信号プロセッサでは、加算の先の
命令周期によって乗算のバッファリングされた結果を使
用することができるのみである。このような信号プロセ
ッサのデータ処理ユニットの初期化には、余分のバッフ
ァのために更なる命令周期を必要とする。データ処理ユ
ニットは、受信データが種々の段、即ち命令周期におい
て処理されるパイプライン処理によってデータを処理す
る。この目的のために、２段のパイプライン処理におけ
るデータ処理ユニットは、２つの受信レジスタと出力レ
ジスタとしてのアキュムレータとを有する。ある信号プ
ロセッサでは、余計なバッファメモリは、前に説明した
ように必要であり、従って３段のパイプライン処理が得
られる。
【０００４】
【発明が解決しようとする課題】２つのデータによる積
和或いはスカラー積の計算は、例えば、自動相関関数及
び交差相関関数が計算されるとき、或いはデジタル信号
がＦＩＲフィルタで処理されるとき、信号プロセッサの
典型的な応用である。例えばデジタル移動無線のよう
に、多くの計算時間を必要としリアルタイムで計算され
るべきアルゴリズムの場合、現時点での技術水準の信号
プロセッサの計算速度では十分ではない。更なるデータ
処理ユニットを並列的に接続することによって計算速度
を増すことは、データ処理ユニットが更なるデータバス
によってデータを供給され、多くの回路及び費用を必要
とする。
【０００５】従って、本発明の目的は、ほとんど更なる
回路や費用を伴うことなく計算速度が増される信号プロ
セッサを供給することである。
【０００６】
【課題を解決するための手段】「産業上の利用分野」の
項におい定義したタイプの信号プロセッサでは、本目的
は、前記第１のデータ処理ユニットと並列に動作する少
なくとも第２のデータ処理ユニットは、第１のデータ処
理ユニットへ供給されるものから抽出されるデータを処
理する処理手段よりなることによって達成される。
【０００７】このような信号プロセッサは、単一のデー
タ処理ユニットのみよりなる信号プロセッサと比較する
と、前記第１のデータ処理ユニットに供給されるデー
タ、或いは中間値、或いはこれらの供給されたデータか
ら抽出される第１のデータ処理ユニットの出力値が、前
記第１のデータ処理ユニットと並列的に動作する少なく
とも更なるデータ処理ユニットによって評価される全て
の場合に対して増加した計算速度を有する。この目的の
ために、この様に動作する各更なるデータ処理ユニット
が、第１のデータ処理ユニットに結合される。さらに、
第３のデータ処理ユニットを、少なくとも更なるデータ
処理ユニットを介して、第１のデータ処理ユニットに結
合することは特に効果的である。これらの場合、入力
値、即ち第１のデータ処理ユニットに供給されるデー
タ、第１のデータ処理ユニットの中間値、或いは出力値
は、第２のデータ処理ユニットに転送され、その入力、
中間、或いは出力値は、第３のデータ処理ユニットに転
送される。第４のデータ処理ユニットは、第２或いは第
３のデータ処理ユニットの入力、中間、或いは出力値を
供給される。この態様において、任意の数の並列に動作
する更なるデータ処理ユニットを接続することは可能で
ある。このような信号プロセッサは、第１のデータ処理
ユニットへデータを供給するために設けられたデータバ
スに加えて、更なるデータバスを有することを必要とし
ない。更なる回路は、本質的に更なるデータ処理ユニッ
トを実現することに制限される。特に、信号プロセッサ
が実現されるチップの付加的に必要とされる表面は、更
なるデータバスの実現に比べて小さい。データ処理ユニ
ットにおいて実行される算術的動作は、乗算、割算、加
算、及び減算である。論理的な動作の例は、ＡＮＤ、Ｎ
ＯＮ、ＯＲ、或いはＥＸＣＬＵＳＩＶＥ−ＯＲの組み合
わせである。
【０００８】本発明の実施例では、前記第１のデータ処
理ユニットの前記処理手段に供給されたデータは、少な
くとも更なるデータ処理ユニットの前記処理手段に、同
じ及び／又は他の命令周期で供給されることが提供され
る。多くの場合の使用では、その成分が処理されるべき
データに等しい同一のデータベクトルが、データ処理ユ
ニットによって使用されて結果を計算する。従って、種
々の結果は、ある数のの命令周期において決定され、そ
の数は特定のデータベクトルの成分に対応する。もし、
結果を決定するために第１のデータ処理ユニットによっ
て処理されるデータベクトルの成分が、更なる結果を決
定するために部分的にのみ必要とされるならば、また、
もし、その特定のデータベクトルにおける同じデータの
位置が変更されるならば、種々のデータ処理ユニットの
可能性によって結果の同時の計算を行う処理ユニットに
よって、異なる命令周期において同じデータを処理する
ことは意味がある。データを時間的にシフトすること
は、必要であり、データをバッファリングすることによ
って簡単にもたらされる。
【０００９】本発明の実施例では、第１のデータバス
は、前記第１及び少なくとも更なるデータ処理ユニット
の前記データ処理手段に結合され、第２のデータバス
は、前記第１のデータ処理ユニットの前記データ処理手
段に結合され、データをバッファリングするために、各
更なるデータ処理ユニットにおいて構成されたメモリ手
段を介して前記データ処理手段に結合され、全ての前記
メモリ手段は、複数の更なるデータ処理ユニットが存在
する場合直列的に接続されることが提供される。
【００１０】多くの信号プロセッサは、２つのデータバ
スとデータ処理ユニットよりなる。データバスは、デー
タをデータ処理ユニットにおいて構成される乗算器に同
時に転送するために使用され、乗算器は１つの命令周期
において２つのデータの積を形成することができる。本
発明は、効果的にこれらの信号プロセッサに適用され、
それらの計算速度を、更なるデータバスを必要とするこ
となく増加させる。
【００１１】信号プロセッサの拡張は、このような信号
プロセッサのチップ上の少なくとも更なるデータ処理ユ
ニットを実現することに限定され、それは技術的に簡単
である。説明された実施例では、第１のデータバスは、
データを第１及び少なくとも更なるデータ処理ユニット
に供給し、ユニットは、同時にデータをこの最後に提供
された処理手段によって処理する。第２のデータバス
は、データを第１のデータ処理ユニットのデータ処理手
段に供給し、またデータをバッファリングするメモリ手
段を介して各更なるデータ処理ユニットの処理手段に供
給する。もし、更なるデータ処理ユニットが１つよりも
多く提供されるならば、全てのメモリ手段は、データを
バッファリングするために一連に接続される。この態様
においては、第２のデータバスによって転送されたデー
タは、時間的にシフトされ、即ちデータ処理ユニットに
よって異なる命令周期で処理される。
【００１２】信号プロセッサの典型的な用途は、例え
ば、自動相関関数、交差相関関数、及びＦＩＲフィルタ
によるデジタルフィルタリングの計算である。これらの
用途のために、データベクトルによってスカラー積を形
成することが必要である。従って、データ処理ユニット
は、供給されたデータによって積を形成し、その積を加
算するために提供される。これらの機能の適切な動作を
確実化するために、データ処理ユニットにおけるデータ
を処理するために使用される処理手段は、その出力は算
術的／論理的ユニットの第１の入力に結合された入力側
において構成される各乗算器を有し、また、該算術的／
論理的ユニットは、アキュムレータの出力に結合された
第２の入力とアキュムレータの入力に結合された出力と
を有することが効果的である。入力において受信された
データは、最初に乗算器によって乗算され、次に算術的
／論理的ユニットとアキュムレータによって互いに加算
される。算術的／論理的ユニットは、この場合加算器と
して使用される。信号プロセッサをここに示した機能、
即ち積の和に限定しないために、第１のデータ処理ユニ
ットの少なくとも算術的／論理的ユニットは、他の算術
的或いは論理的機能のためにも提供される。
【００１３】信号プロセッサを実現する回路の費用を抑
制するために、各更なるデータ処理ユニットの算術的／
論理的ユニットは、効果的に加算器／減算器として構成
される。この簡単化された実施例は、スカラー積の計算
の典型的な用途には十分である。第１のデータ処理ユニ
ットの算術的／論理的ユニットのみが、多数の算術的或
いは論理的な動作のために提供され、従って信号プロセ
ッサは一般的にプログラムされまた使用されることがで
きる。
【００１４】
【実施例】本発明の実施例は、さらに図面を参照して説
明される。図１で示される信号プロセッサは、複数の機
能ブロックが結合されているバスシステム１より構成さ
れている。バスシステム１は、送信データ用、アドレス
用、及び制御信号用のバスより構成されている。例え
ば、バスシステム１は、詳細には表されていないデータ
バスシステムとプログラムバスで構成される。アドレッ
シングユニット２は、メモリユニット３にアドレスを供
給し、従って関連するメモリの内容が読み出される。メ
モリユニット３は、一般的にＲＯＭ及び／又はＲＡＭに
よって形成される。さらに、そこには、第１及び第２の
データ処理ユニット４及び５が供給されており、メモリ
ユニット３から読み取ったデータを処理するために使用
される。第２のデータ処理ユニット５は、バスシステム
１のデータバスシステムに直接接続されていないが、第
１のデータ処理ユニット４を介して、データを受信す
る。プログラムメモリユニット６は、プログラムバスを
介して、バスシステム１に接続されているユニットに接
続されている。
【００１５】さらに、周辺ユニット７は、バスシステム
１に接続されており、そのユニットは入力及び出力ユニ
ットを含んでいる。制御ユニット８は、バスシステム１
に接続されているユニットに、制御ラインを介して接続
されている。制御ユニット８は、プログラムの流れを制
御し、ユニット２から７のバスシステム１へのアクセス
を調整する。
【００１６】図２は、図１で示される信号プロセッサの
より詳細な部分を示す。メモリユニット３は、第１のデ
ータメモリ３ａと第２のデータメモリ３ｂを有してい
る。第１のデータメモリ３ａは、第１のデータバス９に
結合しており、また第２のデータメモリ３ｂは、第２の
データバス１０に結合している。第１及び第２ののアド
レッシングブロック２ａ及び２ｂは、アドレッシングユ
ニット２において構成されており、アドレッシングを第
１のデータメモリ３ａ及び第２のデータメモリ３ｂに供
給するために使用されている。
【００１７】さらに、第１及び第２のデータ処理ユニッ
ト４及び５の構成が示されている。第１のデータ処理ユ
ニット４の入力側において、第１のデータバス９からの
データを受信する第１のレジスタ１１が構成されてい
る。第２のレジスタ１２は、データを第２のデータバス
１０から受信する。２つのレジスタ１１及び１２は、受
信データをバッファリングするために使用されている。
レジスタ１１及び１２から受信したデータは、乗算器１
３によって乗算され、この乗算器によって形成される積
ｐ１を、算術的／論理的ユニット１４の第１の入力にレ
ジスタ２０を介して供給される。算術的／論理的ユニッ
ト１４の第２の入力は、加算器或いは減算器の機能を実
行し、算術的／論理的ユニット１４の出力値で重ね書き
されているアキュムレータ１５のメモリ内容を供給され
る。信号プロセッサはまた、算術的／論理的ユニット１
４が他の算術的或いは論理的な動作を実行するようにも
プログラムできる。さらに、算術的／論理的ユニット１
４の第１の入力がまた、乗算器１３の出力からの代わり
に、レジスタ１１から直接データを受信することもでき
る。レジスタ１２の出力から算術的／論理的ユニット１
４の第２の入力への直接のリンクもまた、乗算器１３の
入力へのリンクの代わりに可能である。アキュムレータ
の出力は、第１或いは第２のデータバス９、１０のどち
らかをそれぞれ介して、メモリユニット３に結合され
る。データバス９及び１０もまた、メモリユニット３か
らアキュムレータ１５へ、データを転送するために提供
され、例えば、アキュムレータ１５を初期化する。
【００１８】第２のデータ処理ユニット５は、第２のレ
ジスタ１２においてバッファリングされたデータを受信
する第３のレジスタ１６を有し、それらをバッファリン
グしてそれらを乗算器１７に供給する。乗算器１７は、
さらに第１のレジスタでバッファリングされたデータを
受信する。第１のレジスタ１１の出力及び第３のレジス
タ１６の出力において利用可能なデータは乗算され、そ
の結果の積ｐ２は、算術的／論理的ユニット１８の第１
の入力に、レジスタ２１を介して供給される。算術的／
論理的ユニット１８の第２の入力は、算術的／論理的ユ
ニット１８の出力値で重ね書きされたアキュムレータ１
９の出力に結合される。算術的／論理的ユニット１８
は、この場合、簡単な加算器／減算器である。このユニ
ットは、必ずしも必要ではないが、さらなる機能を実行
することができる。アキュムレータ１５と同様に、アキ
ュムレータ１９は、第１或いは第２のデータバス９、１
０を介してメモリユニット３に結合されている。
【００１９】本信号プロセッサは、特に、
【００２０】
【数１】
【００２１】なる形式の多様なｎ個のスカラー積を計算
するのに適しており、ここでａ（ｊ）及びｂ（ｊ＋１）
は、次元ｍを有する２つのベクトル
【００２２】
【外１】
【００２３】と
【００２４】
【外２】
【００２５】の成分として説明できるデータである。デ
ータベクトル
【００２６】
【外３】
【００２７】は、同様に全スカラー積ｃ（ｉ）を計算す
るために使用される。異なるデータベクトル
【００２８】
【外４】
【００２９】の数は、このｎ個の場合、計算されるべき
スカラー積ｃ（ｉ）に対応する。スカラー積ｃ（ｉ）を
計算するために使用されるデータベクトル
【００３０】
【外５】
【００３１】の成分は、部分的に式から現れるものと一
致する。値ｄ（ｉ）は、初期値を表し、それで関連する
２つのアキュムレータ１５及び１９が、２つのスカラー
積ｃ（ｉ）及びｃ（ｉ−１）の計算を開始するために初
期化される（本実施例では、これは零の値である）。特
に、自動相関関数及び交差相関関数が実行され、またＦ
ＩＲフィルタがデジタルフィルタリングのために使用さ
れるとき、このようなスカラー積が形成される。
【００３２】下記の表を参照すると、２つのスカラー積
の並列的な計算が、さらにスカラー積ｃ（０）及びｃ
（１０）の計算の例として説明される。
【００３３】
【表１】
【００３４】表の第１列の１行乃至ｍ＋３行は、信号プ
ロセッサのｍ＋３個の必要な命令周期を説明するために
使用される。ｘ１及びｘ２は、レジスタ１２及び１６の
出力値及びメモリ内容をそれぞれ表している。ｙは、レ
ジスタ１１の出力における値の提供に対応している。乗
算器１３及び１７の積は、ｐ１及びｐ２の下側の列で述
べられている。ａ１及びａ２は、アキュムレータ１５及
び１９のメモリ内容である。ａ１及びａ２は、２つのス
カラー積ｃ（ｉ）の計算の前に普遍的な損失を伴わない
で、ｄ（ｉ）＝０に初期化される。図２を参照して説明
された信号プロセッサは、さらにパイプライン処理原理
に従ってデータを処理する。この場合、３段パイプライ
ン処理が使用される、即ちデータ処理ユニットは３段を
有する。この３段は、３つの順次的な命令周期で、デー
タバス９及び１０によって送信されたデータによって通
過される。第１の段では、データは入力側に構成された
レジスタ１１、１２及び１６にロードされる。第２の段
では、積ｐ１及びｐ２が、先の命令周期でレジスタ１
１、１２及び１６に記憶されたデータから乗算器１３及
び１７によって同時に形成され、該積ｐ１及びｐ２は、
レジスタ２０及び２１でバッファリングされる。第３の
段では、先の命令周期でレジスタ２０及び２１でバッフ
ァリングされた積ｐ１及びｐ２は、アキュムレータ１５
及び１９の内容に同時に加算される。本実施例における
レジスタ２０及び２１でのバッファリングを含む第２の
段のパイプライン処理は、データ処理ユニットが、アキ
ュムレータ１５及び１９の内容から形成される積の乗算
及び加算を、１命令周期内で実行できない信号プロセッ
サの全てにおいて必要である。これが可能な信号プロセ
ッサでは、第２の段或いはレジスタ２０及び２１におけ
るバッファリングは、それぞれ削除可能である。
【００３５】レジスタ１１及び１２は、データバス９及
び１０によって、データメモリ３ａ及び３ｂに記憶され
たデータを供給される。特定の命令周期に必要なデータ
を読み取るために、アドレッシングユニット２は、プロ
グラム制御された方法によってデータメモリ３ａ及び３
ｂに必要なアドレスを供給する。スカラー積ｃ（０）及
びｃ（１）を計算するために、最初の３つの命令周期に
は始めに初期化が存在する。
【００３６】第１の命令周期では、データメモリ３ｂ
は、値ｂ（０）をレジスタ１２に転送する。第２の命令
周期では、値ｂ（０）は、第２のデータ処理ユニット５
のレジスタ１６に転送される。データａ（０）及びｂ
（１）は、データメモリ３ａ及び３ｂから読み取られ、
第１のデータ処理ユニット４のレジスタ１１及び１２に
書かれる。
【００３７】第３の命令周期では、乗算器１３は、積ｐ
１＝ａ（０）＊ｂ（１）を先の第２の命令周期のレジス
タ１１及び１２のメモリ内容から供給し、ｐ１をレジス
タ２０に記憶する。乗算器１７は、積ｐ２＝ａ（０）＊
ｂ（０）を先の第２の命令周期のレジスタ１１及び１６
のメモリ内容から供給し、ｐ２をレジスタ２１に記憶す
る。先の命令周期と同様に、レジスタ１６のメモリ内容
は、レジスタ１２のメモリ内容によって重ね書きされ
る。ここで、レジスタ１１及び１２にさらにデータａ
（１）及びｂ（２）を書き込むことは可能である。
【００３８】説明された最初の３つの命令周期によっ
て、初期化が終了する。レジスタ１１及び１６は、第１
の命令周期において不定なメモリ内容を有する。レジス
タ２０及び２１に記憶された値ｐ１及びｐ２は、第１及
び第２の命令周期において不定である。初期化の間、ア
キュムレータ１５及び１９のメモリ内容は、それぞれｄ
（１）及びｄ（０）、即ち本実施例では値零に設定され
る。
【００３９】第４の命令周期では、先の命令周期におい
て乗算器１３及び１７によって積が決定されたアキュム
レータ１５及び１９において、始めに積ｐ１及びＰ２の
加算が行われる。さらに、データ処理が信号プログラム
の上述した動作に同様にもたらされ、図２に関連する表
から分かる。命令周期ｍ＋３では、アキュムレータ１５
及び１９のメモリ内ａ１及びａ２は、スカラー積ｃ
（１）及びｃ（０）と等しい。これらのスカラー積は、
データバス９及び１０を介してメモリユニット３に転送
され、そこでさらなる処理のために記憶される。続い
て、次の２つのスカラー積ｃ（２）及びｃ（３）の並列
的な計算がもたらされる。
【００４０】初期化のための二三の命令周期を無視する
と、本信号プロセッサは、信号データ処理ユニットのみ
を含む信号プロセッサと比較して、全タイプのスカラー
積が計算されるとき、計算速度の２倍化を供給する。計
算速度の増加は、スカラー積を計算するために必要なデ
ータも、また１つ或いは種々の他のスカラー積を計算す
るために少なくとも部分的に必要とされるならば、原理
的には常に達成できる。
【００４１】計算速度を増すために、第２のデータ処理
ユニット５と同様の構成を有するデータ処理ユニット
（図示せず）は、さらに信号プロセッサに組み込み可能
である。これらのさらなるデータ処理ユニットの全ての
入力側のレジスタは、レジスタ１２及び１６と一連に接
続される。レジスタ１１の出力は、全てのデータ処理ユ
ニットの乗算器の入力に接続される。更なるデータ処理
ユニットの計算されたスカラー積もまた、データバス９
或いはデータバス１０によってメモリユニット３に転送
され、そこでさらなる処理のために記憶される。効果的
なことに、第２のデータ処理ユニット５とさらなるデー
タ処理ユニットは、更なるデータバスを必要とせず、従
って更なる回路は重要ではない。
【００４２】レジスタ１１、１２、２０及び２１は、そ
れぞれエラー無しのパイプライン処理を確実にするため
に提供される。十分に速い信号プロセッサでは、２段の
パイプライン処理がもたらされ、従ってレジスタ２０及
び２１は冗長となる。図３に示されるデジタル無線電話
のブロック回路系統図は、送信及び受信経路を含んでい
る。マイクロホン３０から受信した音声信号は、アナロ
グ／デジタル変換器３１によって、バイナリ符号化デー
タに変換される。データワードは、信号プロセッサ３２
に供給される。ブロック３３乃至３９は、図３における
信号プロセッサ３２において示され、信号プロセッサに
よって実行される種々の関数を示す。ブロック３３は、
アナログ／デジタル変換器３１によって生成されたデー
タブロックの音声符号化を実行し、その後でブロック３
４はチャネル符号化を実行し最後にブロック３５は暗号
化を実行する。これらの暗号化されたデータワードは、
変調器４０でＧＭＳＫ変調される。この変調器は、信号
プロセッサ３２の出力に接続される。続いて、変調デジ
タル信号は、デジタル／アナログ変換器４１においてア
ナログ変調信号に変換される。これらの変調アナログ信
号は、送信回路４２に供給されて、無線信号を生成しア
ンテナ４３を介して放射される。従って、このように説
明してきた経路は、デジタル無線電話の送信経路を表し
ている。
【００４３】デジタル無線電話の受信経路を以下に説明
する。アンテナ４４から受信したアナログ無線信号は、
受信回路４５において処理され、アナログ変調信号は、
アナログ／デジタル変換器４６に供給される。アナログ
／デジタル変換器４６において生成されたデジタル変調
信号は、復調器４７において復調され、信号プロセッサ
３２に供給される。信号プロセッサ３２におけるブロッ
ク３９は、復調信号の順次的な等化を示すものである。
続いて、暗号解読機能が、実行されそれはブロック３８
で記号化されている。ブロック３７におけるチャネル復
号化及びブロック３６における音声復号化の後、信号プ
ロセッサ３２は、デジタルデータワードをデジタル／ア
ナログ変換器４８に供給し、そこでアナログ音声信号を
拡声器４９に供給する。
【００４４】信号プロセッサ３２は、移動無線局の移動
局における無線電話として使用されるだけでなく、その
ようなシステムの基地局においても使用可能である。図
２を参照して説明された信号プロセッサの構造は、さら
に信号プロセッサに限定されない。例えば、その構造は
また、マイクロコンピュータ、或いは移動無線システム
（移動局及び基地局）の無線送受信機のために特定的に
開発されたチップにおいても実現可能である。
【図面の簡単な説明】
【図１】信号プロセッサのブロック回路系統図である。
【図２】図１に示した信号プロセッサの部分である。
【図３】図１及び図２に示した信号プロセッサよりなる
デジタル無線電話のブロック回路系統図である。
【符号の説明】
１ バスシステム ２ アドレッシングユニット ２ａ 第１のアドレッシングブロック ２ｂ 第２のアドレッシングブロック ３ メモリユニット ３ａ 第１のデータメモリ ３ｂ 第２のデータメモリ ４ 第１のデータ処理ユニット ５ 第２のデータ処理ユニット ６ プログラムメモリユニット ７ 周辺ユニット ８ 制御ユニット ９ 第１のデータバス １０ 第２のデータバス １１ レジスタ １２ レジスタ １３ 乗算器 １４ 算術的／論理的ユニット １５ アキュムレータ １６ 第３のレジスタ １７ 乗算器 １８ 算術的／論理的ユニット １９ アキュムレータ ２０ レジスタ ２１ レジスタ ３０ マイクロホン ３１ アナログ／デジタル変換器 ３２ 信号プログラム ３３ 音声符号化ブロック ３４ チャネル符号化ブロック ３５ 暗号化ブロック ３６ 音声復号化ブロック ３７ チャネル復号化ブロック ３８ 暗号解読ブロック ３９ 等化ブロック ４０ 変調器 ４１ デジタル／アナログ変換器 ４２ 送信回路 ４３ アンテナ ４４ アンテナ ４５ 受信回路 ４６ アナログ／デジタル変換器 ４７ 復調器 ４８ デジタル／アナログ変換器 ４９ 拡声器
フロントページの続き (72)発明者 ハラルト バオアー ドイツ連邦共和国 90482 ニュルンベル ク ハプーアゲルシュトラーセ 10 (72)発明者 ライネル ディーチ ドイツ連邦共和国 91332 ハイリゲンシ ュタット ブルン ２ (72)発明者 カルル ヘルヴィグ ドイツ連邦共和国 90419 ニュルンベル ク リーテルシュトラーセ 10

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 算術的或いは論理的な動作によってデー
    タを処理する処理手段（１３、１４、１５）を含む第１
    のデータ処理ユニット（４）よりなる信号プロセッサで
    あって、 前記第１のデータ処理ユニット（４）と並列に動作する
    少なくとも第２のデータ処理ユニット（５）は、第１の
    データ処理ユニット（４）へ供給されるものから抽出さ
    れるデータを処理する処理手段（１７、１８、１９）よ
    りなることを特徴とする信号プロセッサ。
  2. 【請求項２】 前記第１のデータ処理ユニット（４）の
    前記処理手段（１３、１４、１５）に供給されたデータ
    は、少なくとも更なるデータ処理ユニット（５）の前記
    処理手段（１７、１８、１９）にも、同じ命令周期で供
    給されることを特徴とする請求項１記載の信号プロセッ
    サ。
  3. 【請求項３】 前記第１のデータ処理ユニット（４）の
    前記処理手段（１３、１４、１５）に供給されたデータ
    は、少なくとも更なるデータ処理ユニット（５）の前記
    処理手段（１７、１８、１９）に、他の命令周期で送ら
    れることを特徴とする請求項１又は２記載の信号プロセ
    ッサ。
  4. 【請求項４】 第１のデータバス（９）は、前記第１及
    び少なくとも更なるデータ処理ユニット（４、５）の前
    記データ処理手段（１３、１４、１５）に結合され、第
    ２のデータバス（１０）は、前記第１のデータ処理ユニ
    ット（４）の前記データ処理手段（１３、１４、１５）
    に結合され、データをバッファリングするために、各更
    なるデータ処理ユニット（５）において構成されたメモ
    リ手段（１６）を介して、前記データ処理手段（１７、
    １８、１９）に結合され、全ての前記メモリ手段（１
    ６）は、複数の更なるデータ処理ユニットが存在する場
    合直列的に接続されることを特徴とする請求項１乃至３
    のうちいずれか１項記載の信号プロセッサ。
  5. 【請求項５】 前記データ処理ユニット（４、５）は、
    供給されたデータから積を形成しまた該積を加算するた
    めに設けられていることを特徴とする請求項１乃至４の
    うちいずれか１項記載の信号プロセッサ。
  6. 【請求項６】 前記データ処理ユニット（４、５）にお
    ける前記データ処理手段（１３、１４、１５、１７、１
    ８、１９）は、出力が算術的／論理的ユニット（１４、
    １８）の第１の入力に結合された乗算器（１３、１７）
    を入力側に有し、また該算術的／論理的ユニット（１
    ４、１８）は、アキュムレータ（１５、１９）の出力に
    結合された第２の入力と該アキュムレータ（１５、１
    ９）の入力に結合された出力とを有することを特徴とす
    る請求項５記載の信号プロセッサ。
  7. 【請求項７】 各更なるデータ処理ユニット（５）にお
    ける前記算術的／論理的ユニット（１８）は、加算器／
    減算器として構成されることを特徴とする請求項５又は
    ６記載の信号プロセッサ。
  8. 【請求項８】 算術的或いは論理的な動作によってデー
    タを処理する処理手段（１３、１４、１５）を有する第
    １のデータ処理ユニット（４）を含む信号プロセッサよ
    りなる無線送受信機であって、 前記データ処理ユニット（４）と並列に動作する少なく
    とも一つの更なるデータ処理ユニット（５）は、前記第
    １のデータ処理ユニット（４）に供給されるデータから
    抽出されるデータを処理する処理手段（１７、１８、１
    ９）よりなることを特徴とする無線送受信機。
JP6320263A 1993-12-23 1994-12-22 信号プロセッサ及び無線送受信機 Pending JPH086787A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4344157A DE4344157A1 (de) 1993-12-23 1993-12-23 Funkgerät
DE4344157:2 1993-12-23

Publications (1)

Publication Number Publication Date
JPH086787A true JPH086787A (ja) 1996-01-12

Family

ID=6505993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6320263A Pending JPH086787A (ja) 1993-12-23 1994-12-22 信号プロセッサ及び無線送受信機

Country Status (6)

Country Link
US (1) US5799201A (ja)
EP (1) EP0660246A3 (ja)
JP (1) JPH086787A (ja)
KR (1) KR100362069B1 (ja)
CN (1) CN1149495C (ja)
DE (1) DE4344157A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625569A1 (de) * 1996-06-26 1998-01-02 Philips Patentverwaltung Signalprozessor
CA2228687A1 (en) * 1998-02-04 1999-08-04 Brett Howard Secured virtual private networks
US6754805B1 (en) * 2000-08-07 2004-06-22 Transwitch Corporation Method and apparatus for configurable multi-cell digital signal processing employing global parallel configuration
US7184101B2 (en) * 2001-07-31 2007-02-27 Micronas Usa, Inc. Address generation for video processing
US6970509B2 (en) * 2001-07-31 2005-11-29 Wis Technologies, Inc. Cell array and method of multiresolution motion estimation and compensation
US6996702B2 (en) * 2001-07-31 2006-02-07 Wis Technologies, Inc. Processing unit with cross-coupled ALUs/accumulators and input data feedback structure including constant generator and bypass to reduce memory contention
US7219173B2 (en) * 2001-07-31 2007-05-15 Micronas Usa, Inc. System for video processing control and scheduling wherein commands are unaffected by signal interrupts and schedule commands are transmitted at precise time
US7085320B2 (en) * 2001-07-31 2006-08-01 Wis Technologies, Inc. Multiple format video compression
US7142251B2 (en) * 2001-07-31 2006-11-28 Micronas Usa, Inc. Video input processor in multi-format video compression system
US20050207663A1 (en) * 2001-07-31 2005-09-22 Weimin Zeng Searching method and system for best matching motion vector
US7035332B2 (en) * 2001-07-31 2006-04-25 Wis Technologies, Inc. DCT/IDCT with minimum multiplication
US6981073B2 (en) * 2001-07-31 2005-12-27 Wis Technologies, Inc. Multiple channel data bus control for video processing
JP4136432B2 (ja) * 2002-04-15 2008-08-20 松下電器産業株式会社 図形描画装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257061A1 (en) * 1986-02-10 1988-03-02 EASTMAN KODAK COMPANY (a New Jersey corporation) Multi-processor apparatus
US5204938A (en) * 1989-05-30 1993-04-20 Loral Aerospace Corp. Method of implementing a neural network on a digital computer
EP0466997A1 (en) * 1990-07-18 1992-01-22 International Business Machines Corporation Improved digital signal processor architecture
US5295178A (en) * 1990-12-03 1994-03-15 Ericsson Ge Mobile Communications Inc. Digital signal processor for radio base station
JP2906792B2 (ja) * 1991-11-15 1999-06-21 日本電気株式会社 ディジタルプロセッサ及びその制御方法
FR2686175B1 (fr) * 1992-01-14 1996-12-20 Andre Thepaut Systeme de traitement de donnees multiprocesseur.
US5450603A (en) * 1992-12-18 1995-09-12 Xerox Corporation SIMD architecture with transfer register or value source circuitry connected to bus
US5442580A (en) * 1994-05-25 1995-08-15 Tcsi Corporation Parallel processing circuit and a digital signal processer including same

Also Published As

Publication number Publication date
EP0660246A2 (de) 1995-06-28
KR950020086A (ko) 1995-07-24
CN1149495C (zh) 2004-05-12
DE4344157A1 (de) 1995-06-29
US5799201A (en) 1998-08-25
KR100362069B1 (ko) 2003-01-14
EP0660246A3 (de) 1997-09-03
CN1120201A (zh) 1996-04-10

Similar Documents

Publication Publication Date Title
US6138136A (en) Signal processor
JPH086787A (ja) 信号プロセッサ及び無線送受信機
US5515520A (en) Data processing system for single-precision and double-precision data
US6754805B1 (en) Method and apparatus for configurable multi-cell digital signal processing employing global parallel configuration
JPS60134974A (ja) ベクトル処理装置
KR20030011071A (ko) 결합된 곱셈-축적 유닛을 가지고 있는 디지털 신호 프로세서
EP0577101B1 (en) Multiplier accumulator
US4821225A (en) Arithmetic and logic unit with prior state dependent logic operations
JP3458518B2 (ja) 並列プロセッサ
US5347480A (en) Digital signal processing apparatus
US6282558B1 (en) Data processing system and register file
US6209012B1 (en) System and method using mode bits to support multiple coding standards
US5822609A (en) Processing circuit for performing a convolution computation
JP3144859B2 (ja) 算術論理演算装置
JP3165687B2 (ja) ディジタル信号処理装置
JP3336986B2 (ja) 信号処理プロセッサ及びそれに用いる丸め機能付き積和演算器
JPS63316165A (ja) デジタル信号処理装置
JPH03113632A (ja) ディジタル信号処理装置
JP3731621B2 (ja) 演算装置および方法
JP2593367Y2 (ja) サラウンド回路
JPH01311319A (ja) バス制御回路
JP2001154680A (ja) 機能可変型音声処理装置
JPH01266668A (ja) 情報処理装置
JPH0325673A (ja) ディジタル・シグナル・プロセッサ
JPH0744531A (ja) 演算装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005