JPH0865125A - パワーｍｏｓｆｅｔスイッチのゲートドライブ回路 - Google Patents
パワーｍｏｓｆｅｔスイッチのゲートドライブ回路Info
- Publication number
- JPH0865125A JPH0865125A JP7205099A JP20509995A JPH0865125A JP H0865125 A JPH0865125 A JP H0865125A JP 7205099 A JP7205099 A JP 7205099A JP 20509995 A JP20509995 A JP 20509995A JP H0865125 A JPH0865125 A JP H0865125A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drive
- mosfet
- drive circuit
- power mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 パワーＭＯＳＦＥＴスイッチのゲートドライ
ブの装置及び方法を提供する。 【解決手段】 ＭＯＳＦＥＴを駆動する高機能分離ゲー
トドライブ回路を開示する。この回路においては、ＭＯ
ＳＦＥＴプルダウン素子が使用されて、通常低いゲート
放電インピーダンスは提供され、制御されたスイッチの
ターンオフ速度は非常に速く、全般的なゲートドライブ
回路に散逸するパワーは減少される。また、この回路に
はより優れているオフタイムノイズ免疫性を有する。
ブの装置及び方法を提供する。 【解決手段】 ＭＯＳＦＥＴを駆動する高機能分離ゲー
トドライブ回路を開示する。この回路においては、ＭＯ
ＳＦＥＴプルダウン素子が使用されて、通常低いゲート
放電インピーダンスは提供され、制御されたスイッチの
ターンオフ速度は非常に速く、全般的なゲートドライブ
回路に散逸するパワーは減少される。また、この回路に
はより優れているオフタイムノイズ免疫性を有する。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳＦＥＴドライ
ブ回路に関する。特に、高機能分離ＭＯＳＦＥＴゲート
ドライブ回路に関する。
ブ回路に関する。特に、高機能分離ＭＯＳＦＥＴゲート
ドライブ回路に関する。
【０００２】
【従来の技術】ゼロ電圧スイッチング（ＺＶＳ）パワー
変換器トポロギーにおいては、ＭＯＳＦＥＴの高速ター
ンオフが非常に重要である。ドレイン−ソースキャパシ
タンスがオフに変わっている電流により顕著にチャージ
される前に、パワーＭＯＳＦＥＴはオフに変わらなけれ
ばならない。ＺＶＳパワー変換器トポロギーにおける高
速ＦＥＴターンオンはそれほど重要ではない。なぜな
ら、ターンオン過程における自己変換がこれらのトポロ
ギー動作にもともと含まれるからである。
変換器トポロギーにおいては、ＭＯＳＦＥＴの高速ター
ンオフが非常に重要である。ドレイン−ソースキャパシ
タンスがオフに変わっている電流により顕著にチャージ
される前に、パワーＭＯＳＦＥＴはオフに変わらなけれ
ばならない。ＺＶＳパワー変換器トポロギーにおける高
速ＦＥＴターンオンはそれほど重要ではない。なぜな
ら、ターンオン過程における自己変換がこれらのトポロ
ギー動作にもともと含まれるからである。
【０００３】
【発明が解決しようとする課題】ハイパワーＭＯＳＦＥ
Ｔゲートドライブ回路におけるノイズ疑似ターンオンの
可能性は、特にブリッジ型トポロギーにおいて、スイッ
チング速度及び回路パワーレベルの増加につれてますま
す問題となっている。高い電圧変換からの高い電流スイ
ッチングパスと寄生結合は疑似電圧スパイクをゲート回
路に注入する。ゲートは変成器によって提供された隔離
を要求する場合、巻き線に固有の漏れインダクタンスは
ノイズ感受性を増加させ、スイッチング速度を低減させ
る。動的動作の条件においては、瞬間のノイズレベルは
不適切な時にＭＯＳＦＥＴスイッチをターンオンする可
能性がある。これによって交差導通による回路の破壊が
発生する可能性もある。
Ｔゲートドライブ回路におけるノイズ疑似ターンオンの
可能性は、特にブリッジ型トポロギーにおいて、スイッ
チング速度及び回路パワーレベルの増加につれてますま
す問題となっている。高い電圧変換からの高い電流スイ
ッチングパスと寄生結合は疑似電圧スパイクをゲート回
路に注入する。ゲートは変成器によって提供された隔離
を要求する場合、巻き線に固有の漏れインダクタンスは
ノイズ感受性を増加させ、スイッチング速度を低減させ
る。動的動作の条件においては、瞬間のノイズレベルは
不適切な時にＭＯＳＦＥＴスイッチをターンオンする可
能性がある。これによって交差導通による回路の破壊が
発生する可能性もある。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明は請求項１に記載した、ＭＯＳＦＥＴを駆動
する高機能分離ゲートドライブ回路を提供する。
に、本発明は請求項１に記載した、ＭＯＳＦＥＴを駆動
する高機能分離ゲートドライブ回路を提供する。
【０００５】
【発明の実施の形態】図１には、従来技術のゲートドラ
イブ回路を示す。この回路には次の幾つかの欠点があ
る。まずは、パワーＭＯＳＦＥＴＱ1のゲート電圧の上
昇と降下時間は、変成器Ｔ1の漏れリアクタンスを介し
てゲートチャージを導通させる必要により、緩慢とな
る。過剰のエネルギーはＣin1のキャパシタンスを入力
電圧波形の正負のフル限度に駆動するのに消耗される。
このキャパシタンスＣin1は、一般的にＭＯＳＦＥＴＱ1
のゲート−ソースの寄生キャパシタンスにより提供され
る。必要ならば、分離したキャパシタンスはＣin1とし
て使用される。また、このドライブ回路はパワーＭＯＳ
ＦＥＴＱ1のターンオフ電流を減衰することができる。
イブ回路を示す。この回路には次の幾つかの欠点があ
る。まずは、パワーＭＯＳＦＥＴＱ1のゲート電圧の上
昇と降下時間は、変成器Ｔ1の漏れリアクタンスを介し
てゲートチャージを導通させる必要により、緩慢とな
る。過剰のエネルギーはＣin1のキャパシタンスを入力
電圧波形の正負のフル限度に駆動するのに消耗される。
このキャパシタンスＣin1は、一般的にＭＯＳＦＥＴＱ1
のゲート−ソースの寄生キャパシタンスにより提供され
る。必要ならば、分離したキャパシタンスはＣin1とし
て使用される。また、このドライブ回路はパワーＭＯＳ
ＦＥＴＱ1のターンオフ電流を減衰することができる。
【０００６】ドライブ回路に含む直列抵抗Ｒ1は次の二
つの目的のために使用される。一つの目的は、変成器漏
れインダクタンスとゲート入力キャパシタンスＣin1と
によって形成された共鳴回路のＱ値を減少させることで
ある。Ｑ値の減少にはゲートドライブ電圧信号のリンギ
ングを最小にする必要がある。もう一つの目的は、パワ
ーＭＯＳＦＥＴＱ1のターンオン時間を減緩させること
により生成されたＦＭＩを制御することである。
つの目的のために使用される。一つの目的は、変成器漏
れインダクタンスとゲート入力キャパシタンスＣin1と
によって形成された共鳴回路のＱ値を減少させることで
ある。Ｑ値の減少にはゲートドライブ電圧信号のリンギ
ングを最小にする必要がある。もう一つの目的は、パワ
ーＭＯＳＦＥＴＱ1のターンオン時間を減緩させること
により生成されたＦＭＩを制御することである。
【０００７】パワーＭＯＳＦＥＴＱ1のターンオフ速度
を向上させるために、ダイオードＣＲ1が抵抗Ｒ1のバイ
パスに並列に配置された。ターンオフ時間を減少させる
と同時に、放電電流スルーレート（ｄｉ／ｄｔ）は、電
流の流れるＴ1上の漏れインダクタンスにより制限され
る。スイッチング速度は相変わらず適切ではなく、さら
に改善するために、活性プルダウンが必要となる。
を向上させるために、ダイオードＣＲ1が抵抗Ｒ1のバイ
パスに並列に配置された。ターンオフ時間を減少させる
と同時に、放電電流スルーレート（ｄｉ／ｄｔ）は、電
流の流れるＴ1上の漏れインダクタンスにより制限され
る。スイッチング速度は相変わらず適切ではなく、さら
に改善するために、活性プルダウンが必要となる。
【０００８】図２は従来技術によるドライブ回路を示
す。活性プルダウンバイポーラトランジスタＱ2はスイ
ッチオフ時間を低減させるために使用される。この回路
には次に述べる幾つかの技術欠点を含んでいる。バイポ
ーラトランジスタは非常に非線形的な素子で、その電流
ゲイン（ｈｆｅ）はコレクタ電流に大きく依存する。パ
ワーＭＯＳＦＥＴＱ1を高速にオフに切り替えるため
に、大きいパルス電流（数アンペア）を必要とする。ｈ
ｆｅの減少のため、対応して大きなベース電流が必要で
ある。ドライブ回路はこのような大きな電流を提供する
ために、装置の大型化及び大きなパワー損失が避けられ
ない。バイポーラ素子の記憶時間は電流につれて増大
し、望ましい機能が得られない。バイポーラトランジス
タＶeb(max)の速度をより大きくする逆バイアスpivの手
法もある。Ｒ1の値は相反する素子仕様とスイッチング
速度により選択される必要がある。このような低下可能
な機能は次の本発明の回路により解決できる。
す。活性プルダウンバイポーラトランジスタＱ2はスイ
ッチオフ時間を低減させるために使用される。この回路
には次に述べる幾つかの技術欠点を含んでいる。バイポ
ーラトランジスタは非常に非線形的な素子で、その電流
ゲイン（ｈｆｅ）はコレクタ電流に大きく依存する。パ
ワーＭＯＳＦＥＴＱ1を高速にオフに切り替えるため
に、大きいパルス電流（数アンペア）を必要とする。ｈ
ｆｅの減少のため、対応して大きなベース電流が必要で
ある。ドライブ回路はこのような大きな電流を提供する
ために、装置の大型化及び大きなパワー損失が避けられ
ない。バイポーラ素子の記憶時間は電流につれて増大
し、望ましい機能が得られない。バイポーラトランジス
タＶeb(max)の速度をより大きくする逆バイアスpivの手
法もある。Ｒ1の値は相反する素子仕様とスイッチング
速度により選択される必要がある。このような低下可能
な機能は次の本発明の回路により解決できる。
【０００９】図３は本発明の実施例によるドライブ回路
の簡略図を示す。１次と２次変成器巻き線は点線で示し
た素子の物理的構造に固有な重要な寄生成分に接続され
る。
の簡略図を示す。１次と２次変成器巻き線は点線で示し
た素子の物理的構造に固有な重要な寄生成分に接続され
る。
【００１０】分離形変成器Ｔ1に入力されるドライブ信
号は方形双極性波形で、一般的に１２〜１５Ｖの振幅を
有する。この信号は、低インピーダンスソースから導入
される。低インピーダンスを得るために、第１と第２回
路を緊密に接続することが必要である。統一巻数比の変
成器と２本巻を用いてこれを実現することも可能であ
る。ドライブ波形は３つ別個の領域に分けられる。第１
領域はＱ1のオンに対応する＋Ｖpkを持つ正極性を有す
る。第２領域はＱ1のオフに対応する−Ｖpkを持つ負極
性を有し、ゲート−ソースインピーダンスはローを維持
する。第３領域はゼロインピーダンス、または第１と第
２領域の間に起こる不感時間（dead-time）を有し、こ
の不感時間の間、Ｑ1はオフになるべきである。
号は方形双極性波形で、一般的に１２〜１５Ｖの振幅を
有する。この信号は、低インピーダンスソースから導入
される。低インピーダンスを得るために、第１と第２回
路を緊密に接続することが必要である。統一巻数比の変
成器と２本巻を用いてこれを実現することも可能であ
る。ドライブ波形は３つ別個の領域に分けられる。第１
領域はＱ1のオンに対応する＋Ｖpkを持つ正極性を有す
る。第２領域はＱ1のオフに対応する−Ｖpkを持つ負極
性を有し、ゲート−ソースインピーダンスはローを維持
する。第３領域はゼロインピーダンス、または第１と第
２領域の間に起こる不感時間（dead-time）を有し、こ
の不感時間の間、Ｑ1はオフになるべきである。
【００１１】ドライブＭＯＳＦＥＴＱ2はすべての動作
状態に対して高い相互コンダクタンス（ｇｍ）を示し、
定常状態のゲート電流を引出し、このゲートドライブ回
路に最小の負荷をかける。これにより、バイポーラトラ
ンジスタ素子によりかかるベース負荷ペナルティを受け
ずに大きなドレイン電流を提供することができる。
状態に対して高い相互コンダクタンス（ｇｍ）を示し、
定常状態のゲート電流を引出し、このゲートドライブ回
路に最小の負荷をかける。これにより、バイポーラトラ
ンジスタ素子によりかかるベース負荷ペナルティを受け
ずに大きなドレイン電流を提供することができる。
【００１２】変成器Ｔ1の点線端の正電圧により、電流
パルスはゲート回路ループを流れる。このループはＴ1
の２次巻き線、Ｑ1のゲート入力キャパシタンス（Ｃin
1）とダイオードＣＲ1からなる。Ｃin1は＋Ｖkpにチャ
ージされ、Ｖgs(th)に達すると、パワーＭＯＳＦＥＴＱ
1をターンオンする。この時点で、ドライブＭＯＳＦＥ
ＴＱ2は効率的に回路から離れる。
パルスはゲート回路ループを流れる。このループはＴ1
の２次巻き線、Ｑ1のゲート入力キャパシタンス（Ｃin
1）とダイオードＣＲ1からなる。Ｃin1は＋Ｖkpにチャ
ージされ、Ｖgs(th)に達すると、パワーＭＯＳＦＥＴＱ
1をターンオンする。この時点で、ドライブＭＯＳＦＥ
ＴＱ2は効率的に回路から離れる。
【００１３】１００ｎｓほど小さい不感時間間隔の間、
パワーＭＯＳＦＥＴＱ1はオフになる必要がある。キャ
パシタＣin1はこの期間内に初期電圧＋Ｖpkでもって回
路に入る。不感時間の開始において変成器の２次電圧が
ゼロに降下するとき、キャパシタＣin1上の電圧はチャ
ージをキャパシタＣin2に対して行うよう切り替わる。
設計においてＣin1＞＞Ｃin2になると、チャージはこの
２つのキャパシタに分配している場合、電圧は少しだけ
降下するため、ドライブＭＯＳＦＥＴＱ2は完全にオン
に変わる。ドライブＭＯＳＦＥＴＱ2の放電パスはＴ1の
漏れアクタンスにバイパスして、パワーＭＯＳＦＥＴの
ゲート電圧は急激にＶgs(th)2に降下する。ドライブＭ
ＯＳＦＥＴＱ2はそのしきい電圧がＶgs(th)2＜Ｖgs(th)
1になるよう選択される。この要求は満足されないと、
パワーＭＯＳＦＥＴＱ1は不感時間期間中、依然として
オフのままである。この不等関係は簡単に抵抗Ｒ1とダ
イオードＣＲ1の使用によりなくされる。この抵抗Ｒ1と
ダイオードＣＲ1は、次の実際回路（図４）に示すよう
にキャパシタＣin2のエネルギー蓄積能力を促進するよ
う機能する。
パワーＭＯＳＦＥＴＱ1はオフになる必要がある。キャ
パシタＣin1はこの期間内に初期電圧＋Ｖpkでもって回
路に入る。不感時間の開始において変成器の２次電圧が
ゼロに降下するとき、キャパシタＣin1上の電圧はチャ
ージをキャパシタＣin2に対して行うよう切り替わる。
設計においてＣin1＞＞Ｃin2になると、チャージはこの
２つのキャパシタに分配している場合、電圧は少しだけ
降下するため、ドライブＭＯＳＦＥＴＱ2は完全にオン
に変わる。ドライブＭＯＳＦＥＴＱ2の放電パスはＴ1の
漏れアクタンスにバイパスして、パワーＭＯＳＦＥＴの
ゲート電圧は急激にＶgs(th)2に降下する。ドライブＭ
ＯＳＦＥＴＱ2はそのしきい電圧がＶgs(th)2＜Ｖgs(th)
1になるよう選択される。この要求は満足されないと、
パワーＭＯＳＦＥＴＱ1は不感時間期間中、依然として
オフのままである。この不等関係は簡単に抵抗Ｒ1とダ
イオードＣＲ1の使用によりなくされる。この抵抗Ｒ1と
ダイオードＣＲ1は、次の実際回路（図４）に示すよう
にキャパシタＣin2のエネルギー蓄積能力を促進するよ
う機能する。
【００１４】変成器の点上の負電圧は、パワーＭＯＳＦ
ＥＴＱをオフに変える。過渡電流パルスはドライブＭＯ
ＳＦＥＴＱ2とキャパシタＣin1を流れて、さらに変成器
の漏れインダクタンスをバイパスする。この漏れインダ
クタンスはターンオフ条件に影響を与えないようにな
る。負極性を保持し続ける限り、変成器２次巻き線の電
圧はドライブＭＯＳＦＥＴＱ2のゲート−ソースに現れ
て、ＭＯＳＦＥＴはオンとなる。初めに負極性はドライ
ブＭＯＳＦＥＴＱ2の体ダイオードを介してそのソース
に現れる。ドライブＭＯＳＦＥＴＱ2はオンに切り替わ
ると、そのrdsonの仕様のみに制限されて非常に低いイ
ンピーダンスとなり、それ故に変成器の点側が素子のソ
ースに連結する。この期間中、ダイオードＣＲ1は逆バ
イアスにかけられて、短絡することによるドライブＭＯ
ＳＦＥＴＱ2の正のゲートバイアスを防ぐ。
ＥＴＱをオフに変える。過渡電流パルスはドライブＭＯ
ＳＦＥＴＱ2とキャパシタＣin1を流れて、さらに変成器
の漏れインダクタンスをバイパスする。この漏れインダ
クタンスはターンオフ条件に影響を与えないようにな
る。負極性を保持し続ける限り、変成器２次巻き線の電
圧はドライブＭＯＳＦＥＴＱ2のゲート−ソースに現れ
て、ＭＯＳＦＥＴはオンとなる。初めに負極性はドライ
ブＭＯＳＦＥＴＱ2の体ダイオードを介してそのソース
に現れる。ドライブＭＯＳＦＥＴＱ2はオンに切り替わ
ると、そのrdsonの仕様のみに制限されて非常に低いイ
ンピーダンスとなり、それ故に変成器の点側が素子のソ
ースに連結する。この期間中、ダイオードＣＲ1は逆バ
イアスにかけられて、短絡することによるドライブＭＯ
ＳＦＥＴＱ2の正のゲートバイアスを防ぐ。
【００１５】
【発明の効果】以上述べたように、本発明のパワーＭＯ
ＳＦＥＴゲートドライブ回路は、より優れているオフタ
イムノイズ免疫性を有するため、動的動作の条件におけ
る瞬間のノイズレベルは不必要な時にＭＯＳＦＥＴスイ
ッチをターンオンする可能性をなくす。通常低いゲート
放電インピーダンスは提供され、制御されたスイッチの
ターンオフ速度は非常に速く、全般的なゲートドライブ
回路に散逸するパワーは減少される。
ＳＦＥＴゲートドライブ回路は、より優れているオフタ
イムノイズ免疫性を有するため、動的動作の条件におけ
る瞬間のノイズレベルは不必要な時にＭＯＳＦＥＴスイ
ッチをターンオンする可能性をなくす。通常低いゲート
放電インピーダンスは提供され、制御されたスイッチの
ターンオフ速度は非常に速く、全般的なゲートドライブ
回路に散逸するパワーは減少される。
【図１】従来のパワーＭＯＳＦＥＴスイッチに対するゲ
ートドライブ回路を表す図。
ートドライブ回路を表す図。
【図２】従来のバイポーラトランジスタを用いてパワー
ＭＯＳＦＥＴスイッチを駆動するドライブ回路を表す
図。
ＭＯＳＦＥＴスイッチを駆動するドライブ回路を表す
図。
【図３】本発明のパワーＭＯＳＦＥＴスイッチを駆動す
るゲートドライブ回路を表す図。
るゲートドライブ回路を表す図。
【図４】本発明のパワーＭＯＳＦＥＴスイッチを駆動す
る実際のゲートドライブ回路を表す図。
る実際のゲートドライブ回路を表す図。
Ｔ1 ドライブ変成器 Ｃ1、Ｃin1、Ｃin2 キャパシタ ＣＲ1、ＣＲ2、ＣＲ3、ＣＲ4 ダイオード Ｑ1、Ｑ2 ＭＯＳＦＥＴスイッチ Ｒ1、Ｒ2、Ｒ3 抵抗
Claims (9)
- 【請求項１】 ゲートとソースとドレインとの電極を有
するパワーＭＯＳＦＥＴ（Ｑ1）に対するゲートドライ
ブにおいて、 パワーＭＯＳＦＥＴにソース−ゲート電圧を供給し、キ
ャパシタンス（Ｃin1）をチャージしてパワーＭＯＳＦ
ＥＴのソース−ゲート電極を分流するために接続される
２次巻き線を含むドライブ変成器（Ｔ1）を有し、 このドライブ回路においては、 ゲートとソースとドレインとの電極を有するドライブＭ
ＯＳＦＥＴ（Ｑ2）を含み、それは２次巻きに接続さ
れ、さらにパワーＭＯＳＦＥＴのゲート電圧をクランプ
し、キャパシタンスをディスチャージしてパワーＭＯＳ
ＦＥＴのソース−ゲート電極を分流するために接続さ
れ、動作し、 ドライブＭＯＳＦＥＴの導電性を制御し、このドライブ
ＭＯＳＦＥＴのソース電極を２次巻き線に接続させるた
めに、接続された２次巻き線により生かしたドライブ回
路と、ドライブＭＯＳＦＥＴのソース−ゲートを分流す
るキャパシタンス（Ｃin2）とを有することを特徴とす
るパワーＭＯＳＦＥＴ（Ｑ1）のゲートドライブ回路。 - 【請求項２】 ドライブＭＯＳＦＥＴはこのドライブＭ
ＯＳＦＥＴのソース−ドレイン電極に接続している体ダ
イオードを有することを特徴とする請求項１のパワーＭ
ＯＳＦＥＴのゲートドライブ回路。 - 【請求項３】 パワーＭＯＳＦＥＴのソース−ゲート電
極を分流するキャパシタンスはこのパワーＭＯＳＦＥＴ
の寄生キャパシタンスであることを特徴とする請求項１
のパワーＭＯＳＦＥＴのゲートドライブ回路。 - 【請求項４】 パワーＭＯＳＦＥＴのソース−ゲート電
極を分流するキャパシタンスは別個キャパシタであるこ
とを特徴とする請求項１のパワーＭＯＳＦＥＴのゲート
ドライブ回路。 - 【請求項５】 ドライブＭＯＳＦＥＴのソース−ゲート
電極を分流するキャパシタンスはこのドライブＭＯＳＦ
ＥＴの寄生キャパシタンスであることを特徴とする請求
項１のパワーＭＯＳＦＥＴのゲートドライブ回路。 - 【請求項６】 ドライブＭＯＳＦＥＴのソース−ゲート
電極を分流するキャパシタンスは別個キャパシタである
ことを特徴とする請求項１のパワーＭＯＳＦＥＴのゲー
トドライブ回路。 - 【請求項７】 並列に接続されたダイオードと抵抗（Ｃ
Ｒ2、Ｒ1）はドライブＭＯＳＦＥＴのゲート電極と２次
巻き線に接続する回路をさらに含むことを特徴とする請
求項１のパワーＭＯＳＦＥＴのゲートドライブ回路。 - 【請求項８】 並列に接続されたダイオードと抵抗（Ｃ
Ｒ3、Ｒ3）はパワーＭＯＳＦＥＴのゲート電極と２次巻
き線に接続する回路をさらに含むことを特徴とする請求
項１のパワーＭＯＳＦＥＴのゲートドライブ回路。 - 【請求項９】 ドライブＭＯＳＦＥＴのドレイン−ソー
ス電極を分流する抵抗（Ｒ2）をさらに有することを特
徴とする請求項１のパワーＭＯＳＦＥＴのゲートドライ
ブ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US278479 | 1994-07-20 | ||
| US08/278,479 US5635867A (en) | 1994-07-20 | 1994-07-20 | High performance drive structure for MOSFET power switches |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865125A true JPH0865125A (ja) | 1996-03-08 |
Family
ID=23065125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7205099A Pending JPH0865125A (ja) | 1994-07-20 | 1995-07-20 | パワーｍｏｓｆｅｔスイッチのゲートドライブ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5635867A (ja) |
| EP (1) | EP0693826A1 (ja) |
| JP (1) | JPH0865125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001201968A (ja) * | 1999-11-11 | 2001-07-27 | Canon Inc | 画像形成装置用電源装置及びそれを用いた画像形成装置 |
| CN109742952A (zh) * | 2018-12-27 | 2019-05-10 | 广州金升阳科技有限公司 | 一种磁隔离驱动电路 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939927A (en) * | 1996-10-31 | 1999-08-17 | Hewlett-Packard Company | Isolated pulse mode driver for power transistor |
| US5822199A (en) * | 1996-12-18 | 1998-10-13 | Lucent Technologies Inc. | Controller for a power switch and method of operation thereof |
| US6628532B1 (en) | 2000-08-08 | 2003-09-30 | Artesyn Technologies, Inc | Drive circuit for a voltage-controlled switch |
| US6559689B1 (en) | 2000-10-02 | 2003-05-06 | Allegro Microsystems, Inc. | Circuit providing a control voltage to a switch and including a capacitor |
| US6930473B2 (en) | 2001-08-23 | 2005-08-16 | Fairchild Semiconductor Corporation | Method and circuit for reducing losses in DC-DC converters |
| GB0416882D0 (en) * | 2004-07-29 | 2004-09-01 | Koninkl Philips Electronics Nv | Mosfet device and related method of operation |
| EP1783910B1 (de) * | 2005-11-07 | 2012-10-31 | Bosch Rexroth AG | Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters |
| DE102007013824B4 (de) | 2006-03-22 | 2013-10-24 | Denso Corporation | Schaltkreis mit einem Transistor |
| WO2009079440A1 (en) * | 2007-12-17 | 2009-06-25 | Lawson Labs, Inc. | Gate-charge retaining switch |
| US8004344B2 (en) * | 2007-12-17 | 2011-08-23 | Lawson Labs, Inc. | Gate-charge retaining switch |
| US8183892B2 (en) | 2009-06-05 | 2012-05-22 | Fairchild Semiconductor Corporation | Monolithic low impedance dual gate current sense MOSFET |
| JP5786281B2 (ja) * | 2010-05-19 | 2015-09-30 | サンケン電気株式会社 | 駆動回路 |
| DE102012207147B4 (de) * | 2012-04-27 | 2016-01-21 | Infineon Technologies Ag | Verfahren zum Ansteuern von Leistungshalbleiterschaltern |
| CN102832793B (zh) * | 2012-08-28 | 2015-11-25 | 华为技术有限公司 | 功率开关管的驱动方法和装置 |
| JP2015154591A (ja) * | 2014-02-14 | 2015-08-24 | ローム株式会社 | ゲート駆動回路および電源装置 |
| US9966837B1 (en) | 2016-07-08 | 2018-05-08 | Vpt, Inc. | Power converter with circuits for providing gate driving |
| US11606086B2 (en) * | 2020-05-08 | 2023-03-14 | Hamilton Sundstrand Corporation | Desaturation circuit for MOSFET with high noise immunity and fast detection |
| US11677396B2 (en) | 2020-12-16 | 2023-06-13 | Gan Systems Inc. | Hybrid power stage and gate driver circuit |
| CN115865061B (zh) * | 2023-03-02 | 2023-05-12 | 康希通信科技（上海）有限公司 | 射频开关的辅助控制电路以及射频开关的逻辑转换电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0153423B1 (en) * | 1984-02-20 | 1988-02-10 | HONEYWELL BULL ITALIA S.p.A. | Power fet driving circuit |
| FR2591831A1 (fr) * | 1985-12-13 | 1987-06-19 | Thomson Lgt | Circuit de commande rapide de transistors a effet de champ de puissance |
| US4748351A (en) * | 1986-08-26 | 1988-05-31 | American Telephone And Telegraph Company, At&T Bell Laboratories | Power MOSFET gate driver circuit |
| US4705962A (en) * | 1986-10-14 | 1987-11-10 | Rockwell International Corporation | Solid state dc rate of rise controlled switch |
| DE4035969A1 (de) * | 1990-01-26 | 1991-08-01 | Siemens Ag | Schaltungsanordnung mit wenigstens einer einen leistungs-mosfet enthaltenden schaltvorrichtung |
| FR2661573B1 (fr) * | 1990-04-25 | 1994-06-10 | Sgs Thomson Microelectronics | Circuit de commande de grille par impulsion avec securite de court-circuit. |
| US5303128A (en) * | 1991-10-08 | 1994-04-12 | Baader Joseph E | Dome light housing |
-
1994
- 1994-07-20 US US08/278,479 patent/US5635867A/en not_active Expired - Lifetime
-
1995
- 1995-07-12 EP EP95304876A patent/EP0693826A1/en not_active Withdrawn
- 1995-07-20 JP JP7205099A patent/JPH0865125A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001201968A (ja) * | 1999-11-11 | 2001-07-27 | Canon Inc | 画像形成装置用電源装置及びそれを用いた画像形成装置 |
| JP4592040B2 (ja) * | 1999-11-11 | 2010-12-01 | キヤノン株式会社 | 画像形成装置用電源装置及びそれを用いた画像形成装置並びに定着装置 |
| CN109742952A (zh) * | 2018-12-27 | 2019-05-10 | 广州金升阳科技有限公司 | 一种磁隔离驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5635867A (en) | 1997-06-03 |
| EP0693826A1 (en) | 1996-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0865125A (ja) | パワーｍｏｓｆｅｔスイッチのゲートドライブ回路 | |
| US4760293A (en) | Combined bipolar and MOSFET switch | |
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
| US5481219A (en) | Apparatus and method for generting negative bias for isolated MOSFET gate-drive circuits | |
| JP2585284B2 (ja) | 電力ｍｏｓｆｅｔゲ−ト駆動回路 | |
| EP0181148B1 (en) | Semiconductor device | |
| EP0684699B1 (en) | Slew rate control and optimization of power consumption in a power stage | |
| CN113098240B (zh) | 一种Cascode型GaN功率器件的驱动电路 | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| JPS62231518A (ja) | 導電率変調電界効果トランジスタの高速スイツチ・オフ回路 | |
| JPS62159515A (ja) | 複合半導体装置 | |
| CN115173676A (zh) | 一种抑制过冲尖峰的SiC MOSFET驱动电路 | |
| JPS61288616A (ja) | 半導体装置 | |
| JPH01133414A (ja) | カスコードＢｉＭＯＳ駆動回路 | |
| US4698519A (en) | Monolithically integratable high-efficiency control circuit for switching transistors | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPH1169778A (ja) | 電力変換器におけるゲート駆動回路 | |
| JPH0446486B2 (ja) | ||
| Matrisciano et al. | Universal Isolated Gate Driving Platform for 650 V GaN HEMTs Half-Bridge with Dead-Time Control and Integrated Bias Supply | |
| US6330172B1 (en) | Switching device | |
| JPS59178821A (ja) | トランジスタ駆動回路 | |
| KR100270952B1 (ko) | 절연게이트 바이폴라 트랜지스터로 구성된 전력용 스위칭소자 | |
| JP2560365Y2 (ja) | ブリッジ接続ｍｏｓｆｅｔ負荷電力制御回路 | |
| WO2023183551A1 (en) | Current sourced, voltage clamped, high speed mosfet driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060307 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |