JPH0865111A

JPH0865111A - 発振回路

Info

Publication number: JPH0865111A
Application number: JP19582794A
Authority: JP
Inventors: Toru Tanzawa; 徹丹沢; Tomoharu Tanaka; 智晴田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-08-19
Filing date: 1994-08-19
Publication date: 1996-03-08
Anticipated expiration: 2020-01-05
Also published as: JP3607319B2

Abstract

(57)【要約】【目的】発振周波数が電源電圧の変動およびトランジス
タ特性の変動によって変動しない発振回路を提供するこ
とを目的とする。【構成】第１及び第２の定電圧（ＶｅｒｆＨ、Ｖｒｅｆ
Ｌ）並びに第１及び第２の定電圧の差に比例する第１及
び第２の定電流（ＩｒｅｆＨ、ＩｒｅｆＬ）を出力する
定電圧定電流発生回路（１１）と、充放電を行うキャパ
シタ（Ｃ１、Ｃ２）と、このキャパシタの電圧（Ｖｃａ
ｐ）と第１及び第２の定電圧の各々とを比較し、第１及
び第２の差電圧を出力する増幅回路（１２）と、第１及
び第２の差電圧に応じてキャパシタに対する第１定電流
での充電および第２定電流での放電を切り換える選択回
路（１３）とにより構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、発振回路、特に半導体
集積回路に用いられる発振回路に関する。

【０００２】

【従来の技術】半導体集積回路に用いられる従来の発振
回路は、入力Ｖｉｎが第１入力端子に入力されるＮＡＮ
ＤゲートとこのＮＡＮＤゲートに直列に接続され、その
出力をＮＡＮＤゲートの第２入力端子にフイードバック
する複数のインバータにより構成され、入力Ｖｉｎがロ
ーレベルのとき、スタントバイ状態となり、出力がハイ
レベルとなる。入力Ｖｉｎがローレベルからハイレベル
に変わると、発振を開始する。

【０００３】

【発明が解決しようとする課題】上記のような従来の発
振回路によると、発振周波数は電源電圧と共に変動する
ばかりではなく、トランジスタ特性の変動によって変っ
てしまう問題があった。

【０００４】従って、本発明の目的は、発振周波数は電
源電圧の変動およびトランジスタ特性の変動によって変
動しない発振回路を提供することにある。

【０００５】

【課題を解決するための手段】この発明によると、第１
及び第２の電圧を発生する電圧発生回路と、充放電を行
うキャパシタと、キャパシタの充電電圧に応じて変化す
る１つの電圧と第１及び第２の電圧の各々とを比較し、
これら電圧の差に応じて前記キャパシタの充電および放
電を交互に行う回路とにより構成される発振回路が提供
される。

【０００６】また、この発明によると、１つの電圧を発
生する電圧発生回路と、充放電を行う第１及び第２キャ
パシタと、電圧発生回路の電圧と第１及び第２キャパシ
タの充電電圧の各々とを比較し、これら電圧の差に応じ
て前記第１及び第２キャパシタの充電および放電を交互
に行う回路とにより構成される発振回路が提供される。

【０００７】

【作用】キャパシタの電圧と互いに異なる２つの電圧の
各々とを比較し、これら電圧の差に応じてキャパシタの
充電および放電が交互に切り換えられ、これにより発振
が行われる。また、１つの基準電圧と２つのキャパシタ
の電圧の各々とを比較し、これら電圧の差に応じてキャ
パシタの充電および放電が交互に切り換えられ、これに
より発振が行われる。

【０００８】

【実施例】図１を参照して本発明の第１実施例に従った
発振回路のブロック回路を説明する。

【０００９】図１において、定電圧定電流発生回路１１
は、２つの異なる定電圧ＶｒｅｆＨとＶｒｅｆＬとこれ
らの差に比例する２つの定電流ＩｒｅｆＨとＩｒｅｆＬ
を出力する。即ち、これらの定電流は次式（１）および
（２）により表される。

【００１０】ＩｒｅｆＨ＝（ＶｒｅｆＨ−ＶｒｅｆＬ）／ｒ１（１）ＩｒｅｆＬ＝（ＶｒｅｆＨ−ＶｒｅｆＬ）／ｒ２（２）但し、ＶｒｅｆＨ＞ＶｒｅｆＬとし、ｒ１およびｒ２は
それぞれの比例係数とする。

【００１１】上記定電圧定電流発生回路１１は増幅回路
１２および選択回路１３に接続される。即ち、定電圧定
電流回路１１の定電圧（ＶｒｅｆＨ、ＶｒｅｆＬ）端子
は増幅回路１２Ｈおよび１２Ｌの非反転入力端子および
反転入力端子にそれぞれ接続され、定電流（Ｉｒｅｆ
Ｈ、ＩｒｅｆＬ）端子は選択回路１３のスイッチＳ１お
よびＳ２にそれぞれ接続される。増幅回路１２Ｈおよび
１２Ｌの反転入力端子および非反転入力端子は互いに接
続され、スイッチＳ１およびＳ２の接続ノードに接続さ
れ、さらにＶｃａｐ端子に接続される。電源端子１４、
１５の間にキャパシタＣ１およびＣ２が直列に接続さ
れ、これらキャパシタＣ１，Ｃ２の接続ノードにＶｃａ
ｐ端子が接続される。

【００１２】増幅回路１２は、電圧Ｖｃａｐと定電圧Ｖ
ｒｅｆＨおよびＶｒｅｆＬを比較し、選択回路１３は、
電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定
電圧ＶｒｅｆＬに等しくなるまでスイッチＳ１を開成
し、スイッチＳ２を閉成することにより、キャパシタＣ
１およびＣ２を定電流ＩｒｅｆＬで放電し、電圧Ｖｃａ
ｐが定電圧ＶｒｅｆＬに等しくなってから定電圧Ｖｒｅ
ｆＨに等しくなるまでスイッチＳ１を閉成し、スイッチ
Ｓ２を開成することにより、キャパシタＣ１およびＣ２
を定電流ＩｒｅｆＨで充電する。キャパシタＣ１および
Ｃ２の全キャパシタンスをｃ１とし、電圧Ｖｃａｐが定
電圧ＶｒｅｆＨに等しくなってから定電圧ＶｒｅｆＬに
等しくなるまでの時間をＴＦとし、電圧Ｖｃａｐが定電
圧ＶｒｅｆＬに等しくなってから定電圧ＶｒｅｆＨに等
しくなるまでの時間をＴＲとすると、次式（３）が成立
する。

【００１３】ｃ１（ＶｒｅｆＨ−ＶｒｅｆＬ）＝ＩｒｅｆＨ×ＴＲ＝ＩｒｅｆＬ×ＴＦ（３）式（１）、（２）、（３）から次式（４）、（５）が成
立する。

【００１４】ＴＲ＝ｒ１×ｃ１（４）ＴＦ＝ｒ２×ｃ１（５）式（４）および（５）から次式（６）が成立し、発振回
路の一定周期Ｔ１が得られる。

【００１５】Ｔ１＝ＴＲ＋ＴＦ（６）即ち、発振回路は、キャパシタＣ１およびＣ２の充放電
時間ＴＲ，ＴＦだけで決まる一定周期Ｔ１で発振するの
で、電源電圧の変動およびトランジスタの特性の変動に
影響されずに一定周期で発振することができる。

【００１６】次に、図２を参照して第２実施例を説明す
る。

【００１７】この第２実施例によると、キャパシタＣ１
およびＣ２の一端が電源電圧端子１４および１５にそれ
ぞれ接続され、他端が抵抗素子Ｒ１の一端に接続され
る。増幅回路１２は、キャパシタＣ１，Ｃ２と抵抗素子
Ｒ１との接続点の電圧Ｖｃａｐと電源電圧端子１４、１
５間に直列接続された抵抗素子Ｒ２，Ｒ３およびＲ４の
接続点における電圧ＶｒｅｆＨおよびＶｒｅｆＬとを比
較し、電圧Ｖｃａｐが電圧ＶｒｅｆＬに等しくなってか
ら電圧ＶｒｅｆＨに等しくなるまで、選択回路１３のス
イッチＳ１およびＳ２は、抵抗素子Ｒ１の他端を電源端
子１５から切り離し、電源電圧端子１４に接続する。抵
抗素子Ｒ１〜Ｒ４の抵抗値をそれぞれＲＲ１〜ＲＲ４、
キャパシタＣ１およびＣ２の全キャパシタンスをＣＣ、
電源電圧端子１４の電圧をＶＣＣとすると、電圧Ｖｃａ
ｐが電圧ＶｒｅｆＨに等しくなってから電圧ＶｒｅｆＬ
に等しくなるまでの間には次式（７）が成立する。

【００１８】ｄＶｃａｐ／ｄｔ＝−Ｖｃａｐ／ＲＲ１／ＣＣ（７）電圧Ｖｃａｐが電圧ＶｒｅｆＨ＝ａＶＣＣ（ａ＝（ＲＲ
３＋ＲＲ４）／（ＲＲ２＋ＲＲ３＋ＲＲ４））に等しく
なってから時間ｔが経過したときの電圧Ｖｃａｐの初期
条件は次式（８）で表される。

【００１９】Ｖｃａｐ（０）＝ａＶＣＣ（８）上記条件のもとで、次式（９）の関係が得られる。

【００２０】Ｖｃａｐ（ｔ）＝ａＶＣＣｅｘｐ（−ｔ／ＲＲ１／ＣＣ）（９）従って、電圧Ｖｃａｐが電圧ＶｒｅｆＬに等しくなって
から電圧ＶｒｅｆＬ＝ｂＶＣＣ（ｂ＝ＲＲ４／（ＲＲ２
＋ＲＲ３＋ＲＲ４））に等しくなるまでの時間ＴＲは次
式（１０）で表される。

【００２１】ＴＦ＝ＲＲ１×ＣＣ×ｌｎ（ａ／ｂ）（１０）同様に、電圧Ｖｃａｐが電圧ＶｒｅｆＬに等しくなって
から電圧ＶｒｅｆＨに等しくなるまでの時間ＴＲは次式
（１１）で表される。

【００２２】ＴＲ＝ＲＲ１×ＣＣ×ｌｎ（（１ーｂ）／（１−ａ））（１１）式（１０）および（１１）から次式（１２）が成立し、
発振回路の一定周期Ｔ２が求められる。

【００２３】Ｔ２＝ＴＲ＋ＴＦ（１２）即ち、発振回路は、キャパシタＣ１およびＣ２の充放電
時間ＴＲ，ＴＦだけで決まる一定周期Ｔ２で発振するの
で、電源電圧の変動およびトランジスタの特性の変動に
影響されずに一定周期で発振することができる。

【００２４】次に、図３および図４を参照して、本発明
の第３実施例を説明する。

【００２５】この第３実施例によると、図３に示される
ように、定電圧定電流発生回路１１は、Ｐチャンネルト
ランジスタＱＰ１１、ＱＰ１２およびＱＰ１４、Ｎチャ
ンネルトランジスタＱＮ１１、ＱＮ１２およびＱＮ１
４、抵抗素子Ｒ１１並びにインバータＩ１１によって構
成される。選択回路１３は、ＮＡＮＤゲートＧ１１およ
びＧ１２、ＰチャンネルトランジスタＱＰ１３並びにＮ
チャンネルトランジスタＱＮ１５によって構成される。

【００２６】図３の回路において、入力Ｖｉｎがローレ
ベルである間、発振回路はスタンドバイ状態となる。こ
のとき、増幅回路１２に印加される電圧ＶｒｅｆＨおよ
びＶｒｅｆＬは共にハイレベルとなり、電圧Ｖｃａｐは
ローレベルとなるので、出力Ｖｏｕｔはローレベルとな
る。入力Ｖｉｎがローレベルからハイレベルとなると、
発振回路はアクティブ状態となり、図４に示すように発
振を開始する。ＰチャンネルトランジスタＱＰ１１およ
び１４並びにＮチャンネルトランジスタＱＮ１１および
ＱＮ１４のトランスコンダクタンスをそれぞれβ１、β
２、β３およびβ４、抵抗素子Ｒ１１の抵抗値をｒ１
１、キャパシタＣ１１とＣ１２の全キャパシタンスをｃ
１１、抵抗素子Ｒ１１に流れる電流をＩｒｅｆ、Ｐチャ
ンネルトランジスタＱＰ１３がオンしているときにＰチ
ャンネルトランジスタＱＰ１４を流れる電流をＩｉｎ、
ＮチャンネルトランジスタＱＮ１５がオンしているとき
にＮチャンネルトランジスタＱＮ１４を流れる電流をＩ
ｏｕｔとすると、次式（１３）、（１４）および（１
５）が成立する。

【００２７】Ｉｒｅｆ＝（ＶｒｅｆＨ−ＶｒｅｆＬ）／ｒ１１（１３）Ｉｉｎ＝β２／β１×Ｉｒｅｆ（１４）Ｉｏｕｔ＝β４／β３×Ｉｒｅｆ（１５）電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定
電圧ＶｒｅｆＬに等しくなるまでは出力Ｖｏｕｔはハイ
レベルであり、キャパシタＣ１１、Ｃ１２に蓄えられて
いた電荷がＮチャンネルトランジスタＱＮ１４およびＱ
Ｎ１５を介して放電される。一方、電圧Ｖｃａｐが定電
圧ＶｒｅｆＬに等しくなってから定電圧ＶｒｅｆＨに等
しくなるまで、出力Ｖｏｕｔはローレベルであり、キャ
パシタＣ１１、Ｃ１２に蓄えられていた電荷はＰチャン
ネルトランジスタＱＰ１３およびＱＰ１４を介して充電
される。従って、電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等
しくなってから定電圧ＶｒｅｆＬに等しくなるまでの時
間をＴＦとし、電圧Ｖｃａｐが定電圧ＶｒｅｆＬに等し
くなってから定電圧ＶｒｅｆＨに等しくなるまでの時間
をＴＲとすると、次式（１６）が成立する。

【００２８】ｃ１１（ＶｒｅｆＨ−ＶｒｅｆＬ）＝Ｉｉｎ×ＴＲ＝Ｉｏｕｔ×ＴＦ（１６）ＴＲ＝ｒ１１×ｃ１１×β１／β２（１７）ＴＦ＝ｒ１１×ｃ１１×β３／β４（１８）但し、ＰチャンネルトランジスタＱＰ１３とＮチャンネ
ルトランジスタＱＮ１５のトランスコンダクタンスは、
式（１３）、（１４）が成立するようにそれぞれＰチャ
ンネルトランジスタＱＰ１４とＮチャンネルトランジス
タＱＮ１４のトランスコンダクタンスに比べて十分大き
く設定される。

【００２９】式（１７）および（１８）から次式（１
９）が成立し、発振回路の一定周期Ｔ３が得られる。

【００３０】Ｔ３＝ＴＲ＋ＴＦ（１９）即ち、発振回路は、キャパシタＣ１１およびＣ１２の充
放電時間ＴＲ，ＴＦだけで決まる一定周期Ｔ３で発振す
るので、電源電圧の変動およびトランジスタの特性の変
動に影響されずに一定周期で発振することができる。

【００３１】次に、図５および図６を参照して、第４実
施例を説明する。

【００３２】この第４実施例によると、図５に示される
ように、選択回路１３は、ＮＯＲゲートＧ３１およびＧ
３２、ＰチャンネルトランジスタＱＰ３２およびＱＰ３
３、ＮチャンネルトランジスタＱＮ３１およびＱＮ３２
並びにインバータい３１によって構成される。

【００３３】この第４実施例において、入力Ｖｉｎがハ
イレベルである間、発振回路はスタンドバイ状態とな
る。このとき、２つの増幅回路１２Ｈおよび１２Ｌは非
活性化されている。即ち、電圧ＶｒｅｆＨおよびＶｒｅ
ｆＬは共にローレベルとなり、出力Ｖｏｕｔはハイレベ
ルとなり、電圧Ｖｃａｐはローレベルとなる。入力Ｖｉ
ｎがハイレベルからローレベルとなると、発振回路はア
クティブ状態となり、図６に示すように発振を開始す
る。入力Ｖｉｎがハイレベルになっている間、２つの増
幅回路１２Ｈおよび１２Ｌは活性化される。ここで、抵
抗素子Ｒ３１〜Ｒ３４の抵抗値をそれぞれｒ３１〜ｒ３
４、キャパシタＣ３１のキャパシタンスをｃ３１、そし
て電源電圧をＶＣＣとすると、Ｐチャンネルトランジス
タＱＰ３１のオン抵抗が、抵抗素子Ｒ３１〜Ｒ３３の総
抵抗値に比べて十分に小さく、また、Ｐチャンネルトラ
ンジスタＱＰ３３とＮチャンネルトランジスタＱＮ３２
のオン抵抗が、抵抗素子Ｒ３４の抵抗値に比べ十分に小
さくなるように、ＰチャンネルトランジスタＱＰ３１お
よびＱＰ３３とＮチャンネルトランジスタＱＮ３２のト
ランスコンダクタンスを大きくしておけば、次式（２
０）および（２１）が成立する。

【００３４】ＶｒｅｆＨ＝（ｒ３２＋ｒ３３）／（ｒ３１＋ｒ３２＋ｒ３３）×ＶＣＣ（２０）ＶｒｅｆＬ＝ｒ３３／（ｒ３１＋ｒ３２＋ｒ３３）×ＶＣＣ（２１）電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定
電圧ＶｒｅｆＬに等しくなるまでは出力Ｖｏｕｔはハイ
レベルであり、キャパシタＣ３１に蓄えられていた電荷
はＮチャンネルトランジスタＱＮ３２を介して放電され
る。一方、電圧Ｖｃａｐが定電圧ＶｒｅｆＬに等しくな
ってから定電圧ＶｒｅｆＨに等しくなるまで出力Ｖｏｕ
ｔはローレベルであり、キャパシタＣ３１はＰチャンネ
ルトランジスタＱＰ３３を介して充電される。従って、
電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定
電圧ＶｒｅｆＬに等しくなるまでの時間をＴＦとし、電
圧Ｖｃａｐが定電圧ＶｒｅｆＬに等しくなってから定電
圧ＶｒｅｆＨに等しくなるまでの時間をＴＲとすると、
次式（２２）および（２３）が成立する。

【００３５】ＴＦ＝ｒ３４×ｃ３１×Ｉｎ（ａ／ｂ）（２２）ＴＲ＝ｒ３４×ｃ３１×Ｉｎ（（１ーｂ）／（１−ａ））（２３）但し、定数ａおよびｂは次式（２４）および（２５）で
表される。

【００３６】ａ＝（ｒ３２＋ｒ３３）／（ｒ３１＋ｒ３２＋ｒ３３）（２４）ｂ＝ｒ３３／（ｒ３１＋ｒ３２＋ｒ３３）（２５）式（２２）〜（２５）から次式（２６）が成立し、発振
回路の一定周期Ｔ４が得られる。

【００３７】Ｔ４＝ＴＲ＋ＴＦ（２６）即ち、発振回路は、キャパシタＣ３１の充放電時間Ｔ
Ｒ，ＴＦだけで決まる一定周期Ｔ４で発振するので、電
源電圧の変動およびトランジスタの特性の変動に影響さ
れずに一定周期で発振することができる。

【００３８】次に、図７および図８を参照して、第５の
実施例を説明する。

【００３９】この第５実施例によると、図７に示される
ように、定電圧定電流発生回路１２１は、Ｐチャンネル
トランジスタＱＰ１０１、ＱＰ１０２、ＱＰ１０３およ
びＱＰ１０５、ＮチャンネルトランジスタＱＮ１０１並
びに抵抗素子Ｒ１０１によって構成され、１つの定電圧
と２つの定電流を発生する。増幅回路１２２は、Ｐチャ
ンネルトランジスタＱＰ１０８、ＱＰ１０９、ＱＰ１１
０、ＱＰ１１２、ＱＰ１１３およびＱＰ１１４、Ｎチャ
ンネルトランジスタＱＮ１０４、ＱＮ１０５、ＱＮ１０
６、ＱＮ１０７、ＱＮ１０８およびＱＮ１０９並びにイ
ンバータＩ１０１によって構成される。選択回路１２３
は、ＮＡＮＤゲートＧ１０１およびＧ１０２、Ｐチャン
ネルトランジスタＱＰ１０４およびＱＰ１０６並びにＮ
チャンネルトランジスタＱＮ１０２およびＱＮ１０３に
よって構成される。

【００４０】図７の発振回路において、入力Ｖｉｎがロ
ーレベルである間、発振回路はスタンドバイ状態とな
る。このとき、電圧ＶｒｅｆおよびＶｃａｐ１がハイレ
ベル、電圧Ｖｃａｐ２がローレベル、そして出力Ｖｏｕ
ｔがローレベルとなる。入力がローレベルからハイレベ
ルとなると、発振回路はアクティブ状態となり、発振を
開始する。ＰチャンネルトランジスタＱＰ１０２のトラ
ンスコンダクタンスをβ１、Ｐチャンネルトランジスタ
ＱＰ１０３とＱＰ１０５のトランスコンダクタンスをβ
２、抵抗素子Ｒ１０１の抵抗値をｒ１０１、キャパシタ
Ｃ１０１とＣ１０２のキャパシタンスをｃ１０ｌ、抵抗
素子Ｒ１０１を流れる電流をＩｒｅｆ、Ｐチャンネルト
ランジスタＱＰ１０４またはＱＰ１０６がオンしている
ときにＰチャンネルトランジスタＱＰ１０３またはＱＰ
１０５を流れる電流をＩｉｎと表すと、次式（２７）お
よび（２８）が成立する。

【００４１】Ｉｒｅｆ＝Ｖｒｅｆ／ｒ１０１（２７）Ｉｉｎ＝β２／β１×Ｉｒｅｆ（２８）電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出
力Ｖｏｕｔはハイレベルであり、この間では、キャパシ
タＣ１０１に蓄えられていた電荷はＮチャンネルトラン
ジスタＱＮ１０２を介して放電され、キャパシタＣ１０
１は接地されることになる。電圧Ｖｃａｐ２が定電圧Ｖ
ｒｅｆに等しくなると、出力Ｖｏｕｔは反転し、ローレ
ベルとなる。これと同時に、Ｎチャンネルトランジスタ
ＱＮ１０２はオフし、ＰチャンネルトランジスタＱＰ１
０４がオンするため、キャパシタＣ１０１はＰチャンネ
ルトランジスタＱＰ１０４を介して充電される。また、
ＮチャンネルトランジスタＱＮ１０３はオンし、Ｐチャ
ンネルトランジスタＱＰ１０６がオフするため、キャパ
シタＣ１０２に蓄えられていた電荷はＮチャンネルトラ
ンジスタＱＮ１０３を介して放電され、キャパシタＣ１
０２は接地されることになる。このような動作を交互に
繰り返されることによって発振が行われる。このように
して、第５実施例の発振回路の発振周期Ｔ５は、次式
（２９）および（３０）によって表され、電圧Ｖｃａｐ
１またはＶｃａｐ２が接地レベルから定電圧Ｖｒｅｆに
等しくなるまでの時間の２倍に等しくなる。

【００４２】ｃ１０１×Ｖｒｅｆ＝Ｉｉｎ×Ｔ５／２（２９）即ち、Ｔ５＝２×ｒ１０１×ｃ１０１×β１／β２（３０）但し、ＮチャンネルトランジスタＱＮ１０１のトランス
コンダクタンスは、式（２７）が成立するように、即ち
ＮチャンネルトランジスタＱＮ１０１のオン抵抗が抵抗
素子Ｒ１０１の抵抗値に比べ無視できるように、十分大
きく設定しておく。また、ＰチャンネルトランジスタＱ
Ｐ１０４およびＱＰ１０６のトランスコンダクタンス
は、式（２８）が成立するようにＰチャンネルトランジ
スタＱＰ１０３およびＱＰ１０５のトランスコンダクタ
ンスに比べて十分大きな値に設定する。さらに、Ｎチャ
ンネルトランジスタＱＮ１０２およびＱＮ１０３のトラ
ンスコンダクタンスは、発振周期の半分の時間内にキャ
パシタンスｃ１０１に蓄えられた電荷が十分放電される
ような値に設定される。このようにして、第５実施例の
発振回路は、電源電圧に影響されずに一定周期Ｔ５で発
振する。

【００４３】次に、図９および図１０を参照して、第６
実施例を説明する。

【００４４】この第６実施例によると、図９に示される
ように、定電圧定電流発生回路１２１は、Ｐチャンネル
トランジスタＱＰ１１４、ＮチャンネルトランジスタＱ
Ｎ１１２、ＱＮ１１３、ＱＮ１１５およびＱＮ１２５、
並びに抵抗素子Ｒ１１１によって構成され、１つの定電
圧Ｖｒｅｆと２つの定電流を発生する。増幅回路１２２
は、ＮチャンネルトランジスタＱＮ１１６、ＱＮ１１
７、ＱＮ１１８、ＱＮ１１９、ＱＮ１２１並びにＰチャ
ンネルトランジスタＱＰ１１３、ＱＰ１１５、ＱＰ１１
６、ＱＰ１１８、ＱＰ１１９、ＱＰ１２０およびＱＰ１
２１並びにインバータＩ１１１、Ｉ１１２およびＩ１１
３によって構成される。選択回路１２３は、ＮＯＲゲー
トＧ１１１およびＧ１１２、Ｐチャンネルトランジスタ
ＱＰ１１２およびＱＰ１１７並びにＮチャンネルトラン
ジスタＱＮ１１４およびＱＮ１２４によって構成され
る。

【００４５】図９の発振回路において、入力Ｖｉｎがハ
イレベルである間、発振回路はスタンドバイ状態とな
る。このとき、電圧ＶｒｅｆおよびＶｃａｐ１がローレ
ベル、電圧Ｖｃａｐ２がハイレベル、そして出力Ｖｏｕ
ｔがハイレベルとなる。入力Ｖｉｎがハイレベルからロ
ーレベルとなると、発振回路はアクティブ状態となり、
図１０に示すように発振を開始する。Ｎチャンネルトラ
ンジスタＱＮ１１３のトランスコンダクタンスをβ３、
ＮチャンネルトランジスタＱＮ１１５とＱＮ１２５のト
ランスコンダクタンスをβ４、抵抗素子Ｒ１１１の抵抗
値をｒ１１１、キャパシタＣ１１１とＣ１１２のキャパ
シタンスをｃ１１ｌ、抵抗素子Ｒ１１１を流れる電流を
Ｉｒｅｆ、ＮチャンネルトランジスタＱＮ１１４または
ＱＮ１２４がオンしているときにＮチャンネルトランジ
スタＱＮ１１５またはＱＮ１２５を流れる電流をＩｏｕ
ｔ、そして電源電圧をＶＣＣと表すと、次式（３１）お
よび（３２）が成立する。

【００４６】Ｉｒｅｆ＝（ＶＣＣ−Ｖｒｅｆ）／ｒ１１１（３１）Ｉｏｕｔ＝β４／β３×Ｉｒｅｆ（３２）電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出
力Ｖｏｕｔはローレベルであり、この間では、キャパシ
タＣ１１１はＰチャンネルトランジスタＱＰ１１２を介
して電源電圧ＶＣＣまで充電される。電圧Ｖｃａｐ２が
定電圧Ｖｒｅｆに等しくなると、出力Ｖｏｕｔは反転
し、ハイレベルとなる。これと同時に、Ｐチャンネルト
ランジスタＱＰ１１２はオフし、Ｎチャンネルトランジ
スタＱＮ１１４がオンするため、キャパシタＣ１１１は
ＮチャンネルトランジスタＱＮ１１４を介して放電され
る。また、ＰチャンネルトランジスタＱＰ１１７はオン
し、ＮチャンネルトランジスタＱＮ１２４がオフするた
め、キャパシタＣ１１２はＰチャンネルトランジスタＱ
Ｐ１１７を介して電源電圧ＶＣＣまで充電される。この
ような動作を交互に繰り返されることによって発振が行
われる。このようにして、第６実施例の発振回路の発振
周期Ｔ６は、次式（３３）および（３４）のように電圧
Ｖｃａｐ１またはＶｃａｐ２が電源電圧ＶＣＣから定電
圧Ｖｒｅｆに等しくなるまでの時間の２倍に等しくな
る。

【００４７】ｃ１１１×（ＶＣＣ−Ｖｒｅｆ）＝Ｉｏｕｔ×Ｔ２／２（３３）即ち、Ｔ６＝２×ｒ１１１×ｃ１１１×β３／β４（３４）但し、ＰチャンネルトランジスタＱＰ１１４のトランス
コンダクタンスは、式（３１）が成立するように、即ち
ＰチャンネルトランジスタＱＰ１１４のオン抵抗が抵抗
素子Ｒ１１１の抵抗値に比べ無視できるように、十分大
きく設定しておく。また、ＮチャンネルトランジスタＱ
Ｎ１１５およびＱＮ１２５のトランスコンダクタンス
は、式（３２）が成立するようにＮチャンネルトランジ
スタＱＮ１１４およびＱＮ１２４のトランスコンダクタ
ンスに比べて十分大きな値に設定する。さらに、Ｐチャ
ンネルトランジスタＱＰ１１２およびＱＰ１１７のトラ
ンスコンダクタンスは、発振周期の半分の時間内にキャ
パシタンスｃ１１１が電源電圧ＶＣＣまで十分充電され
るような値に設定される。このようにして、第６実施例
の発振回路は、電源電圧の変動およびトランジスタの特
性の変動に影響されずに一定周期Ｔ６で発振する。

【００４８】次に、図１１および図１２を参照して、第
７実施例を説明する。

【００４９】この第７実施例によると、図１１に示され
るように、増幅回路１２２は、スタンドバイ時にはＰチ
ャンネルトランジスタＱＰ１３３およびＱＰ１３６並び
にＮチャンネルトランジスタＱＮ１３２およびＱＮ１３
４をオフにしておくことにより非活性化される。選択回
路１２３は、ＮＯＲゲートＧ１３１およびＧ１３２、Ｐ
チャンネルトランジスタＱＰ１３２およびＱＰ１３５並
びにＮチャンネルトランジスタＱＮ１３１およびＱＮ１
３３によって構成される。

【００５０】図１１の発振回路において、入力Ｖｉｎが
ハイレベルである間、発振回路はスタンドバイ状態とな
る。このとき、電圧Ｖｒｅｆがローレベル、出力Ｖｏｕ
ｔはハイレベル、電圧Ｖｃａｐ１がローレベル、そして
Ｖｃａｐ２がハイレベルとなる。入力Ｖｉｎがハイレベ
ルからローレベルとなると、発振回路はアクティブ状態
となり、図１２に示すように発振を開始する。抵抗素子
１３１および１３２の抵抗値をそれぞれｒ１３１および
ｒ１３２、抵抗素子Ｒ１３３およびＲ１３４の抵抗値は
ｒ１３３、キャパシタＣ１３１とＣ１３２のキャパシタ
ンスをｃ１３ｌ、電源電圧をＶＣＣとする。Ｐチャンネ
ルトランジスタＱＰ１３１のオン抵抗が、抵抗素子Ｒ１
３１とＲ１３２の各々の抵抗値に比べ十分に小さく、ま
た、ＰチャンネルトランジスタＱＰ１３２とＱＰ１３５
のオン抵抗が、抵抗素子Ｒ１３３およびＲ１３４の抵抗
値に比べ十分小さくなるように、Ｐチャンネルトランジ
スタＱＰ１３１およびＱＰ１３３のトランスコンダクタ
ンスを大きくしておく。さらに、発振周期の半分の時間
の間にキャパシタＣ１３１およびＣ１３２に蓄えられた
電荷を放電し、電圧Ｖｃａｐ１およびＶｃａｐ２が接地
レベルになるようにＮチャンネルトランジスタＱＮ１３
１およびＱＮ１３３のトランスコンダクタンスを十分に
大きく設定する。このとき、次式（３５）が成立する。

【００５１】Ｖｒｅｆ＝ｒ１３２／（ｒ１３２＋ｒ１３２）×ＶＣＣ（３５）電圧Ｖｃａｐ１が定電圧Ｖｒｅｆに等しくなってから電
圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出力
Ｖｏｕｔはハイレベルであり、キャパシタＣ１３１に蓄
えられていた電荷はＮチャンネルトランジスタＱＮ１３
１を介して放電される。一方、電圧Ｖｃａｐ２が定電圧
Ｖｒｅｆに等しくなってから電圧Ｖｃａｐ１が定電圧Ｖ
ｒｅｆに等しくなるまで出力Ｖｏｕｔはローレベルであ
り、キャパシタＣ１３２に蓄えられていた電荷はＮチャ
ンネルトランジスタＱＮ１３３を介して放電される。従
って、電圧Ｖｃａｐ１またはＶｃａｐ２が接地レベルか
ら定電圧Ｖｒｅｆに等しくなるまでの時間は、発振周期
Ｔ７の半分に等しいから次式（３６）が成立する。

【００５２】Ｔ７＝２×ｒ１３３×ｃ１３１×ｌｎ（１／（１−ａ））（３６）但し、定数ａは次式（３７）で表される。

【００５３】ａ＝ｒ１３２／（ｒ１３１＋ｒ１３２）（３７）従って、第７実施例の発振回路は、電源電圧の変動およ
びトランジスタの特性の変動に影響されずに一定周期Ｔ
７で発振する。

【００５４】次に、図１３および図１４を参照して、第
８実施例を説明する。

【００５５】この第８実施例によると、図１３に示され
るように、増幅回路１２２は、スタンドバイ時にはＰチ
ャンネルトランジスタＱＰ１４３およびＱ１４５並びに
ＮチャンネルトランジスタＱＮ１４４およびＱＮ１４５
をオフにしておくことにより非活性化される。選択回路
１２３は、ＮＡＮＤゲートＧ１４１およびＧ１４２、Ｐ
チャンネルトランジスタＱＰ１４１およびＱＰ１４２並
びにＮチャンネルトランジスタＱＮ１４２およびＱＮ１
４３によって構成される。

【００５６】図１３の発振回路において、入力Ｖｉｎが
ローレベルである間、発振回路はスタンドバイ状態とな
る。このとき、電圧Ｖｒｅｆがハイレベル、出力Ｖｏｕ
ｔはハイレベル、電圧Ｖｃａｐ１がローレベル、そして
Ｖｃａｐ２がハイレベルとなる。入力Ｖｉｎがローレベ
ルからハイレベルとなると、発振回路はアクティブ状態
となり、発振を開始する。抵抗素子Ｒ１４１およびＲ１
４２の抵抗値をそれぞれｒ１４１およびｒ１４２、抵抗
素子Ｒ１４３およびＲ１４４の抵抗値をｒ１４３、キャ
パシタＣ１４１とＣ１４２のキャパシタンスをｃ１４
ｌ、電源電圧をＶＣＣとする。Ｎチャンネルトランジス
タＱＮ１４１のオン抵抗が、抵抗素子Ｒ１４１とＲ１４
２の各々の抵抗値に比べ十分に小さく、また、Ｎチャン
ネルトランジスタＱＮ１４２とＱＮ１４３のオン抵抗
が、抵抗素子Ｒ１４３およびＲ１４４の抵抗値に比べ十
分小さくなるように、ＮチャンネルトランジスタＱＮ１
４２およびＱＮ１４３のトランスコンダクタンスを大き
くしておく。さらに、発振周期の半分の時間の間にキャ
パシタＣ１４１およびＣ１４２を充電し、電圧Ｖｃａｐ
１およびＶｃａｐ２が電源電圧ＶＣＣになるようにＰチ
ャンネルトランジスタＱＰ１４１およびＱＰ１４２のト
ランスコンダクタンスを十分に大きく設定する。このと
き、次式（３８）が成立する。

【００５７】Ｖｒｅｆ＝ｒ１４２／（ｒ１４１＋ｒ１４２）×ＶＣＣ（３８）電圧Ｖｃａｐ１が定電圧Ｖｒｅｆに等しくなってから電
圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出力
Ｖｏｕｔはローレベルであり、キャパシタＣ１４１はＰ
チャンネルトランジスタＱＰ１４１によって電源電圧Ｖ
ＣＣまで充電される。一方、電圧Ｖｃａｐ２が定電圧Ｖ
ｒｅｆに等しくなってから電圧Ｖｃａｐ１が定電圧Ｖｒ
ｅｆに等しくなるまで出力Ｖｏｕｔはハイレベルであ
り、キャパシタＣ１４２はＰチャンネルトランジスタＱ
Ｐ１４２を介して電源電圧まで充電される。従って、電
圧Ｖｃａｐ１またはＶｃａｐ２が電源電圧ＶＣＣから定
電圧Ｖｒｅｆに等しくなるまでの時間は発振周期Ｔ８の
半分に等しいから、次式（３９）が成立する。

【００５８】Ｔ８＝２×ｒ１４３×ｃ１４１×ｌｎ（１／ｂ）（３９）但し、定数ｂは次式（４０）で表される。

【００５９】ｂ＝ｒ１４２／（ｒ１４１＋ｒ１４２）（４０）従って、第８実施例の発振回路は、電源電圧の変動およ
びトランジスタの特性の変動に影響されずに一定周期Ｔ
８で発振する。

【００６０】

【発明の効果】上述した実施例の発振回路によると、発
振周波数は電源電圧の変動およびトランジスタの特性の
変動の影響を受けないで、一定の周期で発振を行うこと
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に従った発振回路の回路
図。

【図２】本発明の第２実施例に従った発振回路の回路
図。

【図３】本発明の第３実施例に従った発振回路の回路
図。

【図４】第３実施例の発振回路の動作を説明するタイミ
ングチャート図。

【図５】本発明の第４実施例に従った発振回路の回路
図。

【図６】第４実施例の発振回路の動作を説明するタイミ
ングチャート図。

【図７】本発明の第５実施例に従った発振回路の回路
図。

【図８】第５実施例の発振回路の動作を説明するタイミ
ングチャート図。

【図９】本発明の第６実施例に従った発振回路の回路
図。

【図１０】第６実施例の発振回路の動作を説明するタイ
ミングチャート図。

【図１１】本発明の第７実施例に従った発振回路の回路
図。

【図１２】第７実施例の発振回路の動作を説明するタイ
ミングチャート図。

【図１３】本発明の第８実施例に従った発振回路の回路
図。

【図１４】第８実施例の発振回路の動作を説明するタイ
ミングチャート図。

【符号の説明】

１１、２１、１２１…定電圧定電流回路、１２、２２、
１２２…増幅回路、１３、２３、１２３…選択回路、１
４、１５…電源電圧端子、ＱＰ…Ｐチャンネルトランジ
スタ、ＱＮ…Ｎチャンネルトランジスタ、Ｒ…抵抗素
子、Ｃ…キャパシタンス、Ｇ…ゲート回路、Ｓ…スイッ
チ、Ｉ…インバータ、ＶｒｅｆＨ…高定電圧、Ｖｒｅｆ
Ｌ…低定電圧、Ｖｉｎ…入力、ＶＣＣ…電源電圧。

Claims

【特許請求の範囲】

【請求項１】第１及び第２の電圧を発生する電圧発生
回路と、充放電を行うキャパシタと、前記キャパシタの
充電電圧に応じて変化する１つの電圧と前記第１及び第
２の電圧の各々とを比較し、これら電圧の差に応じて前
記キャパシタの充電および放電を交互に行う回路とによ
り構成される発振回路。
【請求項２】第１及び第２の定電圧並びに前記第１及
び第２の定電圧の差に比例する第１及び第２の定電流を
出力する定電圧定電流発生回路と、充放電を行うキャパ
シタと、前記キャパシタの電圧と前記第１及び第２の定
電圧の各々とを比較し、第１及び第２の差電圧を出力す
る増幅回路と、前記１及び第２の差電圧の順序論理に応
じて前記第１及び第２の定電流を前記キャパシタを介し
て交互に流す選択回路とにより構成される発振回路。
【請求項３】電源端子間に接続され、電源電圧に応じ
た第１及び第２の分電圧を発生する分圧回路と、電源電
圧により充電され、充放電を行うキャパシタと、前記キ
ャパシタに接続される抵抗と、前記キャパシタの電圧と
前記第１及び第２の分電圧の各々とを比較し、第１及び
第２の差電圧を出力する増幅回路と、前記第１及び第２
の差電圧の順序論理に応じて前記抵抗を介した前記キャ
パシタの充電路および放電路を形成する選択回路とによ
り構成される発振回路。
【請求項４】１つの電圧を発生する電圧発生回路と、
充放電を行う第１及び第２キャパシタと、前記電圧と前
記第１及び第２キャパシタの充電電圧の各々とを比較
し、これら電圧の差に応じて前記第１及び第２キャパシ
タの充電および放電を交互に行う回路とにより構成され
る発振回路。
【請求項５】１つの定電圧およびこの定電圧に応じた
定電流を出力する定電圧定電流発生回路と、充放電を行
う第１及び第２キャパシタと、前記定電圧と前記第１及
び第２キャパシタの各々の電圧とを比較し、第１及び第
２の差電圧を出力する増幅回路と、前記１及び第２の差
電圧の順序論理に応じて前記第１及び第２の定電流を前
記キャパシタを介して交互に流す選択回路とにより構成
される発振回路。
【請求項６】電源電圧に応じた１つの基準電圧を発生
する分圧回路と、電源電圧により充電され、充放電を行
う第１及び第２キャパシタと、前記第１及び第２キャパ
シタにそれぞれ接続される第１及び第２抵抗と、前記第
１及び第２キャパシタの電圧の各々と前記基準電圧とを
比較し、第１及び第２の差電圧を出力する増幅回路と、
前記第１及び第２の差電圧の順序論理に応じて前記第１
及び第２抵抗を選択的に介した前記第１及び第２キャパ
シタの充電路および放電路を形成する選択回路とにより
構成される発振回路。