JPH0864802A - Silicon carbide semiconductor device and its manufacture - Google Patents

Silicon carbide semiconductor device and its manufacture

Info

Publication number
JPH0864802A
JPH0864802A JP12153095A JP12153095A JPH0864802A JP H0864802 A JPH0864802 A JP H0864802A JP 12153095 A JP12153095 A JP 12153095A JP 12153095 A JP12153095 A JP 12153095A JP H0864802 A JPH0864802 A JP H0864802A
Authority
JP
Japan
Prior art keywords
silicon carbide
electrode
metal nitride
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12153095A
Other languages
Japanese (ja)
Inventor
Eiji Kamiyama
栄治 神山
Kazuhiro Fusegawa
和宏 府瀬川
Yasuyoshi Tomiyama
能省 富山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIKYU KANKYO SANGYO GIJUTSU
CHIKYU KANKYO SANGYO GIJUTSU KENKYU KIKO
Mitsubishi Materials Corp
Original Assignee
CHIKYU KANKYO SANGYO GIJUTSU
CHIKYU KANKYO SANGYO GIJUTSU KENKYU KIKO
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIKYU KANKYO SANGYO GIJUTSU, CHIKYU KANKYO SANGYO GIJUTSU KENKYU KIKO, Mitsubishi Materials Corp filed Critical CHIKYU KANKYO SANGYO GIJUTSU
Priority to JP12153095A priority Critical patent/JPH0864802A/en
Publication of JPH0864802A publication Critical patent/JPH0864802A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE: To provide an SiC semiconductor device, which has an electrode with small contact resistance against silicon carbide, and its manufacture and suppress reaction between the gate electrode material and the electrode wiring. CONSTITUTION: On the n-type source area 12 and the drain area 13 of a p-type SiC substrate 11, metal nitride electrodes 16a and 16b formed of TiN or ZrN or HfN or VN or TaN are formed. On the surface layer of the areas 12 and 13 whereupon the metal nitride electrodes 16a and 16b make contact, nitrogen rich layers 12a and 13a are formed. These nitrogen rich layers reduce contact resistance of the electrodes. A metal nitride layer 16c formed of TiN, ZrN or HfN or VN or TaN is provided between an Mo gate electrode 15 and Al electrode wiring 17c, and reaction between the electrode 15 and the electrode wiring 17c is suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、炭化珪素基板を使用し
たMOSFET(Metal Oxide Semiconductor Field-Ef
fect Transistor)、MESFET(MEtal Semiconduct
or Field-Effect Transistor)、バイポーラトランジス
タ、縦型MOSトランジスタ等の半導体装置及びその製
造方法に関する。更に詳しくはコンタクト電極として金
属窒化物を用いた炭化珪素半導体装置及びその製法に関
するものである。
The present invention relates to a MOSFET (Metal Oxide Semiconductor Field-Ef) using a silicon carbide substrate.
fect transistor), MESFET (MEtal Semiconduct)
or field-effect transistor), a bipolar transistor, a vertical MOS transistor, and other semiconductor devices, and a method for manufacturing the same. More specifically, it relates to a silicon carbide semiconductor device using a metal nitride as a contact electrode and a method for manufacturing the same.

【0002】[0002]

【従来の技術】炭化珪素(SiC)半導体は、現在広く
実用化されている珪素(Si)や砒化ガリウム(GaA
s)等の他の半導体に比べて禁制帯幅が広く(2.2〜
3.3eV)、また熱的、化学的、機械的に安定で、耐
放射線性にも優れている。従って、炭化珪素を用いた半
導体装置は、他の半導体材料では使用困難な高温、大電
力、放射線照射等の過酷な条件で、高い信頼性と安定性
を示す素子として使用することができ、広範な分野での
応用が期待されている。特に、広い禁制帯幅に着目し
た、青色を放つ発光素子としての利用は、現在実用化の
段階に入っている。
2. Description of the Related Art Silicon carbide (SiC) semiconductors are widely used at present in silicon (Si) and gallium arsenide (GaA).
The bandgap is wider than other semiconductors (2.2)
3.3 eV), it is also thermally, chemically and mechanically stable and has excellent radiation resistance. Therefore, a semiconductor device using silicon carbide can be used as an element showing high reliability and stability under severe conditions such as high temperature, large power, and radiation irradiation, which are difficult to use with other semiconductor materials, Applications in various fields are expected. In particular, the use as a light emitting device that emits blue light, which focuses on a wide band gap, is currently in the stage of practical application.

【0003】しかしながら、炭化珪素の電子デバイスと
しての応用は、発光素子としての利用に比べて、甚だ遅
れている。その原因の一つは、複雑な電子デバイス作製
プロセスに適した、炭化珪素に対して電気的に良好な抵
抗性コンタクトを形成する電極材、及びその形成法が未
開発であることにある。研究レベルにおいて、n型炭化
珪素半導体への抵抗性コンタクトを形成する電極材とし
て検討されているものとしては、タングステン(W),
チタン(Ti),ニッケル(Ni)及びそれらのシリサ
イドがある。これらのコンタクト抵抗値は、おおむね1
-1〜10-4ohm・cm2程度である。これは実用化
されているSiやGaAsの半導体装置での典型的な値
(約10-6ohm・cm2)と大きな隔たりがある。
However, the application of silicon carbide as an electronic device is far behind that of its application as a light emitting element. One of the causes is that an electrode material suitable for a complicated electronic device manufacturing process, which forms an electrically favorable resistive contact with silicon carbide, and a forming method thereof have not been developed. At the research level, tungsten (W), which has been studied as an electrode material for forming a resistive contact to an n-type silicon carbide semiconductor,
There are titanium (Ti), nickel (Ni) and their silicides. These contact resistance values are roughly 1
It is about 0 −1 to 10 −4 ohm · cm 2 . This is far from the typical value (about 10 −6 ohm · cm 2 ) of a practically used Si or GaAs semiconductor device.

【0004】またW,Ti及びそのシリサイドは、低温
熱処理するとコンタクト特性の劣化を生じる。現在、コ
ンタクト抵抗値が低いとされるNiであっても低いコン
タクト抵抗値を得るためには、1100℃以上の高温熱
処理を必要としている。このように上記電極材はデバイ
ス作製プロセスには不適である。また高温熱処理を必要
としないn型炭化珪素の抵抗性コンタクトの電極材とし
て、TiNが開示されている(R.C.Glass et al.,"Low
energy ion-assisted deposition of titaniumnitride
ohmic contacts on alpha (6H)-silicon carbide" App
l.Phys.Lett.59(22),pp.2868-2870(1991))。この文献
によれば、TiNの成膜はイオンガンにより窒素イオン
をアシストしたTiの蒸着法により行われる。
Further, W, Ti and their silicides deteriorate contact characteristics when heat-treated at a low temperature. At present, even Ni, which has a low contact resistance value, requires high temperature heat treatment at 1100 ° C. or higher to obtain a low contact resistance value. Thus, the above electrode material is not suitable for the device manufacturing process. TiN is disclosed as an electrode material for n-type silicon carbide resistive contact that does not require high temperature heat treatment (RCGlass et al., "Low").
energy ion-assisted deposition of titaniumnitride
ohmic contacts on alpha (6H) -silicon carbide "App
L. Phys. Lett. 59 (22), pp. 2868-2870 (1991)). According to this document, the TiN film is formed by a Ti vapor deposition method in which nitrogen ions are assisted by an ion gun.

【0005】一方、従来より炭化珪素基板を用いた半導
体装置としてMOSFETが、例えば特開昭60−14
2568号公報に開示されている。この半導体装置は、
p型炭化珪素単結晶基板にソース・ドレイン領域を形成
した後、これらの電極としてソース・ドレイン領域上に
Niを形成し、ゲート電極としてはアルミニウム(A
l)を用いて作られる。これらの電極に対しては金属配
線が接続される。また従来、MESFETの半導体装置
ではゲート電極に白金(Pt),金(Au),Alが用
いられている。
On the other hand, as a conventional semiconductor device using a silicon carbide substrate, a MOSFET has been disclosed in, for example, JP-A-60-14.
It is disclosed in Japanese Patent No. 2568. This semiconductor device
After forming the source / drain regions on the p-type silicon carbide single crystal substrate, Ni is formed on the source / drain regions as these electrodes, and aluminum (A
l). Metal wiring is connected to these electrodes. Further, conventionally, in a semiconductor device of MESFET, platinum (Pt), gold (Au), and Al are used for the gate electrode.

【0006】[0006]

【発明が解決しようとする課題】しかし、窒素イオンを
アシストしたTiの蒸着法によるTiNの電極は、Ti
N電極に接触する炭化珪素の一定の厚さの表層部に窒素
が導入されていないか、或いは導入されたとしても電気
的に活性化されていないため、コンタクト抵抗が低くな
い欠点があった。この点を解決するために炭化珪素のn
型ドーパントである窒素を炭化珪素中に導入し電気的に
n型のキャリアを活性化させる方法が着目され、この方
法として窒素イオンをイオン注入した後熱処理する方法
が試みられている。しかしこの方法では窒素イオンを炭
化珪素の表層部にのみ高濃度に注入することが困難であ
るため、特に微細なコンタクトを容易に形成できない不
具合がある。また特開昭60−142568号公報に示
される半導体装置にあっては、以下の課題を有してい
た。即ち、第一にソース・ドレイン領域にNiの電極材
を使用した場合には上述のようにSiやGaAsの半導
体装置と比べてコンタクト抵抗が依然として大きい。第
二にゲート電極材としてAlを用いた場合には、Alが
高温熱処理により溶融してしまうため、実際にはモリブ
デン(Mo)やWのような高融点金属を用いなければな
らない。こうした高融点金属を用いると熱処理時に高融
点金属がその上のAlやタングステンシリサイド(WS
x)のような電極配線と反応し、この反応生成物によ
りゲート電極に凹凸、孔、剥離等の不具合が生じてい
た。ここで、本願の発明者らは、鋭意検討の結果SiC
の電極材として窒化チタン(TiN),窒化ジルコニウ
ム(ZrN),窒化ハフニウム(HfN),窒化バナジ
ウム(VN)又は窒化タンタル(TaN)のいずれかか
らなる金属窒化物を用いること、更に金属窒化物層が形
成されるSiCの表層部に窒素(N)リッチ層を形成す
ると、そのコンタクト抵抗が小さくなることを知見し
た。また上記金属窒化物層をゲート電極材である例えば
Moと電極配線であるWSixの間に介装することによ
り、ゲート電極材が電極配線と反応するのを抑制できる
ことも知見した。
However, the TiN electrode formed by the Ti vapor deposition method assisted by nitrogen ions is
There is a drawback that the contact resistance is not low because nitrogen is not introduced into the surface layer portion of silicon carbide having a constant thickness which is in contact with the N electrode, or even if nitrogen is introduced, it is not electrically activated. In order to solve this point, n of silicon carbide
Attention has been focused on a method of electrically activating n-type carriers by introducing nitrogen, which is a type dopant, into silicon carbide, and as this method, a method of implanting nitrogen ions and then performing heat treatment has been attempted. However, according to this method, it is difficult to implant nitrogen ions into the surface layer portion of silicon carbide at a high concentration, so that there is a problem that particularly fine contacts cannot be easily formed. Further, the semiconductor device disclosed in JP-A-60-142568 has the following problems. That is, first, when Ni electrode material is used for the source / drain regions, the contact resistance is still higher than that of the semiconductor device of Si or GaAs as described above. Secondly, when Al is used as the gate electrode material, Al is melted by the high temperature heat treatment, so that a refractory metal such as molybdenum (Mo) or W must be actually used. When such a refractory metal is used, the refractory metal may be Al or tungsten silicide (WS
react with the electrode wire, such as i x), uneven gate electrode, holes, a defect such as peeling was caused by the reaction product. Here, as a result of earnest study, the inventors of the present application
As a material for the electrode, a metal nitride made of titanium nitride (TiN), zirconium nitride (ZrN), hafnium nitride (HfN), vanadium nitride (VN) or tantalum nitride (TaN) is used, and a metal nitride layer is further used. It has been found that when a nitrogen (N) rich layer is formed on the surface layer portion of SiC in which is formed, the contact resistance becomes small. Further, by interposing between the WSi x is a example Mo and the electrode wiring is a gate electrode material to the metal nitride layer, a gate electrode material is also finding can be suppressed from reacting with the electrode wiring.

【0007】本発明の目的は、炭化珪素に対してコンタ
クト抵抗の小さい電極を有する炭化珪素半導体装置を提
供することにある。本発明の別の目的は、ゲート電極材
と電極配線との反応を抑制する炭化珪素半導体装置を提
供することにある。本発明の更に別の目的は、これらの
炭化珪素半導体装置の製造方法を提供することにある。
An object of the present invention is to provide a silicon carbide semiconductor device having an electrode having a low contact resistance with respect to silicon carbide. Another object of the present invention is to provide a silicon carbide semiconductor device that suppresses the reaction between the gate electrode material and the electrode wiring. Still another object of the present invention is to provide a method for manufacturing these silicon carbide semiconductor devices.

【0008】[0008]

【課題を解決するための手段】図1又は図7(B)に示
すように、請求項1に係る発明は、n型の炭化珪素領域
12,13又はn型の炭化珪素基板21と、この炭化珪
素領域12,13又は炭化珪素基板21上に形成された
TiN,ZrN,HfN,VN又はTaNのいずれかか
らなる金属窒化物製の電極16a,16b又は26a,
26bとを備えた炭化珪素半導体装置であって、金属窒
化物製の電極16a,16b又は26a,26bが接触
する炭化珪素領域12,13又は炭化珪素基板21の表
層部に窒素リッチ層12a,13a又は22a,23b
が形成されたことを特徴とする。上記n型の炭化珪素基
板21又はn型の炭化珪素領域12,13を形成するた
めのp型の炭化珪素基板11としては、α−SiC又は
β−SiCのいずれを使用してもよい。
As shown in FIG. 1 or FIG. 7 (B), the invention according to claim 1 includes an n-type silicon carbide region 12, 13 or an n-type silicon carbide substrate 21. Metal nitride electrode 16a, 16b or 26a made of TiN, ZrN, HfN, VN or TaN formed on the silicon carbide regions 12 and 13 or the silicon carbide substrate 21.
26b, the nitrogen-rich layers 12a, 13a on the surface layer portion of the silicon carbide regions 12, 13 or the silicon carbide substrate 21 in contact with the metal nitride electrodes 16a, 16b or 26a, 26b. Or 22a, 23b
Is formed. As the n-type silicon carbide substrate 21 or the p-type silicon carbide substrate 11 for forming the n-type silicon carbide regions 12 and 13, either α-SiC or β-SiC may be used.

【0009】図1に示すように、請求項2に係る発明
は、p型の炭化珪素基板11に絶縁膜14aを介してゲ
ート電極15を設けた炭化珪素半導体装置において、上
記ゲート電極15とこのゲート電極15に接続される電
極配線17cとの間にTiN,ZrN,HfN,VN又
はTaNのいずれかからなる金属窒化物層16cを介在
させたことを特徴とする。請求項2に係るゲート電極1
5はMo、W、それらのシリサイド等の高融点金属又は
ポリシリコンからなり、電極配線17cはAl又はWS
xからなる。
As shown in FIG. 1, the invention according to claim 2 is a silicon carbide semiconductor device in which a gate electrode 15 is provided on a p-type silicon carbide substrate 11 via an insulating film 14a. It is characterized in that a metal nitride layer 16c made of TiN, ZrN, HfN, VN or TaN is interposed between the electrode wiring 17c connected to the gate electrode 15. Gate electrode 1 according to claim 2
5 is made of Mo, W, a refractory metal such as silicide thereof, or polysilicon, and the electrode wiring 17c is Al or WS.
i x .

【0010】図7(B)に示すように、請求項3に係る
発明は、n型の炭化珪素基板21上にゲート電極25を
直接設けた炭化珪素半導体装置において、上記ゲート電
極25とこのゲート電極25に接続される電極配線27
cとの間にTiN,ZrN,HfN,VN又はTaNの
いずれかからなる金属窒化物層26cを介在させたこと
を特徴とする。この半導体装置は例えばSiC−MES
FETに適用される。請求項3に係るゲート電極25は
Au、Pt又はAlからなり、電極配線27cはAl又
はWSixからなる。
As shown in FIG. 7B, the invention according to claim 3 is a silicon carbide semiconductor device in which a gate electrode 25 is directly provided on an n-type silicon carbide substrate 21, and the gate electrode 25 and this gate are provided. Electrode wiring 27 connected to the electrode 25
It is characterized in that a metal nitride layer 26c made of TiN, ZrN, HfN, VN or TaN is interposed between the metal nitride layer 26c and c. This semiconductor device is, for example, SiC-MES.
Applied to FET. The gate electrode 25 according to claim 3 is made of Au, Pt or Al, and the electrode wiring 27c is made of Al or WSi x .

【0011】図1に示すように、請求項4に係る発明
は、p型の炭化珪素基板11と、この炭化珪素基板11
上に絶縁膜14aを介して設けられたゲート電極15
と、この炭化珪素基板11上に形成されたn型のソース
・ドレイン炭化珪素領域12,13と、この炭化珪素領
域12,13に形成されたTiN,ZrN,HfN,V
N又はTaNのいずれかからなる金属窒化物製の電極1
6a,16bとを備えた炭化珪素半導体装置であって、
上記ゲート電極15とこのゲート電極15に接続される
電極配線17cとの間にTiN,ZrN,HfN,VN
又はTaNのいずれかからなる金属窒化物層16cを介
在させるとともに、上記金属窒化物製の電極16a,1
6bが接触する上記炭化珪素領域12,13の表層部に
窒素リッチ層12a,13aが形成されたことを特徴と
する。
As shown in FIG. 1, the invention according to claim 4 is a p-type silicon carbide substrate 11, and this silicon carbide substrate 11
A gate electrode 15 provided on top of the insulating film 14a
And n-type source / drain silicon carbide regions 12 and 13 formed on the silicon carbide substrate 11, and TiN, ZrN, HfN, and V formed on the silicon carbide regions 12 and 13.
Metal Nitride Electrode 1 Made of N or TaN 1
A silicon carbide semiconductor device comprising: 6a, 16b,
TiN, ZrN, HfN, VN are provided between the gate electrode 15 and the electrode wiring 17c connected to the gate electrode 15.
Alternatively, a metal nitride layer 16c made of either TaN or TaN is interposed, and the metal nitride electrodes 16a, 1 are formed.
It is characterized in that nitrogen-rich layers 12a and 13a are formed on the surface layer portions of the silicon carbide regions 12 and 13 with which 6b is in contact.

【0012】請求項5に係る発明は、請求項4に係る発
明において、ゲート電極15が高融点金属又はポリシリ
コンからなり、このゲート電極15の両側のp型の炭化
珪素基板11にn型のソース・ドレイン炭化珪素領域1
2,13が形成され、これらの炭化珪素領域12,13
にTiN,ZrN,HfN,VN又はTaNのいずれか
からなる金属窒化物製の電極16a,16bが形成され
る炭化珪素半導体装置である。この半導体装置は例えば
SiC−MOSFETに適用される。
According to a fifth aspect of the present invention, in the invention according to the fourth aspect, the gate electrode 15 is made of a refractory metal or polysilicon, and the p-type silicon carbide substrate 11 on both sides of the gate electrode 15 is n-type. Source / drain silicon carbide region 1
2, 13 are formed, and these silicon carbide regions 12, 13 are formed.
Is a silicon carbide semiconductor device in which electrodes 16a, 16b made of a metal nitride made of TiN, ZrN, HfN, VN or TaN are formed. This semiconductor device is applied to, for example, a SiC-MOSFET.

【0013】図7(B)に示すように、請求項6に係る
発明は、n型の炭化珪素基板21と、この炭化珪素基板
21上に直接設けられたAu、Pt又はAlからなるゲ
ート電極25と、この炭化珪素基板21上に形成された
n型のソース・ドレイン炭化珪素領域22,23と、こ
れらの炭化珪素領域22,23に形成されたTiN,Z
rN,HfN,VN又はTaNのいずれかからなる金属
窒化物製の電極26a,26bとを備えた炭化珪素半導
体装置であって、上記ゲート電極25とこのゲート電極
25に接続される電極配線27cとの間にTiN,Zr
N,HfN,VN又はTaNのいずれかからなる金属窒
化物層26cを介在させるとともに、上記金属窒化物製
の電極26a,26bが接触する炭化珪素領域22,2
3の表層部に窒素リッチ層22a,23bが形成された
ことを特徴とする。
As shown in FIG. 7B, the invention according to claim 6 is an n-type silicon carbide substrate 21, and a gate electrode made of Au, Pt or Al directly provided on the silicon carbide substrate 21. 25, n-type source / drain silicon carbide regions 22 and 23 formed on the silicon carbide substrate 21, and TiN and Z formed on these silicon carbide regions 22 and 23.
A silicon carbide semiconductor device comprising electrodes 26a, 26b made of metal nitride made of any one of rN, HfN, VN, and TaN, comprising: the gate electrode 25; and an electrode wiring 27c connected to the gate electrode 25. Between TiN and Zr
Silicon carbide regions 22 and 2 in which a metal nitride layer 26c made of N, HfN, VN, or TaN is interposed and the metal nitride electrodes 26a and 26b are in contact with each other.
The nitrogen-rich layers 22a and 23b are formed in the surface layer portion of No. 3.

【0014】図1又は図7(B)に示すように、請求項
7又は請求項8に係る発明は、請求項1、請求項4又は
請求項6に係る発明において、窒素リッチ層12a,1
3a又は22a,23aが5オングストローム以上50
0オングストローム以下の厚さを有し、少なくとも1×
1019/cm3の濃度の窒素を含有する。窒素リッチ層
12a,13a又は22a,23aは20オングストロ
ーム以上500オングストローム以下の厚さを有し、少
なくとも1×1020/cm3の濃度の窒素を含有するこ
とが好ましい。
As shown in FIG. 1 or FIG. 7 (B), the invention according to claim 7 or 8 is the same as the invention according to claim 1, 4 or 6, and the nitrogen-rich layers 12a, 1
3a or 22a, 23a is 5 angstroms or more 50
Having a thickness of 0 angstroms or less and at least 1 ×
It contains nitrogen at a concentration of 10 19 / cm 3 . The nitrogen-rich layers 12a, 13a or 22a, 23a preferably have a thickness of 20 angstroms or more and 500 angstroms or less and contain nitrogen at a concentration of at least 1 × 10 20 / cm 3 .

【0015】図2(A)〜(I)に示すように、請求項
9に係る発明は、p型の炭化珪素基板11上にn型のソ
ース・ドレイン炭化珪素領域12,13を形成する工程
と、このソース・ドレイン炭化珪素領域12,13間の
炭化珪素基板11上に絶縁膜14aを形成する工程と、
この絶縁膜14a上にゲート電極15を形成する工程
と、このゲート電極15及びソース・ドレイン炭化珪素
領域12,13上にTiN,ZrN,HfN,VN又は
TaNのいずれかからなる金属窒化物層16c,16
a,16bをそれぞれ形成する工程と、これらの金属窒
化物層16c,16a,16b上に電極配線17c,1
7a,17bを形成する工程とを含む炭化珪素半導体装
置の製造方法である。
As shown in FIGS. 2A to 2I, the invention according to claim 9 is a step of forming n-type source / drain silicon carbide regions 12 and 13 on a p-type silicon carbide substrate 11. And a step of forming an insulating film 14a on the silicon carbide substrate 11 between the source / drain silicon carbide regions 12 and 13.
A step of forming a gate electrode 15 on the insulating film 14a, and a metal nitride layer 16c made of TiN, ZrN, HfN, VN or TaN on the gate electrode 15 and the source / drain silicon carbide regions 12 and 13. , 16
a and 16b respectively, and the electrode wirings 17c, 1 on the metal nitride layers 16c, 16a, 16b.
And a step of forming 7a and 17b.

【0016】請求項10に係る発明は、金属窒化物層1
6a,16bを形成するときにソース・ドレイン炭化珪
素領域12,13の表層部に窒素リッチ層12a,13
aが形成される請求項9記載の炭化珪素半導体装置の製
造方法であり、請求項11に係る発明は、金属窒化物層
16c,16a,16bの形成が窒素プラズマ雰囲気で
Ti,Zr,Hf,V又はTaのいずれかからなる金属
ターゲット或いはTiN,ZrN,HfN,VN又はT
aNのいずれかからなる金属窒化物ターゲットを用いた
スパッタリングにより行う請求項9記載の炭化珪素半導
体装置の製造方法である。
The invention according to claim 10 is the metal nitride layer 1
Nitrogen-rich layers 12a, 13 are formed on the surface layer portions of the source / drain silicon carbide regions 12, 13 when forming 6a, 16b.
The method for manufacturing a silicon carbide semiconductor device according to claim 9, wherein a is formed, wherein the metal nitride layers 16c, 16a, 16b are formed in a nitrogen plasma atmosphere in a Ti, Zr, Hf, Metal target made of either V or Ta or TiN, ZrN, HfN, VN or T
The method for manufacturing a silicon carbide semiconductor device according to claim 9, wherein the method is performed by sputtering using a metal nitride target made of any of aN.

【0017】[0017]

【作用】請求項1及び請求項10に係る発明によれば、
炭化珪素領域又は炭化珪素基板の表層部に窒素リッチ層
12a,13a又は22a,23aを形成することによ
り、この窒素がドーパントとして作用し、ソース・ドレ
イン電極16a,16b又は26a,26bのコンタク
ト抵抗を小さくすることができ、これらの電極はSiC
半導体装置にあって好適な電極として機能する。請求項
2,3に係る発明によれば、ゲート電極15,25と電
極配線17c,27cとの間に金属窒化物層16c,2
6cを介在させることにより、この金属窒化物層16
c,26cがバリアメタル層として作用し、高温熱処理
によってもゲート電極15,25と電極配線17c,2
7cとの反応を防止する。これにより、ゲート電極1
5,25に剥がれ、凹凸等の不具合が生じることはな
い。例えば高融点金属又はポリシリコンと、電極配線と
の間の反応防止層として金属窒化物層が機能する。また
この金属窒化物層はポリシリコン中にドープされた不純
物(P,B,As等)の高温処理での外部への拡散防止
層としても機能する。
According to the inventions of claims 1 and 10,
By forming the nitrogen-rich layers 12a, 13a or 22a, 23a in the silicon carbide region or the surface layer portion of the silicon carbide substrate, this nitrogen acts as a dopant and the contact resistance of the source / drain electrodes 16a, 16b or 26a, 26b is increased. Can be made smaller and these electrodes are made of SiC
It functions as a suitable electrode in a semiconductor device. According to the inventions of claims 2 and 3, the metal nitride layers 16c and 2 are provided between the gate electrodes 15 and 25 and the electrode wirings 17c and 27c.
By interposing 6c, the metal nitride layer 16
c and 26c act as a barrier metal layer, and the gate electrodes 15 and 25 and the electrode wirings 17c and 2 are also subjected to high temperature heat treatment.
Prevents reaction with 7c. Thereby, the gate electrode 1
No peeling occurs in No. 5, 25, and no problems such as unevenness occur. For example, the metal nitride layer functions as a reaction prevention layer between the refractory metal or polysilicon and the electrode wiring. Further, this metal nitride layer also functions as a diffusion preventing layer for impurities (P, B, As, etc.) doped in polysilicon to the outside in high temperature treatment.

【0018】請求項4,5,6に係る発明によれば、窒
素リッチ層12a,13a又は22a,23aにより電
極16a,16b又は26a,26bのコンタクト抵抗
を小さくすることができ、かつ金属窒化物層16c,2
6cの介在によりゲート電極15,25における剥がれ
等の不具合も完全に排除することができる。請求項9に
係る発明によれば、コンタクト抵抗が小さく、かつ製造
工程中の熱処理においてSiCに対して反応を起こさず
安定な電極16a,16bを有するとともに、ゲート電
極15における剥がれ等の不具合の生じないSiC半導
体装置を少ない工程で容易に製造することができる。請
求項11に係る発明によれば、窒素リッチ層12a,1
3aの窒素含有量を高濃度にすることができる。
According to the invention of claims 4, 5, and 6, the contact resistance of the electrodes 16a, 16b or 26a, 26b can be reduced by the nitrogen-rich layers 12a, 13a or 22a, 23a, and the metal nitride can be used. Layer 16c, 2
By interposing 6c, it is possible to completely eliminate defects such as peeling of the gate electrodes 15 and 25. According to the invention of claim 9, the contact resistance is small, and the electrodes 16a and 16b which are stable and do not react with SiC during the heat treatment in the manufacturing process are provided, and a defect such as peeling in the gate electrode 15 occurs. It is possible to easily manufacture a non-SiC semiconductor device with a small number of steps. According to the invention of claim 11, the nitrogen-rich layers 12a, 1
The nitrogen content of 3a can be made high.

【0019】なお、スパッタリング時に窒素プラズマ雰
囲気にしておく以外に、炭化珪素基板を100〜800
℃程度、好ましくは200〜400℃の温度にしておく
と、表層部が活性化し、窒素リッチ層の窒素含有量をよ
り一層高濃度にすることができる。窒素リッチ層を形成
した後、更にスパッタリングを続けると活性化した窒素
リッチ層に金属窒化物が選択的に形成され、ソース電極
及びドレイン電極が形成される。この金属窒化物の電極
と炭化珪素との界面は金属窒化物の有するバリア性のた
めその後の雰囲気温度が900℃程度になっても損なわ
れず、かつ表層部も保全される。この結果、高温下にお
いても金属窒化物製の電極の電気特性は劣化しない。ま
たこの電極はスパッタリング後に熱処理をしない、いわ
ゆる"asdeposited"の状態でも、コンタクト抵抗は小さ
いため、スパッタリング後に特別の熱処理を要しない。
In addition to the nitrogen plasma atmosphere during sputtering, a silicon carbide substrate having a thickness of 100 to 800 is used.
When the temperature is set to about 0 ° C, preferably 200 to 400 ° C, the surface layer portion is activated and the nitrogen content of the nitrogen-rich layer can be further increased. After forming the nitrogen-rich layer, when sputtering is further continued, the metal nitride is selectively formed in the activated nitrogen-rich layer to form the source electrode and the drain electrode. The interface between the metal nitride electrode and silicon carbide is not impaired even if the subsequent ambient temperature reaches about 900 ° C. due to the barrier property of the metal nitride, and the surface layer portion is also maintained. As a result, the electrical characteristics of the metal nitride electrode do not deteriorate even at high temperatures. Further, even if this electrode is not subjected to heat treatment after sputtering, that is, in a so-called "as deposited" state, since the contact resistance is small, no special heat treatment is required after sputtering.

【0020】[0020]

【実施例】以下、本発明の実施例を図面を参照して説明
する。 <実施例1>図1及び図2に示すように、この例ではS
iC−MOSFETの炭化珪素半導体装置10について
説明する。まず図2(A)に示すように、p型のSiC
(以下、p−SiCという)基板11にイオン注入によ
るドーピングでn型のソース領域12及びn型のドレイ
ン領域13を所定の間隔をあけて形成する。このSiC
基板11を熱酸化することによりSiC基板11の表面
にSiO2からなる絶縁膜14aを形成した後、この絶
縁膜14a上にこの例ではMo膜をゲート電極15とし
て積層する。次に図2(B)に示すように化学的気相成
長(Chemical Vapor Deposition; CVD)法により絶
縁膜14a及びゲート電極15上にSiO2からなる絶
縁膜14bを形成した後、図2(C)に示すように絶縁
膜14b上に所定のパターンでフォトレジスト14cを
形成する。図2(D)に示すようにフッ酸系のエッチャ
ントによりエッチングしてフォトレジスト14cで被覆
されない絶縁膜14a及び14bを除去する。これによ
りソース・ドレイン領域12,13及びゲート電極15
が露出する。
Embodiments of the present invention will be described below with reference to the drawings. <Example 1> As shown in FIGS. 1 and 2, in this example, S
The iC-MOSFET silicon carbide semiconductor device 10 will be described. First, as shown in FIG. 2A, p-type SiC
An n-type source region 12 and an n-type drain region 13 are formed on a substrate 11 (hereinafter, referred to as p-SiC) by ion implantation at predetermined intervals. This SiC
An insulating film 14a made of SiO 2 is formed on the surface of the SiC substrate 11 by thermally oxidizing the substrate 11, and then a Mo film is laminated as a gate electrode 15 on this insulating film 14a in this example. Next, as shown in FIG. 2B, an insulating film 14b made of SiO 2 is formed on the insulating film 14a and the gate electrode 15 by a chemical vapor deposition (CVD) method, and then, as shown in FIG. ), A photoresist 14c is formed on the insulating film 14b in a predetermined pattern. As shown in FIG. 2D, the insulating films 14a and 14b not covered with the photoresist 14c are removed by etching with a hydrofluoric acid-based etchant. Thereby, the source / drain regions 12, 13 and the gate electrode 15
Is exposed.

【0021】次いで図2(E)に示すように窒素プラズ
マ雰囲気でTiターゲットを使用したスパッタリングを
行う。ソース・ドレイン領域12,13の表層部に窒素
リッチ層12a,13aが形成され、続いて窒素リッチ
層12a,13a及びゲート電極15を含む全表面にT
iNx層16が形成される。このときのSiC基板11
の温度を200〜400℃に保持しておく。基板温度が
低いと好適なTiNx層が形成されないからである。次
に図2(F)に示すようにこのTiNx層16上にWS
x層17を形成した後、図2(G)に示すようにWS
x層17上に所定のパターンでフォトレジスト18を
形成する。図2(H)に示すようにフッ硝酸系のエッチ
ャントによりWSix層17のみを選択的にエッチング
し、部分的にTiNx層16を露出する。最後に残存し
たWSix層17のみをマスクした後、露出したTiNx
層16を過酸化水素水と硫酸の混合液によるウエットエ
ッチング又はフッ素系ガスによるドライエッチングで部
分的に除去し、図2(I)及び図1に示す炭化珪素半導
体装置10を得る。
Next, as shown in FIG. 2E, sputtering using a Ti target is performed in a nitrogen plasma atmosphere. Nitrogen-rich layers 12a and 13a are formed on the surface layers of the source / drain regions 12 and 13, and then T is formed on the entire surface including the nitrogen-rich layers 12a and 13a and the gate electrode 15.
The iN x layer 16 is formed. SiC substrate 11 at this time
Is maintained at 200 to 400 ° C. This is because a suitable TiN x layer cannot be formed when the substrate temperature is low. Then, as shown in FIG. 2 (F), WS is formed on the TiN x layer 16.
After forming the i x layer 17, as shown in FIG.
A photoresist 18 is formed on the i x layer 17 in a predetermined pattern. As shown in FIG. 2H, only the WSi x layer 17 is selectively etched by a hydrofluoric nitric acid-based etchant to partially expose the TiN x layer 16. After masking only the last remaining WSi x layer 17, the exposed TiN x layer
Layer 16 is partially removed by wet etching using a mixed solution of hydrogen peroxide solution and sulfuric acid or dry etching using a fluorine-based gas to obtain silicon carbide semiconductor device 10 shown in FIGS. 2 (I) and 1.

【0022】図1において、16aはTiNxからなる
ソース電極、16bはTiNxからなるドレイン電極、
16cはTiNx層である。ソース電極16a上にはW
Sixからなる電極配線17aが、ゲート電極15上に
はTiNx層16cを介してWSixからなる電極配線1
7cが、またドレイン電極16b上にはWSixからな
る電極配線17bがそれぞれ設けられる。p−SiC基
板11上には図2に示した工程に続いてこのSiC基板
11の電位を固定するためのAl電極(図示せず)が形
成される。p−SiC基板11とAl電極との間の抵抗
性コンタクトを確保するために、900℃程度の高温熱
処理を行う。この高温熱処理にあって、TiNx層16
cはMoからなるゲート電極15と電極配線17cとの
反応を抑制するバリアメタルとして機能する。
[0022] In FIG. 1, 16a denotes a source electrode made of TiN x, 16b drain electrode made of TiN x,
16c is a TiN x layer. W on the source electrode 16a
The electrode wiring 17a made of Si x is formed on the gate electrode 15 via the TiN x layer 16c and the electrode wiring 1 made of WSi x 1
7c, and an electrode wiring 17b made of WSi x is provided on the drain electrode 16b. Following the step shown in FIG. 2, an Al electrode (not shown) for fixing the potential of the SiC substrate 11 is formed on the p-SiC substrate 11. In order to secure the resistive contact between the p-SiC substrate 11 and the Al electrode, high temperature heat treatment at about 900 ° C. is performed. In this high temperature heat treatment, the TiN x layer 16
c functions as a barrier metal that suppresses the reaction between the gate electrode 15 made of Mo and the electrode wiring 17c.

【0023】また、ソース・ドレイン領域12,13の
表層部の窒素リッチ層12a,13aはプラズマによる
窒素のドーピングにより形成される。イオン注入で形成
するソース・ドレイン領域に比較すると、これよりかな
り浅い表層部領域、即ち表面から500オングストロー
ム以下の深さ領域に対して窒素リッチ層12a,13a
は形成される。また、このプラズマアシストの窒素ドー
ピングでは、浅い最表面層のみに対して高濃度に窒素を
ドーピングすることができる。なお、プラズマアシスト
の窒素ドーピングの代わりに窒素をイオン注入した場合
には、このような最表面層にのみ高濃度のドーピングを
行うことはできない。このため、プラズマアシストの窒
素ドーピングによればソース・ドレイン領域のシート抵
抗値をほとんど変化させることなく、良好なコンタクト
特性が得られる。
The nitrogen-rich layers 12a and 13a in the surface layer portions of the source / drain regions 12 and 13 are formed by doping nitrogen with plasma. Compared with the source / drain regions formed by ion implantation, the nitrogen-rich layers 12a and 13a are considerably shallower than the surface layer region, that is, the depth region of 500 angstroms or less from the surface.
Is formed. Further, in this plasma-assisted nitrogen doping, only the shallow outermost layer can be highly doped with nitrogen. When nitrogen is ion-implanted instead of plasma-assisted nitrogen doping, high-concentration doping cannot be performed only on the outermost surface layer. Therefore, the plasma-assisted nitrogen doping makes it possible to obtain good contact characteristics without substantially changing the sheet resistance value of the source / drain regions.

【0024】<実施例2>実施例1のSiC基板11の
ソース領域12及びドレイン領域13にTiNxからな
るソース電極16a及びドレイン電極16bを形成する
ために次の条件で高周波(RF)スパッタリングを行っ
た。このときソース領域12及びドレイン領域13はそ
れぞれ2〜8×1018/cm3の窒素濃度であった。 ・ターゲット: Tiターゲット ・SiC基板バイアス: なし ・SiC基板温度: 300℃ ・RFパワー: 400W ・窒素分圧: 0.5Pa ・TiNx膜: 1000オングストローム <実施例3>窒素分圧を2.0Paに変えた以外、実施
例2と同一条件にてソース領域及びドレイン領域にTi
xからなる電極を形成するためのRFスパッタリング
を行った。
Example 2 In order to form the source electrode 16a and the drain electrode 16b made of TiN x on the source region 12 and the drain region 13 of the SiC substrate 11 of Example 1, radio frequency (RF) sputtering is performed under the following conditions. went. At this time, the source region 12 and the drain region 13 each had a nitrogen concentration of 2 to 8 × 10 18 / cm 3 .・ Target: Ti target ・ SiC substrate bias: None ・ SiC substrate temperature: 300 ° C. ・ RF power: 400 W ・ Nitrogen partial pressure: 0.5 Pa ・ TiN x film: 1000 Å <Example 3> Nitrogen partial pressure of 2.0 Pa Under the same conditions as in Example 2, except that
RF sputtering was performed to form an electrode made of N x .

【0025】SiC基板上に厚さ1000オングストロ
ームのTiNx膜が形成された後、実施例2及び実施例
3のサンプルについてコンタクト抵抗値を測定するため
に、TiNx膜の上にWSixを5000オングストロー
ムの厚さで形成した。このWSix膜はコンタクト測定
を行う際のプローブ針でTiNx膜を損傷させないため
の保護膜である。WSix膜を形成した後、所定の電極
形成を行い、アルゴン雰囲気中400℃で1時間熱処理
した。熱処理後の2つのサンプルの室温におけるコンタ
クト抵抗値を四端子クロスブリッジケルビン法により測
定した。その結果を表1に示す。
After forming a 1000 Å thick TiN x film on a SiC substrate, WSi x 5000 was deposited on the TiN x film to measure the contact resistance of the samples of Examples 2 and 3. It was formed to a thickness of angstrom. This WSi x film is a protective film for preventing the TiN x film from being damaged by the probe needle during contact measurement. After forming the WSi x film, a predetermined electrode was formed and heat-treated at 400 ° C. for 1 hour in an argon atmosphere. The contact resistance value of the two samples after the heat treatment at room temperature was measured by the four-terminal cross bridge Kelvin method. The results are shown in Table 1.

【0026】[0026]

【表1】 [Table 1]

【0027】一方、上記条件でTiNx膜を形成した直
後の実施例2と実施例3のSiC基板を過酸化水素と硫
酸の混合液により洗浄して、TiNx膜を除去し、2次
イオン質量分析(Secondary Ion Mass Spectroscopy;
SIMS)によりSiC表面からSiC内部への窒素の
濃度分布を測定した。その結果を図3及び図4に示す。
また実施例3のサンプルについて、室温(25℃)、5
0℃、100℃、150℃、200℃、250℃、30
0℃、350℃、400℃及び450℃に順次加熱し、
それぞれの温度でコンタクト抵抗値を測定した。その結
果を図5に示す。表1から明らかなように、従来のコン
タクト抵抗値(10-4ohm・cm2)と比べて実施例
2及び実施例3のコンタクト抵抗値は1桁程度小さかっ
た。また図3及び図4から明らかなように、実施例2及
び実施例3のサンプルとも、SiC表面から200オン
グストロームの深さにわたって2×1019/cm3の高
濃度に窒素が導入されていた。特にSiC表面から5オ
ングストローム程度の深さにおいて、実施例2のサンプ
ルでは1×1021/cm3の高濃度に、また実施例3の
サンプルでは1×1020/cm3の高濃度にそれぞれ窒
素が導入されていた。更に図5から明らかなように、T
iNxからなる電極は室温から450℃に温度変化させ
てもコンタクト抵抗値は5.5×10-5 ohm・cm2
から5.0×10-5 ohm・cm2に僅かに変化するに
過ぎなかった。なお、このコンタクト抵抗値は温度に対
して可逆的な変化を示した。
On the other hand, the SiC substrates of Examples 2 and 3 immediately after the TiN x film was formed under the above conditions were washed with a mixed solution of hydrogen peroxide and sulfuric acid to remove the TiN x film and to remove secondary ions. Secondary Ion Mass Spectroscopy;
The concentration distribution of nitrogen from the SiC surface to the inside of the SiC was measured by SIMS). The results are shown in FIGS. 3 and 4.
For the sample of Example 3, room temperature (25 ° C.), 5
0 ° C, 100 ° C, 150 ° C, 200 ° C, 250 ° C, 30
Heat to 0 ℃, 350 ℃, 400 ℃ and 450 ℃ in sequence,
The contact resistance value was measured at each temperature. The result is shown in FIG. As is clear from Table 1, the contact resistance values of Example 2 and Example 3 were about one digit smaller than the conventional contact resistance value (10 −4 ohm · cm 2 ). Further, as is clear from FIGS. 3 and 4, in both the samples of Examples 2 and 3, nitrogen was introduced at a high concentration of 2 × 10 19 / cm 3 over a depth of 200 Å from the SiC surface. Particularly, at a depth of about 5 angstroms from the SiC surface, the sample of Example 2 has a high concentration of 1 × 10 21 / cm 3 and the sample of Example 3 has a high concentration of 1 × 10 20 / cm 3. Was introduced. Furthermore, as is clear from FIG.
The contact resistance value of the electrode made of iN x is 5.5 × 10 −5 ohm · cm 2 even when the temperature is changed from room temperature to 450 ° C.
To 5.0 × 10 −5 ohm · cm 2 only slightly. The contact resistance value showed a reversible change with temperature.

【0028】<実施例4>図6は本発明の実施例4のS
iCバイポーラトランジスタ及びその製法を示してい
る。この実施例にあっても、実施例1の場合と同様に電
極配線と電極との間にTiNx層を形成するものであ
る。また、n型のSiC(以下、n−SiCという)基
板への電極としてTiNxを用いる。TiNxの形成は実
施例1と同様に行う。またTiNx上の配線としてはW
Six等を使用する。図6(A)に示すように、このS
iCバイポーラトランジスタはSi基板、4H−SiC
(α−SiC)基板又は6H−SiC(α−SiC)基
板のいずれかの基板上に3C−SiC(β−SiC)を
ヘテロエピタキシャル成長させて作られる。なお、この
トランジスタは4H−SiC基板又は6H−SiC基板
上に4H−SiC又は6H−SiCをホモエピタキシャ
ル成長させて作製してもよい。具体的には基板上にn−
SiC、p−SiC、n−SiCの順に成長させる。そ
して図6(B)に示すように、n−SiC及びp−Si
Cの一部をフッ素系ガスを用いてドライエッチングし、
下側の2つのエピタキシャル層であるp−SiC層及び
その上のn−SiC層の上面の一部をそれぞれ露出させ
る。更に図6(C)に示すように、p−SiC層上にA
l又はAl−Si等のAlを含有した電極を形成する。
そして900℃以上の高温で熱処理を行う。ここで図6
(D)に示すように、TiNx膜を実施例1と同様のプ
ロセスにより形成する。そしてこのエッチング後のTi
x層上に電極配線、例えばWSix等を形成する。な
お、TiNx膜上にWSix膜を連続して形成し、これら
を同時にエッチングしてもよい。
<Embodiment 4> FIG. 6 shows S of Embodiment 4 of the present invention.
The iC bipolar transistor and its manufacturing method are shown. Also in this embodiment, as in the case of the first embodiment, the TiN x layer is formed between the electrode wiring and the electrode. In addition, TiN x is used as an electrode for an n-type SiC (hereinafter referred to as n-SiC) substrate. Formation of TiN x is performed in the same manner as in Example 1. Also, as the wiring on TiN x , W
Using the Si x or the like. As shown in FIG. 6 (A), this S
iC bipolar transistor is Si substrate, 4H-SiC
It is made by heteroepitaxially growing 3C-SiC (β-SiC) on either a (α-SiC) substrate or a 6H-SiC (α-SiC) substrate. Note that this transistor may be manufactured by homoepitaxially growing 4H-SiC or 6H-SiC on a 4H-SiC substrate or 6H-SiC substrate. Specifically, n− on the substrate
SiC, p-SiC, and n-SiC are grown in this order. Then, as shown in FIG. 6B, n-SiC and p-Si
Part of C is dry-etched using a fluorine-based gas,
Part of the upper surfaces of the lower two epitaxial layers, the p-SiC layer and the n-SiC layer thereabove are exposed. Further, as shown in FIG. 6C, A is formed on the p-SiC layer.
An electrode containing Al or Al such as Al-Si is formed.
Then, heat treatment is performed at a high temperature of 900 ° C. or higher. Figure 6
As shown in (D), a TiN x film is formed by the same process as in the first embodiment. And Ti after this etching
Electrode wiring, such as WSi x, is formed on the N x layer. The WSi x film may be continuously formed on the TiN x film, and these may be simultaneously etched.

【0029】<実施例5>図7は本発明の実施例5のM
ESFETの炭化珪素半導体装置20の製法を示してい
る。図7(A)に示すように、実施例1と同じn型Si
C基板21上にAu、Pt又はAlのゲート電極25が
蒸着又はスパッタリングにより直接設けられる。図7
(B)に示すように、ゲート電極25の両側の炭化珪素
基板21にはn型のソース領域22及びドレイン領域2
3が形成される。実施例1と同様に窒素プラズマ雰囲気
でTiをターゲットとしてスパッタリングを行い、この
ソース・ドレイン領域22,23及びゲート電極25の
上にそれぞれTiNxからなるソース電極層26a,ド
レイン電極26b及びTiNx層26cが形成される。
このとき電極極26a,26bが接触するソース・ドレ
イン領域22,23の表層部に窒素リッチ層22a,2
3aが形成される。この例でも、SiC基板への抵抗性
コンタクト電極材としてTiNxを用いている。 <実施例6>図8は本発明の実施例6を示している。い
わゆる縦型MOSトランジスタについて本発明を適用し
た例である。ゲート電極及びソース領域に対してTiN
xを形成している例である。この縦型MOSトランジス
タは次のようにして作られる。まずn+−SiC基板3
1の表面にn−SiC層32及びp−SiC層33をこ
の順にエピタキシャル成長させて形成する。次いでこれ
らのSiC層33に窒素をイオン注入してn+−SiC
層34を形成した後、イオン注入の損傷を回復するため
にアニール処理する。次に反応性イオンエッチング(Re
active-Ion Etching; RIE)によりU字状にSiC層
を異方的にドライエッチングした後、SiO2からなる
絶縁膜35を形成する。続いてU字状部分にゲート電極
36を形成した後、ソース領域にコンタクトホールを形
成し、ソース領域とゲート電極36上に実施例1と同様
にしてTiNxからなるソース電極層37a及びTiNx
層37cを形成する。このときソース電極層37aが接
触するソース領域の表層部に窒素リッチ層38が形成さ
れる。更に続いてソース電極層37a及びTiNx層3
7c上にWSixからなる電極配線39a,39bを形
成し、最後にSiC基板31の裏面にドレイン電極40
を形成する。
<Embodiment 5> FIG. 7 shows M of Embodiment 5 of the present invention.
The manufacturing method of the silicon carbide semiconductor device 20 of ESFET is shown. As shown in FIG. 7A, the same n-type Si as in Example 1 is used.
A gate electrode 25 of Au, Pt or Al is directly provided on the C substrate 21 by vapor deposition or sputtering. Figure 7
As shown in (B), the n-type source region 22 and the drain region 2 are formed in the silicon carbide substrate 21 on both sides of the gate electrode 25.
3 is formed. Perform sputtering Ti as a target in a nitrogen plasma atmosphere as in Example 1, the source electrode layer 26a made of each TiN x on the source and drain regions 22, 23 and the gate electrode 25, the drain electrode 26b and the TiN x layer 26c is formed.
At this time, the nitrogen-rich layers 22a, 2 are formed on the surface layers of the source / drain regions 22, 23 in contact with the electrode poles 26a, 26b.
3a is formed. Also in this example, TiN x is used as a resistive contact electrode material to the SiC substrate. <Sixth Embodiment> FIG. 8 shows a sixth embodiment of the present invention. This is an example in which the present invention is applied to a so-called vertical MOS transistor. TiN for gate electrode and source region
This is an example of forming x . This vertical MOS transistor is manufactured as follows. First, n + -SiC substrate 3
An n-SiC layer 32 and a p-SiC layer 33 are formed on the surface of No. 1 by epitaxial growth in this order. Next, nitrogen is ion-implanted into these SiC layers 33 to form n + -SiC.
After the layer 34 is formed, it is annealed to repair the damage of the ion implantation. Next, reactive ion etching (Re
After the anisotropic dry etching of the SiC layer into a U shape by active-ion etching (RIE), an insulating film 35 made of SiO 2 is formed. Then after forming the gate electrode 36 in a U-shaped portion, a contact hole is formed in the source region, the source electrode layer 37a made of TiN x in the same manner as in Example 1 on the source region and the gate electrode 36 and the TiN x
Form layer 37c. At this time, the nitrogen-rich layer 38 is formed in the surface layer portion of the source region in contact with the source electrode layer 37a. Further subsequently, the source electrode layer 37a and the TiN x layer 3
The electrode wirings 39a and 39b made of WSi x are formed on the 7c, and finally the drain electrode 40 is formed on the back surface of the SiC substrate 31.
To form.

【0030】なお、上記実施例1〜6では金属窒化物と
してTiNxを例示したが、実施例1〜6においてTi
xの代わりにZrN,HfN,VN,TaN等の金属
窒化物を用いてもよい。
Although TiN x is exemplified as the metal nitride in the above Examples 1 to 6, TiN x is used in Examples 1 to 6.
Instead of N x , a metal nitride such as ZrN, HfN, VN, TaN may be used.

【0031】[0031]

【発明の効果】以上述べたように、本発明によれば、コ
ンタクト抵抗の小さいソース・ドレイン電極材を得るこ
とができる。また、高温熱処理による剥がれ、凹凸、孔
等の不具合が生じることがないSiC半導体装置のゲー
ト電極を形成することができる。更に、このような実用
化可能なSiC半導体装置の製造方法を提供することが
できる。
As described above, according to the present invention, a source / drain electrode material having a low contact resistance can be obtained. Further, it is possible to form the gate electrode of the SiC semiconductor device in which defects such as peeling, unevenness and holes due to high temperature heat treatment do not occur. Further, it is possible to provide a method for manufacturing such a practicable SiC semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係るSiC−MOSFET
の概略構造を示す断面図である。
FIG. 1 is a SiC-MOSFET according to a first embodiment of the present invention.
3 is a cross-sectional view showing the schematic structure of FIG.

【図2】そのSiC−MOSFETの製造工程を説明す
るための断面図である。
FIG. 2 is a cross-sectional view for explaining the manufacturing process of the SiC-MOSFET.

【図3】本発明の実施例2の炭化珪素領域の表層部にお
ける窒素濃度分布図である。
FIG. 3 is a nitrogen concentration distribution diagram in a surface layer portion of a silicon carbide region of Example 2 of the present invention.

【図4】本発明の実施例3の炭化珪素領域の表層部にお
ける窒素濃度分布図である。
FIG. 4 is a nitrogen concentration distribution chart in a surface layer portion of a silicon carbide region of Example 3 of the present invention.

【図5】本発明の実施例3のTiNxからなる電極のコ
ンタクト抵抗値の温度依存性を示す図である。
FIG. 5 is a graph showing the temperature dependence of the contact resistance value of the electrode made of TiN x of Example 3 of the present invention.

【図6】本発明の実施例4に係るSiCバイポーラトラ
ンジスタの製造工程を説明するための断面図である。
FIG. 6 is a cross-sectional view for explaining the manufacturing process of the SiC bipolar transistor according to the fourth embodiment of the present invention.

【図7】本発明の実施例5に係るSiC−MESFET
の製造工程を説明するための断面図である。
FIG. 7 is a SiC-MESFET according to a fifth embodiment of the present invention.
FIG. 6 is a cross-sectional view for explaining the manufacturing process of.

【図8】本発明の実施例6に係る縦型MOSトランジス
タを示す断面図である。
FIG. 8 is a sectional view showing a vertical MOS transistor according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,20 炭化珪素半導体装置 11,21 SiC(炭化珪素)基板 12,22 ソース領域(炭化珪素領域) 13,23 ドレイン領域(炭化珪素領域) 12a,13a,22a,23a 窒素リッチ層 14a,14b 絶縁膜 15,25 ゲート電極 16,16c,26c TiNx層(金属窒化物層) 16a,26a ソース電極 16b,26b ドレイン電極 17 WSix層 17a,17b,17c,27a,27b,27c 電
極配線
10, 20 Silicon carbide semiconductor device 11, 21 SiC (silicon carbide) substrate 12, 22 Source region (silicon carbide region) 13, 23 Drain region (silicon carbide region) 12a, 13a, 22a, 23a Nitrogen-rich layer 14a, 14b Insulation Films 15, 25 Gate electrodes 16, 16c, 26c TiN x layers (metal nitride layers) 16a, 26a Source electrodes 16b, 26b Drain electrodes 17 WSi x layers 17a, 17b, 17c, 27a, 27b, 27c Electrode wiring

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年6月27日[Submission date] June 27, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項1[Name of item to be corrected] Claim 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0008】[0008]

【課題を解決するための手段】図1又は図7(B)に示
すように、請求項1に係る発明は、n型の炭化珪素領域
12,13又はn型の炭化珪素基板21と、この炭化珪
素領域12,13又は炭化珪素基板21上に形成された
TiN,ZrN,HfN,VN又はTaNのいずれかか
らなる金属窒化物製の電極16a,16b又は26a,
26bとを備えた炭化珪素半導体装置であって、金属窒
化物製の電極16a,16b又は26a,26bが接触
する炭化珪素領域12,13又は炭化珪素基板21の表
層部に窒素リッチ層12a,13a又は22a,23a
が形成されたことを特徴とする。上記n型の炭化珪素基
板21又はn型の炭化珪素領域12,13を形成するた
めのp型の炭化珪素基板11としては、α−SiC又は
β−SiCのいずれを使用してもよい。
As shown in FIG. 1 or FIG. 7 (B), the invention according to claim 1 includes an n-type silicon carbide region 12, 13 or an n-type silicon carbide substrate 21. Metal nitride electrode 16a, 16b or 26a made of TiN, ZrN, HfN, VN or TaN formed on the silicon carbide regions 12 and 13 or the silicon carbide substrate 21.
26b, the nitrogen-rich layers 12a, 13a on the surface layer portion of the silicon carbide regions 12, 13 or the silicon carbide substrate 21 in contact with the metal nitride electrodes 16a, 16b or 26a, 26b. Or 22a, 23a
Is formed. As the n-type silicon carbide substrate 21 or the p-type silicon carbide substrate 11 for forming the n-type silicon carbide regions 12 and 13, either α-SiC or β-SiC may be used.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0013】図7(B)に示すように、請求項6に係る
発明は、n型の炭化珪素基板21と、この炭化珪素基板
21上に直接設けられたAu、Pt又はAlからなるゲ
ート電極25と、この炭化珪素基板21上に形成された
n型のソース・ドレイン炭化珪素領域22,23と、こ
れらの炭化珪素領域22,23に形成されたTiN,Z
rN,HfN,VN又はTaNのいずれかからなる金属
窒化物製の電極26a,26bとを備えた炭化珪素半導
体装置であって、上記ゲート電極25とこのゲート電極
25に接続される電極配線27cとの間にTiN,Zr
N,HfN,VN又はTaNのいずれかからなる金属窒
化物層26cを介在させるとともに、上記金属窒化物製
の電極26a,26bが接触する炭化珪素領域22,2
3の表層部に窒素リッチ層22a,23aが形成された
ことを特徴とする。
As shown in FIG. 7B, the invention according to claim 6 is an n-type silicon carbide substrate 21, and a gate electrode made of Au, Pt or Al directly provided on the silicon carbide substrate 21. 25, n-type source / drain silicon carbide regions 22 and 23 formed on the silicon carbide substrate 21, and TiN and Z formed on these silicon carbide regions 22 and 23.
A silicon carbide semiconductor device comprising electrodes 26a, 26b made of metal nitride made of any one of rN, HfN, VN, and TaN, comprising: the gate electrode 25; and an electrode wiring 27c connected to the gate electrode 25. Between TiN and Zr
Silicon carbide regions 22 and 2 in which a metal nitride layer 26c made of N, HfN, VN, or TaN is interposed and the metal nitride electrodes 26a and 26b are in contact with each other.
Nitrogen-rich layers 22a and 23a are formed on the surface layer portion of No. 3.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 301 B (72)発明者 富山 能省 埼玉県大宮市北袋町1丁目297番地 三菱 マテリアル株式会社中央研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 29/78 301 B (72) Inventor Toyama Noh, 1297 Kitabukuro-cho, Omiya City, Saitama Prefecture Mitsubishi Central Research Laboratory, Materials Co., Ltd.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 n型の炭化珪素領域(12,13)又はn型の
炭化珪素基板(21)と、前記炭化珪素領域(12,13)又は炭
化珪素基板(21)上に形成されたTiN,ZrN,Hf
N,VN又はTaNのいずれかからなる金属窒化物製の
電極(16a,16b又は26a,26b)とを備えた炭化珪素半導体装
置であって、 前記金属窒化物製の電極(16a,16b又は26a,26b)が接触す
る前記炭化珪素領域(12,13)又は炭化珪素基板(21)の表
層部に窒素リッチ層(12a,13a又は22a,23b)が形成された
ことを特徴とする炭化珪素半導体装置。
1. An n-type silicon carbide region (12, 13) or an n-type silicon carbide substrate (21), and TiN formed on the silicon carbide region (12, 13) or silicon carbide substrate (21). , ZrN, Hf
A silicon carbide semiconductor device comprising a metal nitride electrode (16a, 16b or 26a, 26b) made of N, VN or TaN, wherein the metal nitride electrode (16a, 16b or 26a) , 26b) are in contact with the silicon carbide region (12, 13) or a surface portion of the silicon carbide substrate (21) a nitrogen-rich layer (12a, 13a or 22a, 23b) is formed, a silicon carbide semiconductor characterized by apparatus.
【請求項2】 p型の炭化珪素基板(11)上に絶縁膜(14
a)を介して高融点金属又はポリシリコンからなるゲート
電極(15)を設けた炭化珪素半導体装置において、 前記ゲート電極(15)とこのゲート電極(15)に接続される
電極配線(17c)との間にTiN,ZrN,HfN,VN
又はTaNのいずれかからなる金属窒化物層(16c)を介
在させたことを特徴とする炭化珪素半導体装置。
2. An insulating film (14) is formed on a p-type silicon carbide substrate (11).
In a silicon carbide semiconductor device provided with a gate electrode (15) made of refractory metal or polysilicon via a), the gate electrode (15) and an electrode wiring (17c) connected to the gate electrode (15) Between TiN, ZrN, HfN, VN
A silicon carbide semiconductor device characterized in that a metal nitride layer (16c) made of either TaN or TaN is interposed.
【請求項3】 n型の炭化珪素基板(21)上にAu、Pt
又はAlのゲート電極(25)を直接設けた炭化珪素半導体
装置において、 前記ゲート電極(25)と前記ゲート電極(25)に接続される
電極配線(27c)との間にTiN,ZrN,HfN,VN
又はTaNのいずれかからなる金属窒化物層(26c)を介
在させたことを特徴とする炭化珪素半導体装置。
3. Au, Pt on an n-type silicon carbide substrate (21)
Alternatively, in a silicon carbide semiconductor device in which the Al gate electrode (25) is directly provided, TiN, ZrN, HfN, between the gate electrode (25) and the electrode wiring (27c) connected to the gate electrode (25), VN
A silicon carbide semiconductor device characterized in that a metal nitride layer (26c) made of either TaN or TaN is interposed.
【請求項4】 p型の炭化珪素基板(11)と、前記炭化珪
素基板(11)上に絶縁膜(14a)を介して設けられたゲート
電極(15)と、前記炭化珪素基板(11)上に形成されたn型
のソース・ドレイン炭化珪素領域(12,13)と、前記炭化
珪素領域(12,13)上に形成されたTiN,ZrN,Hf
N,VN又はTaNのいずれかからなる金属窒化物製の
電極(16a,16b)とを備えた炭化珪素半導体装置であっ
て、 前記ゲート電極(15)と前記ゲート電極(15)に接続される
電極配線(17c)との間にTiN,ZrN,HfN,VN
又はTaNのいずれかからなる金属窒化物層(16c)を介
在させるとともに、前記金属窒化物製の電極(16a,16b)
が接触する前記炭化珪素領域(12,13)の表層部に窒素リ
ッチ層(12a,13a)が形成されたことを特徴とする炭化珪
素半導体装置。
4. A p-type silicon carbide substrate (11), a gate electrode (15) provided on the silicon carbide substrate (11) via an insulating film (14a), and the silicon carbide substrate (11). N-type source / drain silicon carbide regions (12, 13) formed above, and TiN, ZrN, Hf formed on the silicon carbide regions (12, 13)
A silicon carbide semiconductor device comprising: a metal nitride electrode (16a, 16b) made of N, VN or TaN, the gate electrode (15) being connected to the gate electrode (15). TiN, ZrN, HfN, VN between electrode wiring (17c)
Or a metal nitride layer (16c) made of TaN is interposed, and the metal nitride electrodes (16a, 16b)
A silicon carbide semiconductor device, wherein a nitrogen-rich layer (12a, 13a) is formed on a surface layer portion of the silicon carbide region (12, 13) in contact with each other.
【請求項5】 ゲート電極(15)が高融点金属又はポリシ
リコンからなり、前記ゲート電極(15)の両側のp型の炭
化珪素基板(11)にn型のソース・ドレイン炭化珪素領域
(12,13)が形成され、前記炭化珪素領域(12,13)上にTi
N,ZrN,HfN,VN又はTaNのいずれかからな
る金属窒化物製の電極(16a,16b)が形成された請求項4
記載の炭化珪素半導体装置。
5. The gate electrode (15) is made of a refractory metal or polysilicon, and an n-type source / drain silicon carbide region is formed on the p-type silicon carbide substrate (11) on both sides of the gate electrode (15).
(12,13) are formed, and Ti is formed on the silicon carbide region (12,13).
The electrode (16a, 16b) made of a metal nitride made of any one of N, ZrN, HfN, VN and TaN is formed.
The silicon carbide semiconductor device described.
【請求項6】 n型の炭化珪素基板(21)と、前記炭化珪
素基板(21)上に直接設けられたAu、Pt又はAlから
なるゲート電極(25)と、前記炭化珪素基板(21)に形成さ
れたn型のソース・ドレイン炭化珪素領域(22,23)と、
前記炭化珪素領域(22,23)上に形成されたTiN,Zr
N,HfN,VN又はTaNのいずれかからなる金属窒
化物製の電極(26a,26b)とを備えた炭化珪素半導体装置
であって、 前記ゲート電極(25)と前記ゲート電極(25)に接続される
電極配線(27c)との間にTiN,ZrN,HfN,VN
又はTaNのいずれかからなる金属窒化物層(26c)を介
在させるとともに、前記金属窒化物製の電極(26a,26b)
が接触する前記炭化珪素領域(22,23)の表層部に窒素リ
ッチ層(22a,23a)が形成されたことを特徴とする炭化珪
素半導体装置。
6. An n-type silicon carbide substrate (21), a gate electrode (25) made of Au, Pt or Al directly provided on the silicon carbide substrate (21), and the silicon carbide substrate (21). N-type source / drain silicon carbide regions (22, 23) formed in
TiN, Zr formed on the silicon carbide regions (22, 23)
A silicon carbide semiconductor device comprising a metal nitride electrode (26a, 26b) made of N, HfN, VN or TaN, the gate electrode being connected to the gate electrode (25) and the gate electrode (25). TiN, ZrN, HfN, VN between the electrode wiring (27c)
Or a metal nitride layer (26c) made of TaN is interposed and the metal nitride electrodes (26a, 26b)
A silicon carbide semiconductor device characterized in that a nitrogen-rich layer (22a, 23a) is formed on a surface layer portion of the silicon carbide region (22, 23) in contact with each other.
【請求項7】 金属窒化物製の電極(16a,16b又は26a,26
b)が接触する炭化珪素領域(12,13又は22,23)又は炭化珪
素基板(21)の表層部に形成された窒素リッチ層(12a,13a
又は22a,23a)が少なくとも5オングストロームの厚さを
有し、少なくとも1×1019/cm3の濃度の窒素を含
有する請求項1、請求項4又は請求項6いずれか記載の
炭化珪素半導体装置。
7. A metal nitride electrode (16a, 16b or 26a, 26)
b) a nitrogen-rich layer (12a, 13a) formed in the surface layer portion of the silicon carbide region (12, 13 or 22, 23) or the silicon carbide substrate (21) in contact with
Or 22a, 23a) has a thickness of at least 5 angstroms and contains nitrogen at a concentration of at least 1 × 10 19 / cm 3 , silicon carbide semiconductor device according to any one of claims 1, 4 and 6. .
【請求項8】 金属窒化物製の電極(16a,16b又は26a,26
b)が接触する炭化珪素領域(12,13又は22,23)又は炭化珪
素基板(21)の表層部に形成された窒素リッチ層(12a,13a
又は22a,23a)が少なくとも20オングストロームの厚さ
を有し、少なくとも1×1020/cm3の濃度の窒素を
含有する請求項7記載の炭化珪素半導体装置。
8. A metal nitride electrode (16a, 16b or 26a, 26)
b) a nitrogen-rich layer (12a, 13a) formed in the surface layer portion of the silicon carbide region (12, 13 or 22, 23) or the silicon carbide substrate (21) in contact with
Or 22a, 23a) has a thickness of at least 20 angstroms and contains nitrogen in a concentration of at least 1 × 10 20 / cm 3 .
【請求項9】 p型の炭化珪素基板(11)にn型のソース
・ドレイン炭化珪素領域(12,13)を形成する工程と、 前記ソース・ドレイン炭化珪素領域(12,13)間の炭化珪
素基板(11)上に絶縁膜(14a)を形成する工程と、 前記絶縁膜(14a)上にゲート電極(15)を形成する工程
と、 前記ゲート電極(15)及びソース・ドレイン炭化珪素領域
(12,13)上にTiN,ZrN,HfN,VN又はTaN
のいずれかからなる金属窒化物層(16c,16a,16b)をそれ
ぞれ形成する工程と、 前記金属窒化物層(16c,16a,16b)上に電極配線(17c,17a,
17b)を形成する工程とを含むことを特徴とする炭化珪素
半導体装置の製造方法。
9. A step of forming n-type source / drain silicon carbide regions (12, 13) on a p-type silicon carbide substrate (11), and carbonization between the source / drain silicon carbide regions (12, 13). Forming an insulating film (14a) on a silicon substrate (11); forming a gate electrode (15) on the insulating film (14a); forming the gate electrode (15) and a source / drain silicon carbide region;
TiN, ZrN, HfN, VN or TaN on (12,13)
A step of forming a metal nitride layer (16c, 16a, 16b) consisting of any of the above, electrode wiring (17c, 17a, on the metal nitride layer (16c, 16a, 16b) (17c, 17a,
17b) is formed, The manufacturing method of the silicon carbide semiconductor device characterized by the above-mentioned.
【請求項10】 金属窒化物層(16a,16b)を形成すると
きにソース・ドレイン炭化珪素領域(12,13)の表層部に
窒素リッチ層(12a,13a)を形成する請求項9記載の炭化
珪素半導体装置の製造方法。
10. The nitrogen-rich layer (12a, 13a) is formed on the surface layer portion of the source / drain silicon carbide regions (12, 13) when the metal nitride layer (16a, 16b) is formed. Manufacturing method of silicon carbide semiconductor device.
【請求項11】 窒素プラズマ雰囲気でTi,Zr,H
f,V又はTaのいずれかからなる金属ターゲット或い
はTiN,ZrN,HfN,VN又はTaNのいずれか
からなる金属窒化物ターゲットを用いたスパッタリング
により金属窒化物層(16c,16a,16b)を形成する請求項9
記載の炭化珪素半導体装置の製造方法。
11. Ti, Zr, H in a nitrogen plasma atmosphere
The metal nitride layer (16c, 16a, 16b) is formed by sputtering using a metal target made of f, V or Ta or a metal nitride target made of TiN, ZrN, HfN, VN or TaN. Claim 9
A method for manufacturing the described silicon carbide semiconductor device.
JP12153095A 1994-06-07 1995-05-19 Silicon carbide semiconductor device and its manufacture Withdrawn JPH0864802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12153095A JPH0864802A (en) 1994-06-07 1995-05-19 Silicon carbide semiconductor device and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15042594 1994-06-07
JP6-150425 1994-06-07
JP12153095A JPH0864802A (en) 1994-06-07 1995-05-19 Silicon carbide semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0864802A true JPH0864802A (en) 1996-03-08

Family

ID=26458878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12153095A Withdrawn JPH0864802A (en) 1994-06-07 1995-05-19 Silicon carbide semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0864802A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323432A (en) * 1999-05-11 2000-11-24 Toshiba Corp Sputtering target, wiring film and electronic part
JP2002093742A (en) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology Ohmic electrode structure, its manufacturing method, semiconductor device and manufacturing method of the semiconductor device
JP2006190749A (en) * 2005-01-05 2006-07-20 Mitsubishi Electric Corp Semiconductor element and field effect transistor
JP2010004073A (en) * 2009-09-29 2010-01-07 Tadahiro Omi Silicon carbide product, manufacturing method thereof and silicon carbide product cleaning method
JP4568930B2 (en) * 1998-10-16 2010-10-27 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP2013219161A (en) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp Semiconductor device and semiconductor device manufacturing method
KR20140110875A (en) * 2011-11-23 2014-09-17 아콘 테크놀로지스 인코포레이티드 Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
JP2017045962A (en) * 2015-08-28 2017-03-02 国立大学法人九州大学 Impurity introduction device, impurity introduction method, manufacturing method of semiconductor device, and semiconductor device
JPWO2016039073A1 (en) * 2014-09-08 2017-04-27 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2017147471A (en) * 2017-05-30 2017-08-24 株式会社東芝 Semiconductor device
JP2018056570A (en) * 2008-12-25 2018-04-05 ローム株式会社 Semiconductor device
US10424640B2 (en) 2014-09-19 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2019198167A1 (en) * 2018-04-11 2019-10-17 新電元工業株式会社 Method of manufacturing semiconductor device and semiconductor device
US10693001B2 (en) 2008-12-25 2020-06-23 Rohm Co., Ltd. Semiconductor device
USRE48072E1 (en) 2008-12-25 2020-06-30 Rohm Co., Ltd. Semiconductor device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568930B2 (en) * 1998-10-16 2010-10-27 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP2000323432A (en) * 1999-05-11 2000-11-24 Toshiba Corp Sputtering target, wiring film and electronic part
JP2002093742A (en) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology Ohmic electrode structure, its manufacturing method, semiconductor device and manufacturing method of the semiconductor device
JP4671314B2 (en) * 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device
US7598548B2 (en) 2005-01-05 2009-10-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and field-effect transistor
JP2006190749A (en) * 2005-01-05 2006-07-20 Mitsubishi Electric Corp Semiconductor element and field effect transistor
US10693001B2 (en) 2008-12-25 2020-06-23 Rohm Co., Ltd. Semiconductor device
JP2018056570A (en) * 2008-12-25 2018-04-05 ローム株式会社 Semiconductor device
USRE48072E1 (en) 2008-12-25 2020-06-30 Rohm Co., Ltd. Semiconductor device
USRE48289E1 (en) 2008-12-25 2020-10-27 Rohm Co., Ltd. Semiconductor device
US11804545B2 (en) 2008-12-25 2023-10-31 Rohm Co., Ltd. Semiconductor device
JP2019145815A (en) * 2008-12-25 2019-08-29 ローム株式会社 Semiconductor device
US11152501B2 (en) 2008-12-25 2021-10-19 Rohm Co., Ltd. Semiconductor device
JP2010004073A (en) * 2009-09-29 2010-01-07 Tadahiro Omi Silicon carbide product, manufacturing method thereof and silicon carbide product cleaning method
KR20170046802A (en) * 2011-11-23 2017-05-02 아콘 테크놀로지스 인코포레이티드 Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
KR20140110875A (en) * 2011-11-23 2014-09-17 아콘 테크놀로지스 인코포레이티드 Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
JP2013219161A (en) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp Semiconductor device and semiconductor device manufacturing method
JPWO2016039073A1 (en) * 2014-09-08 2017-04-27 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
US10707306B2 (en) 2014-09-19 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10424640B2 (en) 2014-09-19 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2017045962A (en) * 2015-08-28 2017-03-02 国立大学法人九州大学 Impurity introduction device, impurity introduction method, manufacturing method of semiconductor device, and semiconductor device
JP2017147471A (en) * 2017-05-30 2017-08-24 株式会社東芝 Semiconductor device
WO2019198167A1 (en) * 2018-04-11 2019-10-17 新電元工業株式会社 Method of manufacturing semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
US5597744A (en) Method of producing a silicon carbide semiconductor device
JP3559971B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US4378628A (en) Cobalt silicide metallization for semiconductor integrated circuits
JP4690485B2 (en) Manufacturing method of semiconductor device
US5124779A (en) Silicon carbide semiconductor device with ohmic electrode consisting of alloy
US7265388B2 (en) Semiconductor device
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
US7141498B2 (en) Method of forming an ohmic contact in wide band semiconductor
JP4222541B2 (en) Nickel silicide manufacturing method and semiconductor integrated device
JPH0864802A (en) Silicon carbide semiconductor device and its manufacture
JP4965576B2 (en) Semiconductor device and manufacturing method thereof
US6346465B1 (en) Semiconductor device with silicide contact structure and fabrication method thereof
US5216264A (en) Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact
JPH11297712A (en) Formation method for compound film and manufacture of semiconductor element
JP2612040B2 (en) MOS-FET using β-SiC and manufacturing method thereof
JP3953696B2 (en) Manufacturing method of semiconductor device
US6770912B2 (en) Semiconductor device and method for producing the same
JP3539417B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US9048103B2 (en) Method for producing semiconductor device
JPH0770695B2 (en) Method for manufacturing silicon carbide semiconductor device
US7195996B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2000106350A (en) Manufacture of ohmic electrode and semiconductor element
JP3959203B2 (en) Manufacturing method of semiconductor device
JPH0770726B2 (en) Field effect transistor using silicon carbide
JP2000150417A (en) Method for heat-treating silicon carbide semiconductor and manufacture thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806