JP4671314B2 - Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device - Google Patents

Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP4671314B2
JP4671314B2 JP2000282532A JP2000282532A JP4671314B2 JP 4671314 B2 JP4671314 B2 JP 4671314B2 JP 2000282532 A JP2000282532 A JP 2000282532A JP 2000282532 A JP2000282532 A JP 2000282532A JP 4671314 B2 JP4671314 B2 JP 4671314B2
Authority
JP
Japan
Prior art keywords
film
insulating film
field insulating
region
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000282532A
Other languages
Japanese (ja)
Other versions
JP2002093742A (en
Inventor
秀世 大串
谷本　　智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Nissan Motor Co Ltd
Priority to JP2000282532A priority Critical patent/JP4671314B2/en
Publication of JP2002093742A publication Critical patent/JP2002093742A/en
Application granted granted Critical
Publication of JP4671314B2 publication Critical patent/JP4671314B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）基板を使用した半導体装置、及び半導体装置の製造方法に係り、更に、このＳｉＣ半導体装置に利用されるｎ型ＳｉＣ領域に対するオーミック電極構造体及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＳｉＣは、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体材料に比べて禁制帯幅Ｅｇが広く３Ｃ−ＳｉＣで２．２３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶ程度の値が報告されている。また、ＳｉＣは、熱的、化学的、機械的に安定で、耐放射線性にも優れているので、発光素子や高周波デバイスは勿論のこと、高温、大電力、放射線照射等の過酷な条件で、高い信頼性と安定性を示す電力用半導体装置（パワーデバイス）として様々な産業分野での適用が期待されている。
【０００３】
特に、ＳｉＣを用いた高耐圧のＭＯＳＦＥＴは、Ｓｉを用いたパワーデバイスよりもオン抵抗が低いことが報告されている。また、ＳｉＣを用いたショットキーダイオードの順方向降下電圧が低くなることが報告されている。良く知られているように、パワーデバイスのオン抵抗とスイッチング速度とは、トレード・オフ関係にある。しかし、ＳｉＣを用いたパワーデバイスによれば、低オン抵抗化と高速スイッチング速度化が同時に達成出来る可能性がある。
【０００４】
このＳｉＣを用いたパワーデバイスの低オン抵抗化には、オーミック・コンタクトに対するコンタクト抵抗ρｃの低減が重要な要素である。特に、低オン抵抗化のためには、パワーデバイスの主電極領域を細分化し、高密度にＳｉＣ基板上に配列する方法も採用される。このような、微細寸法化されたパワーデバイスの低オン抵抗化には、微細な開口部（コンタクト・ウィンドウ）の内部において、低いコンタクト抵抗ρｃを得ることが極めて重要となってくる。また、パワーデバイスの高速スイッチング速度化のためにも、ＳｉＣ領域に対するオーミック・コンタクトのコンタクト抵抗ρｃは大きな問題である。
【０００５】
ＳｉＣ青色発光素子が既に実用化され量産されているのとは対称的に、パワーデバイス、高周波デバイスとしてのＳｉＣの応用は甚だ遅れている。この原因の一つは、これらデバイスの構造及び作製プロセスに適合した実用的な低抵抗のオーミック・コンタクトを形成する技術が未だに確立されていないからである。
【０００６】
ｎ型ＳｉＣに低抵抗オーミック・コンタクトを形成する方法として広く活用されている従来技術は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン（Ｔｉ）のような電極膜をｎ型ＳｉＣに被着させて形成したオーミック電極構造体を８００℃〜１２００℃の高温で熱処理する方法である。なかでもＮｉを用いたオーミック・コンタクトでは１０−６Ω・ｃｍ２台の実用的なコンタクト抵抗値ρｃが得られており、極めて有望なオーミック・コンタクトである。
【０００７】
図２４はパワーデバイスや高周波デバイスなどで使用されるＮｉ膜を用いたオーミック電極構造体の構造（以下において、「第１の従来技術」という。）を簡略化して示したものである。単結晶ＳｉＣ基板１の表面に高不純物密度のｎ型ＳｉＣ領域３２が形成されている。この単結晶ＳｉＣ基板１の表面には、更に熱酸化膜３及び上部絶縁膜４からなるフィールド絶縁膜５が形成されている。このフィールド絶縁膜５を貫通し、ｎ型ＳｉＣ領域３２の表面を露出するように、開口部が配置されている。フィールド絶縁膜５の開口部の内部には、ｎ型ＳｉＣ領域３２の表面に接した加熱反応層８と、この加熱反応層８の上部の電極膜（Ｎｉ膜素片）４７が配置されている。加熱反応層８は、Ｎｉ膜を全面蒸着し、フォトリソグラフィとエッチングを用いて、図２４に示す形状に、パターニングした後、熱処理することにより形成される。即ち、電極膜（Ｎｉ膜素片）４７を設けたＳｉＣ基板１を、１０００℃〜１２００℃で高温処理することにより、Ｎｉ−Ｓｉ−Ｃが混合した導電性の加熱反応層８が形成される。電極膜（Ｎｉ膜素片）４７の上部には、フィールド絶縁膜５の上部に延伸するように配線導体素片９が配置されている。
【０００８】
第１の従来技術は、後述するような問題点を有している。そこで、この第１の従来技術の問題を解決するため、特開平８−６４８０１号公報では、イオン注入で形成したｎ型ＳｉＣ領域３２に対するオーミック電極の形成法を開示している（以下において、「第２の従来技術」という。）。第２の従来技術に記載の方法は、
（イ）図２５（ａ）に示すように第１金属膜（Ｎｉ膜）４２をＳｉ酸化膜（フィールド絶縁膜）４３と隔絶するように開口部内に配置する；
（ロ）その後、高温熱処理を実施し、図２５（ｂ）に示すようにオーミック接触片４５を生成する；
（ハ）最後に、図２５（ｃ）に示すように、オーミック接触片４５及び露出したｎ型ＳｉＣ領域３２の表面に対して、第２金属膜を接続する、
という手順による方法である。
【０００９】
【発明が解決しようとする課題】
先ず、図２４に示す第１の従来技術によるｎ型ＳｉＣ領域３２に対するオーミック電極構造体にあっては、
１）Ｎｉ膜４７とフィールド絶縁膜５の接着力が弱く、しばしば蒸着後にＮｉ膜４７が剥落するため、製造歩留まりが悪い；
２）Ｎｉ膜４７との接触面にあるフィールド絶縁膜（ＳｉＯ２膜）５が、高温熱処理でＮｉ膜４７と反応し（還元され）、ＳｉＯ２膜５が浸食され、薄くなる。ＳｉＯ２膜５が、もともと薄い場合は、ＳｉＯ２膜５の絶縁性が損なわれ、はなはだしい場合は、ＳｉＯ２膜５が貫通する；
３）Ｎｉ−ＳｉＣ−ＳｉＯ２が共存し、３元系の反応が生じる加熱反応層８の外縁コーナ部Ｓ１，Ｓ２直下においては、高温熱処理により、寄生のショットキー接合が形成され、水平方向の電流の流れを阻害する；
４）高温熱処理で電極膜（Ｎｉ膜素片）４７の表面が激しく荒れ、表面モホロジーが低下する。このため、フォトリソグラフィ工程用のアライメント・マークが、同様なＮｉ膜４７を有する構造であれば、その形成が困難となる。従って、後続の工程において高精度なフォトリソグラフィならびにエッチングが出来ない；
５）高温熱処理で電極膜（Ｎｉ膜素片）４７表面に、ＮｉＯやＳｉＯ２等の酸化膜やハイドロ・カーボンが生じ、電極膜（Ｎｉ膜素片）４７と配線導体素片９間のコンタクト抵抗が実質的に、上昇する
という問題があった。
【００１０】
第２の従来技術では、この第１の従来技術の問題点のうち、２）と３）の問題を解決する方法である。即ち、オーミック接触片４５がＳｉ酸化膜（フィールド絶縁膜）４３と隔絶しており、露出したｎ型ＳｉＣ領域３２の表面に接している第２金属膜は、熱処理しないので、第１の従来技術のＮｉ−ＳｉＣ−ＳｉＯ２の共存に起因した寄生のショットキー接合が形成されないという特徴を有する。
【００１１】
しかし、第２の従来技術は、図２５（ａ）に示す開口部内に、第１金属膜（Ｎｉ膜）４２をＳｉ酸化膜（フィールド絶縁膜）４３と隔絶してパターニングする具体的な方法がなんら開示されていない。通例、このような場合、用いられる方法は、ＳｉＣ基板１全面にＮｉ膜を全面蒸着し、フォトリソグラフィとＮｉのエッチングを用いて、開口部の内部に選択的に第１金属膜（Ｎｉ膜）４２を配設する方法である。しかし、第２の従来技術とこの方法の組み合わせでは基本的に１）、４）、５）の問題を解決することは出来ない。
【００１２】
更に、第１金属膜（Ｎｉ膜）４２のパターニング工法において独立したフォトリソグラフィ工程を用いているために、露光装置（マスクアライナー）の合わせ精度及び第１金属膜（Ｎｉ膜）４２のエッチング加工精度を考慮すると、オーミック接触片４５とＳｉ酸化膜（フィールド絶縁膜）４３の開口部側壁との間隔のトレランスを十分大きくとらなければならないという問題がある。これは、集積密度が高く、微細なオーミック電極構造体の製作を困難にするという問題に結びつく。ひいては、デバイス寸法やチップ面積が増大する、半導体装置の生産コスト（チップ単価）が上昇するという問題に連鎖する。
【００１３】
本発明はこのような従来のｎ型ＳｉＣ領域に対するオーミック電極構造体、及びこれを用いた半導体装置の問題点をそれぞれ、或いは、同時に解決するためになされたものである。
【００１４】
具体的には、本発明は、１０− 7Ωｃｍ２台程度の実用的なコンタクト抵抗を有するｎ型ＳｉＣ領域に対する微細なオーミック電極構造体の新規な構造を提供することを目的とする。
【００１５】
本発明の他の目的は、表面金属配線（配線導体素片）とフィールド絶縁膜の接着力が良好で、信頼性の高いオーミック電極構造体の新規な構造を提供することである。
【００１６】
本発明の更に他の目的は、フィールド絶縁膜の絶縁性が維持出来、高耐圧、低リーク電流のオーミック電極構造体の新規な構造を提供することである。
【００１７】
本発明の更に他の目的は、オーミック電極の外縁部に寄生ショットキー接合が存在しないオーミック電極構造体の新規な構造を提供することである。
【００１８】
本発明の更に他の目的は、電極膜の表面モホロジーが良好なオーミック電極構造体の新規な構造を提供することである。
【００１９】
本発明の更に他の目的は、微細な寸法精度を有したオーミック電極構造体を提供することである。
【００２０】
本発明の更に他の目的は、導体膜堆積後に表面金属配線の剥落等の不良が抑制され、製造歩留まりの高いオーミック電極構造体の製造方法を提供することである。
【００２１】
本発明の更に他の目的は、オーミック電極の母材となる導体膜とフィールド絶縁膜との浸食反応（還元反応）が有効に回避出来るオーミック電極構造体の製造方法を提供することである。
【００２２】
本発明の更に他の目的は、オーミック電極の母材となる導体膜、ＳｉＣ及びフィールド絶縁膜との３元系の反応が回避されるオーミック電極構造体の製造方法を提供することである。
【００２３】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面モホロジーが良好なオーミック電極構造体の製造方法を提供することである。
【００２４】
本発明の更に他の目的は、フォトリソグラフィ工程用のアライメント・マークの形態に影響を与えず、後続の工程において高精度なフォトリソグラフィならびにエッチングを容易にするなオーミック電極構造体の製造方法を提供することである。
【００２５】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面に、酸化膜やハイドロ・カーボンが生じず、電極膜と配線導体素片間のコンタクト抵抗を低く維持出来るオーミック電極構造体の製造方法を提供することである。
【００２６】
本発明の更に他の目的は、フォトリソグラフィ工程における露光装置の合わせ精度及びエッチング加工精度に影響されずに、電極膜（オーミック接触片）とフィールド絶縁膜の開口部側壁との間隔を十分に微細化することが可能なオーミック電極構造体の製造方法を提供することである。
【００２７】
本発明の更に他の目的は、微細な寸法精度を有したオーミック電極構造体が簡単に製造出来るオーミック電極構造体の製造方法を提供することである。
【００２８】
本発明の更に他の目的は、高耐圧且つ高速動作可能な半導体装置を提供することである。
【００２９】
本発明の更に他の目的は、オン抵抗が低く、且つ高速スイッチング可能な半導体装置を提供することである。
【００３０】
本発明の更に他の目的は、チップ占有面積が小さく、チップ単価が低く、且つ信頼性の高い半導体装置を提供することである。
【００３１】
本発明の更に他の目的は、表面金属配線の剥落等の不良が抑制され、製造歩留まりの高い半導体装置の製造方法を提供することである。
【００３２】
本発明の更に他の目的は、オーミック電極の母材となる導体膜とフィールド絶縁膜との高温熱処理での浸食反応（還元反応）が有効に回避出来、且つ導体膜、ＳｉＣ及びフィールド絶縁膜との３元系の反応をも回避出来る半導体装置の製造方法を提供することである。
【００３３】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面モホロジーが良好で、フォトリソグラフィ工程用のアライメント・マークの形態に影響を与えず、後続の工程において高精度なフォトリソグラフィならびにエッチングが可能な半導体装置の製造方法を提供することである。
【００３４】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面に、酸化膜やハイドロ・カーボンが生じず、電極膜と配線導体素片間のコンタクト抵抗を低く維持出来る半導体装置の製造方法を提供することである。
【００３５】
本発明の更に他の目的は、電極膜（オーミック接触片）とフィールド絶縁膜の開口部側壁との間隔を十分に微細化し、微細な寸法精度を有したオーミック電極構造体が簡単に製造出来る半導体装置の製造方法を提供することである。
【００３６】
本発明の更に他の目的は、チップ面積の縮小が可能で、チップ単価が低く出来る半導体装置の製造方法を提供することである。
【００３７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、（イ）ＳｉＣ基板と、（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域と、（ハ）ＳｉＣ基板の上に載置されたフィールド絶縁膜と、（ニ）フィールド絶縁膜中にｎ型ＳｉＣ領域の表面を露出するように開口された開口部（コンタクト・ウィンドウ）の内部において、フィールド絶縁膜から一定の間隙を隔てて配置された電極膜と、（ホ）フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て、且つ電極膜とｎ型ＳｉＣ領域の間に配置された加熱反応層と、（ヘ）フィールド絶縁膜の開口部の内部において、電極膜の表面に接し、且つフィールド絶縁膜の上部にまで伸延された配線導体素片とからなるオーミック電極構造体であることを要旨とする。請求項１記載の発明によれば、電極膜及び加熱反応層が共に、フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て配置されているので、電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応することが防止出来る。更に、加熱反応層の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来る。
【００３８】
なお、請求項１に規定する「ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域が形成される場合のみに限定されないことは勿論である。例えば、ＳｉＣ基板の表面の一部に、ｎ型ＳｉＣ領域よりも平面上の面積の大きい他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部の位置において、本発明のｎ型ＳｉＣ領域が形成されていても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した他の半導体領域の表面の一部において、本発明のｎ型ＳｉＣ領域を形成するような場合も許容される。このように、請求項１記載に係る発明においては、ｎ型ＳｉＣ領域が他の半導体領域を介して、間接的に形成される場合を許容することに留意すべきである。
【００３９】
請求項２記載の発明は、請求項１記載のオーミック電極構造体において、一定の間隙は、フィールド絶縁膜の厚みより小なることを要旨とする。
【００４０】
請求項３記載の発明は、請求項１又は２記載のオーミック電極構造体において、フィールド絶縁膜は、ＳｉＣの熱酸化膜と、この熱酸化膜とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜との積層絶縁膜からなることを要旨とする。
【００４１】
請求項４記載の発明は、請求項１〜３のいずれか１項記載のオーミック電極構造体において、上部絶縁膜の絶縁破壊電界強度は、熱酸化膜の絶縁破壊電界強度よりも低いことを要旨とする。
【００４２】
請求項５記載の発明は、請求項１〜４のいずれか１項記載のオーミック電極構造体において、上部絶縁膜の緩衝フッ酸溶液（ＢＨＦ溶液）によるエッチング速度が、熱酸化膜の緩衝フッ酸溶液によるエッチング速度よりも速いことを要旨とする。「ＢＨＦ溶液」とは、フッ化アンモニウム（ＮＨ４Ｆ）：フッ酸（ＨＦ）＝７：１の溶液からなる当業者周知のシリコン酸化膜（ＳｉＯ2膜)のエッチング液（エッチャント）である。
【００４３】
請求項６記載の発明は、（イ）ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程と、（ロ）ＳｉＣ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工程と、（ニ）フィールド絶縁膜の上部にフィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、（ホ）マスク材に窓部を設け、マスクパターンを形成する工程と、（ヘ）このマスクパターンを用い、フィールド絶縁膜をｎ型ＳｉＣ領域の表面が露出するまでエッチングし開口部を形成する工程と、（ト）ｎ型ＳｉＣ領域の表面が露出後、更にフィールド絶縁膜をオーバーエッチングし、窓部近傍のマスク材の下部にアンダーカット部を形成する工程と、（チ）マスク材の上部及び開口部の内部のｎ型ＳｉＣ領域の表面に、第１の導体膜を堆積する工程と、（リ）マスク材を除去することにより、開口部の内部のｎ型ＳｉＣ領域の表面に、フィールド絶縁膜とは一定の間隙を隔て、第１の導体膜の素片を残留させる工程と、（ヌ）非酸化性雰囲気中において、ＳｉＣ基板を熱処理し、第１の導体膜の素片とｎ型ＳｉＣ領域との間に加熱反応層を生成する工程とを有するオーミック電極構造体の製造方法であることを要旨とする。請求項６記載の発明によれば、フィールド絶縁膜の「オーバーエッチング（スライト・エッチング）」のエッチング量の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来る。また、このアンダーカット部の深さにより、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来る。請求項１と同様に、請求項６に規定する「ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域を形成する場合のみに限定されない。例えば、ＳｉＣ基板の表面の一部に他の半導体領域をウェル形状に形成し、そのウェル形状の半導体領域の内部にｎ型ＳｉＣ領域を形成しても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した半導体領域の表面の一部にｎ型ＳｉＣ領域を形成するような工程も許容される。
【００４４】
請求項７記載の発明は、請求項６記載のオーミック電極構造体の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆積する工程とからなることを要旨とする。
【００４５】
請求項８記載の発明は、請求項６記載のオーミック電極構造体の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化以外の方法で、ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、この酸素透過性絶縁膜の堆積後に、熱酸化により、ＳｉＣ基板の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長する工程とからなることを要旨とする。
【００４６】
請求項９記載の発明は、請求項６〜８のいずれか１項記載のオーミック電極構造体の製造方法において、マスク材を形成する工程は、フォトレジストを塗布する工程であることを要旨とする。
【００４７】
請求項１０記載の発明は、請求項９記載のオーミック電極構造体の製造方法が、フィールド絶縁膜に開口部を形成する工程において、ｎ型ＳｉＣ領域の表面が露出するに直前のステップは、ウェットエッチングと超純水によるリンスで完結されることを要旨とする。
【００４８】
請求項１１記載の発明は、請求項６〜１０のいずれか１項記載のオーミック電極構造体の製造方法 において、第１の導体膜の厚みは、ｎ型ＳｉＣ領域の厚みの１／２より薄いことを要旨とする。請求項１１記載の発明によれば、加熱反応層を形成する前の第１の導体膜の素片の厚みが、その下部にあるｎ型ＳｉＣ領域の厚みの１／２より薄くなるように、予め設定されているので、ＳｉＣ基板の熱処理により、仮に第１の導体膜の素片が完全に加熱反応層に転化したとしても、ｎ型ＳｉＣ領域が消失することはない。
【００４９】
請求項１２記載の発明は、請求項６〜１１のいずれか１項記載のオーミック電極構造体の製造方法 において、加熱反応層を生成する工程は、酸素（Ｏ2）及び水（Ｈ2Ｏ）の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａの非酸化性雰囲気中でＳｉＣ基板を熱処理することを要旨とする。請求項１２記載の発明によれば、酸素及び水の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａに制御された非酸化性雰囲気中で熱処理して、加熱反応層を生成しているので、加熱反応層生成のための高温熱処理で、第１の導体膜の素片の表面に酸化膜が生じることを防止出来る。
【００５０】
請求項１３記載の発明は、請求項６〜１１のいずれか１項記載のオーミック電極構造体の製造方法 において、第１の導体膜の素片に接し、且つ、フィールド絶縁膜の開口部を被覆するように、フィールド絶縁膜の上部に第２の導体膜を形成する工程を更に有することを要旨とする。
【００５１】
請求項１４記載の発明は、請求項１３記載のオーミック電極構造体の製造方法において、第２の導体膜を形成する直前に、第１の導体膜の素片の表面に生成された酸化膜或いは付着したハイドロ・カーボンを除去する工程を付加したことを要旨とする。
【００５２】
請求項１５記載の発明は、（イ）ＳｉＣ基板と、（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域からなる主電極領域と、（ハ）ＳｉＣ基板の上に載置されたフィールド絶縁膜と、（ニ）フィールド絶縁膜中に主電極領域の表面を露出するように開口された開口部の内部において、フィールド絶縁膜から一定の間隙を隔てて配置された電極膜と、（ホ）フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て、且つ電極膜と主電極領域の間に配置された加熱反応層と、（ヘ）フィールド絶縁膜の開口部の内部において、電極膜の表面に接し、且つフィールド絶縁膜の上部にまで伸延された主電極配線とからなる半導体装置であることを要旨とする。請求項１５記載の発明において、「主電極領域」とは半導体装置の主電流の通路の両端にそれぞれ位置し、互いに対向した半導体領域の少なくとも一方である。請求項１５記載の発明によれば、主電極領域に対するオーミック電極を構成する電極膜及び加熱反応層が共に、フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て配置されているので、電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応することが防止出来る。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来る。請求項１において説明したように、請求項１５に規定する「ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域からなる主電極領域」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域からなる主電極領域が形成される場合のみに限定されない。例えば、ＳｉＣ基板の表面の一部に他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部に主電極領域が形成されていても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した半導体領域の表面の一部に主電極領域を形成するような場合も許容される。
【００５３】
請求項１６記載の発明は、請求項１５記載の半導体装置において、一定の間隙は、フィールド絶縁膜の厚みより小なることを要旨とする。
【００５４】
請求項１７記載の発明は、（イ）ＳｉＣ基板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主電極領域を形成する工程と、（ロ）ＳｉＣ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工程と、（ニ）フィールド絶縁膜の上部にフィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、（ホ）マスク材に窓部を設け、マスクパターンを形成する工程と、（ヘ）このマスクパターンを用い、フィールド絶縁膜を主電極領域の表面が露出するまでエッチングし開口部を形成する工程と、（ト）主電極領域の表面が露出後、更にフィールド絶縁膜をオーバーエッチングし、窓部近傍のマスク材の下部にアンダーカット部を形成する工程と、（チ）マスク材の上部及び開口部の内部の主電極領域の表面に、第１の導体膜を堆積する工程と、（リ）マスク材を除去することにより、開口部の内部の主電極領域の表面に、フィールド絶縁膜とは一定の間隙を隔て、第１の導体膜の素片を残留させる工程と、（ヌ）非酸化性雰囲気中において、ＳｉＣ基板を熱処理し、第１の導体膜の素片と主電極領域との加熱反応層を生成する工程とを有する半導体装置の製造方法であることを要旨とする。請求項１７記載の発明の「主電極領域」とは、請求項１５記載の発明で定義したように、半導体装置の主電流の通路の両端に位置する半導体領域である。請求項１７記載の発明によれば、半導体装置の主電極領域に対するオーミック電極を形成する際に、フィールド絶縁膜のオーバーエッチング（スライト・エッチング）のエッチング量の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来る。また、このアンダーカット部の深さにより、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来る。請求項１５と同様に、請求項１７に規定する「ＳｉＣ基板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主電極領域を形成する工程」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域からなる主電極領域を形成する場合のみに限定されない。例えば、ＳｉＣ基板の表面の一部に、他の半導体領域をウェル形状に形成し、そのウェル形状の半導体領域の内部に主電極領域を形成しても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、その半導体領域の表面の一部に主電極領域を形成するような工程でも良い。
【００５５】
請求項１８記載の発明は、請求項１７記載の半導体装置の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆積する工程とからなることを要旨とする。
【００５６】
請求項１９記載の発明は、請求項１８記載の半導体装置の製造方法において、熱酸化膜を成長する工程の後に、熱酸化膜の上部に、ゲート電極を形成する工程を更に有することを要旨とする。
【００５７】
請求項２０記載の発明は、請求項１７〜１９のいずれか１項記載の半導体装置の製造方法において、第１の導体膜の厚みは、主電極領域の厚みの１／２より薄いことを要旨とする。
【００５８】
【発明の効果】
請求項１記載の発明によれば、電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応することが防止され、金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜の絶縁性が維持出来る。また、電極膜を構成する金属材料がフィールド絶縁膜に接していないので、電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、製造プロセス終了後に電極膜が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域の水平方向の電流の流れの阻害もない。
【００５９】
請求項２記載の発明によれば、電極膜及び加熱反応層の周縁部と開口部側壁との間の間隙を、フィールド絶縁膜の厚みより小さい微細寸法としたため、オーミック電極構造体の占有面積を小さく出来る。
【００６０】
請求項３記載の発明によれば、フィールド絶縁膜の下部に、ＳｉＣの酸化膜を有している。ＳｉＣの熱酸化膜は、Ｓｉの熱酸化膜に近いシリコン酸化膜（ＳｉＯ2膜)であり、ＳｉＣとの界面準位が少なく、高い絶縁破壊電界強度が維持出来る。また、熱酸化膜とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜と熱酸化膜との積層構造にしているので、熱酸化膜の厚さを薄く設定できる。このため、過剰な熱酸化による表面モホロジーの低下もない。表面モホロジーが良好であるため、良好な金属・半導体接合が保証できる。従って、界面準位に起因した寄生トランジスタの生成が抑制され、信頼性の高いフィールド絶縁膜の開口部に、低いコンタクト抵抗のオーミック電極構造体を構成出来る。
【００６１】
ＳｉＣの熱酸化膜の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。熱酸化以外の方法で形成したＳｉＯ2膜の絶縁破壊電界強度は、この値よりも小さい。即ち、請求項４記載に係る発明によれば、ＳｉＣの熱酸化膜以外の種々の絶縁膜を、ＳｉＣの熱酸化膜の上部に形成して、半導体装置の仕様として要求される耐圧を確保しつつ、低い界面準位と良好な表面モホロジーを有したフィールド絶縁膜の開口部に、オーミック電極構造体を構成出来る。
【００６２】
上記のように、ＳｉＣの熱酸化膜は、Ｓｉ熱酸化膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対するエッチング速度は１００ｎｍ／分程度である。これに比し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチング速度は１．５倍から３倍位高い。即ち、請求項５記載に係る発明によれば、ＳｉＣの熱酸化膜以外の種々のＳｉＯ2膜を、ＳｉＣの熱酸化膜の上部に形成しているので、要求される耐圧、低い界面準位、表面の安定性、良好な表面モホロジーを有したフィールド絶縁膜の開口部に、所望のオーミック電極構造体を構成出来る。また、ＢＨＦ溶液に対するエッチング速度の相違を利用して、種々の半導体プロセスを採用出来るので、多様なオーミック電極構造体を構成出来る。
【００６３】
請求項６記載の発明によれば、フィールド絶縁膜に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来るので、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を制御するためのフォトリソグラフィ工程は不要である。このため、電極膜となる第１の導体膜の素片とフィールド絶縁膜の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極構造体を製造出来る。更に、フォトリソグラフィ工程が省略出来るため、工程数が減少し、製造歩留まりが高くなる。更に、請求項６記載の発明は、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高い。更に、第１の導体膜の素片が、フィールド絶縁膜と反応することが防止出来るので、第１の導体膜の素片を構成する金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜の絶縁性が維持出来る。また、第１の導体膜の素片を構成する金属材料がフィールド絶縁膜に接していないので、第１の導体膜の素片から生成された電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後に電極膜が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層を生成する工程において、第１の導体膜の素片の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域の水平方向の電流の流れの阻害もない。
【００６４】
請求項７記載の発明によれば、ＳｉＣ基板表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外の方法で厚い絶縁膜を堆積することによって達成しているので、ＳｉＣの表面モホロジーを、過度な熱酸化により荒らすことない。また、熱酸化以外の方法は、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段が採用可能であるが、これらの、熱酸化以外の方法に固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面（表面）への生成を、熱酸化により効果的に除去、若しくは抑制出来る。つまり、加熱反応層の形成の障害となるＳｉＣ表面の自然酸化膜とハイドロカーボンを除去することが可能であるので、１０-7Ωｃｍ2台程度の低いコンタクト抵抗が簡単に実現出来る。
【００６５】
請求項８記載の発明によれば、熱酸化以外の方法でＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程を先に行い、この酸素透過性絶縁膜の堆積後に、熱酸化によりＳｉＣ基板の表面と酸素透過性絶縁膜との界面に熱酸化膜を成長して、フィールド絶縁膜を形成している。この場合も、請求項７記載に係る発明と同様に、過度の熱酸化によるＳｉＣ基板の表面モホロジーの劣化を抑制することが出来る。また、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段に固有な自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の生成により効果的に除去、若しくは抑制出来る。このため、加熱反応層とｎ型ＳｉＣ領域との界面のモホロジーが良好となり、均一且つ均質な加熱反応層を生成出来る。従って、１０-7Ωｃｍ2台程度の低いコンタクト抵抗ρｃを簡単に得ることが出来る。
【００６６】
請求項９記載の発明によれば、半導体製造プロセスで周知のフォトレジストを使うことが出来るので、フォトリソグラフィ工程で簡単に、フィールド絶縁膜に開口部を形成するためのマスクパターンを形成出来る。更に、このマスクパターンをそのまま用いて、フォトレジストの上部に第１の導体膜を堆積すれば、その後、フォトレジストを剥離剤等で簡単に除去出来るので、リフトオフ工程も簡単に実施出来る。
【００６７】
請求項１０記載に係る発明によれば、フィールド絶縁膜中に設ける開口部（凹部）の底面がｎ型ＳｉＣ領域の表面に到達する最終ステップが、ウェット・エッチングと超純水によるリンスで完結されるので、ドライ・エッチングの反応生成物であるハイドロ・カーボンのｎ型ＳｉＣ領域の表面への再付着や、過剰なプラズマエネルギによるエッチング損傷が防止出来る。このため、開口部に露出したｎ型ＳｉＣ領域の表面の汚染やｎ型ＳｉＣ領域の表面の粗面化が有効に防止出来る。加えて、ドライ・エッチングが使用出来るため、微細な開口部寸法を有したオーミック・コンタクトが形成出来る。このため、半導体集積回路の高集積密度化や、電力用半導体装置のオン抵抗の低減等に好適なオーミック電極構造体の製造が可能になる。
【００６８】
請求項１１記載の発明によれば、加熱反応層を形成する前の第１の導体膜の素片の厚みが制御されているので、仮に第１の導体膜の素片が完全に加熱反応層に転化したとしても、ｎ型ＳｉＣ領域が消失したり、加熱反応層がｎ型ＳｉＣ領域を突き抜けることが確実に防止出来る。従って、ｎ型ＳｉＣ領域の消失に伴うコンタクト抵抗の急増や、ｎ型ＳｉＣ領域の突き抜けに伴うリーク電流の増大を有効に防止出来る。更に、加熱反応層形成のためのＳｉＣ基板の熱処理工程のプロセス・マージンが十分に取れ、十分な熱処理が可能で、より低いコンタクト抵抗の実現を可能にする。
【００６９】
請求項１２記載の発明によれば、酸素及び水の分圧が制御された非酸化性雰囲気中で熱処理し、加熱反応層を生成しているので、加熱反応層生成のための高温熱処理で第１の導体膜の素片の表面に酸化膜が生じることを防止出来る。このため、第１の導体膜の素片から構成された電極膜と、この電極膜に接続される上層の第２の導体膜との間のコンタクト抵抗が低減出来る。更に、酸素及び水の分圧が制御された非酸化性雰囲気中で熱処理することにより、高温熱処理中に、酸素或いは酸素含有雰囲気が原因で起こる第１の導体膜の素片の表面の荒れが防止出来る。このため、同様な工程と構造で形成されるアライメント・マークの表面モホロジーも良好であるので、後続の工程において高精度なフォトリソグラフィならびにエッチングが可能となる。
【００７０】
請求項１３記載の発明によれば、第１の導体膜の素片に接し、且つ、フィールド絶縁膜の開口部を被覆するように第２の導体膜を配設し、これにより配線導体素片を形成出来るので、現実の半導体装置の電極構造に対応したオーミック電極構造体を簡単に製造出来る。また、第２の導体膜に対しては、高温の熱処理が不要であるので、第２の導体膜を構成する材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜の絶縁性が維持出来る。
【００７１】
請求項１４記載の発明によれば、仮に、高温熱処理で第１の導体膜の素片の表面に酸化膜が生成され場合や、ハイドロ・カーボンが付着した場合であっても、これらの酸化膜やハイドロ・カーボンを有効に除去出来る。このため、第１の導体膜の素片の表面の酸化膜やハイドロ・カーボンに起因した第１の導体膜の素片と第２の導体膜コンタクト抵抗の上昇を回避出来る。
【００７２】
請求項１５記載の発明によれば、半導体装置の主電極領域に対するオーミック電極において、オーミック電極の電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応しない構造になっているので、金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがない。このため、半導体装置の主電極領域の周辺に形成されたフィールド絶縁膜の高い絶縁性が維持出来、リーク電流も低減出来る。また、電極膜を構成する金属材料がフィールド絶縁膜に接していないので、オーミック電極の電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、半導体装置の製造プロセス終了後にオーミック電極の電極膜が剥落することはなく、半導体装置の製造歩留まりが高くなる。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が達成出来る。また、寄生のショットキー接合の生成に伴う主電極領域中の水平方向の電流の流れの阻害もない。この結果、高耐圧で且つ高速に動作可能な半導体装置が実現出来る。特に、電力用半導体装置においては、低いオン抵抗と高速なスイッチングを同時に達成出来る。
【００７３】
請求項１６記載の発明によれば、電極膜及び加熱反応層の周縁部と開口部側壁との間の間隙を、フィールド絶縁膜の厚みより小さい微細寸法としたため、主電極領域に対するオーミック電極の占有面積を小さく出来、半導体装置の集積密度を向上出来る。特に、微細な構造のオーミック電極を多数配列することにより、電力用半導体装置の低いオン抵抗と高速なスイッチングを同時に達成出来る。
【００７４】
請求項１７記載の発明によれば、半導体装置の主電極領域に対するオーミック電極を形成するためのコンタクトホールを形成する際に、フィールド絶縁膜に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、オーミック電極を形成するための第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来るので、オーミック電極とフィールド絶縁膜との一定の間隙を制御するためのフォトリソグラフィ工程は不要である。このため、オーミック電極となる第１の導体膜の素片とフィールド絶縁膜の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極を配置出来る。更に、フォトリソグラフィ工程が省略出来るため、半導体装置の主電極領域に対するオーミック電極形成に係わる工程数が減少し、半導体装置の製造歩留まりが高くなる。更に、請求項１７記載の発明は、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高い。更に、第１の導体膜の素片が、フィールド絶縁膜と反応することが防止出来るので、第１の導体膜の素片を構成する金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜の絶縁性が維持出来る。また、オーミック電極を構成する金属材料がフィールド絶縁膜に接していないので、第１の導体膜の素片から生成されたオーミック電極とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後にオーミック電極が剥落することはなく、製造歩留まりが高くなる。更に、オーミック電極の加熱反応層を生成する工程において、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴う主電極領域の水平方向の電流の流れの阻害もない良好な特性の半導体装置が簡単に製造出来る。また、請求項１７記載態に係るオーミック電極構造体の製造方法は、いわゆる「リフトオフ法」を用いてパターニングしているので、どのような種類の第１の導体膜でもパターニング出来る特徴を有する。
【００７５】
請求項１８記載の発明によれば、ＳｉＣ基板表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外の方法で厚い絶縁膜を堆積することによって達成しているので、ＳｉＣの表面モホロジーを、過度な熱酸化により荒らすことない。また、熱酸化以外の方法は、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段が採用可能であるが、これらの、熱酸化以外の方法に固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面（表面）への生成を、熱酸化により効果的に除去、若しくは抑制出来る。つまり、加熱反応層の形成の障害となるＳｉＣ表面の自然酸化膜とハイドロカーボンを除去することが可能であるので、１０-7Ωｃｍ2台程度の低いコンタクト抵抗のオーミック電極を有した半導体装置が簡単に実現出来る。
【００７６】
請求項１９記載の発明によれば、界面準位の少ない熱酸化膜の上部に、ゲート電極を形成しているので、ゲート閾値制御が容易で、高速・高耐圧の半導体装置を簡単に製造可能である。
【００７７】
請求項２０記載の発明によれば、オーミック電極の加熱反応層を形成する前の第１の導体膜の素片の厚みが制御されているので、仮に第１の導体膜の素片が完全に加熱反応層に転化したとしても、主電極領域が消失したり、加熱反応層が主電極領域を突き抜けることが確実に防止出来る。従って、主電極領域の消失に伴うコンタクト抵抗の急増や、主電極領域の突き抜けに伴うリーク電流の増大を有効に防止出来る。更に、オーミック電極の加熱反応層形成のためのＳｉＣ基板の熱処理工程のプロセス・マージンが十分に取れ、十分な熱処理が可能で、非常に低いコンタクト抵抗のオーミック電極を有した半導体装置が実現出来る。
【００７８】
【発明の実施の形態】
次に、図面を参照して、本発明の第１乃至第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００７９】
（第１の実施形態）
図１に示すように、本発明の第１の実施の形態に係るオーミック電極構造体は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成されたｎ型ＳｉＣ領域３２、ＳｉＣ基板１の上に載置されたフィールド絶縁膜５、フィールド絶縁膜５中にｎ型ＳｉＣ領域３２の表面を露出するように開口された開口部（コンタクト・ウィンドウ）の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔てて配置された電極膜７、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から側壁ギャップ７７を隔て、且つ電極膜７とｎ型ＳｉＣ領域３２の間に配置された加熱反応層８、フィールド絶縁膜５の開口部の内部において、電極膜７の表面に接し、且つフィールド絶縁膜５の上部にまで伸延された配線導体素片９とから構成されている。電極膜７とｎ型ＳｉＣ領域３２との間に埋設されている加熱反応層８は、ｎ型ＳｉＣ領域３２と電極膜７の母材である第１の導体膜との加熱反応によって形成された層である。側壁ギャップ７７を構成している一定の間隙は、フィールド絶縁膜５の厚みより小さい値に制御されている。
【００８０】
ｎ型ＳｉＣ領域３２は、高い表面電子密度を有する。例えば、ｎ型ＳｉＣ領域３２の表面電子密度は少なくとも１×１０１８／ｃｍ３〜２×１０21／ｃｍ３、好ましくは１×１０１９／ｃｍ３〜８×１０20／ｃｍ３である。ＳｉＣ基板１の導電型は本オーミック電極構造体を利用する半導体装置によって異なる。例えば、ＭＯＳＦＥＴならｐ型、ＭＥＳＦＥＴやショットキーバリヤダイオードならｎ型等のように設計仕様に応じて選べばよい。
【００８１】
電極膜７の母材である第１の導体膜はＮｉのほかチタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの１、又は１以上の金属から選ばれた、金属膜、合金膜、化合物膜、或いはこれらの複合膜や積層膜から構成されている。この電極膜７の厚みはｎ型ＳｉＣ領域３２の拡散深さの概ね１／２未満の値であることが望ましい。
【００８２】
電極膜７には、他の部位のオーミック電極と結線するための第２の導体膜からなる配線導体素片９が接続されている。配線導体素片９は、フィールド絶縁膜５の開口部を被覆するように配置される。配線導体素片９は図１に示すオーミック・コンタクトを他の部位と結線する配線部材であり、半導体装置の主電極配線として機能する。パワーデバイスにおいては、複数のユニットセルを多数ＳｉＣ基板１の上に、蜂の巣状や、マトリクス状等にして配置し電流容量を確保している。また、オン電圧を低くするための設計仕様により、各主電極領域を細分化し、ＳｉＣ基板１の上に高密度に配列する場合もある。従って、このような場合は、複数に分割されたユニットセルの各主電極領域を統合する配線として配線導体素片９が機能する。この配線導体素片９には、周知のアルミニウム（Ａｌ）、アルミニウム・シリコン（Ａｌ−Ｓｉ）共晶、アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）共晶、銅（Ｃｕ）、チタン・タングステン（Ｔｉ−Ｗ）合金などが用いられる。
【００８３】
フィールド絶縁膜５は、ＳｉＣ基板１の熱酸化膜３と、この熱酸化膜３とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜４との積層絶縁膜から構成されている。第１の実施の形態に係るオーミック電極構造体において、「熱酸化膜３とは組成の異なる絶縁膜」とは、ＰＳＧ（りん珪酸ガラス）膜、ＢＳＧ（硼珪酸ガラス）、ＢＰＳＧ（硼りん珪酸ガラス）或いはＳｉ3Ｎ4膜等の絶縁膜の意である。また、「熱酸化膜３とは密度の異なる絶縁膜」とは、熱酸化膜以外の方法で堆積したＳｉＯ2膜等の絶縁膜の意である。例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等の、化学的若しくは物理的堆積方法によるＳｉＯ2膜が該当する。図１に示すＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜よりは劣るが、Ｓｉ熱酸化膜に近いＳｉＯ2膜である。熱酸化膜とその他の方法で堆積したＳｉＯ2膜とでは密度が違うので断面を高分解能ＳＥＭ観察すると境界が見える。
【００８４】
そして、Ｓｉ熱酸化膜に近いＳｉＣの熱酸化膜３の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。一方、熱酸化以外の方法で形成したＳｉＯ2膜の絶縁破壊電界強度は、この値よりも小さい。例えば、ＣＶＤで堆積したＳｉＯ2膜の絶縁破壊電界強度は、同じ厚さ１０ｎｍで６ＭＶ／ｃｍ程度であるので、絶縁破壊電界強度を測定すれば、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８５】
また、ＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対するエッチング速度は１００ｎｍ／分程度である。これに比し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチング速度は１．５倍から３倍位高い。
従って、ＢＨＦ溶液に対するエッチング速度を測定すれば、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８６】
ミクロには、ＣＶＤで堆積したＳｉＯ2膜中には、ＳｉＣの熱酸化膜３より水素やカーボン結合が多く、Ｓｉ−Ｏ−Ｓｉ結合距離がＳｉＣの熱酸化膜３より長いので、赤外線吸収スペクトルやラマン分光によっても、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８７】
図１に示すようなＳｉＣの熱酸化膜以外の種々のＳｉＯ2膜等の上部絶縁膜４を、ＳｉＣの熱酸化膜３の上部に形成した積層構造を採用すれば、半導体装置の仕様として要求される界面準位、耐圧や表面の安定性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。
【００８８】
熱酸化膜３の厚さは２〜５０ｎｍであることが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３の厚さが望ましい。熱酸化膜３の厚さが、５ｎｍより薄い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しくなる。一方、熱酸化膜３の厚さが、５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板１表面が次第に荒れ、表面モホロジーが低下するという問題がある。このため、コンタクト抵抗ρｃの低減には上記範囲の熱酸化膜３の厚さが有益な効果をもたらす。
【００８９】
熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜３μｍであることが望ましい。特に、３００ｎｍ以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、８００ｎｍ以上にすれば良い。但し、フィールド絶縁膜５があまり厚くなると、クラック等が発生するので、３μｍ以上は好ましくない。また、電極膜７及び加熱反応層８の周縁部と開口部側壁との間の間隙（側壁ギャップ）７７は、フィールド絶縁膜５の厚み程度に制御できるので、微細寸法化には、フィールド絶縁膜５があまり厚いのは好ましくない。即ち、微細寸法化を考慮した場合には、１．５μｍ程度が、フィールド絶縁膜５の厚さの実用的な上限である。
【００９０】
図１に示すように、第１の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８が共に、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔て配置されているので、電極膜７及び加熱反応層８を構成する金属材料が、フィールド絶縁膜５と反応することが防止出来る。従って、金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜５の絶縁性が維持出来る。また、電極膜７を構成する金属材料がフィールド絶縁膜５に接していないので、電極膜７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、製造プロセス終了後に電極膜７が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層８の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域３２の水平方向の電流の流れの阻害もない。
【００９１】
更に、第１の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８の周縁部と開口部側壁との間の間隙（側壁ギャップ）７７を、フィールド絶縁膜５の厚みより小さい微細寸法に出来るので、オーミック電極構造体の占有面積を小さく出来る。
【００９２】
次に、図２〜図４に示す工程断面図（その１〜その３）を参照しながら本発明の第１の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【００９３】
（イ）先ず、厚さ約１．５μｍのＳｉＯ2膜３３を、ＣＶＤ法で４Ｈ−ＳｉＣ基板１の表面全面に堆積し、その上にフォトレジスト３４をスピンコートする。そして、図２（ａ）に示すように、ｎ型ＳｉＣ領域形成予定領域の上に堆積したＳｉＯ2膜３３を周知のフォトリソグラフィ法とウェット・エッチング技術で選択的に除去し、イオン注入マスク膜３３を形成する。
【００９４】
（ロ）そして、図２（ｂ）に示すように、イオン注入マスク膜３３の上に、再びＣＶＤ法で薄いＳｉＯ2膜からなるイオン注入スルー膜３５を全面に堆積する。イオン注入スルー膜３５は、後述のイオン注入時の射影飛程（深さ）Ｒｐを調節するための膜である。後述の31Ｐ＋（りんイオン）の注入条件では、イオン注入スルー膜３５の厚みは２０〜２５ｎｍである。イオン注入スルー膜３５を堆積した後、ＳｉＣ基板１全面に31Ｐ＋，14Ｎ＋（窒素イオン）や75Ａｓ＋（ヒ素イオン）などのｎ型不純物イオンを、少なくともＳｉＣ基板１の表面の不純物密度が１×１０20／ｃｍ3以上になり、且つ、ＳｉＣ基板１の結晶性を損なわないようにイオン注入する。このｎ型不純物イオンの注入は、５００℃に加熱したＳｉＣ基板１に、ドーズ量Φ／加速エネルギーＥＡＣを変えながら多段に注入することが好ましい。例えば、3 １Ｐ＋を、ＳｉＣ基板１に多段イオン注入する場合のドーズ量Φ／加速エネルギーＥＡＣ条件は、以下の通りである：
第１イオン注入Φ＝５×１０１４ｃｍ-2／ＥＡＣ＝４０ＫｅＶ；
第２イオン注入Φ＝５×１０１４ｃｍ-2／ＥＡＣ＝７０ＫｅＶ；
第３イオン注入Φ＝１×１０１５ｃｍ-2／ＥＡＣ＝１００ＫｅＶ；
第４イオン注入Φ＝１×１０１５ｃｍ-2／ＥＡＣ＝１５０ＫｅＶ；
第５イオン注入Φ＝２×１０１５ｃｍ-2／ＥＡＣ＝２００ＫｅＶ；
第６イオン注入Φ＝２×１０１５ｃｍ-2／ＥＡＣ＝２５０ＫｅＶ。
【００９５】
（ハ）６段の多段イオン注入が終了したところで、イオン注入マスク膜３３とイオン注入スルー膜３５をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａｒ雰囲気で１７００℃１分の急速加熱処理を行うと、イオン注入された31Ｐ＋が活性化されて、図２（ｃ）に示すように、高不純物密度を有するｎ型ＳｉＣ領域３２が選択的に形成される。上記イオン注入条件と活性化熱処理条件で生成されるｎ型ＳｉＣ領域３２の拡散深さはおよそ３５０ｎｍである。
【００９６】
（ニ）そして、シリコン（Ｓｉ）プロセスで周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。ＲＣＡ洗浄法は、Ｈ2Ｏ2＋ＮＨ4ＯＨ混合液（ＳＣ−１）とＨ2Ｏ2＋ＨＣｌ混合液（ＳＣ−２）による浸漬処理を組み合わせ行う伝統的な半導体ＳｉＣ基板１の洗浄法である。そして、図３（ｄ）に示すように、十分清浄化されたＳｉＣ基板１の表面を、１０００℃から１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気を用いてもかまわない。乾燥酸素中、熱処理温度１１５０℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気中、１１５０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気の熱酸化の場合は、その後アルゴン（Ａｒ）中で１１５０℃、３０分程度アニールすることが好ましい。熱酸化膜３を２０ｎｍ以下にするためには、酸化温度を下げる若しくは、酸化時間を短縮すれば良い。
【００９７】
（ホ）次に、図３（ｅ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法で４００ｎｍのＰＳＧからなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【００９８】
（ヘ）次に、フィールド酸絶縁膜５の表面に、本発明の「マスク材」として、厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、マスク材（フォトレジスト）２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去し窓部を形成する。続いて、このフォトレジスト２２のマスクパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬しウェット・エッチングすることで、図３（ｆ）に示すように、フィールド絶縁膜５に開口部６を形成する。微細な開口部６を形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。例えば、ＣＨＦ3やＣ２Ｆ６などをエッチャントとした反応性イオンエッチング（ＲＩＥ）法や電子サイクロトロン共鳴イオンエッチング（ＥＣＲイオンエッチング）等の種々のドライ・エッチングを使用することが出来る。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。開口部６をドライ・エッチングで、最後まで貫通させると、
１ ）ＳｉＣ基板１の表面が過剰なプラズマエネルギによるプラズマ損傷で荒れる、
２）エッチング反応で生成した反応生成物であるハイドロ・カーボンがＳｉＣ基板１の表面に再付着し、表面を汚染する
という弊害が起こり、後述の加熱反応層の均一生成に大きな障害になる。更に、コンタクト抵抗ρｃを劇的に増加させる結果となるので好ましくない。ウェットエッチング単独で開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、両者に共通し、本発明の根幹に係わる極めて重要な形成上のポイントはウェット・エッチング又はドライ・エッチングをやや過剰に行い（オーバーエッチングを行い）、フィールド絶縁膜５の開口部６がフォトレジストの開口部より大きくなり、アンダーカット部が生じるようにするということである。例えば、エッチングモニタ部の目視により（色の変化により）、ｎ型ＳｉＣ領域３２の表面の露出が確認された後、更に所定の時間オーバーエッチングを追加すればよい。オーバーエッチング量の制御は、エッチング液の組成、液温を厳密に制御し、エッチング時間をコントロールすればよい。このようなコントロールを行うことにより、アンダーカット部の深さは、フィールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）程度であれば、容易に制御可能である。或いは、所望のエッチング厚のエッチングモニタを別途用意し、このエッチングモニタのジャスト・エッチを確認してエッチングを終了するようにすれば、１００ｎｍ以下の制御も可能である。エッチング液に界面活性剤等を加えても良い。更に、精密なアンダーカット部の深さを制御するためには、気相反応を利用したエッチング（ガスエッチング）を用いても良い。第１の実施形態では、本発明の「マスク材」としてフォトレジスト２２を用いているが、このオーバーエッチング時に、エッチングされない材料であれば、フォトレジスト２２以外の材料を本発明の「マスク材」として採用可能である。即ち、本発明の「マスク材」は、フィールド絶縁膜５とはエッチング速度の異なる材料で構成されているれば良い。なお、図３（ｆ）には、熱酸化膜３と上部絶縁膜４のエッチング速度の差による側壁部の段差を誇張して示しているが、アンダーカット部の深さが薄い限り、現実にはエッチング深さの差は顕著ではない。
【００９９】
（ト）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。コンタクト・ウィンドウ開口エッチングから真空排気までの大気中放置時間は、コンタクト抵抗ρｃの大小をする極めて重要な因子である。大気中放置時間が長いと、開口部のＳｉＣ基板１の表面に自然酸化膜が生成されたり、望まぬ異物が付着する。このため、後述の加熱反応層の均一生成に大きな障害となり、ひいてはコンタクト抵抗ρｃを劇的に増加させるので、５分以内の短時間で行う。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０- ５Ｐａ未満の圧力まで真空排気し、図４（ｇ）に示すように、ＳｉＣ基板１の表面に第１の導体膜としての第１の導体膜１７を蒸着する。第１の導体膜１７としては、例えば、Ｎｉ膜を電子ビーム（ＥＢ）蒸着すれば良い。図４（ｇ）に示すように、開口部の側壁に第１の導体膜（Ｎｉ系電極膜）１７が付着しないようにするためには、オリフィス等を用いて、蒸着ビームの指向性を向上させて行えば良い。この時、上述のように、フィールド絶縁膜５の開口部６はフォトレジスト・マスクの開口部より大きくなるように形成されているため、開口部底部に蒸着される第１の導体膜の素片（以下において「第１の導体素片２７」という。）はこの若干小さいフォトレジスト・マスクの開口部の形状に正確に転写される。こうして、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、距離が一定で、且つ微細寸法の蒸着制限領域が形成される。この微細な蒸着制限領域は、上述したアンダーカット部の深さで決定されるので、開口エッチングのオーバーエッチング時間で精密にコントロール出来る。第１の導体膜１７の厚みはその下部にあるｎ型ＳｉＣ領域３２の拡散深さの１／２より薄く設定する。
【０１００】
（チ）第１の導体膜（Ｎｉ膜）１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図４（ｈ）に示すように、開口部の内部のみに第１の導体素片２７が選択的に埋設された基板構造を得る。即ち、ＳｉＣ基板１をアセトンなどの有機溶剤或いは専用のフォトレジスト剥離液に浸漬させ、ＳｉＣ基板１表面に残されているフォトレジスト２２を完全に除去すると、フォトレジスト２２の上に被着した第１の導体膜（Ｎｉ膜）１７もフォトレジスト２２と共に除かれるので、図４（ｈ）に示すように、開口部の内部のみに第１の導体素片２７が選択的に残存する。この結果、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、蒸着制限領域に対応した微細寸法の側壁ギャップ７７が自己整合的に形成される。
【０１０１】
（リ）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の熱処理を施すと、図４（ｉ）に示すように、第１の導体素片２７とＳｉＣ基板１が相互に反応して、両者の界面領域に加熱反応層８が生成され、加熱反応層とｎ型ＳｉＣ領域３２との間で優れたオーミック特性が実現される。数分程度の短時間の熱処理を行うためには、赤外線（ＩＲ）ランプ加熱を用いれば良い。ここで「非酸化性雰囲気」とは酸素（Ｏ2）や水（Ｈ2Ｏ）等の酸素を含む化合物の気体を含まない雰囲気のことである。具体的には、超高純度アルゴン（Ａｒ）や超高純度窒素（Ｎ2）などの超高純度不活性ガス雰囲気、或いは、高真空等が、「非酸化性雰囲気」として好適である。これら熱処理雰囲気に酸素が僅かでも含まれると、熱処理で表面に金属の酸化物（＝絶縁物）が生じたり、加熱反応層の形成が阻害されたりするので、酸素及び水の分圧の制御に関しては、厳重なる管理が必要である。具体的には、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０- ３Ｐａ〜１×１０- １０Ｐａ程度、望ましくは、１．×１０- ５Ｐａ〜１×１０- １０Ｐａ程度であることが望ましい。超高純度不活性ガス雰囲気中で熱処理する場合は、ガス配管のベーキングやリークの点検の他に、脱酸素装置やガス純化装置の採用等の厳重なる管理が必要である。また、高真空中で熱処理する場合は、厳密には１×１０- ８Ｐａ程度の真空中でも金属の表面が酸化するので、クライオパネル等を併用して、酸素及び水の分圧を１×１０- ８Ｐａ〜１×１０- １０Ｐａ程度に制御して、超高真空下で熱処理をすることが好ましい。例えば、第１の導体膜１７としてＮｉ膜を用いた場合は、熱処理により、ニッケルシリサイド（ＮｉＳｉ1-X，ＮｉＳｉ2）とカーボン（Ｃ）等からなる加熱反応層８が、第１の導体素片２７の底部（下部）に生成される。加熱反応層８にならなかった上部の未反応の第１の導体素片２７は電極膜７になる。現実には、電極膜７は、未反応のＮｉにニッケルシリサイド（Ｎｉ2Ｓｉ）が拡散した状態になる。第１の導体膜を蒸着する工程で第１の導体膜の厚みをその下部にあるｎ型ＳｉＣ領域３２の厚みの１／２より薄く設定したのは、第１の導体素片２７が加熱処理で完全に加熱反応層８に転化した場合であっても、ｎ型ＳｉＣ領域３２が下部に残されるよう保証するためである。高不純物密度ｎ型ＳｉＣ領域３２が完全に消失すると、コンタクト抵抗が急増する深刻な事態となる。第１の導体膜の厚みの条件はこの事態を回避するために規定されている。
【０１０２】
（ヌ）加熱反応層８の形成後に、図１に示すように、ＳｉＣ基板１全面にＡｌ等の第２の導体膜を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図１に示すような配線導体素片９を形成すれば、第１の実施の形態に係るオーミック電極構造体が完成する。なお、パターニングの際のエッチャント（＝エッチング液或いはエッチングガス）がＮｉ系電極膜７を侵す時は、第２の導体膜は必ずＮｉ系電極膜７を覆うように配設する構成とすれば良い。
【０１０３】
なお、熱反応層９を形成する工程で第１の導体膜からなる電極膜７の表面に意図せず第１の導体膜の酸化物が形成されたり、例えば、ハイドロ・カーボン等の高抵抗性の汚染物が付着する場合には、第２の導体膜を成膜する前に、これら、異物を除去する工程が付加される。この目的に適合した基板処理として、ドライ処理ならＡｒイオンによるスパッタエッチが有効である。或いは、酸素プラズマへの暴露によるハイドロ・カーボンの除去工程の後に、燐酸（Ｈ3ＰＯ4）：硝酸（ＨＮＯ3）：酢酸（ＣＨ3ＣＯＯＨ）混合溶液への浸漬により、第１の導体膜等の酸化膜除去し、純水リンスし、乾燥するという一連のウェット処理工程を用いることが出来る。
【０１０４】
第１の実施の形態に係るオーミック電極構造体の製造方法によれば、フィールド絶縁膜５に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、第１の導体素片２７とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７を自己整合的に決定出来る。つまり、第１の導体素片２７の電極パターンがフィールド絶縁膜５に設けられた開口パターンの側壁の位置に対して、自己整合的に形成出来るという利点がある。言いかえると、フォトリソグラフィ工程で第１の導体素片２７パターニングするのではないので、フィールド絶縁膜５の端部に対して、極限の精度で、第１の導体素片２７の端部の位置を合わせられる利点がある。「極限の精度」とは、オーバーエッチングの方法を選べば、ナノメータ・レベル、更には分子層単位の精度でアンダーカットの深さが制御可能と言う意味である。例えば、超高真空に排気可能な真空チャンバー中で、表面反応を利用した気相エッチング等の採用をすれば、分子層単位のエッチングが可能である。従って、電極膜７となる第１の導体素片２７とフィールド絶縁膜５の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極構造体を製造出来る。
【０１０５】
第１の実施の形態に係るオーミック電極構造体の製造方法によれば、第１の導体素片２７とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７を制御するためのフォトリソグラフィ工程は不要である。つまり、フィールド絶縁膜５の開口部６形成工程から第１の導体素片２７の形成に至る一連の工程において、フォトリソグラフィが１回で済み、プロセスが簡素化される利点がある。工程数が減少すれば、製造歩留まりが高くなり、従来例に対し製造原価の低減として有効に作用する。更に、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高いオーミック電極構造体の製造方法が提供出来る。
【０１０６】
また、第１の実施の形態に係るオーミック電極構造体の製造方法によれば、どのような種類、構造の第１の導体膜１７でもパターニングすることが可能である。この利点が特に活かされるのは、
ａ）第１の導体膜１７に実用的なエッチング速度のエッチャントが存在しないとき、
ｂ）酸素や水分、或いは、エッチャントに第１の導体膜１７が著しく反応するとき、
ｃ）第１の導体膜１７が多層構造になっていてエッチングが煩雑になるとき、である。
【０１０７】
更に、第１の実施の形態に係るオーミック電極構造体の製造方法によれば、第１の導体素片２７が、フィールド絶縁膜５と反応することが防止出来るので、第１の導体素片２７を構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜５の絶縁性が維持出来る。また、第１の導体素片２７を構成する金属材料がフィールド絶縁膜５に接していないので、第１の導体素片２７から生成された電極膜７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後に電極膜７が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層８を生成する工程において、第１の導体素片２７の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域３２の水平方向の電流の流れの阻害もない。
【０１０８】
このような構成で作製したｎ型ＳｉＣ領域３２に対するオーミック電極構造体が実用的コンタクト抵抗を示すか確かめるために、コンタクト抵抗の評価にしばしば用いられる線型伝送線路モデル（リニアＴＬＭ）評価法のコンタクト群を作製した。このリニアＴＬＭ評価法においては、ＳｉＯ2膜からなる素子分離領域に囲まれた長方形のｎ型ＳｉＣ領域の内部に、電極パターン（コンタクト・パターン）を横一列に並べたコンタクト群を用いる。ｎ型ＳｉＣ領域の短辺の長さは、２０８μｍである。即ち、長方形のｎ型ＳｉＣ領域の長辺方向に沿って、この長方形とは長辺方向が直交する小さな長方形からなる複数の電極パターンを１次元配列したコンタクト群のパターンを用意する。この小さな長方形の長辺の長さ（オーミック・コンタクト幅）は２００μｍで、短辺の長さは、１００μｍである。ここで、コンタクト群のパターンは、小さな長方形パターンからなるコンタクト（金属・半導体接合）の相互の間隔（コンタクト間隔）を順に変化させながら、ｎ型ＳｉＣ領域の長辺方向に沿って横一列に配列される。即ち、コンタクト間隔ＬはＬ＝６，１０，１５，２０，２５，３０μｍと順に変化させる。リニアＴＬＭ評価法とは、このコンタクト群における隣接する２つのコンタクト間の電流−電圧特性から抵抗を求め、抵抗をコンタクト間隔の関数として整理し、これを直線近似して数式処理を行い、最終的に精密なコンタクト抵抗ρｃを求める方法である。
【０１０９】
評価した試料の主な構成は次の通りである。使用したＳｉＣ基板１は高抵抗のｐ型ホモエピタキシャル膜を有する（０００１）面の４Ｈ−ＳｉＣ基板である。このホモエピタキシャル４Ｈ−ＳｉＣ基板の表面は、Ｓｉ面である。このホモエピタキシャル４Ｈ−ＳｉＣ基板に、高不純物密度のｎ型ＳｉＣ領域３２が、上述した方法で、イオン注入され、活性化熱処理され形成されたものである。ｎ型ＳｉＣ領域３の拡散深さは３５０ｎｍで、不純物密度は２．７×１０２０ｃｍ３である。熱処理前の第１の導体膜１７は１５０ｎｍ厚のＮｉで、フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜したＳｉＯ２膜（４００ｎｍ厚）である。加熱反応層８の熱処理温度は１０００℃、熱処理時間は５分、熱処理雰囲気は高純度Ａｒ雰囲気である。第２の導体膜からなる配線導体素片９は厚さ１μｍのＡｌ膜素片である。
【０１１０】
図５はコンタクト間隔をパラメータにして、隣接する電極間の電流−電圧特性を示している。原点を通る直線が得られていることから、ＴＬＭを構成するすべての電極でオーミック・コンタクトが得られていることが分かる。図５の直線の傾きから求めたオーミック・コンタクト電極間の抵抗と距離の関係をプロットすると図６のようになる。データはバラツキが少なく、１直線上にプロットされている。この直線近似から、コンタクト抵抗ρｃ＝８．６×１０−７Ωｃｍ２と非常に優れた値が得られる。図５には、比較のため、加熱反応層８を、熱処理温度は９００℃とし、他の条件を熱処理温度１０００℃の場合と同じにした結果も示すが、コンタクト抵抗ρｃ＝４．０×１０−６Ωｃｍ２であり、加熱反応層８の生成が、熱処理温度１０００℃の場合に比し、少し不十分であると考えられる。
【０１１１】
なお、４Ｈ−ＳｉＣ基板１ではなく、禁制帯幅が相対的に狭く、電子親和力の小さな６Ｈ−ＳｉＣ基板１（Ｓｉ面）を用いて同様の評価を行った場合にはρｃ＝４．３×１０−７Ωｃｍ２の更に小さなコンタクト抵抗が実現される。
【０１１２】
他の条件を同じにして、第１の導体膜として、Ｎｉの替わりに厚み１００ｎｍのチタン（Ｔｉ）を用いた場合にはρｃ＝１．２×１０−６Ωｃｍ２のコンタクト抵抗が得られる。第１の導体膜として、厚み１５０ｎｍのタングステン（Ｗ）を用いた場合には５．５×１０−６Ωｃｍ２のコンタクト抵抗が得られる。
【０１１３】
図７は、ノマルスキー干渉顕微鏡によるフィールド絶縁膜５中に開口されたコンタクト・ウィンドウ内に埋め込まれた電極膜７の表面モホロジーをスケッチした模式図である。電極膜７の平面寸法は、２０μｍ×２０μｍであり、フィールド絶縁膜５の開口部側壁と電極膜７との間には、自己整合的に形成された微細寸法の側壁ギャップ７７が観察出来る。図７（ａ）は、熱処理なしの場合の、Ｎｉ膜からなる電極膜７の表面の模式図であり、良好な表面モホロジーが観察出来る。一方、図７（ｂ）及び図7（ｃ）は、それぞれ、９００℃及び１０００℃で熱処理した場合の、電極膜７の表面をスケッチした模式図であり、若干の表面状態の変化が認められるものの良好な表面モホロジーであると判断出来る。
【０１１４】
図８は、１０００℃で熱処理した本発明の第１の実施形態に係るオーミック電極構造体の断面ＴＥＭ像をスケッチした模式図である。ＴＥＭ観察は、［１１２０］方向に、３００ＫｅＶの加速電圧の電子線を照射して行った。熱処理前のＮｉ／ＳｉＣ界面が熱処理後に、約１７０ｎｍ程度ＳｉＣ基板方向に移動している。加熱反応層８とｎ型ＳｉＣ領域３２との界面には、界面の平坦性に優れた良好な表面モホロジーが観察出来る。
【０１１５】
図９は、4Ｈｅ＋を加速電圧３ＭｅＶで入射角０°照射した場合の散乱角１５７°におけるラザフォード後方散乱分析により求めた第１の実施形態に係るオーミック電極構造体の厚み方向の組成の変化を示す図である。最上層には、配線導体素片９としてのＡｌ膜が観察出来る。配線導体素片９の下部には、厚さ約１００ｎｍの電極膜７が認められる。電極膜７は、Ｎｉ、ニッケルシリサイド（Ｎｉ2Ｓｉ）及びカーボン（Ｃ）の固溶体であると推定される。電極膜７の下には、厚さ約３００ｎｍの加熱反応層８が認められる。加熱反応層８は、厚さ約１００ｎｍのニッケルシリサイド（ＮｉＳｉ1-X）層と、この層の下に連続して位置する厚さ厚さ約２００ｎｍのニッケルシリサイド（ＮｉＳｉ2）とカーボン（Ｃ）の固溶体層から構成されていると推定される。
【０１１６】
（第２の実施形態）
図１３は、本発明の第２の実施の形態に係るオーミック電極構造体の要部断面図である。本構造はリセス型ゲート構造を有するＭＥＳＦＥＴ、ＭＯＳＦＥＴなどで用いられるメサ形状をした高不純物密度ｎ型ＳｉＣエピタキシャル領域にオーミック電極構造体を形成する例である。
【０１１７】
本発明の第２の実施の形態に係るオーミック電極構造体においては、所望のＳｉＣ基板１の表面に、メサ形状の高不純物密度のｎ型ＳｉＣ領域２が形成されている。ｎ型ＳｉＣ領域２の表面電子密度は少なくとも１×１０１８／ｃｍ３〜２×１０21／ｃｍ３、好ましくは１×１０１９／ｃｍ３〜８×１０20／ｃｍ３である。このような高不純物密度のｎ型ＳｉＣ領域２は、窒素をその場で添加した気相エピタキシャル成長法等によるホモ・エピタキシャル成長で形成しても良いし、第１の実施の形態と同様に、3iＰ＋，14Ｎ＋や75Ａｓ＋などのｎ型不純物イオンの注入と、その後の活性化熱処理で形成しても良い。ＳｉＣ基板１の導電型は、第２の実施の形態に係るオーミック電極構造体を利用する半導体装置によって異なるのでここでは規定しない。図１３において図１と同じ番号を付した部位は、図１と同じ要素であり、冗長を避けるために説明を簡略化或いは省略する。
【０１１８】
図１３に示すように、第２の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８が共に、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔て配置されているので、電極膜７及び加熱反応層８を構成する金属材料が、フィールド絶縁膜５と反応することが防止出来る。従って、金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜５の絶縁性が維持出来る。また、電極膜７を構成する金属材料がフィールド絶縁膜５に接していないので、電極膜７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、製造プロセス終了後に電極膜７が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層８の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域２の水平方向の電流の流れの阻害もない。
【０１１９】
更に、第２の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８の周縁部と開口部側壁との間の間隙（側壁ギャップ）７７を、フィールド絶縁膜５の厚みより小さい微細寸法に出来るので、オーミック電極構造体の占有面積を小さく出来る。
【０１２０】
次に図１４〜図１６に示す工程断面図（その１〜その３）を参照しながら、本発明の第２の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【０１２１】
（イ）先ず、（０００１）面、８°オフの４Ｈ−ＳｉＣ基板１のＳｉ面表面に、１×１０19／ｃｍ3以上の高不純物密度のｎ型不純物としてのＮ（窒素）を添加した厚さ数１００ｎｍのｎ型エピタキシャル成長層（ｎ型ＳｉＣ領域）２０をエピタキシャル成長する。続いて、このｎ型エピタキシャル成長層（ｎ型ＳｉＣ領域）２０の上に、厚さ２０ｎｍのシリコン酸化膜（ＳｉＯ2膜）からなるプロテクト酸化膜をＣＶＤ法で堆積する。このプロテクト酸化膜の上に、更に、２００ｎｍ厚のＡｌ膜を蒸着する。このＡｌ膜／ＳｉＯ2膜を、周知のフォトリソグラフィ法とＲＩＥ法等のエッチング技術で、図１４（ａ）に示すように、ｎ型ＳｉＣ領域２に対応するＡｌ膜／ＳｉＯ2膜からなるエッチングマスク２１を形成する。
【０１２２】
（ロ）次に、Ａｌ膜／ＳｉＯ2膜からなるエッチングマスク２１を使用し、ＳＦ6とＯ2をエッチャントガスとしたＲＩＥ法で、図１４（ｂ）に示すように、不要なエピタキシャル層を除く。更に、その後、エッチングマスク２１の上部のＡｌを硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合液で取り除き、続いて、その下のプロテクト酸化膜をＢＨＦ溶液で除いて、素子分離されたメサ構造のｎ型ＳｉＣ領域２を形成する。
【０１２３】
（ハ）この後は、第１の実施の形態の図３（ｄ）以降の工程と、実質的に同様である。即ち、ＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。そして、図１４（ｃ）に示すように、十分清浄化されたＳｉＣ基板１の表面を、１０００℃から１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を成長する。次に、図１５（ｄ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【０１２４】
（ニ）次にフィールド酸絶縁膜５の表面に、本発明のマスク材として、厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のマスク材（フォトレジスト）２２を除去し、窓部を形成する。続いて、このフォトレジスト２２のマスクパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬し、ウェット・エッチングすることで、図１５（ｅ）に示すように、フィールド絶縁膜５に開口部６を形成する。微細な開口部６を形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。第１の実施の形態で説明したように、ウェットエッチング単独で開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、ウェット・エッチング又はドライ・エッチングをやや過剰に行い、フィールド絶縁膜５の開口部６がフォトレジストの開口部より大きくなり、アンダーカット部が生じるようにする。第１の実施の形態と同様に、エッチングモニタ部の目視により、ｎ型ＳｉＣ領域２の表面の露出が確認された後、更に所定の時間オーバーエッチングを追加すればよい。第２の実施形態では、本発明の「マスク材」としてフォトレジスト２２を用いているが、このオーバーエッチング時に、エッチングされない材料であれば、フォトレジスト２２以外の材料を本発明の「マスク材」として採用可能であることは勿論である。
【０１２５】
（ホ）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。コンタクト・ウィンドウ開口エッチングから真空排気までの大気中放置時間は、コンタクト抵抗ρｃの大小をする極めて重要な因子であることは、第１の実施の形態で説明した通りである。従って、大気に露出されている時間は、５分以内の出来るだけ短時間にする。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０- ５Ｐａ未満の圧力まで真空排気し、図１５（ｆ）に示すように、ＳｉＣ基板１の表面に第１の導体膜１７を蒸着する。第１の導体膜１７としては、例えば、Ｎｉ膜を蒸着すれば良い。図１５（ｆ）に示すように、開口部の側壁に第１の導体膜（Ｎｉ膜）１７が付着しないようにするためには、オリフィス等の指向性制御手段を用いて、蒸着ビームの指向性を向上させて行えば良い。この時、上述のように、フィールド絶縁膜５の開口部６はフォトレジスト・マスクの開口部より大きくなるようにアンダーカット部が形成されているため、開口部底部に蒸着される第１の導体素片２７は、アンダーカット部の形状に正確に転写される。こうして、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、距離が一定で、且つ微細寸法の蒸着制限領域（側壁ギャップ）７７が発生する。この微細な側壁ギャップ７７は、開口エッチングのオーバーエッチング時間で精密にコントロール出来る。微細な側壁ギャップ７７はフィールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）程度まで狭めて形成出来る。第１の導体膜１７の厚みは、その下部にあるｎ型ＳｉＣ領域２の拡散深さの１／２より薄く設定する。
【０１２６】
（ヘ）第１の導体膜（Ｎｉ膜）１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図１６（ｇ）に示すように、開口部の内部のみにＮｉ系電極膜７が選択的に埋設された基板構造を得る。即ち、フォトレジスト２２を完全に除去すると、フォトレジスト２２の上に被着した第１の導体膜（Ｎｉ膜）１７もフォトレジスト２２と共に除かれるので、図１６（ｇ）に示すように、開口部の内部のみに第１の導体素片２７が選択的に残存する。この結果、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、微細寸法の側壁ギャップ７７が自己整合的に形成される。
【０１２７】
（ト）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）の熱処理を施すと、図１６（ｈ）に示すように、第１の導体素片２７とＳｉＣ基板１が相互に反応して、両者の界面領域に加熱反応層８が生成され、加熱反応層とｎ型ＳｉＣとの間で優れたオーミック特性が実現される。数分程度の短時間の熱処理を行うためには、ＩＲランプ加熱を用いれば良い。ここで「非酸化性雰囲気」とは、第１の実施の形態で説明したように、酸素（Ｏ2）や水（Ｈ2Ｏ）等の酸素を含む化合物の気体を含まない雰囲気のことである。厳密には、酸素及び水の分圧を１×１０- ８Ｐａ〜１×１０- １０Ｐａ程度に制御して、熱処理をすることが好ましい。第１の導体膜の厚みを、その下部にあるｎ型ＳｉＣ領域２の厚みの１／２より薄く設定しておくことにより、第１の導体素片２７が加熱処理で完全に加熱反応層８に転化した場合であっても、ｎ型ＳｉＣ領域２が下部に残されるよう保証される。
【０１２８】
（チ）加熱反応層８の形成後に、図１６（ｉ）に示すように、ＳｉＣ基板１全面にＡｌ等の第２の導体膜１９を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図１３に示すような配線導体素片９を形成すれば、本発明の第２の実施の形態に係るオーミック電極構造体が完成する。なお、パターニングの際のエッチャント（＝エッチング液或いはエッチングガス）が電極膜７を侵す時は、第２の導体膜１９は必ず電極膜７を覆うように配設する構成とすれば良い。
【０１２９】
このような構成で作製したｎ型ＳｉＣ領域２に対するオーミック電極構造体が実用的コンタクト抵抗を示すか確かめるために、第１の実施の形態と同様な、コンタクト間隔が、Ｌ＝６，１０，１５，２０，２５，３０μｍのリニアＴＬＭコンタクト群を作製した。オーミック・コンタクトの電極をなす長方形の長辺（コンタクト幅）及び短辺の長さは、第１の実施の形態と同様にそれぞれ２００μｍ、１００μｍである。
【０１３０】
評価した試料の主な構成は次の通りである。リニアＴＬＭコンタクト群は、高抵抗のｐ型４Ｈ−ＳｉＣ基板の上に、エピタキシャル成長させた厚み８００ｎｍ、電子密度１．５×１０１９／ｃｍ２のｎ型ＳｉＣ領域に形成した。第１の導体膜は５０ｎｍ厚のＮｉ膜、フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜したＳｉＯ２膜（４００ｎｍ厚）である。加熱反応層８の熱処理温度及び熱処理時間、熱処理雰囲気はそれぞれ１０００℃、２分、高純度Ａｒ雰囲気である。第２の導体膜からなる配線導体素片９は厚さ１μｍのＡｌ膜である。
【０１３１】
第１の実施形態と同様にＴＬＭ法で評価したところ、コンタクト抵抗ρｃ＝３．３×１０−６Ωｃｍ２が得られた。高不純物密度エピタキシャル膜でｎ型ＳｉＣ層を形成する替わりに、第１の実施形態と同じ31Ｐ＋イオン注入と活性化熱処理（条件同一）でｎ型ＳｉＣ層を形成した場合には、他の条件が同じなら、第１の実施形態のＮｉを用いたオーミック電極構造体と誤差の範囲で等しいコンタクト抵抗７．４×１０−７Ωｃｍ２が得られる。
【０１３２】
図１０は、第１の導体膜１７としてのＮｉ膜の厚さを変えた場合の、Ｎｉ膜の厚さ（膜厚）と表面モホロジーとの関係を示す図である。図１０に示した観察においては、加熱反応層８の熱処理条件は、熱処理温度は１０００℃で、熱処理時間は２分である。熱処理雰囲気は高純度Ａｒ雰囲気である。図１０（ａ）は、Ｎｉ膜の膜厚が２００ｎｍで熱処理前の試料の表面モホロジーをスケッチした図である。図１０（ｂ）は、このＮｉ膜の膜厚が２００ｎｍの試料の熱処理後の表面モホロジーをスケッチした図であるが、Ｎｉ膜の膜厚が２００ｎｍでは、表面モホロジーの低下が認められる。図１０（ｃ）は、Ｎｉ膜の膜厚が１００ｎｍの試料に対して、熱処理した場合の表面モホロジーで、膜厚２００ｎｍに比すれば良好であるが、未だ若干の表面モホロジーの低下が認められる。図１０（ｄ）及び図１０（ｅ）は、それぞれ、Ｎｉ膜の膜厚が５０ｎｍ及び２０ｎｍの場合の試料の熱処理後の表面モホロジーで、膜厚５０ｎｍ以下にすれば、フォトリソグラフィ工程等の製造プロセスに対応可能な良好な表面モホロジーが得られることが分かる。
【０１３３】
図１１は、第１の導体膜１７としてのＮｉ膜の厚さを変えた場合の、Ｎｉ膜の厚さとオーミック電極構造体のコンタクト抵抗との関係を示す図である。Ｎｉ膜の膜厚が２００ｎｍ及び１００ｎｍではほぼ同程度のコンタクト抵抗である。Ｎｉ膜の膜厚５０ｎｍの場合は、膜厚が２００ｎｍ及び１００ｎｍの場合より低いコンタクト抵抗が得られることが分かる。Ｎｉ膜の膜厚５０ｎｍの試料の熱処理後の表面モホロジーが良好なことを反映していると考えられる。但し、Ｎｉ膜の膜厚２０ｎｍの場合の試料では、コンタクト抵抗の増大が認められる。加熱反応層８の厚さが不十分と思われる。従って、膜厚５０ｎｍの場合が、最もコンタクト抵抗が低いことになる。
【０１３４】
図１２は、本発明の第２の実施形態に係るオーミック電極構造体の不純物密度とコンタクト抵抗との関係を、従来技術の結果と共に示す図である。エピタキシャル成長により得られた不純物密度１．５×１０19ｃｍ３のｎ型ＳｉＣ領域に対して、従来のいずれの結果よりも低いコンタクト抵抗ρｃ＝３．３×１０−７Ωｃｍ２の値が得られることが分かる。イオン注入により得られた不純物密度１．５×１０20ｃｍ３のｎ型ＳｉＣ領域に対しても、従来のいずれの結果よりも低いコンタクト抵抗ρｃ＝８．６×１０−７Ωｃｍ２の値が得られることが分かる。このように第２の実施の形態に係るオーミック電極構造体は、従来と同等、或いはそれよりも低い実用的なコンタクト抵抗を、簡単に実現出来る。
【０１３５】
（第３の実施形態）
本発明の「半導体装置」としては、例えばダイオード、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、バイポーラトランジスタ（ＢＪＴ）、静電誘導サイリスタ（ＳＩサイリスタ）、ＧＴＯサイリスタ等の種々の半導体電子デバイスに適用可能である。
【０１３６】
一般に半導体電子デバイスは、第１主電極領域、第２主電極領域及び制御電極を有する。第１主電極領域と第２主電極領域との間に主電流の通路が形成される。この主電流は、制御電極に印加される電圧又は電流で制御される。従って、「第１主電極領域」とは、例えば、ＢＪＴやＩＧＢＴにおいては、エミッタ領域又はコレクタ領域のいずれか一方、ＭＯＳＦＥＴやＭＯＳＳＩＴ等の絶縁ゲート型トランジスタ（ＩＧＴ）においては、ソース領域又はドレイン領域のいずれか一方を意味する。「第２主電極領域」とは、ＢＪＴやＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方、ＩＧＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方を意味する。即ち、第１主電極領域が、エミッタ領域であれば、第２主電極領域はコレクタ領域であり、第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域である。また、「制御電極」とはＩＧＢＴ及びＩＧＴのゲート電極を意味することは勿論である。また、ダイオード等の制御電極を有しないＳｉＣ半導体装置でも、同様に、第１主電極領域及び第２主電極領域が定義される。
【０１３７】
図１７は、本発明の第３の実施の形態に係る半導体装置としての横型ＭＯＳＦＥＴの要部断面図である。第３の実施の形態に係る半導体装置（横型ＭＯＳＦＥＴ）は、ｐ型ＳｉＣ基板１１を用いて構成され、このｐ型ＳｉＣ基板１１の表面に選択的に形成されたｎ型ＳｉＣ領域２ｓからなる第１の主電極領域（ソース領域）２ｓ、及びｎ型ＳｉＣ領域２ｓからなる第２の主電極領域（ドレイン領域）２ｄとを有している。更に、ｐ型ＳｉＣ基板１１の上には、ゲート酸化膜３が配置されている。ソース領域２ｓとドレイン領域２ｄとの間のゲート酸化膜３の上部には、ゲート電極６３が配置されている。そして、ゲート電極６３の上部及びゲート電極６３が配置されていないゲート酸化膜３の上部には、上部絶縁膜４が形成されている。ゲート酸化膜３と上部絶縁膜４とで、フィールド絶縁膜５が構成されている。
【０１３８】
フィールド絶縁膜５中には、ソース領域２ｓの表面を露出するように開口された開口部、ドレイン領域２ｄの表面を露出するように開口された開口部が形成されている。それぞれの開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｓ、７７ｄを隔てて、ソース電極膜７ｓ及びドレイン電極膜７ｄが配置されている。更に、フィールド絶縁膜５のソース領域２ｓの上部の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｓを隔て、且つソース電極膜７ｓとソース領域２ｓの間には、加熱反応層８ｓが配置され、ドレイン領域２ｄの上部の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｄを隔て、且つドレイン電極膜７ｄとドレイン領域２ｄの間には加熱反応層８ｄが配置されている。第３の実施の形態に係る半導体装置は、更に、ソース領域２ｓの上部の開口部の内部において、ソース電極膜７ｓの表面に接し、且つフィールド絶縁膜５の上部にまで伸延された第１の主電極配線（ソース配線）９ｓと、ドレイン領域２ｄの上部の開口部の内部において、ドレイン電極膜７ｄの表面に接し、且つフィールド絶縁膜５の上部にまで伸延された第２の主電極配線（ドレイン配線）９ｄとを有している。
【０１３９】
なお、半導体装置の設計により、各主電極領域２ｓ、２ｄに配線導体素片（主電極配線）９ｓ、９ｄを介してそれぞれ接続されるボンディングパッド（図示省略）を、フィールド絶縁膜５の上に形成しても良い。ゲート電極６３も同様に、配線導体素片を介してボンディングパッドが接続される。そして、これらの配線導体素片及びボンディングパッドの上部には、酸化膜（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３Ｎ４)、或いはポリイミド膜等からなるパッシベーション膜を形成しても良い。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、ボンディングを可能にすることが出来る。
【０１４０】
第３の実施の形態に係る半導体装置によれば、ソース領域２ｓに対するオーミック電極において、ソース電極膜７ｓ及び加熱反応層８ｓを構成する金属材料が、フィールド絶縁膜５と反応しない構造になっている。同様に、ドレイン領域２ｄに対するオーミック電極において、ドレイン電極膜７ｄ及び加熱反応層８ｄを構成する金属材料が、フィールド絶縁膜５と反応しない構造になっている。このため、ソース電極膜７ｓ及びドレイン電極膜７ｄを構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがない。従って、半導体装置のソース領域２ｓ及びドレイン領域２ｄの周辺に形成されたフィールド絶縁膜５の高い絶縁性が維持出来、リーク電流も低減出来る。
【０１４１】
また、ソース電極膜７ｓ及びドレイン電極膜７ｄを構成する金属材料がフィールド絶縁膜５に接していないので、ソース電極膜７ｓ又はドレイン電極膜７ｄとフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、半導体装置の製造プロセス終了後にソース電極膜７ｓ又はドレイン電極膜７ｄが剥落することはなく、半導体装置の製造歩留まりが高くなる。
【０１４２】
更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が、ソース領域２ｓ又はドレイン領域２ｄに対して形成出来る。また、寄生のショットキー接合の生成に伴うソース領域２ｓ又はドレイン領域２ｄ中の水平方向の電流の流れの阻害もない。この結果、高耐圧で且つ高速に動作可能な半導体装置が実現出来る。特に、電力用半導体装置においては、低いオン抵抗と高速なスイッチングを同時に達成出来る。
【０１４３】
特に、ソース電極膜７ｓ及び加熱反応層８ｓの周縁部と開口部側壁との間の側壁ギャップ７７ｓ、及びドレイン電極膜７ｄ及び加熱反応層８ｄの周縁部と開口部側壁との間の側壁ギャップ７７ｄを、フィールド絶縁膜５の厚みより小さい微細寸法と出来るため、ソース領域２ｓ及びドレイン領域２ｄに対するオーミック電極の占有面積を小さく出来、半導体装置の集積密度を向上出来る。
【０１４４】
次に図１８〜図２０に示す工程断面図（その１〜その３）を参照しながら、本発明の第３の実施の形態に係る半導体装置（横型ＭＯＳＦＥＴ）の製造工程を説明する。
【０１４５】
（イ）先ず図１４（ａ）から図１４（ｃ）と同様な工程で、８°オフのｐ型４Ｈ−ＳｉＣ基板１１のＳｉ面の表面に、厚さ数１００ｎｍの１×１０19／ｃｍ3以上の高不純物密度のｎ型ＳｉＣ領域を、エピタキシャル成長する。そして、エピタキシャル成長を選択的にエッチングすることにより、互いに対向したメサ形状のｎ型ＳｉＣ領域からなるソース領域２ｓ及びドレイン領域２ｄを形成する。即ち、ＳｉＣ基板１１の表面の異なる２つの場所に、互いに一定距離離間して、凸部形状のソース領域２ｓ及びドレイン領域２を形成する。平面図を省略しているが、ソース領域２ｓ及びドレイン領域２は、互いの長辺を平行にした２つの矩形（長方形）のパターンとして配列される。集積回路の場合であれば、ソース領域２ｓ及びドレイン領域２を構成する２つの矩形（長方形）のパターンの領域の外側には、素子分離領域が形成される。更に、デバイスの仕様に応じてチャネルストップのイオン注入工程を加えても良く、パワーデバイスならば、ガードリング領域等の形成工程を加えても良い。素子分離領域形成後、周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１１を十分清浄化し、図１８（ａ）に示すように、ＳｉＣ基板１１の表面に、厚さ３５〜４０ｎｍのゲート酸化膜としての熱酸化膜３を成長する。乾燥酸素中、雰囲気１１５０℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜（ゲート酸化膜）３が得られる。素子分離領域は、トレンチにＣＶＤ法等で堆積した絶縁膜を埋め込む等の方法で、形成すれば良い。ゲート酸化膜３の厚さを、５〜２０ｎｍとした場合は、ゲート酸化膜３の上に、更に、厚さ３５〜８０ｎｍのシリコン窒化膜（Ｓｉ3Ｎ4膜）を常圧ＣＶＤ法で形成し、いわゆるＮＯ膜でゲート絶縁膜を形成しても良い。
【０１４６】
（ロ）ゲート酸化膜（ゲート絶縁膜）３の形成後、必要に応じて閾値制御のイオン注入を行う（ゲート酸化膜３の形成前に、閾値制御のイオン注入を行っても良い。）。その後、図１８（ｂ）に示すように、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、或いは、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等のゲート電極材料６１を、ゲート酸化膜３の上の全面に、スパッタリング法、真空蒸着法、ＣＶＤ法等で堆積する。そして、ゲート電極材料６１の表面に厚さ１〜２μｍのフォトレジスト６２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト６２を選択的に露光し、現像することによって図１８（ｃ）に示すように、ゲート電極６３に対応する部分のフォトレジスト６２のみを選択的に残存させる。更に、フォトレジスト６２をエッチングマスクとして用い、図１８（ｃ）に示すように、ＲＩＥ法とを用いて、ゲート電極材料６１をパターニングし、ソース領域２ｓとドレイン領域２ｄとの間のゲート酸化膜（ゲート絶縁膜）３の上にゲート電極６３を形成する。
【０１４７】
（ハ）そして、図１９（ｄ）に示すように、ゲート電極６３の形成後、フォトレジスト６２を除去し、更に、ＲＣＡ洗浄法等でＳｉＣ基板１１の表面を清浄化する。十分清浄化されたゲート電極６３及びゲート酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる上部絶縁膜４を堆積する。この結果、ゲート電極６３以外の領域においては、２層構造からなるフィールド絶縁膜５が形成される。ゲート酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【０１４８】
（ニ）次にフィールド酸絶縁膜５の表面に、本発明の「マスク材」としての厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、マスク材（フォトレジスト）２２を選択的に露光し、現像することによって開口部６ｓ及び６ｄに対応する部分のフォトレジスト２２を除去し窓部を形成する。続いて、このフォトレジスト２２のマスクパターンをエッチングマスクとして用い、ＳｉＣ基板１１をＢＨＦ溶液に浸漬し、ウェット・エッチングすることで、図１９（ｅ）に示すように、フィールド絶縁膜５に開口部６ｓ及び６ｄを形成する。微細な開口部６ｓ及び６ｄを形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。例えば、ＣＨＦ3やＣ２Ｆ６などをエッチャントとしたＲＩＥ法やＥＣＲイオンエッチング等の種々のドライ・エッチングを使用することが出来る。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。第１の実施の形態で説明したように、ウェットエッチング単独で、開口部６ｓ及び６ｄを開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、ウェット・エッチング又はドライ・エッチングをやや過剰に行い、フィールド絶縁膜５の開口部６ｓ及び６ｄがフォトレジストの開口部より大きくなり、それぞれアンダーカット部が生じるようにする。第１及び第２の実施の形態と同様に、エッチングモニタ部の目視により、ソース領域２ｓとドレイン領域２ｄの表面の露出が確認された後、更に所定の時間オーバーエッチングを追加すればよい。第３の実施形態では、本発明の「マスク材」としてフォトレジスト２２を用いているが、このオーバーエッチング時に、エッチングされない材料であれば、フォトレジスト２２以外の材料を本発明の「マスク材」として採用可能である。
【０１４９】
（ホ）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。即ち、ＳｉＣ基板１１の表面が大気に露出される時間は、５分以内の可能な限り短時間で行う。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０- ５Ｐａ未満の圧力まで真空排気し、図１９（ｆ）に示すように、ＳｉＣ基板１１の表面に第１の導体膜１７を蒸着する。第１の導体膜１７としては、例えばＮｉ膜を用いる。なお、図１９（ｆ）に示すように、開口部６ｓ及び６ｄの側壁に第１の導体膜１７が付着しないようにするためには、オリフィス等を用いて、蒸着ビームの指向性を向上させて行えば良い。この時、図１９（ｆ）に示すように、フィールド絶縁膜５の開口部はフォトレジスト・マスク２２の開口部より大きくなるようにアンダーカット部が形成されているため、開口部底部に蒸着される第１の導体膜１７ｓ及び１７ｄは、アンダーカット部の形状に正確に転写される。こうして、第１の導体膜１７ｓ及び１７ｄの周縁部とフィールド絶縁膜５の開口部の側壁との間には、距離が一定で、且つ微細寸法の蒸着制限領域（側壁ギャップ）７７ｓ及び７７ｄが発生する。この微細な側壁ギャップ７７ｓ及び７７ｄは、開口部エッチングのオーバーエッチング時間で精密にコントロール出来る。第１の導体膜１７（１７ｓ及び１７ｄ）の厚みは、その下部にあるソース領域２ｓ及びドレイン領域２ｄの拡散深さの１／２より薄く設定する。
【０１５０】
（ヘ）第１の導体膜１７の真空蒸着後、ＳｉＣ基板１１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図２０（ｇ）に示すように、それぞれの開口部の内部のみに第１の導体素片２７ｓ及び２７ｄが選択的に埋設される。この結果、それぞれの第１の導体素片２７ｓ及び２７ｄの周縁部とフィールド絶縁膜５の開口部側壁との間には、微細寸法の側壁ギャップ７７ｓ及び７７ｄが自己整合的に形成される。
【０１５１】
（ト）しかる後、ＳｉＣ基板１１を７００℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）の熱処理を施すと、図２０（ｈ）に示すように、第１の導体素片２７ｓ及び２７ｄとＳｉＣ基板１１が相互に反応して、両者の界面領域に加熱反応層８ｓ及び８ｄが生成され、加熱反応層８ｓとソース領域２ｓとの間、及び加熱反応層８ｄとドレイン領域２ｄとの間で、それぞれ優れたオーミック特性が実現される。「非酸化性雰囲気」としての酸素及び水の分圧の制御に関しては、厳重なる管理が必要で、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０- ３Ｐａ〜１×１０- １０Ｐａ程度、望ましくは、１．×１０- ５Ｐａ〜１×１０- １０Ｐａ程度に設定する。
【０１５２】
（チ）加熱反応層８ｓ及び８ｄの形成後に、図２０（ｉ）に示すように、ＳｉＣ基板１１全面にＡｌ等の第２の導体膜１９を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術で、ソース配線９ｓ及びドレイン配線９ｄを パターニングすれば、本発明の第３の実施の形態に係るＭＯＳＦＥＴが完成する（図１７参照。）。
【０１５３】
第３の実施の形態に係る半導体装置の製造方法によれば、ソース領域２ｓ及びドレイン領域２ｄに対するオーミック電極を形成するためのコンタクトホールを形成する際に、フィールド絶縁膜５に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、オーミック電極を形成するための第１の導体素片２７とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７ｓ，７７ｄを自己整合的に決定出来るので、オーミック電極とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７ｓ，７７ｄを制御するためのフォトリソグラフィ工程は不要である。このため、オーミック電極となる第１の導体素片２７とフィールド絶縁膜５の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極を配置出来る。
【０１５４】
更に、フォトリソグラフィ工程が省略出来るため、半導体装置のソース領域２ｓ及びドレイン領域２ｄに対するオーミック電極形成に係わる工程数が減少し、半導体装置の製造歩留まりが高くなる。更に、第３の実施の形態に係る半導体装置は、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高い。
【０１５５】
更に、第１の導体素片２７が、フィールド絶縁膜５と反応することが防止出来るので、第１の導体素片２７を構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜５の絶縁性が維持出来る。また、オーミック電極を構成する金属材料がフィールド絶縁膜５に接していないので、第１の導体素片２７から生成されたオーミック電極とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後にオーミック電極が剥落することはなく、製造歩留まりが高くなる。
【０１５６】
更に、オーミック電極の加熱反応層８ｓを生成する工程において、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うソース領域２ｓ及びドレイン領域２ｄの水平方向の電流の流れの阻害もないので、良好な特性の半導体装置が簡単に製造出来る。
【０１５７】
（その他の実施の形態）
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１５８】
例えば、既に述べた第３の実施の形態の説明においては、リセスゲート構造の横型ＭＯＳＦＥＴに付いて説明したが、図２１に示すような平面ゲート構造の横型ＭＯＳＦＥＴでもかまわない。第３の実施の形態と同様に、ｐ型ＳｉＣ基板１１を用いて構成されているが、図１７とは異なり、ｐ型ＳｉＣ基板１１の表面は同一レベルの平面で構成されている。即ち、ｎ型ＳｉＣ領域からなる第１の主電極領域（ソース領域）２ｓ及び第２の主電極領域（ドレイン領域）２ｄの表面のレベルと、ゲート酸化膜３が配置されているソース領域２ｓとドレイン領域２ｄとの間のｐ型ＳｉＣ基板１１の表面とは同一レベルである。この平面ゲート構造のゲート酸化膜３の上部には、ゲート電極６３が配置されている。そして、ゲート電極６３の上部及びゲート電極６３が配置されていないゲート酸化膜３の上部には、上部絶縁膜４が形成され、ゲート酸化膜３と上部絶縁膜４とで、フィールド絶縁膜５が構成されている。他は、図１７と同様なので、重複した説明を省略する。
【０１５９】
図２１に示した、他の実施の形態に係る半導体装置においても、ソース領域２ｓに対するオーミック電極において、ソース電極膜７ｓ及び加熱反応層８ｓを構成する金属材料が、フィールド絶縁膜５と反応せず、ドレイン領域２ｄに対するオーミック電極において、ドレイン電極膜７ｄ及び加熱反応層８ｄを構成する金属材料が、フィールド絶縁膜５と反応しない構造になっている。このため、ソース電極膜７ｓ及びドレイン電極膜７ｄを構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがない。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が、ソース領域２ｓ又はドレイン領域２ｄに対して形成出来る。
【０１６０】
リセスゲート構造や平面ゲート構造の横型ＭＯＳＦＥＴ以外にも、縦型のＭＯＳＦＥＴでも良い。またＵ溝やＶ溝にゲート酸化膜とゲート電極を構成した縦型のＭＯＳＦＥＴでも良い。更に、埋め込みドレイン領域を有するＭＯＳＦＥＴでも良い。埋め込みドレイン領域を有するＭＯＳＦＥＴにおいては、シンカー領域を用いて、埋め込みドレイン領域から電流を引き出すがこの場合オン抵抗の増大が懸念される。しかしながら、本発明の適用により、微細な構造のシンカー領域とこれに接続されるオーミック電極を多数配列することにより、低いオン抵抗と高速なスイッチングを同時に達成出来る。２重拡散構造のｐチャネルのパワーＭＯＳＦＥＴでは、ドリフト領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）の表面に、ドレイン領域（主電極領域）としての高不純物密度のｎ型ＳｉＣ領域を形成可能である。この場合、ソース領域としての他のｎ型ＳｉＣ領域が、ｎ型ＳｉＣ基板の表面に形成されたｐボディ領域に形成される。
【０１６１】
同様に、ｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）の表面にドレイン領域としてのｎ型ＳｉＣ領域と、ソース領域してのｎ型ＳｉＣ領域を形成し、ソース領域とドレイン領域２の間のｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）の表面に、ショットキー電極を構成すれば、ＭＥＳＦＥＴが実現出来る。
【０１６２】
更に、第３の実施の形態の説明の冒頭で説明したように、ＦＥＴ以外に、本発明の「半導体装置」として、ダイオード、ＩＧＢＴ、ＳＩＴ、ＢＪＴ、ＳＩサイリスタ、ＧＴＯサイリスタ等の種々の半導体電子デバイスに適用可能である。例えば、ｎｐｎ型バイポーラトランジスタであれば、コレクタ領域となる低不純物密度のｎ型（若しくはν型）ＳｉＣ基板の表面に、ｐ型ＳｉＣ領域からなるベース領域をウェル形状に形成し、このベース領域の平面上の内部の位置において、主電極領域（エミッタ領域）としての高不純物密度のｎ型ＳｉＣ領域を形成しても良い。この場合、コレクタ領域となる低不純物密度のｎ型ＳｉＣ基板の代わりに真性半導体（ｉ型）のＳｉＣ基板を用い、ｉ型ＳｉＣ基板の裏面（若しくは表面の一部）に、高不純物密度のｎ型ＳｉＣ領域からなるコレクタ領域を形成しても良い。
【０１６３】
ＧＴＯサイリスタ等のサイリスタであれば、ｎベース領域となるｎ型ＳｉＣ基板の表面の一部又は全面に、ｐ型ＳｉＣ領域からなるｐベース領域を形成し、このｐベース領域の内部に、カソード領域（主電極領域）としての高不純物密度のｎ型ＳｉＣ領域をエピタキシャル成長により形成することが可能である。この場合、ｎベース領域となるｎ型ＳｉＣ基板の裏面には、アノード領域としてのｐ型ＳｉＣ領域が形成される。
【０１６４】
一方、ｎチャネルの接合型ＦＥＴや接合型ＳＩＴでは、チャネル領域として機能するｎ型ＳｉＣ基板（或いはｎ−型（ν型）ＳｉＣ基板、若しくはｉ型ＳｉＣ基板）の表面に、ソース領域（主電極領域）としての高不純物密度のｎ型ＳｉＣ領域を形成可能である。図２２は、切り込みゲート型のＳＩＴの模式的な断面図である。図２２においては、チャネル領域として機能するｎ型ＳｉＣ基板１２の表面に、ソース領域（第１の主電極領域）としての高不純物密度のｎ型ＳｉＣ領域８７が形成され、ｎ型ＳｉＣ基板１２の裏面に、ドレイン領域（第２の主電極領域）としての高不純物密度のｎ型ＳｉＣ領域８１が形成されている。そして、ソース領域８７及びドレイン領域８１間を流れる主電流を制御するために、ｎ型ＳｉＣ基板１２の表面に設けられたゲート溝部の底部にｐ型ＳｉＣ領域８４からなるゲート領域が形成されている。ゲート領域８４には、ゲート加熱反応層８５を介してゲート電極膜８６が接続されている。ゲート電極膜８６には、Ａｌ−Ｔｉ系電極膜が使用可能である。例えば、Ｔｉ（５０ｎｍ厚）／Ａｌ（３００ｎｍ厚）積層膜を用いればよい。そして、ゲート電極膜８６には、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ｃｕ、Ｔｉ−Ｗ等のゲート配線９２が接続されている。ドレイン領域８１には、ドレイン加熱反応層８２を介して、ドレイン電極８３が形成されている。
【０１６５】
図２２に示す接合型ＳＩＴでは、ｎ型ＳｉＣ基板１２の表面に選択的に形成されたｎ型ＳｉＣ領域８７からなるソース領域８７を囲んで、ｎ型ＳｉＣ基板１２の上にフィールド絶縁膜５が載置されたている。フィールド絶縁膜５は、熱酸化膜３と、熱酸化膜以外の絶縁膜である上部絶縁膜４とから構成されている。そして、フィールド絶縁膜５中にソース領域８７の表面を露出するように開口された開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔てて配置されたソース電極膜９７、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔て、且つソース電極膜９７とソース領域８７の間に配置されたソース加熱反応層９８、フィールド絶縁膜５の開口部の内部において、ソース電極膜９７の表面に接し、且つフィールド絶縁膜５の上部にまで伸延された第１の主電極配線（ソース配線）９１とを有している。
【０１６６】
図２２に示すソース領域８７及びドレイン領域８１間のポテンシャルと、ゲート領域８４に印加されるゲート電圧によるチャネル中のポテンシャルの２次元空間における鞍部点であるポテンシャルの高さが、ドレイン領域８１に印加されるドレイン電圧及びゲート領域８４に印加されるゲート電圧で制御され、主電流が制御される。ＳＩＴの電流・電圧特性は真空管の三極管特性と同様な指数関数則に従った特性を示す。
図２２に示す接合型ＳＩＴによれば、ソース領域８７に対するオーミック電極において、ソース電極膜９７及び加熱反応層９８を構成する金属材料が、フィールド絶縁膜５と反応しない構造になっているので、金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがない。このため、接合型ＳＩＴのソース領域８７の周辺に形成されたフィールド絶縁膜５の高い絶縁性が維持出来、リーク電流も低減出来る。また、ソース電極膜９７を構成する金属材料がフィールド絶縁膜５に接していないので、ソース電極膜９７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、接合型ＳＩＴの製造プロセス終了後にソース電極膜９７が剥落することはなく、接合型ＳＩＴの製造歩留まりが高くなる。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が達成出来る。この結果、高耐圧で且つ高速に動作可能な接合型ＳＩＴが実現出来る
図２２に示す接合型ＳＩＴにおいて、ドレイン領域としての高不純物密度のｎ型ＳｉＣ領域８１の代わりに、アノード領域としての高不純物密度のｐ型ＳｉＣ領域を形成すれば、ｎチャネルのＳＩサイリスタとなる。この場合、ソース領域としての高不純物密度のｎ型ＳｉＣ領域８７は、カソード領域として機能する。
【０１６７】
ｎチャネルのＩＧＢＴでは、ドリフト領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）の表面（若しくは裏面）に、コレクタ領域としての高不純物密度のｎ型ＳｉＣ領域を形成可能である。この場合、エミッタ領域としての他のｎ型ＳｉＣ領域が、ｎ型（或いはν型）ＳｉＣ基板のコレクタ領域とは異なる位置の表面に形成されたｐボディ領域の内部に形成される。本発明のオーミック電極構造体は、これら種々の半導体電子デバイスの主電極領域としての高不純物密度のｎ型ＳｉＣ領域に適用可能である。
上記の第１乃至第３の実施の形態の製造プロセスにおいては、フィールド絶縁膜５の要素である熱酸化膜３は上部絶縁膜４形成の直前に形成する構成となっているが、図２３の工程断面図に示すように、熱酸化膜の形成を上部絶縁膜４形成の直後にする構成としても、ほぼ同様な効果が得られる。
【０１６８】
（イ）例えば、第１の実施の形態で説明した方法と全く同様の方法で、ＳｉＣ基板１の表面にｎ型ＳｉＣ領域３２を形成する。そして、ＲＣＡ洗浄法等のＳｉＣ基板１洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。この後、ＳｉＣ基板１の上に、図２３（ａ）に示すように、常圧ＣＶＤ法でＳｉＯ2膜等の酸素透過性絶縁膜４４を堆積する。
【０１６９】
（ロ）酸素透過性絶縁膜４４を堆積後、図２３（ｂ）に示すように、乾燥酸素雰囲気で熱処理し、ＳｉＣ基板１の表面を熱酸化し、酸素透過性絶縁膜４４とＳｉＣ基板１との界面に熱酸化膜３を成長する。第１の実施の形態と同様に、熱酸化膜３の厚さは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。この結果、熱酸化膜３の上に、酸素透過性絶縁膜（ＳｉＯ2膜）４４からなる上部絶縁膜４が位置し、２層構造からなるフィールド絶縁膜５が形成される。
【０１７０】
（ハ）この後は、第１の実施の形態で説明した図３（ｆ）以下に示す方法と全く同様の工程を進めることが可能である。即ち、図２３（ｃ）に示すように、フィールド酸絶縁膜５の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、ウェット・エッチングすることで、図２３（ｃ）に示すように、フィールド絶縁膜５に開口部６を形成する。このとき、第１の実施の形態で説明したように、ｎ型ＳｉＣ領域３２の表面の露出が確認されたジャストエッチングの後、更に所定のアンダーカット部の深さが得られるまで、オーバーエッチングを追加する。この後の説明は、重複するので省略する。
【０１７１】
図２３に示す方法を用いても、１０-7Ωｃｍ2台程度の実用的なコンタクト抵抗ρｃを達成することが可能である。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図２】本発明の第１の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その１）である。
【図３】本発明の第１の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その２）である。
【図４】本発明の第１の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その３）である。
【図５】本発明の第１の実施形態に係るオーミック電極構造体を説明するためのＴＬＭコンタクト群の電流−電圧特性である。
【図６】本発明の第１の実施形態に係るオーミック電極構造体を説明するためのＴＬＭコンタクト群のＴＬＭ特性を示す図である。
【図７】ノマルスキー干渉顕微鏡によるコンタクト・ウィンドウ内の表面モホロジーの観察結果を示す図である。
【図８】本発明の第１の実施形態に係るオーミック電極構造体の断面ＴＥＭ像をスケッチした図である。
【図９】ラザフォード後方散乱分析により求めた本発明の第１の実施形態に係るオーミック電極構造体の厚み方向の組成の変化を示す図である。
【図１０】本発明の第２の実施形態に係るオーミック電極構造体の厚さと表面モホロジーとの関係を示す図である。
【図１１】本発明の第２の実施形態に係るオーミック電極構造体の電極の厚さとコンタクト抵抗との関係を示す図である。
【図１２】本発明の第２の実施形態に係るオーミック電極構造体の不純物密度とコンタクト抵抗との関係を、従来技術の結果と共に示す図である。
【図１３】本発明の第２の実施形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図１４】本発明の第２の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その１）である。
【図１５】本発明の第２の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その２）である。
【図１６】本発明の第２の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その３）である。
【図１７】本発明の第３の実施形態に係る半導体装置（横型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
【図１８】 本発明の第３の実施形態に係る半導体装置（横型ＭＯＳＦＥＴ）の製造工程を説明するための工程断面図（その１）である。
【図１９】本発明の第３の実施形態に係る半導体装置の製造工程を説明するための工程断面図（その２）である。
【図２０】本発明の第３の実施形態に係る半導体装置の製造工程を説明するための工程断面図（その３）である。
【図２１】本発明の他の実施形態に係る半導体装置（横型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
【図２２】本発明の更に他の実施形態に係る半導体装置（接合型ＳＩＴ）の構成を示す要部断面図である。
【図２３】本発明の更に他の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図の一部である。
【図２４】第１の従来技術に係るオーミック電極構造の構成を示す要部断面図である。
【図２５】第２の従来技術に係るオーミック電極構造の構成を示す要部断面図である。
【符号の説明】
１，１１，１２ ＳｉＣ基板
２，３２ ｎ型ＳｉＣ領域
２ｓ 第１の主電極領域（ソース領域）
２ｄ 第２の主電極領域（ドレイン領域）
３ 熱酸化膜（ゲート酸化膜）
４ 上部絶縁膜
５ フィールド絶縁膜
６ フィールド絶縁膜の開口部
７，４７ 電極膜
７ｓ ソース電極膜
７ｄ ドレイン電極膜
８，８ｓ，８ｄ 加熱反応層
９ 配線導体素片
９ｓ 第１の主電極配線（ソース配線）
９ｄ 第２の主電極配線（ドレイン配線）
１７，１７ｓ，１７ｄ 第１の導体膜
２７，２７ｓ，２７ｄ 第１の導体素片（第１の導体膜の素片）
１９ 第２の導体膜
２０ エピタキシャル成長層
２１ エッチングマスク
２２，２３、３４、６２ フォトレジスト
３３ イオン注入マスク
３５ イオン注入スルー膜
４２ 第１金属膜（Ｎｉ膜）
４３ Ｓｉ酸化膜（フィールド絶縁膜）
４４ 酸素透過性絶縁膜
４５ オーミック接触片
６１ ゲート電極材料
６３ ゲート電極
７７，７７ｓ，７７ｄ 間隙
８１ ドレイン領域（第２の主電極領域）
８２ ドレイン加熱反応層
８３ ドレイン電極
８４ ゲート領域
８５ ゲート加熱反応層
８６ ゲート電極膜
８７ ソース領域（第１の主電極領域）
９１ 第１の主電極配線（ソース配線）
９２ ゲート配線
９７ ソース電極膜
９８ ソース加熱反応層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device using a silicon carbide (SiC) substrate and a method for manufacturing the semiconductor device, and further to an ohmic electrode structure for an n-type SiC region used in the SiC semiconductor device and a method for manufacturing the same. It is.
[0002]
[Prior art]
SiC can form a pn junction, and has a wider forbidden band Eg than other semiconductor materials such as silicon (Si) and gallium arsenide (GaAs), and 2.23 eV for 3C-SiC and A value of about 3.26 eV is reported for 93 eV, 4H-SiC. In addition, SiC is thermally, chemically and mechanically stable and has excellent radiation resistance, so it can be used not only for light-emitting elements and high-frequency devices, but also in harsh conditions such as high temperature, high power, and radiation irradiation. As a power semiconductor device (power device) exhibiting high reliability and stability, application in various industrial fields is expected.
[0003]
In particular, it has been reported that a high breakdown voltage MOSFET using SiC has a lower on-resistance than a power device using Si. It has also been reported that the forward voltage drop of a Schottky diode using SiC is low. As is well known, the on-resistance of a power device and the switching speed are in a trade-off relationship. However, according to a power device using SiC, there is a possibility that low on-resistance and high switching speed can be achieved at the same time.
[0004]
In order to reduce the on-resistance of a power device using SiC, it is an important factor to reduce the contact resistance ρc with respect to the ohmic contact. In particular, in order to reduce the on-resistance, a method of subdividing the main electrode region of the power device and arranging it on the SiC substrate at a high density is also employed. In order to reduce the on-resistance of such a miniaturized power device, it is extremely important to obtain a low contact resistance ρc inside a fine opening (contact window). In addition, the contact resistance ρc of the ohmic contact with respect to the SiC region is a big problem for increasing the switching speed of the power device.
[0005]
In contrast to the fact that SiC blue light emitting elements have already been put into practical use and mass-produced, the application of SiC as a power device and a high-frequency device is far behind. One reason for this is that a technology for forming a practical low-resistance ohmic contact suitable for the structure and fabrication process of these devices has not yet been established.
[0006]
A conventional technique widely used as a method for forming a low-resistance ohmic contact on n-type SiC is to deposit an electrode film such as nickel (Ni), tungsten (W), titanium (Ti) on n-type SiC. The ohmic electrode structure formed in this way is heat-treated at a high temperature of 800 ° C. to 1200 ° C. Especially for ohmic contacts using Ni, 10-6Ω · cm2A practical contact resistance value ρc of the base is obtained, which is an extremely promising ohmic contact.
[0007]
FIG. 24 shows a simplified structure (hereinafter referred to as “first prior art”) of an ohmic electrode structure using a Ni film used in a power device, a high-frequency device, or the like. High impurity density n-type SiC region 32 is formed on the surface of single crystal SiC substrate 1. On the surface of the single crystal SiC substrate 1, a field insulating film 5 including a thermal oxide film 3 and an upper insulating film 4 is further formed. An opening is arranged to penetrate field insulating film 5 and expose the surface of n-type SiC region 32. Inside the opening of the field insulating film 5, a heating reaction layer 8 in contact with the surface of the n-type SiC region 32 and an electrode film (Ni film piece) 47 on the heating reaction layer 8 are arranged. . The heating reaction layer 8 is formed by depositing a Ni film on the entire surface, patterning it into the shape shown in FIG. 24 using photolithography and etching, and then performing heat treatment. That is, the conductive heating reaction layer 8 in which Ni—Si—C is mixed is formed by subjecting the SiC substrate 1 provided with the electrode film (Ni film piece) 47 to a high temperature treatment at 1000 ° C. to 1200 ° C. . On the upper part of the electrode film (Ni film piece) 47, the wiring conductor piece 9 is arranged so as to extend to the upper part of the field insulating film 5.
[0008]
The first prior art has the following problems. Therefore, in order to solve the problem of the first prior art, Japanese Patent Application Laid-Open No. 8-64801 discloses a method of forming an ohmic electrode for the n-type SiC region 32 formed by ion implantation (hereinafter, “ Second prior art "). The method described in the second prior art is:
(A) As shown in FIG. 25A, the first metal film (Ni film) 42 is disposed in the opening so as to be separated from the Si oxide film (field insulating film) 43;
(B) Thereafter, high-temperature heat treatment is performed to generate ohmic contact pieces 45 as shown in FIG. 25 (b);
(C) Finally, as shown in FIG. 25 (c), the second metal film is connected to the ohmic contact piece 45 and the exposed surface of the n-type SiC region 32.
It is a method according to the procedure.
[0009]
[Problems to be solved by the invention]
First, in the ohmic electrode structure for the n-type SiC region 32 according to the first prior art shown in FIG.
1) The adhesive strength between the Ni film 47 and the field insulating film 5 is weak, and the Ni film 47 is often peeled off after vapor deposition, resulting in poor manufacturing yield;
2) Field insulating film (SiO) on the contact surface with the Ni film 472Film) 5 reacts with Ni film 47 by high-temperature heat treatment (reduced), and SiO2The film 5 is eroded and thinned. SiO2When the film 5 is originally thin, SiO2If the insulating property of the film 5 is impaired,2The membrane 5 penetrates;
3) Ni-SiC-SiO2Coexisting and the outer corner portion S of the heating reaction layer 8 where a ternary reaction occurs1, S2Immediately below, a high-temperature heat treatment forms a parasitic Schottky junction, impeding horizontal current flow;
4) The surface of the electrode film (Ni film piece) 47 is severely roughened by high-temperature heat treatment, and the surface morphology is lowered. For this reason, if the alignment mark for the photolithography process has a similar Ni film 47, it is difficult to form the alignment mark. Therefore, high-precision photolithography and etching cannot be performed in subsequent processes;
5) NiO or SiO is formed on the surface of the electrode film (Ni film piece) 47 by high-temperature heat treatment.2As a result, an oxide film such as hydrocarbon is formed, and the contact resistance between the electrode film (Ni film piece) 47 and the wiring conductor piece 9 is substantially increased.
There was a problem.
[0010]
The second prior art is a method for solving the problems 2) and 3) among the problems of the first prior art. That is, the ohmic contact piece 45 is isolated from the Si oxide film (field insulating film) 43, and the second metal film in contact with the exposed surface of the n-type SiC region 32 is not heat-treated. Ni-SiC-SiO2In other words, a parasitic Schottky junction caused by the coexistence of these is not formed.
[0011]
However, the second prior art has a specific method of patterning the first metal film (Ni film) 42 separately from the Si oxide film (field insulating film) 43 in the opening shown in FIG. It is not disclosed at all. Typically, in such a case, the method used is that a Ni film is deposited on the entire surface of the SiC substrate 1, and the first metal film (Ni film) is selectively formed inside the opening by using photolithography and Ni etching. 42 is provided. However, the combination of the second prior art and this method basically cannot solve the problems 1), 4) and 5).
[0012]
Furthermore, since an independent photolithography process is used in the patterning method of the first metal film (Ni film) 42, the alignment accuracy of the exposure apparatus (mask aligner) and the etching processing accuracy of the first metal film (Ni film) 42 In consideration of this, there is a problem that the tolerance of the distance between the ohmic contact piece 45 and the opening side wall of the Si oxide film (field insulating film) 43 must be sufficiently large. This leads to a problem that the integration density is high and it is difficult to manufacture a fine ohmic electrode structure. As a result, the device dimensions and chip area increase, and the production cost (chip unit price) of the semiconductor device increases.
[0013]
The present invention has been made to solve the problems of such conventional ohmic electrode structures for n-type SiC regions and semiconductor devices using the same or simultaneously.
[0014]
Specifically, the present invention provides 10− 7Ωcm2It is an object of the present invention to provide a novel structure of a fine ohmic electrode structure for an n-type SiC region having a practical contact resistance of about a table.
[0015]
Another object of the present invention is to provide a novel structure of an ohmic electrode structure having good adhesion between a surface metal wiring (wiring conductor piece) and a field insulating film and high reliability.
[0016]
Still another object of the present invention is to provide a novel structure of an ohmic electrode structure that can maintain the insulation of a field insulating film and has a high breakdown voltage and a low leakage current.
[0017]
Still another object of the present invention is to provide a novel structure of an ohmic electrode structure in which no parasitic Schottky junction is present at the outer edge of the ohmic electrode.
[0018]
Still another object of the present invention is to provide a novel structure of an ohmic electrode structure in which the surface morphology of the electrode film is good.
[0019]
Still another object of the present invention is to provide an ohmic electrode structure having fine dimensional accuracy.
[0020]
Still another object of the present invention is to provide a method of manufacturing an ohmic electrode structure having a high manufacturing yield, in which defects such as peeling of surface metal wiring are suppressed after conductor film deposition.
[0021]
Still another object of the present invention is to provide a method of manufacturing an ohmic electrode structure that can effectively avoid an erosion reaction (reduction reaction) between a conductor film serving as a base material of an ohmic electrode and a field insulating film.
[0022]
Still another object of the present invention is to provide a method for manufacturing an ohmic electrode structure in which a ternary reaction with a conductor film, SiC, and a field insulating film, which are base materials for the ohmic electrode, is avoided.
[0023]
Still another object of the present invention is to provide a method for producing an ohmic electrode structure in which the surface morphology of the electrode film is good even after high temperature heat treatment.
[0024]
Still another object of the present invention is to provide a method of manufacturing an ohmic electrode structure that does not affect the shape of alignment marks for a photolithography process and facilitates high-precision photolithography and etching in subsequent processes. It is to be.
[0025]
Still another object of the present invention is to provide an ohmic electrode structure that can maintain a low contact resistance between the electrode film and the wiring conductor piece without generating an oxide film or hydrocarbon on the surface of the electrode film even after undergoing a high-temperature heat treatment. It is to provide a body manufacturing method.
[0026]
Still another object of the present invention is to make the interval between the electrode film (ohmic contact piece) and the opening side wall of the field insulating film sufficiently fine without being affected by the alignment accuracy and etching processing accuracy of the exposure apparatus in the photolithography process. It is providing the manufacturing method of the ohmic electrode structure which can be made.
[0027]
Still another object of the present invention is to provide a method of manufacturing an ohmic electrode structure that can easily manufacture an ohmic electrode structure having fine dimensional accuracy.
[0028]
Still another object of the present invention is to provide a semiconductor device capable of operating at high voltage and high speed.
[0029]
Still another object of the present invention is to provide a semiconductor device having a low on-resistance and capable of high-speed switching.
[0030]
Still another object of the present invention is to provide a semiconductor device having a small chip occupation area, a low chip unit price, and high reliability.
[0031]
Still another object of the present invention is to provide a method of manufacturing a semiconductor device that can suppress defects such as peeling off of surface metal wiring and has a high manufacturing yield.
[0032]
Still another object of the present invention is to effectively avoid the erosion reaction (reduction reaction) in the high-temperature heat treatment between the conductor film serving as the base material of the ohmic electrode and the field insulating film, and the conductor film, SiC and the field insulating film It is an object of the present invention to provide a method of manufacturing a semiconductor device that can avoid the ternary reaction.
[0033]
Still another object of the present invention is that the surface morphology of the electrode film is good even after being subjected to a high-temperature heat treatment, and does not affect the shape of the alignment mark for the photolithography process, and high-precision photolithography in the subsequent process. The present invention also provides a method of manufacturing a semiconductor device that can be etched.
[0034]
Still another object of the present invention is to provide a semiconductor device capable of maintaining a low contact resistance between an electrode film and a wiring conductor piece without generating an oxide film or hydrocarbon on the surface of the electrode film even after a high temperature heat treatment. It is to provide a manufacturing method.
[0035]
Still another object of the present invention is to provide a semiconductor in which an ohmic electrode structure having a fine dimensional accuracy can be easily manufactured by sufficiently minimizing the distance between the electrode film (ohmic contact piece) and the opening side wall of the field insulating film. It is to provide a method for manufacturing a device.
[0036]
Still another object of the present invention is to provide a method of manufacturing a semiconductor device that can reduce the chip area and reduce the chip unit price.
[0037]
[Means for Solving the Problems]
In order to achieve the above object, the invention described in claim 1 includes (a) an SiC substrate, (b) an n-type SiC region selectively formed on the surface of the SiC substrate, and (c) an upper surface of the SiC substrate. And (d) a certain gap from the field insulating film inside the field insulating film and (d) an opening (contact window) opened so as to expose the surface of the n-type SiC region in the field insulating film. And (e) a heating reaction layer disposed between the electrode film and the n-type SiC region with a certain gap from the field insulating film inside the opening of the field insulating film. And (f) an ohmic electrode structure comprising a wiring conductor piece in contact with the surface of the electrode film and extending to the top of the field insulating film inside the opening of the field insulating film. That. According to the first aspect of the present invention, since the electrode film and the heating reaction layer are both disposed within the opening of the field insulating film with a certain gap from the field insulating film, the electrode film and the heating reaction layer are provided. Can be prevented from reacting with the field insulating film. Furthermore, metal-SiC-SiO at the bottom outer edge of the heating reaction layer2It is also possible to avoid the formation of a parasitic Schottky junction due to the ternary coexistence reaction.
[0038]
The “n-type SiC region selectively formed on the surface of the SiC substrate” defined in claim 1 is not limited to the case where the n-type SiC region is directly formed on the surface of the SiC substrate. It is. For example, another semiconductor region having a plane area larger than that of the n-type SiC region is arranged in a well shape on a part of the surface of the SiC substrate, and the n-type region of the present invention is disposed at the position inside the well-shaped semiconductor region. A type SiC region may be formed. Alternatively, a case where another semiconductor region is epitaxially grown on the entire surface of the SiC substrate and the n-type SiC region of the present invention is formed on a part of the surface of the other epitaxially grown semiconductor region is allowed. Thus, it should be noted that the invention according to claim 1 allows the case where the n-type SiC region is indirectly formed through another semiconductor region.
[0039]
The gist of the invention described in claim 2 is that, in the ohmic electrode structure according to claim 1, the constant gap is smaller than the thickness of the field insulating film.
[0040]
According to a third aspect of the present invention, in the ohmic electrode structure according to the first or second aspect, the field insulating film includes a SiC thermal oxide film and an upper insulating film comprising an insulating film having a composition or density different from that of the thermal oxide film. The gist of the invention is that it comprises a laminated insulating film with a film.
[0041]
The invention according to claim 4 is the ohmic electrode structure according to any one of claims 1 to 3, wherein the dielectric breakdown field strength of the upper insulating film is lower than the dielectric breakdown field strength of the thermal oxide film. And
[0042]
The invention according to claim 5 is the ohmic electrode structure according to any one of claims 1 to 4, wherein the etching rate of the upper insulating film by the buffered hydrofluoric acid solution (BHF solution) is the buffered hydrofluoric acid of the thermal oxide film. The gist is that it is faster than the etching rate by the solution. “BHF solution” means ammonium fluoride (NH4F): a silicon oxide film (SiO2) known in the art consisting of a solution of hydrofluoric acid (HF) = 7: 12The etching solution (etchant) of the film).
[0043]
The invention described in claim 6 includes (a) a step of forming an n-type SiC region having a high impurity density on at least a part of the surface of the SiC substrate, (b) a step of cleaning the surface of the SiC substrate; ) Covering the surface of the SiC substrate with a field insulating film; (d) forming a mask material having an etching rate different from that of the field insulating film on the field insulating film; and (e) providing a window on the mask material. Providing a mask pattern; (f) etching the field insulating film using the mask pattern until the surface of the n-type SiC region is exposed; and (g) an n-type SiC region. After the surface is exposed, the field insulating film is further over-etched to form an undercut portion below the mask material in the vicinity of the window, and (h) the upper portion of the mask material and the inside of the opening. A step of depositing the first conductor film on the surface of the n-type SiC region, and (ri) removing the mask material, the field insulating film is fixed on the surface of the n-type SiC region inside the opening. (1) heat treating the SiC substrate in a non-oxidizing atmosphere to leave a gap between the first conductor film piece and the n-type SiC region; And a method for producing an ohmic electrode structure having a step of generating a heating reaction layer. According to the sixth aspect of the present invention, the depth of the undercut portion formed in the lower portion of the mask material near the window portion is controlled by controlling the etching amount of “over etching (slight etching)” of the field insulating film. I can do it. Further, a certain gap between the first conductor film piece and the field insulating film can be determined in a self-aligned manner by the depth of the undercut portion. Similarly to claim 1, the “step of forming an n-type SiC region having a high impurity density on at least a part of the surface of the SiC substrate” defined in claim 6 is performed directly on the surface of the SiC substrate. It is not limited only to forming. For example, another semiconductor region may be formed in a well shape on a part of the surface of the SiC substrate, and an n-type SiC region may be formed inside the well-shaped semiconductor region. Alternatively, a process in which another semiconductor region is epitaxially grown on the entire surface of the SiC substrate and an n-type SiC region is formed on a part of the surface of the epitaxially grown semiconductor region is allowed.
[0044]
According to a seventh aspect of the present invention, in the method of manufacturing an ohmic electrode structure according to the sixth aspect, the step of covering with the field insulating film includes the step of growing a thermal oxide film on the surface of the SiC substrate by thermal oxidation, The gist is that the method includes a step of depositing an insulating film on the thermal oxide film by a method other than thermal oxidation.
[0045]
According to an eighth aspect of the present invention, in the method for manufacturing an ohmic electrode structure according to the sixth aspect, the step of covering with the field insulating film is performed by depositing an oxygen permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation. And a step of growing a thermal oxide film at the interface between the surface of the SiC substrate and the oxygen permeable insulating film by thermal oxidation after the deposition of the oxygen permeable insulating film.
[0046]
The invention according to claim 9 is the method for producing an ohmic electrode structure according to any one of claims 6 to 8, wherein the step of forming the mask material is a step of applying a photoresist. .
[0047]
According to a tenth aspect of the present invention, in the method of manufacturing an ohmic electrode structure according to the ninth aspect, in the step of forming the opening in the field insulating film, the step immediately before the surface of the n-type SiC region is exposed is wet. The gist is that it is completed by etching and rinsing with ultrapure water.
[0048]
The invention according to claim 11 is the method for producing an ohmic electrode structure according to any one of claims 6 to 10, wherein the thickness of the first conductor film is thinner than ½ of the thickness of the n-type SiC region. This is the gist. According to the eleventh aspect of the invention, the thickness of the first conductor film piece before forming the heating reaction layer is less than ½ of the thickness of the n-type SiC region underneath, Since it is set in advance, even if the fragment of the first conductor film is completely converted into the heat reaction layer by heat treatment of the SiC substrate, the n-type SiC region will not disappear.
[0049]
Invention of Claim 12 is the manufacturing method of the ohmic electrode structure of any one of Claims 6-11. WHEREIN: The process of producing | generating a heating reaction layer is oxygen (O2) And water (H2The partial pressure of O) is 1 × 10- 3Pa ~ 1 × 10- 10The gist is to heat-treat the SiC substrate in a non-oxidizing atmosphere of Pa. According to the invention of claim 12, the partial pressures of oxygen and water are both 1 × 10- 3Pa ~ 1 × 10- 10Since the heat reaction layer is generated by heat treatment in a non-oxidizing atmosphere controlled to Pa, the oxide film is formed on the surface of the first conductor film piece by the high temperature heat treatment for generating the heat reaction layer. It can be prevented from occurring.
[0050]
A thirteenth aspect of the present invention is the method of manufacturing an ohmic electrode structure according to any one of the sixth to eleventh aspects of the present invention, wherein the ohmic electrode structure is in contact with an element of the first conductor film and covers an opening of the field insulating film Thus, the gist is to further include a step of forming the second conductor film on the field insulating film.
[0051]
According to a fourteenth aspect of the present invention, in the method for manufacturing an ohmic electrode structure according to the thirteenth aspect, the oxide film formed on the surface of the first conductive film piece or immediately before the second conductive film is formed, The gist is that a process for removing adhering hydro-carbon is added.
[0052]
The invention according to claim 15 is: (b) a SiC substrate; (b) a main electrode region formed of an n-type SiC region selectively formed on the surface of the SiC substrate; and (c) placed on the SiC substrate. And (d) an electrode film disposed in the field insulating film so as to expose the surface of the main electrode region with a certain gap from the field insulating film. (E) a heating reaction layer disposed between the electrode film and the main electrode region at a certain distance from the field insulating film inside the opening of the field insulating film; and (f) an opening in the field insulating film. The gist of the present invention is that the semiconductor device comprises a main electrode wiring that is in contact with the surface of the electrode film and extends to the top of the field insulating film inside the portion. In the present invention, the “main electrode region” is at least one of the semiconductor regions located at both ends of the main current path of the semiconductor device and facing each other. According to the fifteenth aspect of the present invention, both the electrode film constituting the ohmic electrode for the main electrode region and the heating reaction layer are arranged inside the opening of the field insulating film with a certain gap from the field insulating film. Therefore, the metal material constituting the electrode film and the heating reaction layer can be prevented from reacting with the field insulating film. Furthermore, metal-SiC-SiO at the bottom outer edge of the ohmic electrode2It is also possible to avoid the formation of a parasitic Schottky junction due to the ternary coexistence reaction. As described in claim 1, the “main electrode region formed of an n-type SiC region selectively formed on the surface of the SiC substrate” defined in claim 15 is an n-type SiC region directly on the surface of the SiC substrate. It is not limited only when the main electrode area | region which consists of is formed. For example, another semiconductor region may be arranged in a well shape on a part of the surface of the SiC substrate, and the main electrode region may be formed inside the well-shaped semiconductor region. Alternatively, a case where another semiconductor region is epitaxially grown on the entire surface of the SiC substrate and the main electrode region is formed on a part of the surface of the epitaxially grown semiconductor region is allowed.
[0053]
The invention described in claim 16 is the semiconductor device according to claim 15, wherein the constant gap is smaller than the thickness of the field insulating film.
[0054]
The invention according to claim 17 is: (a) a step of forming a main electrode region composed of a high impurity density n-type SiC region on at least a part of the surface of the SiC substrate; and (b) a step of cleaning the surface of the SiC substrate. (C) a step of covering the surface of the SiC substrate with a field insulating film; (d) a step of forming a mask material having an etching rate different from that of the field insulating film on the field insulating film; Forming a mask pattern, (f) using the mask pattern, etching the field insulating film until the surface of the main electrode region is exposed, and (g) forming an opening. After the surface of the electrode region is exposed, the field insulating film is further over-etched to form an undercut portion under the mask material in the vicinity of the window, and (h) the upper portion and the opening of the mask material The step of depositing the first conductor film on the surface of the internal main electrode region, and (re) removing the mask material, the field insulating film is fixed on the surface of the internal electrode region inside the opening. A step of leaving the first conductor film piece to leave a gap, and (n) heat-treating the SiC substrate in a non-oxidizing atmosphere to heat the first conductor film piece and the main electrode region. The present invention is summarized as a method for manufacturing a semiconductor device including a step of generating a layer. The “main electrode region” of the invention described in claim 17 is a semiconductor region located at both ends of the main current path of the semiconductor device as defined in the invention of claim 15. According to the seventeenth aspect of the present invention, when forming the ohmic electrode for the main electrode region of the semiconductor device, the mask material in the vicinity of the window portion is controlled by controlling the etching amount of the field insulating film overetching (slight etching). The depth of the undercut part formed in the lower part can be controlled. Further, a certain gap between the first conductor film piece and the field insulating film can be determined in a self-aligned manner by the depth of the undercut portion. As in the fifteenth aspect, the “step of forming a main electrode region made of an n-type SiC region having a high impurity density on at least a part of the surface of the SiC substrate” defined in the seventeenth aspect is performed directly on the surface of the SiC substrate. The present invention is not limited to the case where the main electrode region formed of the n-type SiC region is formed. For example, another semiconductor region may be formed in a well shape on a part of the surface of the SiC substrate, and the main electrode region may be formed inside the well-shaped semiconductor region. Alternatively, another semiconductor region may be epitaxially grown on the entire surface of the SiC substrate, and the main electrode region may be formed on a part of the surface of the semiconductor region.
[0055]
According to an eighteenth aspect of the present invention, in the semiconductor device manufacturing method according to the seventeenth aspect, the step of covering with the field insulating film includes the step of growing a thermal oxide film on the surface of the SiC substrate by thermal oxidation, and the thermal oxidation. The gist is that it comprises a step of depositing an insulating film on the top of the film by a method other than thermal oxidation.
[0056]
The invention according to claim 19 is the method for manufacturing a semiconductor device according to claim 18, further comprising a step of forming a gate electrode on the thermal oxide film after the step of growing the thermal oxide film. To do.
[0057]
A twentieth aspect of the present invention is the method for manufacturing a semiconductor device according to any one of the seventeenth to nineteenth aspects, wherein the thickness of the first conductor film is thinner than ½ of the thickness of the main electrode region. And
[0058]
【The invention's effect】
According to the first aspect of the present invention, the metal material constituting the electrode film and the heating reaction layer is prevented from reacting with the field insulating film, and the field insulating film on the contact surface with the metal material is reduced by high-temperature heat treatment. Since it is not (eroded), the insulating property of the field insulating film can be maintained. Further, since the metal material constituting the electrode film is not in contact with the field insulating film, there is essentially no problem that the adhesive force between the electrode film and the field insulating film is weak. For this reason, the electrode film is not peeled off after the manufacturing process is completed, and the manufacturing yield is increased. Furthermore, metal-SiC-SiO at the bottom outer edge of the heating reaction layer2The generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, so that a low contact resistance can be achieved. Further, there is no hindrance to the horizontal current flow in the n-type SiC region accompanying the generation of the parasitic Schottky junction.
[0059]
According to the second aspect of the present invention, since the gap between the peripheral portion of the electrode film and the heating reaction layer and the side wall of the opening is made smaller than the thickness of the field insulating film, the occupation area of the ohmic electrode structure is reduced. Can be small.
[0060]
According to a third aspect of the present invention, the SiC oxide film is provided below the field insulating film. The SiC thermal oxide film is a silicon oxide film (SiO2) close to the Si thermal oxide film.2It has a low interface state with SiC and can maintain a high dielectric breakdown electric field strength. In addition, since the thermal oxide film has a laminated structure of an upper insulating film made of an insulating film having a different composition or density and a thermal oxide film, the thickness of the thermal oxide film can be set thin. For this reason, there is no reduction in surface morphology due to excessive thermal oxidation. Good surface morphology ensures a good metal / semiconductor junction. Therefore, the generation of parasitic transistors due to the interface state is suppressed, and an ohmic electrode structure having a low contact resistance can be formed in the highly reliable opening of the field insulating film.
[0061]
The dielectric breakdown electric field strength of the SiC thermal oxide film is about 14 MV / cm at a thickness of 10 nm. SiO formed by methods other than thermal oxidation2The breakdown electric field strength of the film is smaller than this value. That is, according to the invention of claim 4, various insulating films other than the SiC thermal oxide film are formed on the SiC thermal oxide film to ensure the breakdown voltage required as the specifications of the semiconductor device. However, an ohmic electrode structure can be formed in the opening of the field insulating film having a low interface state and a good surface morphology.
[0062]
As mentioned above, the thermal oxide film of SiC is SiO close to the Si thermal oxide film.2Since it is a film, the etching rate for the BHF solution is about 100 nm / min. In comparison, SiO deposited by CVD2The etching rate for the film is 1.5 to 3 times higher. That is, according to the invention of claim 5, various SiO other than the thermal oxide film of SiC2Since the film is formed on the upper part of the SiC thermal oxide film, a desired ohmic contact is provided in the opening of the field insulating film having the required breakdown voltage, low interface state, surface stability, and good surface morphology. An electrode structure can be constructed. Further, since various semiconductor processes can be employed by utilizing the difference in etching rate with respect to the BHF solution, various ohmic electrode structures can be configured.
[0063]
According to the sixth aspect of the present invention, the depth of the undercut portion formed under the mask material in the vicinity of the window portion can be controlled by controlling the etching time of the overetching for the field insulating film, so that dimensional control is easy. It is. Further, since the constant gap between the first conductor film piece and the field insulating film can be determined in a self-aligned manner by the depth of the undercut portion, the first conductor film piece and the field insulating film A photolithography process for controlling the constant gap is unnecessary. Therefore, it is possible to manufacture an ohmic electrode structure having a sufficiently small space between the element of the first conductor film serving as the electrode film and the opening side wall of the field insulating film, a small occupied area, and a fine dimension. Furthermore, since the photolithography process can be omitted, the number of processes is reduced and the manufacturing yield is increased. Furthermore, since the standard Si semiconductor device manufacturing method can be applied, the invention according to claim 6 is easy and highly reliable. Further, since the first conductor film piece can be prevented from reacting with the field insulating film, the field insulating film on the contact surface with the metal material constituting the first conductor film piece is subjected to high-temperature heat treatment. The insulating property of the field insulating film can be maintained without being reduced (eroded). In addition, since the metal material constituting the segment of the first conductor film is not in contact with the field insulating film, the adhesion between the electrode film generated from the segment of the first conductor film and the field insulating film is weak. Is not inherently present. For this reason, the electrode film does not peel off after completion of the process, and the manufacturing yield is increased. Further, in the step of generating the heating reaction layer, the metal-SiC-SiO at the bottom outer edge of the first conductor film piece2Therefore, the generation of a parasitic Schottky junction due to a ternary reaction can be avoided, and a low contact resistance can be achieved. Further, there is no hindrance to the horizontal current flow in the n-type SiC region accompanying the generation of the parasitic Schottky junction.
[0064]
According to the seventh aspect of the invention, in the step of forming the field insulating film on the SiC substrate surface, after the SiC surface is thermally oxidized thinly, a thick insulating film is formed on the thermal oxide film by a method other than thermal oxidation. Since this is achieved by deposition, the surface morphology of SiC is not disturbed by excessive thermal oxidation. As a method other than thermal oxidation, well-known physical or chemical means such as a CVD method or a sputtering method can be adopted. However, natural oxide films and hydrocarbons inherent to these methods other than thermal oxidation can be used. Generation on the SiC interface (surface) can be effectively removed or suppressed by thermal oxidation. In other words, since it is possible to remove the natural oxide film and the hydrocarbon on the SiC surface that hinder the formation of the heating reaction layer, 10-7Ωcm2A contact resistance as low as one can be easily achieved.
[0065]
According to the eighth aspect of the present invention, the step of depositing the oxygen permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation is performed first, and after the deposition of the oxygen permeable insulating film, the SiC substrate is thermally oxidized. A thermal oxide film is grown at the interface between the surface of the substrate and the oxygen permeable insulating film to form a field insulating film. In this case as well, the surface morphology of the SiC substrate can be prevented from deteriorating due to excessive thermal oxidation as in the invention according to claim 7. In addition, the formation of a natural oxide film or hydrocarbon inherent to known physical or chemical means such as a CVD method or a sputtering method can be effectively removed or suppressed by the formation of a thermal oxide film. For this reason, the morphology of the interface between the heating reaction layer and the n-type SiC region is improved, and a uniform and homogeneous heating reaction layer can be generated. Therefore, 10-7Ωcm2A contact resistance ρc as low as a table can be easily obtained.
[0066]
According to the ninth aspect of the invention, since a well-known photoresist can be used in the semiconductor manufacturing process, a mask pattern for forming an opening in the field insulating film can be easily formed in the photolithography process. Furthermore, if this mask pattern is used as it is and the first conductor film is deposited on the top of the photoresist, the photoresist can be easily removed with a release agent or the like thereafter, so that the lift-off process can also be easily performed.
[0067]
According to the invention of claim 10, the final step in which the bottom surface of the opening (concave portion) provided in the field insulating film reaches the surface of the n-type SiC region is completed by rinsing with wet etching and ultrapure water. Therefore, re-deposition of hydro carbon, which is a reaction product of dry etching, to the surface of the n-type SiC region and etching damage due to excessive plasma energy can be prevented. For this reason, contamination of the surface of the n-type SiC region exposed in the opening and roughening of the surface of the n-type SiC region can be effectively prevented. In addition, since dry etching can be used, an ohmic contact having a fine opening size can be formed. Therefore, it is possible to manufacture an ohmic electrode structure suitable for increasing the integration density of the semiconductor integrated circuit and reducing the on-resistance of the power semiconductor device.
[0068]
According to the eleventh aspect of the present invention, since the thickness of the first conductor film piece before the heating reaction layer is formed is controlled, the first conductor film piece is completely heated. Even if converted to n, it is possible to reliably prevent the n-type SiC region from disappearing or the heating reaction layer from penetrating the n-type SiC region. Therefore, it is possible to effectively prevent a sudden increase in contact resistance due to the disappearance of the n-type SiC region and an increase in leakage current due to the penetration of the n-type SiC region. Furthermore, the process margin of the heat treatment process of the SiC substrate for forming the heat-reactive layer can be sufficiently obtained, sufficient heat treatment can be performed, and lower contact resistance can be realized.
[0069]
According to the twelfth aspect of the present invention, since the heat reaction layer is generated by heat treatment in a non-oxidizing atmosphere in which the partial pressure of oxygen and water is controlled, the high temperature heat treatment for generating the heat reaction layer is performed. It is possible to prevent an oxide film from being formed on the surface of the piece of the conductor film 1. For this reason, the contact resistance between the electrode film comprised from the piece of the 1st conductor film, and the 2nd conductor film of the upper layer connected to this electrode film can be reduced. Further, by performing heat treatment in a non-oxidizing atmosphere in which the partial pressure of oxygen and water is controlled, the surface of the first conductor film piece is roughened due to the oxygen or oxygen-containing atmosphere during the high-temperature heat treatment. It can be prevented. For this reason, since the surface morphology of the alignment mark formed by the same process and structure is good, high-precision photolithography and etching can be performed in subsequent processes.
[0070]
According to a thirteenth aspect of the present invention, the second conductor film is disposed so as to be in contact with the first conductor film piece and to cover the opening of the field insulating film, thereby the wiring conductor piece. Therefore, an ohmic electrode structure corresponding to the electrode structure of an actual semiconductor device can be easily manufactured. In addition, since the high temperature heat treatment is not required for the second conductor film, the field insulating film on the contact surface with the material constituting the second conductor film is reduced (eroded) by the high temperature heat treatment. Therefore, the insulating property of the field insulating film can be maintained.
[0071]
According to the fourteenth aspect of the present invention, even if an oxide film is generated on the surface of the first conductor film piece by high-temperature heat treatment, or even if hydrocarbon is attached, these oxide films And hydrocarbon can be removed effectively. For this reason, it is possible to avoid an increase in the contact resistance of the first conductor film and the second conductor film due to the oxide film or hydrocarbon on the surface of the first conductor film.
[0072]
According to the invention described in claim 15, in the ohmic electrode for the main electrode region of the semiconductor device, the metal material constituting the electrode film and the heating reaction layer of the ohmic electrode has a structure that does not react with the field insulating film. The field insulating film on the contact surface with the metal material is not reduced (eroded) by the high temperature heat treatment. For this reason, the high insulation of the field insulating film formed around the main electrode region of the semiconductor device can be maintained, and the leakage current can be reduced. Further, since the metal material constituting the electrode film is not in contact with the field insulating film, there is essentially no problem that the adhesive force between the electrode film of the ohmic electrode and the field insulating film is weak. For this reason, the electrode film of the ohmic electrode does not peel off after the semiconductor device manufacturing process is completed, and the manufacturing yield of the semiconductor device is increased. Furthermore, metal-SiC-SiO at the bottom outer edge of the ohmic electrode2Since the generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, an ohmic electrode having a low contact resistance can be achieved. Further, there is no hindrance to the horizontal current flow in the main electrode region due to the generation of the parasitic Schottky junction. As a result, it is possible to realize a semiconductor device that has a high breakdown voltage and can operate at high speed. In particular, in a power semiconductor device, low on-resistance and high-speed switching can be achieved simultaneously.
[0073]
According to the sixteenth aspect of the present invention, since the gap between the peripheral portion of the electrode film and the heating reaction layer and the side wall of the opening is set to a fine size smaller than the thickness of the field insulating film, the ohmic electrode is occupied in the main electrode region. The area can be reduced and the integration density of the semiconductor device can be improved. In particular, by arranging a large number of fine ohmic electrodes, low on-resistance and high-speed switching of the power semiconductor device can be achieved simultaneously.
[0074]
According to the seventeenth aspect of the present invention, when the contact hole for forming the ohmic electrode for the main electrode region of the semiconductor device is formed, the mask in the vicinity of the window is controlled by controlling the etching time of the overetching for the field insulating film. Since the depth of the undercut part formed in the lower part of the material can be controlled, dimensional control is easy. In addition, since the constant gap between the element of the first conductor film for forming the ohmic electrode and the field insulating film can be determined in a self-aligned manner by the depth of the undercut portion, the ohmic electrode and the field insulating film can be determined. There is no need for a photolithography process for controlling a certain gap between the first and second layers. For this reason, it is possible to sufficiently reduce the distance between the first conductor film piece serving as an ohmic electrode and the opening side wall of the field insulating film, and to occupy an ohmic electrode having a small occupied area and a fine dimension. Further, since the photolithography process can be omitted, the number of processes related to the formation of the ohmic electrode for the main electrode region of the semiconductor device is reduced, and the manufacturing yield of the semiconductor device is increased. Furthermore, since the standard Si semiconductor device manufacturing method can be applied, the invention of claim 17 is easy and highly reliable. Further, since the first conductor film piece can be prevented from reacting with the field insulating film, the field insulating film on the contact surface with the metal material constituting the first conductor film piece is subjected to high-temperature heat treatment. The insulating property of the field insulating film can be maintained without being reduced (eroded). Further, since the metal material constituting the ohmic electrode is not in contact with the field insulating film, there is inherently a problem that the adhesive force between the ohmic electrode generated from the first conductor film piece and the field insulating film is weak. do not do. For this reason, the ohmic electrode is not peeled off after the process is completed, and the manufacturing yield is increased. Furthermore, in the step of generating the heating reaction layer of the ohmic electrode, the metal-SiC-SiO at the bottom outer edge of the ohmic electrode2Therefore, the generation of a parasitic Schottky junction due to a ternary reaction can be avoided, and a low contact resistance can be achieved. In addition, a semiconductor device having good characteristics can be easily manufactured without obstructing the horizontal current flow in the main electrode region due to the generation of the parasitic Schottky junction. In addition, since the ohmic electrode structure manufacturing method according to the seventeenth aspect is patterned using a so-called “lift-off method”, any type of first conductor film can be patterned.
[0075]
According to the invention of claim 18, in the step of forming the field insulating film on the SiC substrate surface, after the SiC surface is thermally oxidized thinly, a thick insulating film is formed on the thermal oxide film by a method other than thermal oxidation. Since this is achieved by deposition, the surface morphology of SiC is not disturbed by excessive thermal oxidation. As a method other than thermal oxidation, well-known physical or chemical means such as a CVD method or a sputtering method can be adopted. However, natural oxide films and hydrocarbons inherent to these methods other than thermal oxidation can be used. Generation on the SiC interface (surface) can be effectively removed or suppressed by thermal oxidation. In other words, since it is possible to remove the natural oxide film and the hydrocarbon on the SiC surface that hinder the formation of the heating reaction layer, 10-7Ωcm2A semiconductor device having an ohmic electrode with a contact resistance as low as a table can be easily realized.
[0076]
According to the nineteenth aspect of the invention, since the gate electrode is formed on the thermal oxide film having a small interface state, the gate threshold value can be easily controlled, and a high-speed, high-breakdown-voltage semiconductor device can be easily manufactured. It is.
[0077]
According to the twentieth aspect of the invention, since the thickness of the first conductor film piece before the heating reaction layer of the ohmic electrode is formed is controlled, the first conductor film piece is completely removed. Even if converted into the heat reaction layer, it is possible to reliably prevent the main electrode region from disappearing or the heat reaction layer from penetrating the main electrode region. Therefore, it is possible to effectively prevent a sudden increase in contact resistance due to the disappearance of the main electrode region and an increase in leakage current due to the penetration of the main electrode region. Furthermore, a semiconductor device having an ohmic electrode with a very low contact resistance can be realized, with a sufficient process margin for the heat treatment step of the SiC substrate for forming the heating reaction layer of the ohmic electrode, sufficient heat treatment is possible.
[0078]
DETAILED DESCRIPTION OF THE INVENTION
Next, first to third embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Accordingly, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
[0079]
(First embodiment)
As shown in FIG. 1, the ohmic electrode structure according to the first embodiment of the present invention includes an SiC substrate 1, an n-type SiC region 32 selectively formed on the surface of the SiC substrate 1, and an SiC substrate 1. The field insulating film 5 placed on the field insulating film 5 is fixed from the field insulating film 5 within an opening (contact window) opened to expose the surface of the n-type SiC region 32 in the field insulating film 5. Inside the opening of the electrode film 7 and the field insulating film 5 arranged with a gap (side wall gap) 77 therebetween, the side wall gap 77 is separated from the field insulating film 5 and between the electrode film 7 and the n-type SiC region 32. A wiring conductor piece 9 that is in contact with the surface of the electrode film 7 and extends to the top of the field insulating film 5 inside the opening of the heating reaction layer 8 and the field insulating film 5 disposed in It is al configuration. The heating reaction layer 8 embedded between the electrode film 7 and the n-type SiC region 32 is formed by a heating reaction between the n-type SiC region 32 and the first conductor film that is the base material of the electrode film 7. Is a layer. The constant gap constituting the side wall gap 77 is controlled to a value smaller than the thickness of the field insulating film 5.
[0080]
N-type SiC region 32 has a high surface electron density. For example, the surface electron density of the n-type SiC region 32 is at least 1 × 10.18/ Cm3~ 2x10twenty one/ Cm3, Preferably 1 × 1019/ Cm3~ 8x1020/ Cm3It is. The conductivity type of SiC substrate 1 varies depending on the semiconductor device using the present ohmic electrode structure. For example, it may be selected according to design specifications such as p-type for MOSFET and n-type for MESFET or Schottky barrier diode.
[0081]
The first conductor film that is the base material of the electrode film 7 is one or more metals such as titanium (Ti), chromium (Cr), tantalum (Ta), tungsten (W), molybdenum (Mo) in addition to Ni. The film is composed of a metal film, an alloy film, a compound film, or a composite film or a laminated film thereof. The thickness of the electrode film 7 is preferably less than about half of the diffusion depth of the n-type SiC region 32.
[0082]
Connected to the electrode film 7 is a wiring conductor piece 9 made of a second conductor film for connecting to an ohmic electrode in another part. The wiring conductor piece 9 is disposed so as to cover the opening of the field insulating film 5. The wiring conductor piece 9 is a wiring member for connecting the ohmic contact shown in FIG. 1 to other parts, and functions as a main electrode wiring of the semiconductor device. In a power device, a plurality of unit cells are arranged on a SiC substrate 1 in a honeycomb shape, a matrix shape, or the like to ensure current capacity. In some cases, the main electrode regions are subdivided and arranged on the SiC substrate 1 with high density according to design specifications for reducing the on-voltage. Accordingly, in such a case, the wiring conductor piece 9 functions as a wiring for integrating the main electrode regions of the unit cell divided into a plurality of units. The wiring conductor piece 9 includes known aluminum (Al), aluminum-silicon (Al-Si) eutectic, aluminum-copper-silicon (Al-Cu-Si) eutectic, copper (Cu), titanium-tungsten. (Ti-W) alloy or the like is used.
[0083]
Field insulating film 5 is composed of a laminated insulating film of thermal oxide film 3 of SiC substrate 1 and upper insulating film 4 made of an insulating film having a composition or density different from that of thermal oxide film 3. In the ohmic electrode structure according to the first embodiment, the “insulating film having a composition different from that of the thermal oxide film 3” includes a PSG (phosphosilicate glass) film, BSG (borosilicate glass), and BPSG (borophosphosilicate). Glass) or SiThreeNFourAn insulating film such as a film. In addition, the “insulating film having a density different from that of the thermal oxide film 3” refers to SiO deposited by a method other than the thermal oxide film.2An insulating film such as a film. For example, SiO by chemical or physical deposition methods such as CVD, sputtering, vacuum evaporation, etc.2Applicable to membranes. The SiC thermal oxide film 3 shown in FIG. 1 is inferior to the Si thermal oxide film, but is close to the Si thermal oxide film.2It is a membrane. SiO deposited by thermal oxide film and other methods2Since the density is different from that of the film, the boundary can be seen when the cross section is observed with a high resolution SEM.
[0084]
The dielectric breakdown electric field strength of the SiC thermal oxide film 3 close to the Si thermal oxide film is about 14 MV / cm at a thickness of 10 nm. On the other hand, SiO formed by methods other than thermal oxidation2The breakdown electric field strength of the film is smaller than this value. For example, SiO deposited by CVD2Since the breakdown electric field strength of the film is about 6 MV / cm at the same thickness of 10 nm, the SiC thermal oxide film 3 and the upper insulating film 4 can be clearly distinguished by measuring the breakdown electric field strength.
[0085]
Further, the SiC thermal oxide film 3 is made of SiO close to the Si thermal oxide film.2Since it is a film, the etching rate for the BHF solution is about 100 nm / min. In comparison, SiO deposited by CVD2The etching rate for the film is 1.5 to 3 times higher.
Therefore, if the etching rate for the BHF solution is measured, the SiC thermal oxide film 3 and the upper insulating film 4 can be clearly distinguished.
[0086]
Microscopically, SiO deposited by CVD2The film has more hydrogen and carbon bonds than the SiC thermal oxide film 3, and the Si-O-Si bond distance is longer than that of the SiC thermal oxide film 3. Therefore, the SiC film can be clearly seen by infrared absorption spectrum and Raman spectroscopy. The thermal oxide film 3 and the upper insulating film 4 can be distinguished.
[0087]
Various SiO other than the thermal oxide film of SiC as shown in FIG.2By adopting a laminated structure in which the upper insulating film 4 such as a film is formed on the upper part of the SiC thermal oxide film 3, while ensuring the interface state, breakdown voltage and surface stability required as the specifications of the semiconductor device, The surface morphology of SiC can be maintained well.
[0088]
The thickness of the thermal oxide film 3 is desirably 2 to 50 nm. In particular, the thickness of the thermal oxide film 3 in the range of 5 to 20 nm is desirable. When the thickness of the thermal oxide film 3 is less than 5 nm, the effect of removing the damaged region on the surface of the SiC substrate 1 caused by surface polishing or ion implantation and the effect of removing foreign matter on the surface are poor. On the other hand, when the thickness of the thermal oxide film 3 is larger than 50 nm, there is a problem that the surface of the SiC substrate 1 is gradually roughened due to excessive thermal oxidation and the surface morphology is lowered. For this reason, the thickness of the thermal oxide film 3 within the above range has a beneficial effect in reducing the contact resistance ρc.
[0089]
The total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is preferably 100 nm to 3 μm. In particular, the thickness is desirably 300 nm or more. In the case of a power semiconductor device with a high breakdown voltage, the thickness may be 800 nm or more. However, if the field insulating film 5 becomes too thick, cracks and the like are generated, so that 3 μm or more is not preferable. In addition, since the gap (side wall gap) 77 between the peripheral edge of the electrode film 7 and the heating reaction layer 8 and the side wall of the opening can be controlled to be approximately the thickness of the field insulating film 5, It is not preferable that 5 is too thick. That is, when considering miniaturization, about 1.5 μm is a practical upper limit of the thickness of the field insulating film 5.
[0090]
As shown in FIG. 1, according to the ohmic electrode structure according to the first embodiment, both the electrode film 7 and the heating reaction layer 8 are separated from the field insulating film 5 inside the opening of the field insulating film 5. Since the gaps (side wall gaps) 77 are arranged apart from each other, the metal material constituting the electrode film 7 and the heating reaction layer 8 can be prevented from reacting with the field insulating film 5. Therefore, the field insulating film 5 on the contact surface with the metal material is not reduced (eroded) by the high-temperature heat treatment, so that the insulating property of the field insulating film 5 can be maintained. Further, since the metal material constituting the electrode film 7 is not in contact with the field insulating film 5, there is essentially no problem that the adhesive force between the electrode film 7 and the field insulating film 5 is weak. For this reason, the electrode film 7 does not peel off after the manufacturing process is completed, and the manufacturing yield is increased. Furthermore, metal-SiC-SiO at the bottom outer edge of the heating reaction layer 82The generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, so that a low contact resistance can be achieved. Further, there is no hindrance to the horizontal current flow in the n-type SiC region 32 due to the generation of the parasitic Schottky junction.
[0091]
Furthermore, according to the ohmic electrode structure according to the first embodiment, the gap (side wall gap) 77 between the peripheral portion of the electrode film 7 and the heating reaction layer 8 and the side wall of the opening is formed in the field insulating film 5. Since the dimensions can be made smaller than the thickness, the area occupied by the ohmic electrode structure can be reduced.
[0092]
Next, the manufacturing process of the ohmic electrode structure according to the first embodiment of the present invention will be described with reference to process cross-sectional views (Nos. 1 to 3) shown in FIGS.
[0093]
(A) First, SiO having a thickness of about 1.5 μm2A film 33 is deposited on the entire surface of the 4H—SiC substrate 1 by a CVD method, and a photoresist 34 is spin-coated thereon. Then, as shown in FIG. 2A, SiO deposited on the n-type SiC region formation planned region2The film 33 is selectively removed by a well-known photolithography method and wet etching technique to form an ion implantation mask film 33.
[0094]
(B) Then, as shown in FIG. 2B, a thin SiO film is again formed on the ion implantation mask film 33 by the CVD method.2An ion implantation through film 35 made of a film is deposited on the entire surface. The ion implantation through film 35 has a projection range (depth) R at the time of ion implantation described later.pIt is a membrane for adjusting See below31P+Under the (phosphorus ion) implantation conditions, the thickness of the ion implantation through film 35 is 20 to 25 nm. After depositing the ion-implanted through film 35, the entire surface of the SiC substrate 1 is deposited.31P+,14N+(Nitrogen ions) and75As+An n-type impurity ion such as (arsenic ion) has an impurity density of 1 × 10 at least on the surface of the SiC substrate 1.20/ CmThreeIon implantation is performed so that the crystallinity of SiC substrate 1 is not impaired. This implantation of n-type impurity ions is performed on the SiC substrate 1 heated to 500 ° C. with a dose Φ / acceleration energy EACIt is preferable to inject in multiple stages while changing. For example,Three 1P+Is dose amount Φ / acceleration energy E when multi-stage ion implantation is performed on SiC substrate 1.ACThe conditions are as follows:
First ion implantation Φ = 5 × 1014cm-2/ EAC= 40 KeV;
Second ion implantation Φ = 5 × 1014cm-2/ EAC= 70 KeV;
Third ion implantation Φ = 1 × 1015cm-2/ EAC= 100 KeV;
Fourth ion implantation Φ = 1 × 1015cm-2/ EAC= 150 KeV;
Fifth ion implantation Φ = 2 × 1015cm-2/ EAC= 200 KeV;
Sixth ion implantation Φ = 2 × 1015cm-2/ EAC= 250 KeV.
[0095]
(C) When the six-stage multi-stage ion implantation is completed, the ion implantation mask film 33 and the ion implantation through film 35 are entirely removed with hydrofluoric acid (HF). Then, when a rapid heat treatment was performed at 1700 ° C. for 1 minute in an atmospheric pressure Ar atmosphere, ions were implanted.31P+As shown in FIG. 2C, an n-type SiC region 32 having a high impurity density is selectively formed. The diffusion depth of the n-type SiC region 32 generated under the above ion implantation conditions and activation heat treatment conditions is approximately 350 nm.
[0096]
(D) Then, the SiC substrate 1 is sufficiently cleaned using a predetermined cleaning method such as an RCA cleaning method well known in the silicon (Si) process. The RCA cleaning method is H2O2+ NHFourOH liquid mixture (SC-1) and H2O2This is a traditional method for cleaning a semiconductor SiC substrate 1 in which a dipping process using a HCl mixture (SC-2) is combined. Then, as shown in FIG. 3D, the sufficiently cleaned surface of the SiC substrate 1 is thermally oxidized in a dry oxygen atmosphere at 1000 ° C. to 1150 ° C., and a 5 to 40 nm thick thermal oxide film 3 is formed on the surface. grow up. Note that water vapor may be used instead of the dry oxygen atmosphere. If thermal oxidation is performed in dry oxygen at a heat treatment temperature of 1150 ° C. for 3 hours, a thermal oxide film 3 of 35 to 40 nm is obtained. If thermal oxidation is performed at 1150 ° C. for 2 hours in a wet atmosphere using water vapor, a thermal oxide film 3 of 30 to 35 nm can be obtained. In the case of thermal oxidation in a wet atmosphere using water vapor, it is preferable to anneal in argon (Ar) at 1150 ° C. for about 30 minutes. In order to make the thermal oxide film 3 20 nm or less, the oxidation temperature may be lowered or the oxidation time may be shortened.
[0097]
(E) Next, as shown in FIG. 3E, an upper insulating film 4 made of 400 nm PSG is deposited on the thermal oxide film 3 by an atmospheric pressure CVD method to form a field insulating film having a two-layer structure. 5 is formed. It is desirable that the total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is about 100 nm to 600 nm.
[0098]
(F) Next, a photoresist 22 having a thickness of 1 to 2 [mu] m is applied to the surface of the field acid insulating film 5 as a "mask material" of the present invention using a spinner. Then, using a predetermined photomask (reticle), the mask material (photoresist) 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6 to form a window portion. Subsequently, by using the mask pattern of the photoresist 22 as an etching mask, the SiC substrate 1 is dipped in a BHF solution and wet-etched, so that an opening 6 is formed in the field insulating film 5 as shown in FIG. Form. When the fine opening 6 is formed, dry etching using gas plasma is preferable. For example, CHFThreeOr C2F6Various dry etching methods such as reactive ion etching (RIE) using an etchant and the like, and electron cyclotron resonance ion etching (ECR ion etching) can be used. In this case, dry etching is performed first, and when the field insulating film 5 is left several tens of nanometers, switching to wet etching is performed. When the opening 6 is penetrated to the end by dry etching,
1) The surface of the SiC substrate 1 becomes rough due to plasma damage caused by excessive plasma energy.
2) Hydrocarbon, which is a reaction product generated by the etching reaction, reattaches to the surface of the SiC substrate 1 and contaminates the surface.
This causes a serious obstacle to the uniform generation of the heating reaction layer described later. Furthermore, the contact resistance ρc is dramatically increased, which is not preferable. Whether it is opened by wet etching alone or by a combination of dry etching and wet etching, it is common to both, and an extremely important formation point related to the basis of the present invention is slightly wet etching or dry etching. This is performed excessively (overetching is performed) so that the opening 6 of the field insulating film 5 becomes larger than the opening of the photoresist so that an undercut portion is generated. For example, after the exposure of the surface of the n-type SiC region 32 is confirmed by visual observation of the etching monitor (by color change), overetching may be added for a predetermined time. The over-etching amount can be controlled by strictly controlling the composition and temperature of the etching solution and controlling the etching time. By performing such control, the depth of the undercut portion can be easily controlled as long as it is about the thickness of the field insulating film 5 (100 nm to 600 nm). Alternatively, if an etching monitor having a desired etching thickness is prepared separately, and the just-etched etching of this etching monitor is confirmed to terminate the etching, control of 100 nm or less is possible. A surfactant or the like may be added to the etching solution. Furthermore, in order to control the precise depth of the undercut portion, etching utilizing a gas phase reaction (gas etching) may be used. In the first embodiment, the photoresist 22 is used as the “mask material” of the present invention. However, if the material is not etched during this over-etching, any material other than the photoresist 22 is used as the “mask material” of the present invention. Can be adopted as. That is, the “mask material” of the present invention may be made of a material having a different etching rate from the field insulating film 5. In FIG. 3F, the step on the side wall due to the difference in etching rate between the thermal oxide film 3 and the upper insulating film 4 is exaggerated. However, as long as the depth of the undercut is thin, it is actually The difference in etching depth is not significant.
[0099]
(G) Thereafter, with the photoresist 22 as an etching mask remaining, the BHF solution is completely rinsed (rinsed) with ultrapure water and then dried. Then, the SiC substrate 1 with the resist mask 22 attached is quickly installed in a chamber of a vacuum evaporation apparatus and immediately evacuated. The standing time in the atmosphere from contact window opening etching to vacuum evacuation is a very important factor for increasing or decreasing the contact resistance ρc. If the standing time in the atmosphere is long, a natural oxide film is formed on the surface of the SiC substrate 1 in the opening, or unwanted foreign matter adheres. For this reason, it becomes a big obstacle to the uniform generation of the heating reaction layer described later, and as a result, the contact resistance ρc is dramatically increased. Then, the chamber of the vacuum evaporation apparatus is 1.3 × 10 3 with a turbo molecular pump, a cryopump or the like.- 5The pressure is evacuated to a pressure lower than Pa, and a first conductor film 17 as a first conductor film is deposited on the surface of the SiC substrate 1 as shown in FIG. As the first conductor film 17, for example, a Ni film may be evaporated by electron beam (EB). As shown in FIG. 4G, in order to prevent the first conductor film (Ni-based electrode film) 17 from adhering to the side wall of the opening, the directivity of the vapor deposition beam is improved by using an orifice or the like. Just do it. At this time, as described above, since the opening 6 of the field insulating film 5 is formed to be larger than the opening of the photoresist mask, the first conductor film piece deposited on the bottom of the opening (Hereinafter referred to as “first conductor piece 27”) is accurately transferred to the slightly smaller shape of the opening of the photoresist mask. In this way, a deposition limited region having a constant distance and a fine dimension is formed between the peripheral edge portion of the first conductor element piece 27 and the opening side wall of the field insulating film 5. Since this fine deposition limited region is determined by the depth of the above-described undercut portion, it can be precisely controlled by the overetching time of the opening etching. The thickness of the first conductor film 17 is set to be thinner than ½ of the diffusion depth of the n-type SiC region 32 under the first conductor film 17.
[0100]
(H) After vacuum deposition of the first conductor film (Ni film) 17, the SiC substrate 1 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, by using a lift-off method, as shown in FIG. 4H, a substrate structure in which the first conductor piece 27 is selectively embedded only in the opening is obtained. That is, when the SiC substrate 1 is immersed in an organic solvent such as acetone or a dedicated photoresist stripping solution and the photoresist 22 remaining on the surface of the SiC substrate 1 is completely removed, the first substrate deposited on the photoresist 22 is removed. Since the first conductor film (Ni film) 17 is also removed together with the photoresist 22, as shown in FIG. 4H, the first conductor piece 27 selectively remains only inside the opening. As a result, a side wall gap 77 having a fine dimension corresponding to the deposition limited region is formed in a self-aligned manner between the peripheral edge portion of the first conductor element piece 27 and the opening side wall of the field insulating film 5.
[0101]
(I) After that, when the SiC substrate 1 is heat-treated in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. for a short time (about several minutes), as shown in FIG. 27 and the SiC substrate 1 react with each other to generate the heating reaction layer 8 in the interface region between them, and excellent ohmic characteristics are realized between the heating reaction layer and the n-type SiC region 32. In order to perform heat treatment for a short time of about several minutes, infrared (IR) lamp heating may be used. Here, “non-oxidizing atmosphere” means oxygen (O2) And water (H2It is an atmosphere that does not contain a gas of a compound containing oxygen such as O). Specifically, ultra high purity argon (Ar) or ultra high purity nitrogen (N2An ultra-high purity inert gas atmosphere such as) or a high vacuum is suitable as the “non-oxidizing atmosphere”. If even a small amount of oxygen is contained in these heat treatment atmospheres, metal oxides (= insulators) are formed on the surface by heat treatment, or the formation of the heating reaction layer is hindered. Strict management is necessary. Specifically, the partial pressure of oxygen and water contained in the heat treatment atmosphere is at least 1 × 10- 3Pa ~ 1 × 10- 10About Pa, preferably 1. × 10- 5Pa ~ 1 × 10- 10It is desirable to be about Pa. When heat treatment is performed in an ultra-high purity inert gas atmosphere, strict management such as the use of a deoxygenation device or a gas purification device is required in addition to gas pipe baking and leak inspection. When heat treatment is performed in a high vacuum, strictly, 1 × 10- 8Since the surface of the metal is oxidized even in a vacuum of about Pa, the partial pressure of oxygen and water is 1 × 10 using a cryopanel.- 8Pa ~ 1 × 10- 10It is preferable to perform the heat treatment under an ultra-high vacuum while controlling to about Pa. For example, when a Ni film is used as the first conductor film 17, nickel silicide (NiSi) is obtained by heat treatment.1-X, NiSi2) And carbon (C) or the like is generated at the bottom (lower part) of the first conductor element piece 27. The upper unreacted first conductor piece 27 that did not become the heating reaction layer 8 becomes the electrode film 7. In reality, the electrode film 7 is made of nickel silicide (Ni2Si) is diffused. The reason why the thickness of the first conductor film is set to be thinner than ½ of the thickness of the n-type SiC region 32 below the first conductor film in the step of depositing the first conductor film is that the first conductor piece 27 is subjected to heat treatment. This is to ensure that the n-type SiC region 32 remains in the lower portion even when completely converted to the heating reaction layer 8. When the high impurity density n-type SiC region 32 disappears completely, a serious situation occurs in which the contact resistance increases rapidly. The condition of the thickness of the first conductor film is defined to avoid this situation.
[0102]
(N) After the heating reaction layer 8 is formed, a second conductor film such as Al is deposited on the entire surface of the SiC substrate 1 as shown in FIG. Then, by patterning with a photolithographic method and an etching technique such as RIE to form the wiring conductor piece 9 as shown in FIG. 1, the ohmic electrode structure according to the first embodiment is completed. When the etchant (= etching solution or etching gas) at the time of patterning erodes the Ni-based electrode film 7, the second conductor film may be disposed so as to always cover the Ni-based electrode film 7. .
[0103]
In the step of forming the thermal reaction layer 9, an oxide of the first conductor film is unintentionally formed on the surface of the electrode film 7 made of the first conductor film, or, for example, high resistance such as hydrocarbon If such contaminants adhere, a step of removing these foreign matters is added before the second conductor film is formed. As a substrate processing suitable for this purpose, sputter etching with Ar ions is effective for dry processing. Alternatively, after the removal process of hydrocarbon by exposure to oxygen plasma, phosphoric acid (HThreePOFour): Nitric acid (HNOThree): Acetic acid (CHThreeA series of wet treatment steps of removing the oxide film such as the first conductor film, rinsing with pure water, and drying by dipping in the (COOH) mixed solution can be used.
[0104]
According to the method for manufacturing the ohmic electrode structure according to the first embodiment, the depth of the undercut portion formed in the lower portion of the mask material in the vicinity of the window portion is controlled by controlling the etching time for overetching the field insulating film 5. Therefore, dimensional control is easy. Further, the constant gap (side wall gap) 77 between the first conductor piece 27 and the field insulating film 5 can be determined in a self-aligned manner by the depth of the undercut portion. That is, there is an advantage that the electrode pattern of the first conductor element piece 27 can be formed in a self-aligned manner with respect to the position of the side wall of the opening pattern provided in the field insulating film 5. In other words, since the first conductor piece 27 is not patterned in the photolithography process, the position of the end portion of the first conductor piece 27 is limited with respect to the end portion of the field insulating film 5 with extreme accuracy. There is an advantage that can be adjusted. “Extreme accuracy” means that if an over-etching method is selected, the depth of the undercut can be controlled at the nanometer level, and further with accuracy in units of molecular layers. For example, by adopting vapor phase etching using surface reaction in a vacuum chamber that can be evacuated to ultra-high vacuum, etching in units of molecular layers is possible. Therefore, the distance between the first conductor piece 27 to be the electrode film 7 and the side wall of the opening of the field insulating film 5 can be made sufficiently small, and an ohmic electrode structure having a small occupying area and a fine dimension can be manufactured.
[0105]
According to the method of manufacturing the ohmic electrode structure according to the first embodiment, the photolithography process for controlling the constant gap (side wall gap) 77 between the first conductor element piece 27 and the field insulating film 5 is as follows. It is unnecessary. That is, in the series of steps from the step of forming the opening 6 of the field insulating film 5 to the formation of the first conductor piece 27, there is an advantage that the process is simplified because only one photolithography is required. If the number of processes decreases, the manufacturing yield increases, which effectively acts as a reduction in manufacturing cost compared to the conventional example. Furthermore, since a standard Si semiconductor device manufacturing method can be applied, an easy and reliable method for manufacturing an ohmic electrode structure can be provided.
[0106]
Moreover, according to the method for manufacturing the ohmic electrode structure according to the first embodiment, the first conductor film 17 having any type and structure can be patterned. This advantage is particularly useful:
a) When there is no etchant having a practical etching rate in the first conductor film 17,
b) When the first conductor film 17 reacts significantly with oxygen, moisture or etchant,
c) When the first conductor film 17 has a multilayer structure and the etching becomes complicated.
[0107]
Furthermore, according to the method for manufacturing the ohmic electrode structure according to the first embodiment, the first conductor element piece 27 can be prevented from reacting with the field insulating film 5, so that the first conductor element piece 27 can be prevented. Thus, the field insulating film 5 on the contact surface with the metal material constituting the film is not reduced (eroded) by the high-temperature heat treatment, and the insulating property of the field insulating film 5 can be maintained. Further, since the metal material constituting the first conductor piece 27 is not in contact with the field insulating film 5, the adhesive force between the electrode film 7 generated from the first conductor piece 27 and the field insulating film 5 is weak. The problem is not inherently present. For this reason, the electrode film 7 does not peel off after the end of the process, and the manufacturing yield increases. Further, in the step of generating the heating reaction layer 8, the metal-SiC-SiO at the bottom outer edge portion of the first conductor piece 27 is formed.2Therefore, the generation of a parasitic Schottky junction due to a ternary reaction can be avoided, and a low contact resistance can be achieved. Further, there is no hindrance to the horizontal current flow in the n-type SiC region 32 due to the generation of the parasitic Schottky junction.
[0108]
Contact group of linear transmission line model (linear TLM) evaluation method often used for evaluation of contact resistance in order to ascertain whether or not the ohmic electrode structure for n-type SiC region 32 manufactured in such a configuration exhibits practical contact resistance Was made. In this linear TLM evaluation method, SiO2A contact group in which electrode patterns (contact patterns) are arranged in a horizontal row inside a rectangular n-type SiC region surrounded by an element isolation region made of a film is used. The short side length of the n-type SiC region is 208 μm. That is, along the long side direction of the rectangular n-type SiC region, a contact group pattern is prepared by one-dimensionally arranging a plurality of electrode patterns made of small rectangles whose long side directions are orthogonal to the rectangle. The length of the long side (ohmic contact width) of this small rectangle is 200 μm, and the length of the short side is 100 μm. Here, the contact group pattern is arranged in a horizontal line along the long-side direction of the n-type SiC region while sequentially changing the distance (contact distance) between the contacts (metal / semiconductor junctions) made of small rectangular patterns. Is done. That is, the contact interval L is changed in order of L = 6, 10, 15, 20, 25, 30 μm. In the linear TLM evaluation method, resistance is obtained from the current-voltage characteristics between two adjacent contacts in this contact group, the resistance is arranged as a function of the contact interval, this is linearly approximated, and mathematical processing is performed. This is a method for obtaining a precise contact resistance ρc.
[0109]
The main components of the evaluated samples are as follows. The SiC substrate 1 used is a (0001) -plane 4H—SiC substrate having a high-resistance p-type homoepitaxial film. The surface of this homoepitaxial 4H—SiC substrate is an Si surface. In this homoepitaxial 4H-SiC substrate, an n-type SiC region 32 having a high impurity density is formed by ion implantation and activation heat treatment by the method described above. The n-type SiC region 3 has a diffusion depth of 350 nm and an impurity density of 2.7 × 10.20cm3It is. The first conductor film 17 before heat treatment is 150 nm thick Ni, the thermal oxide film 3 of the field insulating film 5 is 1100 ° C. dry oxide film (10 nm thick), and the upper insulating film 4 is formed by atmospheric pressure CVD.2It is a film (400 nm thick). The heat treatment temperature of the heat reaction layer 8 is 1000 ° C., the heat treatment time is 5 minutes, and the heat treatment atmosphere is a high-purity Ar atmosphere. The wiring conductor piece 9 made of the second conductor film is an Al film piece having a thickness of 1 μm.
[0110]
FIG. 5 shows current-voltage characteristics between adjacent electrodes using the contact interval as a parameter. Since a straight line passing through the origin is obtained, it can be seen that ohmic contacts are obtained at all the electrodes constituting the TLM. FIG. 6 is a plot of the relationship between resistance and distance between ohmic contact electrodes determined from the slope of the straight line in FIG. The data has little variation and is plotted on a straight line. From this linear approximation, contact resistance ρc = 8.6 × 10-7Ωcm2And very good value. For comparison, FIG. 5 also shows the results when the heat treatment temperature of the heat reaction layer 8 is 900 ° C. and the other conditions are the same as those of the heat treatment temperature 1000 ° C., but the contact resistance ρc = 4.0 × 10.-6Ωcm2It is considered that the generation of the heat reaction layer 8 is slightly insufficient as compared with the case where the heat treatment temperature is 1000 ° C.
[0111]
Note that ρc = 4.3 × when the same evaluation is performed using the 6H—SiC substrate 1 (Si surface) having a relatively narrow forbidden band width and a small electron affinity instead of the 4H—SiC substrate 1. 10-7Ωcm2The smaller contact resistance is realized.
[0112]
When other conditions are the same, and titanium (Ti) having a thickness of 100 nm is used instead of Ni as the first conductor film, ρc = 1.2 × 10-6Ωcm2The contact resistance is obtained. When tungsten (W) with a thickness of 150 nm is used as the first conductor film, 5.5 × 10 5-6Ωcm2The contact resistance is obtained.
[0113]
FIG. 7 is a schematic diagram sketching the surface morphology of the electrode film 7 embedded in the contact window opened in the field insulating film 5 by a Nomarski interference microscope. The planar dimension of the electrode film 7 is 20 μm × 20 μm, and a sidewall gap 77 having a fine dimension formed in a self-aligned manner can be observed between the opening sidewall of the field insulating film 5 and the electrode film 7. FIG. 7A is a schematic view of the surface of the electrode film 7 made of a Ni film without heat treatment, and a good surface morphology can be observed. On the other hand, FIG. 7B and FIG. 7C are schematic diagrams sketching the surface of the electrode film 7 when heat-treated at 900 ° C. and 1000 ° C., respectively, and a slight change in the surface state is recognized. It can be judged that the surface morphology is good.
[0114]
FIG. 8 is a schematic diagram sketching a cross-sectional TEM image of the ohmic electrode structure according to the first embodiment of the present invention heat-treated at 1000 ° C. The TEM observation was performed by irradiating an electron beam with an acceleration voltage of 300 KeV in the [1120] direction. The Ni / SiC interface before the heat treatment moves about 170 nm toward the SiC substrate after the heat treatment. At the interface between the heating reaction layer 8 and the n-type SiC region 32, a good surface morphology excellent in interface flatness can be observed.
[0115]
FIG.FourHe+It is a figure which shows the change of the composition of the thickness direction of the ohmic electrode structure which concerns on 1st Embodiment calculated | required by the Rutherford backscattering analysis in the scattering angle 157 degrees at the time of irradiating 0 degree of incident voltage with 3 MeV. In the uppermost layer, an Al film as the wiring conductor piece 9 can be observed. An electrode film 7 having a thickness of about 100 nm is recognized below the wiring conductor piece 9. The electrode film 7 is made of Ni, nickel silicide (Ni2It is presumed to be a solid solution of Si) and carbon (C). Under the electrode film 7, a heating reaction layer 8 having a thickness of about 300 nm is observed. The heating reaction layer 8 is made of nickel silicide (NiSi) having a thickness of about 100 nm.1-X) Layer and nickel silicide (NiSi) having a thickness of about 200 nm continuously located under this layer2) And carbon (C) solid solution layer.
[0116]
(Second Embodiment)
FIG. 13 is a cross-sectional view of a main part of an ohmic electrode structure according to the second embodiment of the present invention. This structure is an example in which an ohmic electrode structure is formed in a mesa-shaped high impurity density n-type SiC epitaxial region used in a MESFET, MOSFET, or the like having a recessed gate structure.
[0117]
In the ohmic electrode structure according to the second embodiment of the present invention, a mesa-shaped high impurity density n-type SiC region 2 is formed on the surface of a desired SiC substrate 1. The surface electron density of the n-type SiC region 2 is at least 1 × 1018/ Cm3~ 2x10twenty one/ Cm3, Preferably 1 × 1019/ Cm3~ 8x1020/ Cm3It is. Such a high impurity density n-type SiC region 2 may be formed by homo-epitaxial growth by vapor phase epitaxy or the like in which nitrogen is added in situ, and, as in the first embodiment,3iP+,14N+And75As+Alternatively, it may be formed by implantation of n-type impurity ions such as, and subsequent activation heat treatment. The conductivity type of SiC substrate 1 is not defined here because it differs depending on the semiconductor device using the ohmic electrode structure according to the second embodiment. In FIG. 13, the parts denoted by the same reference numerals as those in FIG. 1 are the same elements as in FIG. 1, and the description is simplified or omitted in order to avoid redundancy.
[0118]
As shown in FIG. 13, according to the ohmic electrode structure according to the second embodiment, both the electrode film 7 and the heating reaction layer 8 are separated from the field insulating film 5 inside the opening of the field insulating film 5. Since the gaps (side wall gaps) 77 are arranged apart from each other, the metal material constituting the electrode film 7 and the heating reaction layer 8 can be prevented from reacting with the field insulating film 5. Therefore, the field insulating film 5 on the contact surface with the metal material is not reduced (eroded) by the high-temperature heat treatment, so that the insulating property of the field insulating film 5 can be maintained. Further, since the metal material constituting the electrode film 7 is not in contact with the field insulating film 5, there is essentially no problem that the adhesive force between the electrode film 7 and the field insulating film 5 is weak. For this reason, the electrode film 7 does not peel off after the manufacturing process is completed, and the manufacturing yield is increased. Furthermore, metal-SiC-SiO at the bottom outer edge of the heating reaction layer 82The generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, so that a low contact resistance can be achieved. Further, there is no hindrance to the horizontal current flow in the n-type SiC region 2 due to the generation of the parasitic Schottky junction.
[0119]
Furthermore, according to the ohmic electrode structure according to the second embodiment, the gap (side wall gap) 77 between the peripheral portion of the electrode film 7 and the heating reaction layer 8 and the side wall of the opening is formed in the field insulating film 5. Since the dimensions can be made smaller than the thickness, the area occupied by the ohmic electrode structure can be reduced.
[0120]
Next, the manufacturing process of the ohmic electrode structure according to the second embodiment of the present invention will be described with reference to process cross-sectional views (Nos. 1 to 3) shown in FIGS.
[0121]
(A) First, on the surface of the Si surface of the 4H-SiC substrate 1 of (0001) plane and 8 ° off, 1 × 1019/ CmThreeAn n-type epitaxial growth layer (n-type SiC region) 20 having a thickness of several hundreds of nanometers to which N (nitrogen) as an n-type impurity having a high impurity density is added is epitaxially grown. Subsequently, on this n-type epitaxial growth layer (n-type SiC region) 20, a 20 nm thick silicon oxide film (SiO 2)2A protective oxide film made of a film is deposited by a CVD method. On the protective oxide film, an Al film having a thickness of 200 nm is further deposited. This Al film / SiO2As shown in FIG. 14A, the Al film / SiO film corresponding to the n-type SiC region 2 is formed by etching using a known photolithography method and RIE method.2An etching mask 21 made of a film is formed.
[0122]
(B) Next, Al film / SiO2Using an etching mask 21 made of a film, SF6And O2As shown in FIG. 14B, unnecessary epitaxial layers are removed by RIE using an etchant gas. Further, after that, Al on the upper part of the etching mask 21 is changed to sulfuric acid (H2SOFour) And hydrogen peroxide (H2O2Then, the protective oxide film underneath is removed with a BHF solution to form an n-type SiC region 2 having a mesa structure with element isolation.
[0123]
(C) Subsequent steps are substantially the same as the steps after FIG. 3D of the first embodiment. That is, the SiC substrate 1 is sufficiently cleaned using a predetermined cleaning method such as the RCA cleaning method. Then, as shown in FIG. 14C, the sufficiently cleaned surface of the SiC substrate 1 is thermally oxidized in a dry oxygen atmosphere at 1000 ° C. to 1150 ° C., and a 5 to 40 nm thick thermal oxide film 3 is formed on the surface. grow up. Next, as shown in FIG. 15D, SiO 2 is deposited on the thermal oxide film 3 by atmospheric pressure CVD.2An upper insulating film 4 made of a film is deposited to form a field insulating film 5 having a two-layer structure. It is desirable that the total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is about 100 nm to 600 nm.
[0124]
(D) Next, a photoresist 22 having a thickness of 1 to 2 [mu] m is applied to the surface of the field acid insulating film 5 as a mask material of the present invention using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove a portion of the mask material (photoresist) 22 corresponding to the opening 6, thereby forming a window. . Subsequently, by using the mask pattern of the photoresist 22 as an etching mask, the SiC substrate 1 is immersed in a BHF solution and wet-etched, so that an opening is formed in the field insulating film 5 as shown in FIG. 6 is formed. When the fine opening 6 is formed, dry etching using gas plasma is preferable. In this case, dry etching is performed first, and when the field insulating film 5 is left several tens of nanometers, switching to wet etching is performed. As described in the first embodiment, the wet etching or the dry etching is performed slightly excessively even when the wet etching is performed alone or the combination of the dry etching and the wet etching is performed. 5 is larger than the opening of the photoresist so that an undercut portion is generated. Similar to the first embodiment, after the exposure of the surface of the n-type SiC region 2 is confirmed by visual inspection of the etching monitor unit, overetching may be further added for a predetermined time. In the second embodiment, the photoresist 22 is used as the “mask material” of the present invention. However, if the material is not etched during this over-etching, a material other than the photoresist 22 is used as the “mask material” of the present invention. Of course, it can be adopted as.
[0125]
(E) Thereafter, with the photoresist 22 as an etching mask remaining, the BHF solution is completely rinsed off (rinsed) with ultrapure water and then dried. Then, the SiC substrate 1 with the resist mask 22 attached is quickly installed in a chamber of a vacuum evaporation apparatus and immediately evacuated. As described in the first embodiment, the standing time in the atmosphere from contact window opening etching to evacuation is a very important factor for increasing or decreasing the contact resistance ρc. Therefore, the exposure time to the atmosphere is as short as possible within 5 minutes. Then, the chamber of the vacuum evaporation apparatus is 1.3 × 10 3 with a turbo molecular pump, a cryopump or the like.- 5A vacuum is exhausted to a pressure lower than Pa, and a first conductor film 17 is deposited on the surface of the SiC substrate 1 as shown in FIG. For example, a Ni film may be deposited as the first conductor film 17. As shown in FIG. 15 (f), in order to prevent the first conductor film (Ni film) 17 from adhering to the side wall of the opening, the directivity of the vapor deposition beam is controlled using directivity control means such as an orifice. What is necessary is just to improve. At this time, as described above, since the undercut portion is formed so that the opening 6 of the field insulating film 5 is larger than the opening of the photoresist mask, the first conductor deposited on the bottom of the opening is formed. The element piece 27 is accurately transferred to the shape of the undercut portion. In this way, a deposition limited region (side wall gap) 77 having a constant distance and a fine dimension is generated between the peripheral edge portion of the first conductor element piece 27 and the opening side wall of the field insulating film 5. This fine sidewall gap 77 can be precisely controlled by the overetching time of the opening etching. The fine sidewall gap 77 can be formed to be narrowed to about the thickness (100 nm to 600 nm) of the field insulating film 5. The thickness of the first conductor film 17 is set to be thinner than ½ of the diffusion depth of the n-type SiC region 2 under the first conductor film 17.
[0126]
(F) After vacuum deposition of the first conductor film (Ni film) 17, the SiC substrate 1 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, by using the lift-off method, as shown in FIG. 16G, a substrate structure in which the Ni-based electrode film 7 is selectively embedded only in the opening is obtained. That is, when the photoresist 22 is completely removed, the first conductor film (Ni film) 17 deposited on the photoresist 22 is also removed together with the photoresist 22, so that an opening is formed as shown in FIG. The first conductor piece 27 selectively remains only inside the portion. As a result, a fine side wall gap 77 is formed in a self-aligned manner between the peripheral portion of the first conductor piece 27 and the opening side wall of the field insulating film 5.
[0127]
(G) After that, when the SiC substrate 1 is heat-treated in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. for a short time (about several minutes), as shown in FIG. The piece 27 and the SiC substrate 1 react with each other to generate a heating reaction layer 8 in the interface region between them, and excellent ohmic characteristics are realized between the heating reaction layer and the n-type SiC. In order to perform heat treatment for a short time of about several minutes, IR lamp heating may be used. Here, the “non-oxidizing atmosphere” means oxygen (O 2) as described in the first embodiment.2) And water (H2It is an atmosphere that does not contain a gas of a compound containing oxygen such as O). Strictly speaking, the partial pressure of oxygen and water is 1 × 10.- 8Pa ~ 1 × 10- 10It is preferable to perform heat treatment while controlling at about Pa. By setting the thickness of the first conductor film to be thinner than ½ of the thickness of the n-type SiC region 2 below the first conductor film 27, the first conductor piece 27 is completely heated by the heat treatment layer 8. Even when converted to n, it is ensured that the n-type SiC region 2 remains in the lower part.
[0128]
(H) After the heating reaction layer 8 is formed, a second conductor film 19 such as Al is deposited on the entire surface of the SiC substrate 1 as shown in FIG. Then, by patterning with a photolithographic method and an etching technique such as RIE to form the wiring conductor piece 9 as shown in FIG. 13, the ohmic electrode structure according to the second embodiment of the present invention is completed. . Note that when the etchant (= etching solution or etching gas) at the time of patterning invades the electrode film 7, the second conductor film 19 may be disposed so as to always cover the electrode film 7.
[0129]
In order to ascertain whether or not the ohmic electrode structure for the n-type SiC region 2 manufactured in such a configuration exhibits practical contact resistance, the contact interval is L = 6, 10, 15 as in the first embodiment. , 20, 25, and 30 μm linear TLM contact groups were fabricated. The long side (contact width) and short side length of the ohmic contact electrode are 200 μm and 100 μm, respectively, as in the first embodiment.
[0130]
The main components of the evaluated samples are as follows. The linear TLM contact group has a thickness of 800 nm epitaxially grown on a high-resistance p-type 4H—SiC substrate and an electron density of 1.5 × 10 6.19/ Cm2The n-type SiC region was formed. The first conductor film is a Ni film having a thickness of 50 nm, the thermal oxide film 3 of the field insulating film 5 is a 1100 ° C. dry oxide film (10 nm thickness), and the upper insulating film 4 is a SiO film formed by atmospheric pressure CVD.2It is a film (400 nm thick). The heat treatment temperature, heat treatment time, and heat treatment atmosphere of the heat reaction layer 8 are 1000 ° C. and 2 minutes, respectively, and a high-purity Ar atmosphere. The wiring conductor piece 9 made of the second conductor film is an Al film having a thickness of 1 μm.
[0131]
When evaluated by the TLM method as in the first embodiment, the contact resistance ρc = 3.3 × 10.-6Ωcm2was gotten. The same as the first embodiment, instead of forming an n-type SiC layer with a high impurity density epitaxial film31P+When an n-type SiC layer is formed by ion implantation and activation heat treatment (same conditions), if the other conditions are the same, the contact is the same as that of the ohmic electrode structure using Ni according to the first embodiment within the range of error. Resistance 7.4 × 10-7Ωcm2Is obtained.
[0132]
FIG. 10 is a diagram showing the relationship between the thickness (film thickness) of the Ni film and the surface morphology when the thickness of the Ni film as the first conductor film 17 is changed. In the observation shown in FIG. 10, the heat treatment condition of the heat reaction layer 8 is that the heat treatment temperature is 1000 ° C. and the heat treatment time is 2 minutes. The heat treatment atmosphere is a high purity Ar atmosphere. FIG. 10A is a sketch of the surface morphology of a sample before heat treatment when the Ni film thickness is 200 nm. FIG. 10 (b) is a sketch of the surface morphology after heat treatment of a sample having a Ni film thickness of 200 nm. However, when the Ni film thickness is 200 nm, a decrease in surface morphology is observed. FIG. 10 (c) shows the surface morphology when the Ni film thickness is 100 nm when the sample is heat-treated. The surface morphology is good as compared with the film thickness of 200 nm, but a slight decrease in the surface morphology is still observed. . FIG. 10D and FIG. 10E are surface morphologies after the heat treatment of the sample when the Ni film thickness is 50 nm and 20 nm, respectively. It can be seen that a good surface morphology that can accommodate the process is obtained.
[0133]
FIG. 11 is a diagram showing the relationship between the thickness of the Ni film and the contact resistance of the ohmic electrode structure when the thickness of the Ni film as the first conductor film 17 is changed. When the film thickness of the Ni film is 200 nm and 100 nm, the contact resistance is almost the same. It can be seen that when the Ni film thickness is 50 nm, a lower contact resistance is obtained than when the Ni film thickness is 200 nm and 100 nm. This is considered to reflect that the surface morphology after the heat treatment of the sample having a Ni film thickness of 50 nm is good. However, an increase in contact resistance is observed in the sample having a Ni film thickness of 20 nm. It seems that the thickness of the heating reaction layer 8 is insufficient. Therefore, the contact resistance is lowest when the film thickness is 50 nm.
[0134]
FIG. 12 is a diagram showing the relationship between the impurity density and the contact resistance of the ohmic electrode structure according to the second embodiment of the present invention, together with the results of the prior art. Impurity density obtained by epitaxial growth 1.5 × 1019cm3For the n-type SiC region, the contact resistance ρc = 3.3 × 10 lower than any of the conventional results-7Ωcm2It can be seen that the value of is obtained. Impurity density obtained by ion implantation 1.5 × 1020cm3Also for the n-type SiC region, the contact resistance ρc = 8.6 × 10 lower than any of the conventional results-7Ωcm2It can be seen that the value of is obtained. As described above, the ohmic electrode structure according to the second embodiment can easily realize a practical contact resistance equivalent to or lower than that of the prior art.
[0135]
(Third embodiment)
Examples of the “semiconductor device” of the present invention include a diode, an insulated gate bipolar transistor (IGBT), a field effect transistor (FET), a static induction transistor (SIT), a bipolar transistor (BJT), and a static induction thyristor (SI thyristor). ), And can be applied to various semiconductor electronic devices such as GTO thyristors.
[0136]
Generally, a semiconductor electronic device has a first main electrode region, a second main electrode region, and a control electrode. A main current path is formed between the first main electrode region and the second main electrode region. This main current is controlled by a voltage or current applied to the control electrode. Therefore, the “first main electrode region” means, for example, either an emitter region or a collector region in BJT or IGBT, and a source region or drain region in an insulated gate transistor (IGT) such as MOSFET or MOSSIT. Means either one of The “second main electrode region” means either an emitter region or a collector region that is not the first main electrode region in BJT or IGBT, and a source region or drain that is not the first main electrode region in IGT. It means one of the areas. That is, if the first main electrode region is an emitter region, the second main electrode region is a collector region, and if the first main electrode region is a source region, the second main electrode region is a drain region. In addition, the “control electrode” naturally means the IGBT and the gate electrode of the IGT. Similarly, in a SiC semiconductor device that does not have a control electrode such as a diode, the first main electrode region and the second main electrode region are defined.
[0137]
FIG. 17 is a fragmentary cross-sectional view of a lateral MOSFET as a semiconductor device according to the third embodiment of the present invention. The semiconductor device (horizontal MOSFET) according to the third embodiment is configured by using a p-type SiC substrate 11 and includes an n-type SiC region 2 s selectively formed on the surface of the p-type SiC substrate 11. 1 s main electrode region (source region) 2 s and second main electrode region (drain region) 2 d made of n-type SiC region 2 s. Furthermore, a gate oxide film 3 is arranged on the p-type SiC substrate 11. A gate electrode 63 is disposed on the gate oxide film 3 between the source region 2s and the drain region 2d. An upper insulating film 4 is formed on the gate electrode 63 and on the gate oxide film 3 where the gate electrode 63 is not disposed. The gate oxide film 3 and the upper insulating film 4 constitute a field insulating film 5.
[0138]
In the field insulating film 5, an opening is formed so as to expose the surface of the source region 2s, and an opening is formed so as to expose the surface of the drain region 2d. Inside each opening, a source electrode film 7s and a drain electrode film 7d are arranged with a certain gap (side wall gap) 77s, 77d from the field insulating film 5. Further, within the opening in the upper portion of the source region 2s of the field insulating film 5, a certain gap (side wall gap) 77s is separated from the field insulating film 5, and the source electrode film 7s and the source region 2s are heated. A reaction layer 8s is disposed, and within the opening above the drain region 2d, a predetermined gap (side wall gap) 77d is separated from the field insulating film 5, and a heat reaction occurs between the drain electrode film 7d and the drain region 2d. Layer 8d is disposed. In the semiconductor device according to the third embodiment, the first extended in contact with the surface of the source electrode film 7 s and extended to the upper part of the field insulating film 5 inside the opening at the upper part of the source region 2 s. A main electrode wiring (source wiring) 9s and a second main electrode wiring (in contact with the surface of the drain electrode film 7d and extended to the top of the field insulating film 5 inside the opening at the top of the drain region 2d) Drain wiring) 9d.
[0139]
Note that, depending on the design of the semiconductor device, bonding pads (not shown) connected to the main electrode regions 2 s and 2 d via the wiring conductor pieces (main electrode wiring) 9 s and 9 d are formed on the field insulating film 5. It may be formed. Similarly, the gate electrode 63 is connected to a bonding pad via a wiring conductor piece. An oxide film (SiO 2) is formed on the wiring conductor pieces and bonding pads.2), PSG film, BPSG film, nitride film (Si3N4Or a passivation film made of a polyimide film or the like may be formed. Then, a plurality of openings (windows) can be provided so as to expose a plurality of electrode layers in a part of the passivation film, thereby enabling bonding.
[0140]
According to the semiconductor device of the third embodiment, the ohmic electrode for the source region 2s has a structure in which the metal material constituting the source electrode film 7s and the heating reaction layer 8s does not react with the field insulating film 5. . Similarly, in the ohmic electrode for the drain region 2d, the metal material constituting the drain electrode film 7d and the heating reaction layer 8d does not react with the field insulating film 5. Therefore, the field insulating film 5 on the contact surface with the metal material constituting the source electrode film 7s and the drain electrode film 7d is not reduced (eroded) by the high-temperature heat treatment. Therefore, high insulation of the field insulating film 5 formed around the source region 2s and the drain region 2d of the semiconductor device can be maintained, and leakage current can be reduced.
[0141]
Further, since the metal material constituting the source electrode film 7s and the drain electrode film 7d is not in contact with the field insulating film 5, the problem that the adhesive force between the source electrode film 7s or the drain electrode film 7d and the field insulating film 5 is weak is Not inherently present. For this reason, the source electrode film 7s or the drain electrode film 7d is not peeled off after the semiconductor device manufacturing process is completed, and the manufacturing yield of the semiconductor device is increased.
[0142]
Furthermore, metal-SiC-SiO at the bottom outer edge of the ohmic electrode2Since the generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, an ohmic electrode having a low contact resistance can be formed for the source region 2s or the drain region 2d. Further, there is no hindrance to the horizontal current flow in the source region 2s or the drain region 2d due to the generation of the parasitic Schottky junction. As a result, it is possible to realize a semiconductor device that has a high breakdown voltage and can operate at high speed. In particular, in a power semiconductor device, low on-resistance and high-speed switching can be achieved simultaneously.
[0143]
In particular, the side wall gap 77s between the peripheral part of the source electrode film 7s and the heating reaction layer 8s and the side wall of the opening, and the side wall gap 77d between the peripheral part of the drain electrode film 7d and the heating reaction layer 8d and the side wall of the opening. Therefore, the area occupied by the ohmic electrode with respect to the source region 2s and the drain region 2d can be reduced, and the integration density of the semiconductor device can be improved.
[0144]
Next, the manufacturing process of the semiconductor device (lateral MOSFET) according to the third embodiment of the present invention will be described with reference to process cross-sectional views (Nos. 1 to 3) shown in FIGS.
[0145]
(A) First, in the same process as FIG. 14 (a) to FIG. 14 (c), the surface of the Si surface of the 8 ° off p-type 4H—SiC substrate 11 is 1 × 10 × 100 nm thick.19/ CmThreeThe n-type SiC region having the above high impurity density is epitaxially grown. Then, by selectively etching the epitaxial growth, a source region 2s and a drain region 2d made of mesa-shaped n-type SiC regions facing each other are formed. That is, the convex source region 2s and drain region 2 are formed at two different locations on the surface of the SiC substrate 11 and spaced apart from each other by a certain distance. Although not shown in the plan view, the source region 2s and the drain region 2 are arranged as two rectangular (rectangular) patterns whose long sides are parallel to each other. In the case of an integrated circuit, an element isolation region is formed outside the two rectangular (rectangular) pattern regions constituting the source region 2s and the drain region 2. Further, a channel stop ion implantation step may be added according to the specifications of the device, and in the case of a power device, a step of forming a guard ring region or the like may be added. After forming the element isolation region, the SiC substrate 11 is sufficiently cleaned using a predetermined cleaning method such as a well-known RCA cleaning method, and a thickness of 35 to 35 is formed on the surface of the SiC substrate 11 as shown in FIG. A thermal oxide film 3 is grown as a 40 nm gate oxide film. A thermal oxide film (gate oxide film) 3 of 35 to 40 nm can be obtained by thermal oxidation in dry oxygen at 1150 ° C. for 3 hours. The element isolation region may be formed by a method such as embedding an insulating film deposited by CVD or the like in the trench. When the thickness of the gate oxide film 3 is 5 to 20 nm, a silicon nitride film (Si) having a thickness of 35 to 80 nm is further formed on the gate oxide film 3.ThreeNFourFilm) may be formed by atmospheric pressure CVD, and the gate insulating film may be formed of a so-called NO film.
[0146]
(B) After the gate oxide film (gate insulating film) 3 is formed, threshold-controlled ion implantation is performed as necessary (threshold-controlled ion implantation may be performed before the gate oxide film 3 is formed). Thereafter, as shown in FIG. 18B, a refractory metal such as tungsten (W), titanium (Ti), molybdenum (Mo), or silicide (WSi) thereof.2, TiSi2, MoSi2) Or the like is deposited on the entire surface of the gate oxide film 3 by a sputtering method, a vacuum evaporation method, a CVD method or the like. Then, a photoresist 62 having a thickness of 1 to 2 μm is applied to the surface of the gate electrode material 61 using a spinner. Then, by selectively exposing and developing the photoresist 62 using a predetermined photomask (reticle), only the portion of the photoresist 62 corresponding to the gate electrode 63 is selected as shown in FIG. Left behind. Further, using the photoresist 62 as an etching mask, as shown in FIG. 18C, the gate electrode material 61 is patterned by using the RIE method to form a gate oxide film between the source region 2s and the drain region 2d. A gate electrode 63 is formed on the (gate insulating film) 3.
[0147]
(C) Then, as shown in FIG. 19D, after the formation of the gate electrode 63, the photoresist 62 is removed, and the surface of the SiC substrate 11 is further cleaned by an RCA cleaning method or the like. On the gate electrode 63 and the gate oxide film 3 that have been sufficiently cleaned, SiO 2 is formed by atmospheric pressure CVD.2An upper insulating film 4 made of a film is deposited. As a result, the field insulating film 5 having a two-layer structure is formed in a region other than the gate electrode 63. It is desirable that the total thickness of the field insulating film 5, which is the sum of the thickness of the gate oxide film 3 and the thickness of the upper insulating film 4, be about 100 nm to 600 nm.
[0148]
(D) Next, a photoresist 22 having a thickness of 1 to 2 [mu] m as a "mask material" of the present invention is applied to the surface of the field acid insulating film 5 using a spinner. Then, using a predetermined photomask (reticle), the mask material (photoresist) 22 is selectively exposed and developed to remove the portions of the photoresist 22 corresponding to the openings 6 s and 6 d to form windows. To do. Subsequently, by using the mask pattern of the photoresist 22 as an etching mask, the SiC substrate 11 is immersed in a BHF solution and wet-etched, so that an opening is formed in the field insulating film 5 as shown in FIG. 6s and 6d are formed. When forming the fine openings 6s and 6d, dry etching using gas plasma is preferable. For example, CHFThreeOr C2F6It is possible to use various dry etching methods such as the RIE method using the above as an etchant and ECR ion etching. In this case, dry etching is performed first, and when the field insulating film 5 is left several tens of nanometers, switching to wet etching is performed. As described in the first embodiment, wet etching or dry etching is slightly performed regardless of whether the openings 6s and 6d are opened by a wet etching alone or a combination of dry etching and wet etching. This is performed excessively so that the openings 6s and 6d of the field insulating film 5 are larger than the openings of the photoresist, and undercut portions are respectively generated. Similar to the first and second embodiments, after the exposure of the surfaces of the source region 2s and the drain region 2d is confirmed by visual observation of the etching monitor unit, overetching may be added for a predetermined time. In the third embodiment, the photoresist 22 is used as the “mask material” of the present invention, but any material other than the photoresist 22 can be used as long as it is a material that is not etched during this overetching. Can be adopted as.
[0149]
(E) Thereafter, with the photoresist 22 as an etching mask remaining, the BHF solution is completely rinsed off (rinsed) with ultrapure water and then dried. Then, the SiC substrate 11 on which the resist mask 22 is deposited is quickly installed in the chamber of the vacuum deposition apparatus and immediately evacuated. That is, the time for which the surface of the SiC substrate 11 is exposed to the atmosphere is as short as possible within 5 minutes. Then, the chamber of the vacuum evaporation apparatus is 1.3 × 10 3 with a turbo molecular pump, a cryopump or the like.- 5A vacuum is exhausted to a pressure of less than Pa, and a first conductor film 17 is deposited on the surface of the SiC substrate 11 as shown in FIG. As the first conductor film 17, for example, a Ni film is used. As shown in FIG. 19F, in order to prevent the first conductor film 17 from adhering to the side walls of the openings 6s and 6d, the directivity of the vapor deposition beam is improved using an orifice or the like. Just do it. At this time, as shown in FIG. 19 (f), since the undercut portion is formed so that the opening portion of the field insulating film 5 is larger than the opening portion of the photoresist mask 22, it is deposited on the bottom portion of the opening portion. The first conductor films 17s and 17d are accurately transferred to the shape of the undercut portion. In this manner, deposition limited regions (side wall gaps) 77s and 77d having a constant distance are generated between the peripheral portions of the first conductor films 17s and 17d and the side wall of the opening of the field insulating film 5. To do. The fine side wall gaps 77s and 77d can be precisely controlled by the overetching time of the opening etching. The thickness of the first conductor film 17 (17s and 17d) is set to be thinner than ½ of the diffusion depth of the source region 2s and the drain region 2d therebelow.
[0150]
(F) After vacuum deposition of the first conductor film 17, the SiC substrate 11 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, using the lift-off method, as shown in FIG. 20G, the first conductor pieces 27s and 27d are selectively embedded only in the respective openings. As a result, minute gaps 77 s and 77 d are formed in a self-aligned manner between the peripheral portions of the first conductor pieces 27 s and 27 d and the opening sidewalls of the field insulating film 5.
[0151]
(G) After that, when the SiC substrate 11 is heat-treated in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. for a short time (about several minutes), as shown in FIG. The pieces 27s and 27d and the SiC substrate 11 react with each other to generate heating reaction layers 8s and 8d in the interface region between them, and between the heating reaction layer 8s and the source region 2s, and between the heating reaction layer 8d and the drain region. Excellent ohmic characteristics can be realized with 2d. Regarding the control of the partial pressure of oxygen and water as the “non-oxidizing atmosphere”, strict management is required, and the partial pressure of oxygen and water contained in the heat treatment atmosphere is at least 1 × 10.- 3Pa ~ 1 × 10- 10About Pa, preferably 1. × 10- 5Pa ~ 1 × 10- 10Set to about Pa.
[0152]
(H) After the formation of the heating reaction layers 8s and 8d, a second conductor film 19 such as Al is deposited on the entire surface of the SiC substrate 11 as shown in FIG. Then, by patterning the source wiring 9s and the drain wiring 9d by a photolithographic method and an etching technique such as RIE, the MOSFET according to the third embodiment of the present invention is completed (see FIG. 17).
[0153]
According to the method of manufacturing a semiconductor device according to the third embodiment, the etching time for overetching the field insulating film 5 when forming contact holes for forming ohmic electrodes for the source region 2s and the drain region 2d. With this control, the depth of the undercut portion formed in the lower portion of the mask material in the vicinity of the window portion can be controlled, so that dimensional control is easy. Further, the constant gaps (side wall gaps) 77s and 77d between the first conductor element piece 27 and the field insulating film 5 for forming the ohmic electrode can be determined in a self-aligned manner by the depth of the undercut portion. The photolithography process for controlling the constant gaps (side wall gaps) 77s and 77d between the ohmic electrode and the field insulating film 5 is not necessary. For this reason, the space between the first conductor piece 27 to be an ohmic electrode and the opening side wall of the field insulating film 5 can be made sufficiently small, and an ohmic electrode having a small occupying area and a fine dimension can be arranged.
[0154]
Furthermore, since the photolithography process can be omitted, the number of processes related to the formation of ohmic electrodes for the source region 2s and the drain region 2d of the semiconductor device is reduced, and the manufacturing yield of the semiconductor device is increased. Furthermore, since the standard Si semiconductor device manufacturing method can be applied to the semiconductor device according to the third embodiment, it is easy and highly reliable.
[0155]
Further, since the first conductor element piece 27 can be prevented from reacting with the field insulating film 5, the field insulating film 5 on the contact surface with the metal material constituting the first conductor element piece 27 is subjected to high temperature heat treatment. The insulating property of the field insulating film 5 can be maintained without being reduced (eroded). In addition, since the metal material constituting the ohmic electrode is not in contact with the field insulating film 5, the problem that the adhesive force between the ohmic electrode generated from the first conductor element piece 27 and the field insulating film 5 is weak is inherently not exist. For this reason, the ohmic electrode is not peeled off after the process is completed, and the manufacturing yield is increased.
[0156]
Further, in the step of generating the heating reaction layer 8s of the ohmic electrode, the metal-SiC-SiO at the bottom outer edge of the ohmic electrode2Therefore, the generation of a parasitic Schottky junction due to a ternary reaction can be avoided, and a low contact resistance can be achieved. Further, since there is no hindrance to the current flow in the horizontal direction of the source region 2s and the drain region 2d due to the generation of the parasitic Schottky junction, a semiconductor device having good characteristics can be easily manufactured.
[0157]
(Other embodiments)
As described above, the present invention has been described according to the first to third embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
[0158]
For example, in the description of the third embodiment already described, the lateral MOSFET having the recess gate structure has been described. However, a lateral MOSFET having a planar gate structure as shown in FIG. 21 may be used. As in the third embodiment, the p-type SiC substrate 11 is used, but unlike FIG. 17, the surface of the p-type SiC substrate 11 is constituted by the same level plane. That is, the level of the surface of the first main electrode region (source region) 2s and the second main electrode region (drain region) 2d made of the n-type SiC region, and the source region 2s where the gate oxide film 3 is disposed The surface of p-type SiC substrate 11 between drain region 2d is at the same level. A gate electrode 63 is disposed on the gate oxide film 3 having the planar gate structure. An upper insulating film 4 is formed on the gate electrode 63 and on the gate oxide film 3 on which the gate electrode 63 is not disposed. The field oxide film 5 is formed by the gate oxide film 3 and the upper insulating film 4. It is configured. Others are the same as in FIG.
[0159]
Also in the semiconductor device according to another embodiment shown in FIG. 21, the metal material constituting the source electrode film 7s and the heating reaction layer 8s does not react with the field insulating film 5 in the ohmic electrode with respect to the source region 2s. In the ohmic electrode for the drain region 2d, the metal material constituting the drain electrode film 7d and the heating reaction layer 8d does not react with the field insulating film 5. Therefore, the field insulating film 5 on the contact surface with the metal material constituting the source electrode film 7s and the drain electrode film 7d is not reduced (eroded) by the high-temperature heat treatment. Furthermore, metal-SiC-SiO at the bottom outer edge of the ohmic electrode2Since the generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, an ohmic electrode having a low contact resistance can be formed for the source region 2s or the drain region 2d.
[0160]
In addition to a lateral MOSFET having a recessed gate structure or a planar gate structure, a vertical MOSFET may be used. Further, a vertical MOSFET in which a gate oxide film and a gate electrode are formed in a U groove or a V groove may be used. Further, a MOSFET having a buried drain region may be used. In a MOSFET having a buried drain region, a sinker region is used to draw current from the buried drain region, but in this case there is a concern about an increase in on-resistance. However, application of the present invention can achieve low on-resistance and high-speed switching simultaneously by arranging a large number of finely structured sinker regions and ohmic electrodes connected thereto. In a p-channel power MOSFET having a double diffusion structure, a high impurity density as a drain region (main electrode region) is formed on the surface of an n-type SiC substrate (or ν-type SiC substrate or i-type SiC substrate) functioning as a drift region. An n-type SiC region can be formed. In this case, another n-type SiC region as the source region is formed in the p body region formed on the surface of the n-type SiC substrate.
[0161]
Similarly, an n-type SiC region as a drain region and an n-type SiC region as a source region are formed on the surface of an n-type SiC substrate (or ν-type SiC substrate), and n between the source region and the drain region 2 is formed. A MESFET can be realized by forming a Schottky electrode on the surface of the type SiC substrate (or ν type SiC substrate).
[0162]
Further, as described at the beginning of the description of the third embodiment, in addition to FETs, various semiconductor electronic devices such as diodes, IGBTs, SITs, BJTs, SI thyristors, GTO thyristors and the like can be used as “semiconductor devices” of the present invention. Applicable to devices. For example, in the case of an npn-type bipolar transistor, a base region made of a p-type SiC region is formed in a well shape on the surface of a low impurity density n-type (or ν-type) SiC substrate serving as a collector region. A high impurity density n-type SiC region as a main electrode region (emitter region) may be formed at an internal position on the plane. In this case, an intrinsic semiconductor (i-type) SiC substrate is used instead of the low-impurity density n-type SiC substrate serving as the collector region, and a high impurity density n is formed on the back surface (or part of the surface) of the i-type SiC substrate. A collector region made of a type SiC region may be formed.
[0163]
In the case of a thyristor such as a GTO thyristor, a p base region composed of a p type SiC region is formed on a part or the entire surface of an n type SiC substrate serving as an n base region, and a cathode region is formed inside the p base region. It is possible to form an n-type SiC region having a high impurity density as the (main electrode region) by epitaxial growth. In this case, a p-type SiC region as an anode region is formed on the back surface of the n-type SiC substrate serving as the n base region.
[0164]
On the other hand, in an n-channel junction FET or junction SIT, an n-type SiC substrate (or n−A high impurity density n-type SiC region as a source region (main electrode region) can be formed on the surface of a type (ν-type) SiC substrate or i-type SiC substrate. FIG. 22 is a schematic cross-sectional view of a cut gate type SIT. In FIG. 22, a high impurity density n-type SiC region 87 as a source region (first main electrode region) is formed on the surface of n-type SiC substrate 12 functioning as a channel region. On the back surface, a high impurity density n-type SiC region 81 is formed as a drain region (second main electrode region). In order to control the main current flowing between the source region 87 and the drain region 81, a gate region made of a p-type SiC region 84 is formed at the bottom of the gate groove provided on the surface of the n-type SiC substrate 12. . A gate electrode film 86 is connected to the gate region 84 through a gate heating reaction layer 85. As the gate electrode film 86, an Al—Ti electrode film can be used. For example, a Ti (50 nm thickness) / Al (300 nm thickness) laminated film may be used. A gate wiring 92 such as Al, Al—Si, Al—Cu—Si, Cu, or Ti—W is connected to the gate electrode film 86. A drain electrode 83 is formed in the drain region 81 via a drain heating reaction layer 82.
[0165]
In the junction type SIT shown in FIG. 22, the field insulating film 5 is formed on the n-type SiC substrate 12 so as to surround the source region 87 composed of the n-type SiC region 87 selectively formed on the surface of the n-type SiC substrate 12. Has been placed. The field insulating film 5 includes a thermal oxide film 3 and an upper insulating film 4 that is an insulating film other than the thermal oxide film. A source electrode film 97 disposed in the field insulating film 5 with a certain gap (side wall gap) 77 from the field insulating film 5 inside the opening that is exposed to expose the surface of the source region 87. Inside the opening of the field insulating film 5, a source heating reaction layer 98 disposed between the source electrode film 97 and the source region 87 with a certain gap (side wall gap) 77 from the field insulating film 5, and a field Inside the opening of the insulating film 5, a first main electrode wiring (source wiring) 91 extending in contact with the surface of the source electrode film 97 and extending to the upper part of the field insulating film 5 is provided.
[0166]
The potential between the source region 87 and the drain region 81 shown in FIG. 22 and the height of the potential in the two-dimensional space of the potential in the channel due to the gate voltage applied to the gate region 84 is applied to the drain region 81. The main current is controlled by the drain voltage and the gate voltage applied to the gate region 84. The current / voltage characteristics of SIT show characteristics according to the exponential law similar to the triode characteristics of a vacuum tube.
According to the junction type SIT shown in FIG. 22, the metal material constituting the source electrode film 97 and the heating reaction layer 98 in the ohmic electrode with respect to the source region 87 has a structure that does not react with the field insulating film 5. The field insulating film 5 on the contact surface with the material is not reduced (eroded) by the high-temperature heat treatment. For this reason, the high insulation of the field insulating film 5 formed around the source region 87 of the junction type SIT can be maintained, and the leakage current can also be reduced. Further, since the metal material constituting the source electrode film 97 is not in contact with the field insulating film 5, there is essentially no problem that the adhesive force between the source electrode film 97 and the field insulating film 5 is weak. For this reason, the source electrode film 97 does not peel off after the manufacturing process of the junction type SIT ends, and the manufacturing yield of the junction type SIT increases. Furthermore, metal-SiC-SiO at the bottom outer edge of the ohmic electrode2Since the generation of a parasitic Schottky junction due to the ternary coexistence reaction can be avoided, an ohmic electrode having a low contact resistance can be achieved. As a result, it is possible to realize a junction type SIT that can operate at high voltage with high withstand voltage.
In the junction type SIT shown in FIG. 22, if a high impurity density p-type SiC region is formed as an anode region instead of a high impurity density n type SiC region 81 as a drain region, an n-channel SI thyristor is obtained. . In this case, the high impurity density n-type SiC region 87 as the source region functions as a cathode region.
[0167]
In an n-channel IGBT, an n-type SiC region having a high impurity density as a collector region can be formed on the front surface (or back surface) of an n-type SiC substrate (or ν-type SiC substrate) that functions as a drift region. In this case, another n-type SiC region as an emitter region is formed inside a p body region formed on the surface at a position different from the collector region of the n-type (or ν-type) SiC substrate. The ohmic electrode structure of the present invention can be applied to a high impurity density n-type SiC region as a main electrode region of these various semiconductor electronic devices.
In the manufacturing processes of the first to third embodiments described above, the thermal oxide film 3 which is an element of the field insulating film 5 is formed immediately before the upper insulating film 4 is formed. As shown in the process cross-sectional views, substantially the same effect can be obtained even if the thermal oxide film is formed immediately after the upper insulating film 4 is formed.
[0168]
(A) For example, the n-type SiC region 32 is formed on the surface of the SiC substrate 1 by the same method as that described in the first embodiment. Then, the SiC substrate 1 is sufficiently cleaned using a SiC substrate 1 cleaning method such as an RCA cleaning method. After that, on the SiC substrate 1, as shown in FIG.2An oxygen permeable insulating film 44 such as a film is deposited.
[0169]
(B) After depositing the oxygen permeable insulating film 44, as shown in FIG. 23B, heat treatment is performed in a dry oxygen atmosphere to thermally oxidize the surface of the SiC substrate 1, so that the oxygen permeable insulating film 44 and the SiC substrate 1 are heated. The thermal oxide film 3 is grown at the interface with Similar to the first embodiment, the thickness of the thermal oxide film 3 is less than 50 nm, preferably 5 to 20 nm. As a result, an oxygen permeable insulating film (SiO 2) is formed on the thermal oxide film 3.2The upper insulating film 4 made of the film 44 is located, and the field insulating film 5 having a two-layer structure is formed.
[0170]
(C) After this, it is possible to proceed with the same process as the method shown in FIG. 3 (f) and thereafter described in the first embodiment. That is, as shown in FIG. 23C, a photoresist 22 having a thickness of 1 to 2 [mu] m is applied to the surface of the field acid insulating film 5 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6. Subsequently, by using the pattern of the photoresist 22 as an etching mask and performing wet etching, an opening 6 is formed in the field insulating film 5 as shown in FIG. At this time, as described in the first embodiment, after just etching in which the exposure of the surface of the n-type SiC region 32 is confirmed, overetching is further performed until a predetermined undercut depth is obtained. to add. Since the description after this overlaps, it abbreviate | omits.
[0171]
Even if the method shown in FIG.-7Ωcm2It is possible to achieve a practical contact resistance ρc on the order of a table. As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a main part showing a configuration of an ohmic electrode structure according to a first embodiment of the present invention.
FIG. 2 is a process cross-sectional view (No. 1) for explaining a production process of the ohmic electrode structure according to the first embodiment of the invention;
FIG. 3 is a process cross-sectional view (No. 2) for describing a manufacturing process of the ohmic electrode structure according to the first embodiment of the invention;
FIG. 4 is a process cross-sectional view (No. 3) for explaining a production process of the ohmic electrode structure according to the first embodiment of the invention;
FIG. 5 is a current-voltage characteristic of a TLM contact group for explaining the ohmic electrode structure according to the first embodiment of the present invention.
FIG. 6 is a diagram showing TLM characteristics of a TLM contact group for explaining the ohmic electrode structure according to the first embodiment of the present invention.
FIG. 7 is a diagram showing the observation result of the surface morphology in the contact window by the Nomarski interference microscope.
FIG. 8 is a sketch of a cross-sectional TEM image of the ohmic electrode structure according to the first embodiment of the present invention.
FIG. 9 is a diagram showing a change in composition in the thickness direction of the ohmic electrode structure according to the first embodiment of the present invention obtained by Rutherford backscattering analysis.
FIG. 10 is a diagram showing the relationship between the thickness and the surface morphology of an ohmic electrode structure according to a second embodiment of the present invention.
FIG. 11 is a diagram showing a relationship between electrode thickness and contact resistance of an ohmic electrode structure according to a second embodiment of the present invention.
FIG. 12 is a diagram showing the relationship between the impurity density and the contact resistance of the ohmic electrode structure according to the second embodiment of the present invention, together with the results of the prior art.
FIG. 13 is a cross-sectional view of a main part showing the configuration of an ohmic electrode structure according to a second embodiment of the present invention.
FIG. 14 is a process cross-sectional view (No. 1) for describing a manufacturing process of the ohmic electrode structure according to the second embodiment of the invention;
FIG. 15 is a process cross-sectional view (No. 2) for explaining a production process of the ohmic electrode structure according to the second embodiment of the invention;
FIG. 16 is a process cross-sectional view (No. 3) for explaining a production process of the ohmic electrode structure according to the second embodiment of the invention;
FIG. 17 is a fragmentary cross-sectional view showing a configuration of a semiconductor device (horizontal MOSFET) according to a third embodiment of the present invention;
FIG. 18 is a process cross-sectional view (No. 1) for describing a manufacturing process of the semiconductor device (lateral MOSFET) according to the third embodiment of the present invention;
FIG. 19 is a process cross-sectional view (No. 2) for describing a manufacturing process of the semiconductor device according to the third embodiment of the present invention;
FIG. 20 is a process cross-sectional view (No. 3) for describing the manufacturing process of the semiconductor device according to the third embodiment of the present invention;
FIG. 21 is a fragmentary cross-sectional view showing a configuration of a semiconductor device (lateral MOSFET) according to another embodiment of the present invention.
FIG. 22 is a fragmentary cross-sectional view showing a configuration of a semiconductor device (junction type SIT) according to still another embodiment of the present invention.
FIG. 23 is a part of a process cross-sectional view illustrating a manufacturing process of an ohmic electrode structure according to still another embodiment of the present invention.
FIG. 24 is a cross-sectional view of a principal part showing a configuration of an ohmic electrode structure according to a first conventional technique.
FIG. 25 is a cross-sectional view of a principal part showing a configuration of an ohmic electrode structure according to a second prior art.
[Explanation of symbols]
1, 11, 12 SiC substrate
2,32 n-type SiC region
2s first main electrode region (source region)
2d Second main electrode region (drain region)
3 Thermal oxide film (gate oxide film)
4 Upper insulating film
5 Field insulation film
6 Field insulating film opening
7,47 Electrode film
7s source electrode film
7d Drain electrode film
8,8s, 8d Heating reaction layer
9 Wiring conductor piece
9s First main electrode wiring (source wiring)
9d Second main electrode wiring (drain wiring)
17, 17s, 17d First conductor film
27, 27s, 27d first conductor piece (first conductor film piece)
19 Second conductor film
20 Epitaxial growth layer
21 Etching mask
22, 23, 34, 62 photoresist
33 Ion implantation mask
35 Ion implantation through membrane
42 First metal film (Ni film)
43 Si oxide film (field insulating film)
44 Oxygen permeable insulating film
45 Ohmic contact piece
61 Gate electrode material
63 Gate electrode
77, 77s, 77d gap
81 Drain region (second main electrode region)
82 Drain heating reaction layer
83 Drain electrode
84 Gate area
85 Gate heating reaction layer
86 Gate electrode film
87 Source region (first main electrode region)
91 First main electrode wiring (source wiring)
92 Gate wiring
97 Source electrode film
98 Source heating reaction layer

Claims (10)

ＳｉＣ（炭化珪素）基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程と、
前記ＳｉＣ基板の表面を洗浄する工程と、
前記ＳｉＣ基板の表面を厚さ８００ｎｍ〜１．５μｍのフィールド絶縁膜で被覆する工程と、
前記フィールド絶縁膜の上部に前記フィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、
前記マスク材に窓部を設け、マスクパターンを形成する工程と、
該マスクパターンを用い、前記フィールド絶縁膜の一部を前記ｎ型ＳｉＣ領域の表面が露出するまでエッチングし前記フィールド絶縁膜に開口部を形成する工程と、
前記ｎ型ＳｉＣ領域の表面が露出後、更に前記フィールド絶縁膜をオーバーエッチングし、前記窓部近傍の前記マスク材の下部にアンダーカット部を形成する工程と、
前記マスク材の上部及び前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、第１の導体膜を堆積する工程と、
前記マスク材を除去することにより、前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を残留させる工程と、
非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔てるように、前記第１の導体膜の素片と前記ｎ型ＳｉＣ領域との間に加熱反応層を生成する工程と、
前記加熱反応層を生成した後に、前記第１の導体膜の素片に接し、且つ、前記フィールド絶縁膜の開口部を被覆するように、前記フィールド絶縁膜の上部に第２の導体膜を形成する工程
とを有し、前記フィールド絶縁膜で被覆する工程が、熱酸化により、前記ＳｉＣ基板の表面に厚さ２〜５０ｎｍの熱酸化膜を成長する工程と、該熱酸化膜の上部に、熱酸化以外の方法で、該熱酸化膜とは組成若しくは密度の異なる絶縁膜を堆積する工程とからなり、前記フィールド絶縁膜と前記電極膜との間の第１のギャップと、該第１のギャップに連続する前記フィールド絶縁膜と前記加熱反応層との間の第２のギャップとで側壁ギャップを構成し、前記第２の導体膜が前記側壁ギャップを介して中空で支持されることを特徴とするオーミック電極構造体の製造方法。Forming an n-type SiC region having a high impurity density on at least a part of the surface of a SiC (silicon carbide) substrate ;
Cleaning the surface of the SiC substrate;
Coating the surface of the SiC substrate with a field insulating film having a thickness of 800 nm to 1.5 μm;
Forming a mask material having an etching rate different from that of the field insulating film on the field insulating film;
Providing a window on the mask material to form a mask pattern;
Etching the part of the field insulating film using the mask pattern until the surface of the n-type SiC region is exposed, and forming an opening in the field insulating film;
After the surface of the n-type SiC region is exposed, over-etching the field insulating film further to form an undercut portion under the mask material in the vicinity of the window portion;
Depositing a first conductor film on the surface of the n-type SiC region inside the mask material and inside the opening;
By removing the mask material, on the surface of the inside of the n-type SiC region of the opening, at a certain gap between the field insulating film all around the segment of the first conductive film A process of remaining;
In a non-oxidizing atmosphere, the SiC substrate is heat-treated, and the entire periphery of the SiC substrate is separated from the field insulating film by a certain gap between the first conductor film piece and the n-type SiC region. Forming a heating reaction layer in
After the heating reaction layer is formed, a second conductor film is formed on the field insulating film so as to be in contact with the first conductor film element and to cover the opening of the field insulating film. And the step of covering with the field insulating film includes a step of growing a thermal oxide film having a thickness of 2 to 50 nm on the surface of the SiC substrate by thermal oxidation, and an upper portion of the thermal oxide film, The method includes a step of depositing an insulating film having a composition or density different from that of the thermal oxide film by a method other than thermal oxidation, and includes a first gap between the field insulating film and the electrode film, A side wall gap is formed by the second gap between the field insulating film and the heating reaction layer that is continuous with the gap, and the second conductor film is supported hollowly through the side wall gap. Ohmic electrode structure Manufacturing method. ＳｉＣ（炭化珪素）基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程と、
前記ＳｉＣ基板の表面を洗浄する工程と、
前記ＳｉＣ基板の表面を厚さ８００ｎｍ〜１．５μｍのフィールド絶縁膜で被覆する工程と、
前記フィールド絶縁膜の上部に前記フィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、
前記マスク材に窓部を設け、マスクパターンを形成する工程と、
該マスクパターンを用い、前記フィールド絶縁膜の一部を前記ｎ型ＳｉＣ領域の表面が露出するまでエッチングし前記フィールド絶縁膜に開口部を形成する工程と、
前記ｎ型ＳｉＣ領域の表面が露出後、更に前記フィールド絶縁膜をオーバーエッチングし、前記窓部近傍の前記マスク材の下部にアンダーカット部を形成する工程と、
前記マスク材の上部及び前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、第１の導体膜を堆積する工程と、
前記マスク材を除去することにより、前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を残留させる工程と、
非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔てるように、前記第１の導体膜の素片と前記ｎ型ＳｉＣ領域との間に加熱反応層を生成する工程と、
前記加熱反応層を生成した後に、前記第１の導体膜の素片に接し、且つ、前記フィールド絶縁膜の開口部を被覆するように、前記フィールド絶縁膜の上部に第２の導体膜を形成する工程
とを有し、前記フィールド絶縁膜で被覆する工程は、熱酸化以外の方法で、前記ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、該酸素透過性絶縁膜の堆積後に、熱酸化により、前記ＳｉＣ基板の表面と前記酸素透過性絶縁膜との界面に、厚さ２〜５０ｎｍの熱酸化膜を成長する工程とを含み、前記フィールド絶縁膜と前記電極膜との間の第１のギャップと、該第１のギャップに連続する前記フィールド絶縁膜と前記加熱反応層との間の第２のギャップとで側壁ギャップを構成し、前記第２の導体膜が前記側壁ギャップを介して中空で支持されることを特徴とする接合型ＦＥＴ又は接合型ＳＩＴのオーミック電極構造体の製造方法。Forming an n-type SiC region having a high impurity density on at least a part of the surface of a SiC (silicon carbide) substrate ;
Cleaning the surface of the SiC substrate;
Coating the surface of the SiC substrate with a field insulating film having a thickness of 800 nm to 1.5 μm;
Forming a mask material having an etching rate different from that of the field insulating film on the field insulating film;
Providing a window on the mask material to form a mask pattern;
Etching the part of the field insulating film using the mask pattern until the surface of the n-type SiC region is exposed, and forming an opening in the field insulating film;
After the surface of the n-type SiC region is exposed, over-etching the field insulating film further to form an undercut portion under the mask material in the vicinity of the window portion;
Depositing a first conductor film on the surface of the n-type SiC region inside the mask material and inside the opening;
By removing the mask material, on the surface of the inside of the n-type SiC region of the opening, at a certain gap between the field insulating film all around the segment of the first conductive film A process of remaining;
In a non-oxidizing atmosphere, the SiC substrate is heat-treated, and the entire periphery of the SiC substrate is separated from the field insulating film by a certain gap between the first conductor film piece and the n-type SiC region. Forming a heating reaction layer in
After the heating reaction layer is formed, a second conductor film is formed on the field insulating film so as to be in contact with the first conductor film piece and to cover the opening of the field insulating film. The step of covering with the field insulating film includes a step of depositing an oxygen permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation, and after the deposition of the oxygen permeable insulating film. And a step of growing a thermal oxide film having a thickness of 2 to 50 nm at the interface between the surface of the SiC substrate and the oxygen permeable insulating film by thermal oxidation, and between the field insulating film and the electrode film. And a second gap between the field insulating film and the heating reaction layer that are continuous to the first gap constitute a side wall gap, and the second conductor film serves as the side wall gap. It is supported hollowly through A method for manufacturing an ohmic electrode structure of a junction type FET or a junction type SIT, characterized in that: 前記マスク材を形成する工程は、フォトレジストを塗布する工程であることを特徴とする請求項１記載のオーミック電極構造体の製造方法。2. The method of manufacturing an ohmic electrode structure according to claim 1, wherein the step of forming the mask material is a step of applying a photoresist. 前記フィールド絶縁膜に開口部を形成する工程において、前記ｎ型ＳｉＣ領域の表面が露出する直前のステップは、ウェットエッチングと超純水によるリンスで完結されることを特徴とする請求項３記載のオーミック電極構造体の製造方法。In the step of forming an opening in said field insulating film, immediately before step surface of the n-type SiC region you exposed, according to claim 3, characterized in that it is completed by rinsing with wet etching and ultrapure water Method for producing an ohmic electrode structure. 前記第１の導体膜の厚みは、前記ｎ型ＳｉＣ領域の厚みの１／２より薄いことを特徴とする請求項１，３及び４のいずれか１項記載のオーミック電極構造体の製造方法。5. The method of manufacturing an ohmic electrode structure according to claim 1 , wherein the thickness of the first conductor film is thinner than ½ of the thickness of the n-type SiC region. 前記加熱反応層を生成する工程は、酸素（Ｏ2）及び水（Ｈ2Ｏ）の分圧が共に１×１０-３Ｐａ〜１×１０-１０Ｐａの非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理することを特徴とする請求項１及び３〜５のいずれか１項記載のオーミック電極構造体の製造方法。The step of generating the heating reaction layer is performed in the SiC in a non-oxidizing atmosphere in which the partial pressures of oxygen (O 2 ) and water (H 2 O) are both 1 × 10 −3 Pa to 1 × 10 −10 Pa. The method for producing an ohmic electrode structure according to any one of claims 1 and 3 to 5 , wherein the substrate is heat-treated. 前記第２の導体膜を形成する直前に、前記第１の導体膜の素片の表面に生成された酸化膜或いは付着したハイドロ・カーボンを除去する工程を付加したことを特徴とする請求項１及び３〜５のいずれか１項記載のオーミック電極構造体の製造方法。 Claim 1, wherein the immediately prior to forming the second conductive film, obtained by adding a step of removing the first conductive film Hydro-carbon oxide film or adhering made on the surface of the segment of the And the manufacturing method of the ohmic electrode structure of any one of 3-5 . ＳｉＣ（炭化珪素）基板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主電極領域を形成する工程と、
前記ＳｉＣ基板の表面を洗浄する工程と、
前記ＳｉＣ基板の表面を厚さ８００ｎｍ〜１．５μｍのフィールド絶縁膜で被覆する工程と、
前記フィールド絶縁膜の上部に前記フィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、
前記マスク材に窓部を設け、マスクパターンを形成する工程と、
該マスクパターンを用い、前記フィールド絶縁膜の一部を前記主電極領域の表面が露出するまでエッチングし前記フィールド絶縁膜に開口部を形成する工程と、
前記主電極領域の表面が露出後、更に前記フィールド絶縁膜をオーバーエッチングし、前記窓部近傍の前記マスク材の下部にアンダーカット部を形成する工程と、
前記マスク材の上部及び前記開口部の内部の前記主電極領域の表面に、第１の導体膜を堆積する工程と、
前記マスク材を除去することにより、前記開口部の内部の前記主電極領域の表面に、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を残留させる工程と、
非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔てるように、前記第１の導体膜の素片と前記主電極領域との加熱反応層を生成する工程と、
前記加熱反応層を生成した後に、前記第１の導体膜の素片に接し、且つ、前記フィールド絶縁膜の開口部を被覆するように、前記フィールド絶縁膜の上部に主電極配線を形成する工程
とを有し、前記フィールド絶縁膜で被覆する工程が、熱酸化により、前記ＳｉＣ基板の表面に厚さ２〜５０ｎｍの熱酸化膜を成長する工程と、該熱酸化膜の上部に、熱酸化以外の方法で、該熱酸化膜とは組成若しくは密度の異なる絶縁膜を堆積する工程とからなり、前記フィールド絶縁膜と前記電極膜との間の第１のギャップと、該第１のギャップに連続する前記フィールド絶縁膜と前記加熱反応層との間の第２のギャップとで側壁ギャップを構成し、前記主電極配線膜が前記側壁ギャップを介して中空で支持されることを特徴とする半導体装置の製造方法。Forming a main electrode region composed of a high impurity density n-type SiC region on at least part of the surface of a SiC (silicon carbide) substrate ;
Cleaning the surface of the SiC substrate;
Coating the surface of the SiC substrate with a field insulating film having a thickness of 800 nm to 1.5 μm;
Forming a mask material having an etching rate different from that of the field insulating film on the field insulating film;
Providing a window on the mask material to form a mask pattern;
Etching the part of the field insulating film using the mask pattern until the surface of the main electrode region is exposed to form an opening in the field insulating film;
After the surface of the main electrode region is exposed, overetching the field insulating film, and forming an undercut portion below the mask material near the window portion;
Depositing a first conductor film on the surface of the main electrode region in the upper part of the mask material and in the opening;
By removing the mask material, on the surface of the main electrode regions of the interior of the opening, at a certain gap between the field insulating film all around, residual segment of said first conductive film A process of
The SiC substrate is heat-treated in a non-oxidizing atmosphere, and the reaction between the element of the first conductor film and the main electrode region so that the entire periphery is separated from the field insulating film by a certain gap. Generating a layer;
Forming the main electrode wiring on the field insulating film so as to be in contact with the first conductor film piece and to cover the opening of the field insulating film after the heating reaction layer is formed; And the step of coating with the field insulating film includes a step of growing a thermal oxide film having a thickness of 2 to 50 nm on the surface of the SiC substrate by thermal oxidation, and a thermal oxidation on the thermal oxide film. The thermal oxide film includes a step of depositing an insulating film having a different composition or density from the thermal oxide film, and the first gap between the field insulating film and the electrode film and the first gap are formed. A side wall gap is formed by the second gap between the continuous field insulating film and the heating reaction layer, and the main electrode wiring film is supported hollowly through the side wall gap. Device manufacturing method. 前記熱酸化膜を成長する工程の後に、前記熱酸化膜の上部に、ゲート電極を形成する工程を更に有することを特徴とする請求項８記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8 , further comprising a step of forming a gate electrode on the thermal oxide film after the step of growing the thermal oxide film. 前記第１の導体膜の厚みは、前記主電極領域の厚みの１／２より薄いことを特徴とする請求項８又は９記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 8 , wherein a thickness of the first conductor film is thinner than ½ of a thickness of the main electrode region. 11.
JP2000282532A 2000-09-18 2000-09-18 Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device Expired - Lifetime JP4671314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000282532A JP4671314B2 (en) 2000-09-18 2000-09-18 Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282532A JP4671314B2 (en) 2000-09-18 2000-09-18 Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002093742A JP2002093742A (en) 2002-03-29
JP4671314B2 true JP4671314B2 (en) 2011-04-13

Family

ID=18767032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282532A Expired - Lifetime JP4671314B2 (en) 2000-09-18 2000-09-18 Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4671314B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911846B2 (en) 2016-03-16 2018-03-06 Fuji Electric Co., Ltd. Semiconductor device having a bandgap wider than that of silicon

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
JP4585772B2 (en) * 2004-02-06 2010-11-24 関西電力株式会社 High breakdown voltage wide gap semiconductor device and power device
JP2005268430A (en) 2004-03-17 2005-09-29 Nissan Motor Co Ltd Ohmic electrode structural body and method for manufacturing the same
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP2006024880A (en) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP5033305B2 (en) * 2004-10-01 2012-09-26 株式会社日立製作所 Silicon carbide semiconductor device
KR101099565B1 (en) 2004-12-03 2011-12-28 매그나칩 반도체 유한회사 Structure of resistor
JP4942134B2 (en) * 2005-05-20 2012-05-30 日産自動車株式会社 Method for manufacturing silicon carbide semiconductor device
US20100025695A1 (en) 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP5352999B2 (en) * 2007-06-08 2013-11-27 日産自動車株式会社 Manufacturing method of semiconductor device
US7829374B2 (en) 2007-07-20 2010-11-09 Panasonic Corporation Silicon carbide semiconductor device and method for manufacturing the same
JP5282382B2 (en) * 2007-08-17 2013-09-04 富士電機株式会社 Silicon carbide semiconductor device, manufacturing method thereof, and silicon carbide device
WO2009054140A1 (en) 2007-10-24 2009-04-30 Panasonic Corporation Semiconductor device and method for manufacturing the same
JP5309600B2 (en) * 2008-02-22 2013-10-09 住友電気工業株式会社 Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
JP5541842B2 (en) * 2008-03-18 2014-07-09 新電元工業株式会社 Silicon carbide Schottky diode
EP2325872A4 (en) * 2008-08-26 2013-11-20 Honda Motor Co Ltd Bipolar semiconductor device and method for manufacturing same
WO2011004469A1 (en) * 2009-07-08 2011-01-13 トヨタ自動車株式会社 Semiconductor device and method for manufacturing same
JP5375402B2 (en) * 2009-07-22 2013-12-25 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
KR20120065962A (en) * 2009-10-05 2012-06-21 스미토모덴키고교가부시키가이샤 Semiconductor device
KR101990622B1 (en) 2011-11-23 2019-06-18 아콘 테크놀로지스 인코포레이티드 Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
ITTO20120646A1 (en) 2012-07-23 2014-01-24 St Microelectronics Srl METHOD OF FORMING ELECTRIC CONTACT INTERFACE REGIONS OF AN ELECTRONIC DEVICE
JP5838951B2 (en) * 2012-10-19 2016-01-06 トヨタ自動車株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5561343B2 (en) * 2012-11-05 2014-07-30 富士電機株式会社 Method for manufacturing silicon carbide semiconductor device
WO2014103000A1 (en) * 2012-12-28 2014-07-03 株式会社日立製作所 Silicon carbide semiconductor device and method for manufacturing same
JP6160541B2 (en) * 2014-03-31 2017-07-12 富士電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP6289738B2 (en) 2015-03-26 2018-03-07 三菱電機株式会社 Manufacturing method of semiconductor device
JP7047250B2 (en) * 2016-03-16 2022-04-05 富士電機株式会社 Manufacturing method of silicon carbide semiconductor device
JP6686581B2 (en) * 2016-03-16 2020-04-22 富士電機株式会社 Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP6887244B2 (en) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 Semiconductor devices and their manufacturing methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661475A (en) * 1992-06-12 1994-03-04 Toshiba Corp Group iv semiconductor element containing carbon and its manufacture
JPH06168906A (en) * 1992-11-27 1994-06-14 Ricoh Co Ltd Semiconductor device and manufacturing method thereof
JPH0864802A (en) * 1994-06-07 1996-03-08 Mitsubishi Materials Corp Silicon carbide semiconductor device and its manufacture
JPH0864801A (en) * 1994-08-26 1996-03-08 Fuji Electric Co Ltd Silicon carbide semiconductor element and its manufacture
JPH10125620A (en) * 1996-10-17 1998-05-15 Denso Corp Silicon carbide semiconductor device
JPH11340569A (en) * 1998-05-25 1999-12-10 Nec Corp Formation of electrode of semiconductor element and its structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2612040B2 (en) * 1988-06-28 1997-05-21 株式会社豊田中央研究所 MOS-FET using β-SiC and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661475A (en) * 1992-06-12 1994-03-04 Toshiba Corp Group iv semiconductor element containing carbon and its manufacture
JPH06168906A (en) * 1992-11-27 1994-06-14 Ricoh Co Ltd Semiconductor device and manufacturing method thereof
JPH0864802A (en) * 1994-06-07 1996-03-08 Mitsubishi Materials Corp Silicon carbide semiconductor device and its manufacture
JPH0864801A (en) * 1994-08-26 1996-03-08 Fuji Electric Co Ltd Silicon carbide semiconductor element and its manufacture
JPH10125620A (en) * 1996-10-17 1998-05-15 Denso Corp Silicon carbide semiconductor device
JPH11340569A (en) * 1998-05-25 1999-12-10 Nec Corp Formation of electrode of semiconductor element and its structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911846B2 (en) 2016-03-16 2018-03-06 Fuji Electric Co., Ltd. Semiconductor device having a bandgap wider than that of silicon
US10103259B2 (en) 2016-03-16 2018-10-16 Fuji Electric Co., Ltd. Method of manufacturing a wide bandgap vertical-type MOSFET

Also Published As

Publication number Publication date
JP2002093742A (en) 2002-03-29

Similar Documents

Publication Publication Date Title
JP4671314B2 (en) Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device
JP4179492B2 (en) Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode
JP4690485B2 (en) Manufacturing method of semiconductor device
JP4942134B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5525940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3559971B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
WO2018161412A1 (en) Sic dual-trench mosfet device having integrated schottky diode and preparation method therefor
JP6848317B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2006024880A (en) Semiconductor device and its manufacturing method
JP7103444B2 (en) Silicon carbide semiconductor device
JP2005276978A (en) Ohmic electrode structure, manufacturing method thereof, semiconductor manufacturing device, and semiconductor device
JP4929579B2 (en) Manufacturing method of semiconductor device
WO2010143376A1 (en) Semiconductor device and process for manufacture thereof
US11271118B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017168602A (en) Semiconductor device and manufacturing method of semiconductor device
JP2013254826A (en) Semiconductor device and method of manufacturing the same
JP7505278B2 (en) Silicon carbide semiconductor device
CN113161232A (en) Method for manufacturing silicon carbide semiconductor device
JP6686581B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
WO2021019888A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2017168679A (en) Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method
JP3890474B2 (en) Ohmic electrode structure and manufacturing method thereof
JP5991629B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2023037565A (en) schottky barrier diode
CN116207162A (en) GaN-based JBS diode based on ion implantation and preparation method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080215

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

R150 Certificate of patent or registration of utility model

Ref document number: 4671314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term