JP4179492B2 - Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode - Google Patents

Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode Download PDF

Info

Publication number
JP4179492B2
JP4179492B2 JP2000265873A JP2000265873A JP4179492B2 JP 4179492 B2 JP4179492 B2 JP 4179492B2 JP 2000265873 A JP2000265873 A JP 2000265873A JP 2000265873 A JP2000265873 A JP 2000265873A JP 4179492 B2 JP4179492 B2 JP 4179492B2
Authority
JP
Japan
Prior art keywords
film
region
insulating film
sic substrate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000265873A
Other languages
Japanese (ja)
Other versions
JP2002075909A (en
Inventor
秀世 大串
谷本　　智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Nissan Motor Co Ltd
Priority to JP2000265873A priority Critical patent/JP4179492B2/en
Publication of JP2002075909A publication Critical patent/JP2002075909A/en
Application granted granted Critical
Publication of JP4179492B2 publication Critical patent/JP4179492B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）基板を使用した半導体装置に係り、更には、このＳｉＣ半導体装置に利用されるｐ型ＳｉＣ領域に対するオーミック電極構造体及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＳｉＣは、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の現在広く実用化されている半導体材料に比べて禁制帯幅Ｅｇが広く３Ｃ−ＳｉＣで２．２３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶ程度の値が報告されている。また、ＳｉＣは、熱的、化学的、機械的に安定で、耐放射線性にも優れているので、発光素子や高周波デバイスは勿論のこと、高温、大電力、放射線照射等の過酷な条件で、高い信頼性と安定性を示す電力用半導体装置（パワーデバイス）として様々な産業分野での適用が期待されている。
【０００３】
特に、ＳｉＣを用いた高耐圧のＭＯＳＦＥＴは、Ｓｉを用いたパワーデバイスよりもオン抵抗が低いことが報告されている。また、ショットキーダイオードの順方向降下電圧が低くなることが報告されている。良く知られているように、パワーデバイスのオン抵抗とスイッチング速度とは、トレード・オフ関係にある。しかし、ＳｉＣを用いたパワーデバイスによれば、低オン抵抗化と高速スイッチング速度化が同時に達成できる可能性がある。
【０００４】
このＳｉＣを用いたパワーデバイスの低オン抵抗化には、オーミック・コンタクトに対するコンタクト抵抗ρｃの低減が重要な要素である。特に、低オン抵抗化のためには、パワーデバイスの主電極領域を細分化し、高密度にＳｉＣ基板上に配列する方法も採用される。このような、微細寸法化されたパワーデバイスの低オン抵抗化には、微細な開口部（コンタクト・ウインドウ）の内部において、低いコンタクト抵抗ρｃを得ることが極めて重要となってくる。また、パワーデバイスの高速スイッチング速度化のためにも、ｐ型ＳｉＣ領域に対するオーミック・コンタクトのコンタクト抵抗ρｃは大きな問題である。
【０００５】
ＳｉＣ青色発光素子がすでに実用化され量産されているのとは対称的に、パワーデバイス、高周波デバイスとしてのＳｉＣの応用は甚だ遅れている。この原因の一つは、これらデバイスの構造及び作製プロセスに適合した実用的な低抵抗のオーミック・コンタクトを形成する技術がいまだに確立されていないからである。ＳｉＣチップのほぼ全面に形成されたオーミック・コンタクト面に対して均一に電流が流れるＳｉＣ青色発光素子に対して、電導チャネルに近接する微細なコンタクト・ウインドウ中のオーミック・コンタクトを介して主電流が流れる半導体電子デバイス（半導体装置）では、コンタクト抵抗ρｃの低減が極めて重要である。即ち、オーミック・コンタクトが形成された局所的な領域に集中して主電流が流れるパワーデバイスや高周波デバイスでは、桁違いに低いコンタクト抵抗ρｃが、デバイス特性の高性能化に対して求められているからである。
【０００６】
具体例を挙げて説明すると、ＳｉＣ青色発光素子のｐ型ＳｉＣエピタキシャル層に低抵抗オーミック・コンタクトを形成する方法として利用されている従来技術として特許第２９１１１２２号公報に記載された方法がある（以下において「第１の従来技術」という。）」。この第１の従来技術は、ウェット・エッチングにより表面処理したｐ型ＳｉＣ表面上に、ＳｉＣよりも強く酸素と反応する金属、例えばＴｉ薄膜電極を、真空蒸着法を用いて５０ｎｍ程度成膜し、続いて、この上にＡｌ−Ｔｉ系電極膜を成膜した後、斯かる積層基板を、８００〜１０００℃、例えば９５０℃で５分程度熱処理するもので、ＳｉＣ表面の自然酸化膜に妨げられることなく基板のどの地点でも均一なオーミック・コンタクトを形成することが出来る。
【０００７】
しかしながら、第１の従来技術は、電極層のオーミック性が完全なものではなかった。例えば、電極層間の電流−電圧特性を厳密に測定すると、電流−電圧特性を示す線は曲線となり、そのオーミック性は不完全なものであることが、特開平７−１６１６５８号公報の中で指摘されている。このような構成のオーミック・コンタクトは電流密度が高くなると大きな寄生抵抗を生むことになるので、パワーデバイスや高周波デバイスなどの半導体電子デバイスへの使用には適さない。
【０００８】
半導体電子デバイス用として広範囲に検討されている従来技術はｐ型ＳｉＣ領域の表面にＡｌを含む金属膜を高温で熱処理して、オーミック・コンタクトとする方法（以下において「第２の従来技術」という。）である。中でも、クロフトンら（アプライド・フィジックス・レターズ： Applied Physics Letters, 第６２巻、第３８４頁(１９９８年)）は、６Ｈ−ＳｉＣ基板の表面にエピタキシャル成長により、高不純物密度にドープしたｐ型ＳｉＣ層の上に、Ａｌ−Ｔｉ合金膜を堆積し、その後、熱処理を施す方法で、ρｃ＝１．５×１０-5Ωｃｍ2のオーミック・コンタクトが得られることを報告している。クロフトンらは、Ａｌ−Ｔｉ合金膜のパターニングにリフトオフ法を用いている。クロフトンらの方法は、概略以下のような工程である。即ち、
（イ）先ず、フォトリソグラフィ法に形成した第１のフォトレジストをマスクとして、フィールド絶縁膜としての酸化膜を緩衝フッ酸（ＢＨＦ）溶液でエッチングし、開口部（コンタクト・ウインドウ）を形成する。フィールド絶縁膜のエッチング後、第１のフォトレジストを除去する。
【０００９】
（ロ）その後、第２のフォトレジストをコンタクト・ウインドウを含む前面に塗布している。そして、フォトリソグラフィ法により、第２のフォトレジストをパターニングし、ｐ型ＳｉＣ層の表面を露出するように開口部を形成する。
【００１０】
（ハ）その後、ｐ型ＳｉＣ層の表面を洗浄した後、全面に厚さ３００ｎｍ〜５００ｎｍのＡｌ−Ｔｉ合金膜をスパッタリング法で成膜する。続いて、第２のフォトレジストをアセトンで溶解することによって、不要なＡｌ−Ｔｉ合金膜を第２のフォトレジストと共に除去して、Ａｌ−Ｔｉ合金膜をパターニングする。
【００１１】
（ニ）そして、熱処理温度１０００℃において、アルゴン雰囲気で５分間熱処理する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記の第１の従来技術のオーミック・コンタクトの構造ならびに作製プロセスは、平坦なＳｉＣ基板の表面にｐ型ＳｉＣオーミック・コンタクトを形成するという極めて単純化された構成をしている。このため、フィールド絶縁膜やゲート電極などその他の構造物が周辺に置かれる現実のデバイスの製作に適用するには具体性に欠けるという問題がある。そもそも第１の従来技術では電極パターニングの具体的方法がなんら開示されていないから、適用は困難である。
【００１３】
また、第２の従来技術に開示されたオーミック・コンタクトを、トランジスタやダイオード等の実際の半導体電子デバイスに適用する場合は、クロフトンの得たρｃでも十分とは言い難く、より一層の低抵抗化が希求されている。そもそも、クロフトンが提示したリフトオフ法は、現像した時にフィールド絶縁膜の開口部にフォトレジストが残りやすく、これが低抵抗化の妨げになる。また、フォトレジストの残滓等は、コンタクト抵抗ρｃのばらつきの原因となる。
【００１４】
本発明は第１及び第２の従来技術のｐ型ＳｉＣへのオーミック・コンタクトの問題を同時に解決するためになされたものであり、半導体電子デバイスに要求される１０-6Ωｃｍ2台或いはこれ以下のコンタクト抵抗ρｃを有するオーミック電極構造体を提供することである。
【００１５】
本発明の他の目的は、現実のデバイス構造に採用可能な微細な開口部（コンタクト・ウインドウ）の内部において、低いコンタクト抵抗ρｃを得ることが出来る単純化な構造のオーミック電極構造体を提供することである。
【００１６】
本発明の更に他の目的は、高耐圧が要求される各種パワーデバイスに採用可能なフィールド絶縁膜の構造を維持しつつ、低いコンタクト抵抗ρｃを得ることが出来るオーミック電極構造体を提供することである。
【００１７】
本発明の更に他の目的は、半導体電子デバイスに要求される１０-6Ωｃｍ2台或いはこれ以下のコンタクト抵抗ρｃを有するオーミック電極構造体の製造方法を提供することである。
【００１８】
本発明の更に他の目的は、現実のデバイス構造に採用可能な微細な開口部の内部において、低いコンタクト抵抗ρｃを簡単に得ることが出来るオーミック電極構造体の製造方法を提供することである。
【００１９】
本発明の更に他の目的は、高耐圧が要求される各種パワーデバイスに採用可能なフィールド絶縁膜を形成すると共に、低いコンタクト抵抗ρｃが得られるオーミック電極構造体の製造方法を提供することである。
【００２０】
本発明の更に他の目的は、微細な開口部の内部において、低いコンタクト抵抗ρｃを有し、高速・高周波動作可能な半導体装置を提供することである。
【００２１】
本発明の更に他の目的は、オン電圧が低く、高速動作可能で、しかも動作電圧を高くすることが可能な半導体装置を提供することである。
【００２２】
【課題を解決するための手段】
発明者らが鋭意、検討・考察した結果によれば、Ａｌ−Ｔｉ系電極膜とｐ型ＳｉＣ領域との間のオーミック・コンタクトにおいて、コンタクト抵抗ρｃを増大させる原因は
１）加熱反応層とｐ型ＳｉＣその接触によって必然的に出来るショットキー障壁の存在；
２）面内で不均一、不均質な加熱反応層の形成；
３）加熱反応層形成に際してＡｌ−Ｔｉ系電極膜表面に形成される金属酸化物
である。
【００２３】
上述した第１の従来技術が実用性に乏しかったのは、実際のデバイス構造とかけ離れて、平坦なＳｉＣ基板の表面にコンタクトを形成する構成になっていたためである。しかし実際の半導体電子デバイスでは、微細な開口部の内部においてショットキー障壁を低減化し、均一且つ均質な加熱反応層を生成する必要がある。以下に述べる本発明は、実際のデバイス構造の多くに適用されているフィールド絶縁膜の開口部に設けたｐ型ＳｉＣオーミック電極構造体において、上記コンタクト抵抗ρｃを高くしている３原因を解消するための手段を提供するものである。
【００２４】
上記課題を解決するために、請求項１記載に係る発明は、（イ）ＳｉＣ基板と、（ロ）このＳｉＣ基板の表面に選択的に形成されたｐ型ＳｉＣ領域と、（ハ）このｐ型ＳｉＣ領域の表面の一部から内部に進入し、且つこのｐ型ＳｉＣ領域の表面から上方に突出して形成された加熱反応層と、（ニ）この加熱反応層が貫通する第１の開口部を有し、ＳｉＣ基板とｐ型ＳｉＣ領域の表面に接して配置された熱酸化膜と、（ホ）この熱酸化膜とは組成若しくは密度の異なる絶縁膜であって、第１の開口部に連続した第２の開口部を有し、且つ熱酸化膜の表面に配置された上部絶縁膜と、（ヘ）この上部絶縁膜の第２の開口部において、加熱反応層の上部に配置されたＡｌ及びＴｉの少なくとも一方を含む金属からなる電極膜とからなるオーミック電極構造体であることを要旨とする。後述するオーミック電極構造体の製造方法とも関連する事項であるが、このような、オーミック電極構造体の構造を採用することにより、清浄な金属／半導体接合界面が得られる。このため、金属／半導体接合におけるショットキー障壁が低く、且つ、界面のモホロジーが良好となる。
【００２５】
なお、請求項１に規定する「ＳｉＣ基板の表面に選択的に形成されたｐ型ＳｉＣ領域」は、ＳｉＣ基板の表面に、直接ｐ型ＳｉＣ領域が形成される場合のみに限定されないことは勿論である。例えば、ＳｉＣ基板１の表面の一部に、ｐ型ＳｉＣ領域よりも平面上の面積の大きい他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部の位置において、ｐ型ＳｉＣ領域が形成されていても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した他の半導体領域の表面の一部において、ｐ型ＳｉＣ領域を形成するような場合も許容される。このように、請求項１記載に係る発明においては、ｐ型ＳｉＣ領域が他の半導体領域を介して、間接的に形成される場合を許容することに留意すべきである。更に請求項１記載に係るオーミック電極構造体において、電極膜は、（ｉ）下部のＴｉ−Ｓｉ合金膜と上部のＴｉ膜とからなる積層膜、又は（ ii ）下部のＡｌ−Ｓｉ合金膜と上部のＡｌ膜とからなる積層膜のいずれかであることを要旨とする。後述するように、本発明は、（ｉ）Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜、又は（ii）Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜をｐ型ＳｉＣ領域との反応させ、加熱反応層を形成することにより、ショットキー障壁を極めて低く、且つ障壁の厚さを薄く出来る。また、加熱反応層が均一に生成される。請求項１記載に規定する電極膜の構造は、この加熱反応層の生成後の、未反応の金属層及び加熱反応層を拡散してきた金属Ｓｉとの化合部からなる積層構造である。即ち、
（ｉ）Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜においては、主に熱処理前の下層のＡｌ層が熱処理により加熱反応層となる。このとき、熱処理前の上層のＴｉ層の下部には、加熱反応層を拡散してきた金属Ｓｉとの反応により、Ｔｉ−Ｓｉ合金膜が生成される。この生成されたＴｉ−Ｓｉ合金膜と上部の未反応のＴｉ膜とからなる積層膜で請求項１記載に係る構造の電極膜を構成することになる。
【００２６】
（ii）Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜においては、主に熱処理前のＴｉ層が熱処理により加熱反応層となり、熱処理前の上層のＡｌ層が、請求項１記載に係る構造の電極膜になる。この場合、電極膜は下部に、加熱反応層を拡散してきた金属Ｓｉとの反応によりＡｌ−Ｓｉ合金膜が生成され、上部に未反応のＡｌ膜が残留し、請求項１記載に係る構造の電極膜を構成することになる。
【００２７】
請求項２記載に係る発明は、請求項１記載に係るオーミック電極構造体において加熱反応層は、金属の炭化物と金属シリコンとを含む固溶体であることを要旨とする。上述したＡｌ／Ｔｉ積層膜、Ｔｉ／Ａｌ積層膜、Ａｌ−Ｔｉ合金膜等のＡｌ−Ｔｉ系の金属とＳｉＣとは、種々の珪素化物（シリサイド）や炭化物（カーバイド）を含む合金を生成することが可能である。しかし、本発明者らの多くの実験結果によれば、これらの内、金属の炭化物と金属シリコンとを含む固溶体からなる加熱反応層が、金属／半導体接合におけるショットキー障壁が極めて低くなり、且つ、界面のモホロジーが良好で、加熱反応層が均一に生成されることが見いだされたのである。
【００２８】
請求項３記載に係る発明は、請求項１又は２項記載に係るオーミック電極構造体において、上部絶縁膜の絶縁破壊電界強度は、熱酸化膜の絶縁破壊電界強よりも低いことを要旨とする。
【００２９】
請求項４記載に係る発明は、請求項１〜３のいずれか１項記載に係るオーミック電極構造体において、上部絶縁膜のＢＨＦ溶液によるエッチング速度が、熱酸化膜のＢＨＦ溶液によるエッチング速度よりも速いことを要旨とする。「ＢＨＦ溶液」とは、周知のように、フッ化アンモニウム（ＮＨ４Ｆ）：フッ酸（ＨＦ）＝７：１の溶液からなるシリコン酸化膜（ＳｉＯ2膜)のエッチング液（エッチャント）である。
【００３０】
請求項５記載に係る発明は、請求項１〜４のいずれか１項記載に係るオーミック電極構造体において、ｐ型ＳｉＣ領域の表面キャリア密度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3であることを要旨とする。
【００３１】
請求項６記載に係る発明は、請求項１〜５のいずれか１項記載に係るオーミック電極構造体において、熱酸化膜の厚さは２〜５０ｎｍであることを要旨とする。
【００３２】
請求項７記載に係る発明は、請求項１〜６のいずれか１項記載に係るオーミック電極構造体において、熱酸化膜の厚さと上部絶縁膜の厚さとを合計した値は、１００ｎｍ〜３μｍであることを要旨とする。
【００３３】
請求項８記載に係る発明は、請求項１〜７のいずれか１項記載に係るオーミック電極構造体において、電極膜の最上部の位置が、第２の開口部の内部に存在することを要旨とする。
【００３４】
請求項９記載に係る発明は、（イ）ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｐ型ＳｉＣ領域を形成する工程と、（ロ）ＳｉＣ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工程と、（ニ）ｐ型ＳｉＣ領域の少なくとも一部を露出するように、フィールド絶縁膜に開口部を形成する工程と、（ホ）開口部の内部にＡｌ−Ｔｉ系電極膜を配設する工程と、（ヘ）酸素及び水の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａの非酸化性雰囲気中において、ＳｉＣ基板を熱処理しＡｌ−Ｔｉ系電極膜とＳｉＣ基板との加熱反応層を生成する工程とを有するオーミック電極構造体の製造方法であることを要旨とする。
【００３５】
なお、請求項１と同様に、請求項９に規定する「ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｐ型ＳｉＣ領域を形成する工程」は、ＳｉＣ基板の表面に、直接ｐ型ＳｉＣ領域を形成する場合のみに限定されないことは勿論である。例えば、ＳｉＣ基板１の表面の一部に、ｐ型ＳｉＣ領域よりも平面上の面積の大きい他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部の位置において、ｐ型ＳｉＣ領域を形成しても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した他の半導体領域の表面の一部において、ｐ型ＳｉＣ領域を形成するような場合も許容される。このように、請求項９記載に係る発明においては、ｐ型ＳｉＣ領域を、他の半導体領域を介して、間接的に形成する場合をも許容することに留意すべきである。更に、請求項９記載に係るオーミック電極構造体の製造方法において、Ａｌ−Ｔｉ系電極膜を配設する工程は、（ｉ）Ａｌ層の上にＴｉ層を堆積する工程、又は（ ii ）Ｔｉ層の上にＡｌ層を堆積する工程のいずれか一つの工程を含むことを要旨とする。
【００３６】
請求項１０記載に係る発明は、請求項９記載に係るオーミック電極構造体の製造方法においてフィールド絶縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆積する工程とからなることを要旨とする。
【００３７】
請求項１１記載に係る発明は、請求項９記載に係るオーミック電極構造体の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化以外の方法で、ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、この酸素透過性絶縁膜の堆積後に、熱酸化により、ＳｉＣ基板の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長する工程とからなることを要旨とする。即ち、酸素透過性絶縁膜を介して、雰囲気の酸素が、ＳｉＣ基板の表面に到達し、ＳｉＣ基板の表面と酸素透過性絶縁膜との界面にＳｉＯ2膜を形成し、フィールド絶縁膜を実現することが出来る。
【００３８】
請求項１２記載に係る発明は、（イ）ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｐ型ＳｉＣ領域を形成する工程と、（ロ）ＳｉＣ基板の表面を洗浄する工程と、（ハ）熱酸化以外の方法で、ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、（ニ）ｐ型ＳｉＣ領域の一部を選択的に露出するように、酸素透過性絶縁膜に開口部を形成する工程と、（ホ）この開口部を形成する工程後に、熱酸化により、この開口部に露出したＳｉＣ基板の表面、及びＳｉＣ基板の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長する工程と、（ヘ）開口部に成長した熱酸化膜を除去する工程と、（ト）熱酸化膜が除去された開口部の内部に、Ａｌ−Ｔｉ系電極膜を配設する工程と、（チ）非酸化性雰囲気中において、ＳｉＣ基板を熱処理しＡｌ−Ｔｉ系電極膜とＳｉＣ基板との加熱反応層を生成する工程とを有するオーミック電極構造体の製造方法であることを要旨とする。
【００３９】
請求項１３記載に係る発明は、請求項１２記載に係るオーミック電極構造体の製造方法において、加熱反応層を生成する工程は、酸素及び水の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａである雰囲気中で実施されることを要旨とする。
【００４０】
請求項１４記載に係る発明は、請求項９〜１１記載に係るオーミック電極構造体の製造方法において、開口部を形成する工程は（ａ）フォトリソグラフィ法により、フィールド絶縁膜の上部にエッチングマスクを形成する工程と、（ｂ）このエッチングマスクを用いて、ｐ型ＳｉＣ領域の少なくとも一部の上部にフィールド絶縁膜が残留するように、フィールド絶縁膜の一部をドライ・エッチングで除去する工程と、（ｃ）残留したフィールド絶縁膜をウェット・エッチングで除去し、ｐ型ＳｉＣ領域の少なくとも一部を露出する工程と、（ｄ）超純水によるリンスで、露出したｐ型ＳｉＣ領域を清浄化する工程とからなることを要旨とする。
【００４１】
請求項１５記載に係る発明は、請求項１４記載に係るオーミック電極構造体の製造方法において、Ａｌ−Ｔｉ系電極膜を配設する工程は、エッチングマスクが、フィールド絶縁膜の上部に残留した状態で、Ａｌ−Ｔｉ系電極膜をエッチングマスクの上部及び開口部を含む全面に堆積する工程と、この全面に堆積する工程の後、エッチングマスクを除去することにより、Ａｌ−Ｔｉ系電極膜を開口部の内部にのみ選択的に残留させる工程とからなることを要旨とする。
【００４２】
請求項１６記載に係る発明は、請求項１２又は１３記載に係るオーミック電極構造体の製造方法において開口部を形成する工程は、（ａ）フォトリソグラフィ法により、酸素透過性絶縁膜の上部にエッチングマスクを形成する工程と、（ｂ）このエッチングマスクを用いて、ｐ型ＳｉＣ領域の少なくとも一部の上部に酸素透過性絶縁膜が残留するように、酸素透過性絶縁膜の一部を除去する工程と、（ｃ）残留した酸素透過性絶縁膜をウェット・エッチングで除去し、ｐ型ＳｉＣ領域の少なくとも一部を露出する工程と、（ｄ）超純水によるリンスで、露出したｐ型ＳｉＣ領域を清浄化する工程とからなることを要旨とする。
【００４３】
請求項１７記載に係る発明は、（イ）ＳｉＣ基板と、（ロ）このＳｉＣ基板の表面に選択的に形成された主電極領域として機能するｐ型ＳｉＣ領域と、（ハ）このｐ型ＳｉＣ領域の表面の一部から内部に進入し、且つこのｐ型ＳｉＣ領域の表面から上方に突出して形成された加熱反応層と、（ニ）この加熱反応層が貫通する第１の開口部を有し、ＳｉＣ基板とｐ型ＳｉＣ領域の表面に接して配置された熱酸化膜と、（ホ）この熱酸化膜とは組成若しくは密度の異なる絶縁膜であって、第１の開口部に連続した第２の開口部を有し、且つ熱酸化膜の表面に配置された上部絶縁膜と、（ヘ）この上部絶縁膜の第２の開口部において、加熱反応層の上部に配置されたＡｌ及びＴｉの少なくとも一方を含む金属からなる電極膜と、（ト）この電極膜に接続される主電極配線とからなる半導体装置であることを要旨とする。
【００４４】
ここで、「ＳｉＣ基板の表面に選択的に形成された主電極領域として機能するｐ型ＳｉＣ領域」は、ＳｉＣ基板の表面に、直接ｐ型ＳｉＣ領域が形成される場合のみに限定されないことは勿論である。例えば、ＳｉＣ基板１の表面の一部に、主電極領域（ｐ型ＳｉＣ領域）よりも面積の大きい他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部の位置において、主電極領域（ｐ型ＳｉＣ領域）が形成されていても良い。例えば、バイポーラトランジスタのベース領域や、パワーＭＯＳＦＥＴ等のボディ領域中に形成された主電極領域（ｐ型ＳｉＣ領域）でも構わない。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した他の半導体領域の表面の一部において、主電極領域（ｐ型ＳｉＣ領域）を形成するような場合も許容される。このように、請求項１７記載に係る発明においては、主電極領域（ｐ型ＳｉＣ領域）が他の半導体領域を介して、間接的に、ＳｉＣ基板の表面に形成される場合を許容することに留意すべきである。更に、請求項１７に係る半導体装置において、電極膜が、下部のチタン・シリコン（Ｔｉ−Ｓｉ）合金膜と上部のチタン（Ｔｉ）膜とからなる積層膜、下部のアルミニウム・シリコン（Ａｌ−Ｓｉ）合金膜と上部のアルミニウム（Ａｌ）膜とからなる積層膜、及び下部のアルミニウム・チタン・シリコン（Ａｌ−Ｔｉ−Ｓｉ）合金膜と上部のアルミニウム・チタン（Ａｌ−Ｔｉ）合金膜とからなる積層膜からなるグループの内の少なくとも一つの積層膜を含む金属膜であることを要旨とする。
【００４５】
請求項１８記載に係る発明は、請求項１７記載に係る半導体装置において、加熱反応層が、金属の炭化物と金属シリコン（Ｓｉ）とを含む固溶体であることを要旨とする。
【００４６】
【発明の効果】
請求項１記載に係る発明によれば、ＳｉＣ基板の表面を熱酸化して形成された熱酸化膜と熱酸化膜とは組成若しくは密度の異なる絶縁膜との積層構造で、比較的厚いフィールド絶縁膜が形成出来る。このため、高耐圧が要求される各種パワーデバイスにおいて、従来知られていたコンタクト抵抗ρｃよりも１桁程度低い１０-6Ωｃｍ2台、或いはこれ以下のコンタクト抵抗ρｃが実現され、表面配線がｐ型ＳｉＣ領域に接続される種々の半導体電子デバイスの高周波化、高性能化が可能となる。特に、実際のデバイス構造に採用可能な微細な開口部（コンタクト・ウインドウ）の内部において、低いコンタクト抵抗ρｃを得ることが出来る。更に、請求項１記載に規定する材料を金属膜として用いることにより、ショットキー障壁が低く、且つその障壁の厚さが薄い金属／半導体接合出来る。また、加熱反応層が均一に生成される。このため、請求項１記載に係る発明によれば、ｐ型ＳｉＣ領域に対するコンタクト抵抗ρｃが極めて低いオーミック電極構造体が得られる。
【００４７】
請求項２記載に係る発明によれば、金属の炭化物と金属シリコンとを含む固溶体からなる加熱反応層を選択しているので、金属／半導体接合におけるショットキー障壁が極めて低く、且つ、界面のモホロジーが良好で、加熱反応層が均一に形成出来る。このため、ｐ型ＳｉＣ領域に対するコンタクト抵抗ρｃが極めて低いオーミック電極構造体が得られる。
【００４８】
ＳｉＣの熱酸化膜は、Ｓｉ熱酸化膜よりは劣るが、Ｓｉ熱酸化膜に近いシリコン酸化膜（ＳｉＯ2膜)である。従って、ＳｉＣの熱酸化膜の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。熱酸化以外の方法で形成したＳｉＯ2膜の絶縁破壊電界強度は、この値よりも小さい。即ち、請求項３記載に係る発明によれば、ＳｉＣの熱酸化膜以外の種々の絶縁膜を、ＳｉＣの熱酸化膜の上部に形成して、半導体装置の仕様として要求される耐圧を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。
【００４９】
上記のように、ＳｉＣの熱酸化膜は、Ｓｉ熱酸化膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対するエッチング速度は１００ｎｍ／分程度である。これに比し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチング速度は１１．５倍から３倍位高い。即ち、請求項４記載に係る発明によれば、ＳｉＣの熱酸化膜以外の種々のＳｉＯ2膜を、ＳｉＣの熱酸化膜の上部に形成して、半導体装置の仕様として要求される耐圧や表面の安定性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。また、ＢＨＦ溶液に対するエッチング速度の相違を利用して、種々の半導体プロセスを採用出来る。
【００５０】
請求項５記載に係る発明によれば、ｐ型ＳｉＣ領域の表面キャリア密度が、１×１０18／ｃｍ3〜５×１０21／ｃｍ3の高不純物密度であるので、ｐ型ＳｉＣ領域と加熱反応層との間に生じるショットキー障壁の厚さが薄くなり、トンネル効果によって伝導正孔が容易に流れるようになる。このため、低いコンタクト抵抗ρｃが得られる。
【００５１】
請求項６記載の発明によれば、熱酸化膜の厚さを２〜５０ｎｍの値に最適化しているので、ｐ型ＳｉＣ領域の表面に生成されやすい炭化水素化合物及び自然酸化膜を可能な限り除く効果を維持しつつ、過剰な熱酸化による基板粗面化を防止することが出来る。このため、ｐ型ＳｉＣ領域と加熱反応層の界面が平坦である。また、加熱反応層が均一且つ均質であるので、ショットキー障壁の高さが低減され、コンタクト抵抗ρｃが低くなる。
【００５２】
請求項７記載に係る発明によれば、熱酸化膜の厚さと上部絶縁膜の厚さとを合計した値を、１００ｎｍ〜３μｍとしたため、熱酸化膜の下部のＳｉＣ基板と上部絶縁膜の上部の配線とで形成される寄生ＭＯＳトランジスタによるリーク電流が抑制され、高い耐圧を有した電力用半導体デバイスが提供出来る。
【００５３】
請求項８記載に係る発明によれば、電極膜の最上部の位置が、第２の開口部の内部に存在し、第２の開口部周辺の上部絶縁膜を重畳することが無い。このため、加熱反応層を形成する時、Ａｌが溶融しても、Ａｌは第２の開口部の窪地に閉じこめられるので、融解Ａｌが周辺の上部絶縁膜の表面に流れ出し、配線ショートを起こす心配が無い。この結果、製造歩留まりが向上する。
【００５４】
請求項９記載に係る発明によれば、フィールド絶縁膜を形成する直前から、開口部の内部にＡｌ−Ｔｉ系電極膜を配設するまでの工程は、開口部のＳｉＣ露出表面にフォトレジストを一度も塗布することなく進行出来る。従って、加熱反応層を形成する前のＡｌ−Ｔｉ系電極膜とＳｉＣとの界面へのフォトレジストに起因するハイドロ・カーボンの付着が完全に回避出来、清浄な界面が容易に得られる。このため、加熱反応層とＳｉＣとの界面のショットキー障壁が極めて低く、且つ、薄くなる。また、界面のモホロジーが良好で、加熱反応層が均一に生成される。更に、酸素及び水の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａの非酸化性雰囲気中で熱処理し、加熱反応層を生成しているので、熱処理中にＡｌ−Ｔｉ系電極膜の表面に生成される酸化アルミニウム（Ａｌ2Ｏ3）や酸化チタン（ＴｉＯ2）等の金属酸化膜が、顕著に抑制され、表面の金属酸化膜によるコンタクト抵抗ρｃの増大が大きく低減出来る。この結果、従来のコンタクト抵抗ρｃよりも１桁程度低い１０-6Ωｃｍ2台、若しくはこれ以下のコンタクト抵抗ρｃが得られる。しかも、このオーミック電極構造体は、フィールド絶縁膜中の開口部に設けられるので、現実の半導体電子デバイスに適した構造である。特に、（ｉ）Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜、又は（ ii ）Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜は、いずれもｐ型ＳｉＣ領域との反応により、ｐ型ＳｉＣ領域との界面のモホロジーが良好でかつショットキー障壁が極めて低い加熱反応層が形成出来る。従って、請求項９記載に係る発明によれば、従来のコンタクト抵抗ρｃよりも１桁程度低い１０ -6 Ωｃｍ 2 台、若しくはこれ以下のコンタクト抵抗ρｃが得られる。
【００５５】
請求項１０記載に係る発明によれば、ＳｉＣ基板の表面にフィールド絶縁膜を形成する工程は、熱酸化膜を成長する工程と、この熱酸化膜の上部に熱酸化以外の方法で絶縁膜を堆積する工程とから構成しているので、過度の熱酸化によるＳｉＣ基板の表面モホロジーの劣化を抑制することが出来る。また、熱酸化以外の方法は、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段が採用可能であるが、これらの、熱酸化以外の方法に固有な自然酸化膜やハイドロ・カーボンの生成を熱酸化膜により効果的に除去、若しくは抑制出来る。このため、加熱反応層とｐ型ＳｉＣ領域との界面のモホロジーが良好となり、均一且つ均質な加熱反応層を生成出来る。従って、上述した１０-6Ωｃｍ2台、若しくはこれ以下のコンタクト抵抗ρｃを簡単に得ることが出来る。
【００５６】
請求項１１記載に係る発明によれば、熱酸化以外の方法でＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程を先に行い、この酸素透過性絶縁膜の堆積後に、熱酸化によりＳｉＣ基板の表面と酸素透過性絶縁膜との界面に熱酸化膜を成長して、フィールド絶縁膜を形成している。この場合も、請求項１０記載に係る発明と同様に、過度の熱酸化によるＳｉＣ基板の表面モホロジーの劣化を抑制することが出来る。また、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段に固有な自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の生成により効果的に除去、若しくは抑制出来る。このため、加熱反応層とｐ型ＳｉＣ領域との界面のモホロジーが良好となり、均一且つ均質な加熱反応層を生成出来る。従って、１０-6Ωｃｍ2台、若しくはこれ以下の低いコンタクト抵抗ρｃを簡単に得ることが出来る。
【００５７】
請求項１２記載に係る発明においては、先に、熱酸化以外の方法でＳｉＣ基板の表面に酸素透過性絶縁膜からなる「暫定フィールド絶縁膜」を形成し、この暫定フィールド絶縁膜に開口部（いわゆるコンタクト・ウインドウ）を形成し、この開口部に露出したＳｉＣ基板の表面に熱酸化膜を成長し、その後、この熱酸化膜を除去しているので、ｐ型ＳｉＣ領域の表面を清浄化出来る。更に、請求項１０及び１１記載に係る発明と同様に、暫定フィールド絶縁膜を形成する直前から、開口部の内部にＡｌ−Ｔｉ系電極膜を配設するまでの工程は、開口部のＳｉＣ露出表面にフォトレジストを一度も塗布することなく進行出来る。従って、加熱反応層を形成する前のＡｌ−Ｔｉ系電極膜とＳｉＣとの界面へのフォトレジストに起因するハイドロ・カーボンの付着が完全に回避出来、清浄な界面が容易に得られる。このため、加熱反応層とＳｉＣとの界面のショットキー障壁が極めて低く、且つ、薄くなる。更に、後からの熱酸化により、ＳｉＣ基板の表面と酸素透過性絶縁膜との界面に、薄い熱酸化膜が形成されるので、請求項１０及び１１記載に係る発明と同様に、高耐圧化が可能になると同時に過度の熱酸化によるＳｉＣ基板の表面モホロジーの劣化を抑制することが出来る。また、熱酸化以外の物理的或いは化学的手段に固有な自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の生成により効果的に除去出来る。このため、加熱反応層とｐ型ＳｉＣ領域との界面のモホロジーが良好となり、均一且つ均質な加熱反応層を生成出来る。従って、１０-6Ωｃｍ2台、若しくはこれ以下の低いコンタクト抵抗ρｃを簡単に得ることが出来る。
【００５８】
請求項１３記載に係る発明によれば、酸素及び水の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａの非酸化性雰囲気中で熱処理し、加熱反応層を生成しているので、熱処理中にＡｌ−Ｔｉ系電極膜の表面に生成されるＡｌ2Ｏ3やＴｉＯ2等の金属酸化膜が、顕著に抑制され、表面の金属酸化膜によるコンタクト抵抗ρｃの増大が大きく低減出来る。
【００５９】
請求項１４記載に係る発明によれば、開口部がｐ型ＳｉＣ領域に到達する最終ステップが、ウェット・エッチングと超純水によるリンスで完結されるので、ドライ・エッチングの反応生成物であるハイドロ・カーボンのｐ型ＳｉＣ基板の表面への再付着や、過剰なプラズマエネルギによるエッチング損傷が防止出来る。このため、ｐ型ＳｉＣ基板の表面の汚染や基板表面の粗面化が有効に防止出来る。加えて、ドライ・エッチングが使用出来るため、微細なオーミック・コンタクトが形成出来るので、半導体集積回路の高集積密度化や、電力用半導体装置のオン抵抗の低減等の高性能化が可能になる。
【００６０】
請求項１５記載に係る発明によれば、開口部（コンタクト・ウインドウ）を開口に用いたエッチングマスクを、Ａｌ−Ｔｉ系電極膜をパターニングするためのリフトオフ工程用のマスクとして兼用出来る。即ち、コンタクト・ウインドウ開口工程とＡｌ−Ｔｉ系電極膜のパターニング工程用のフォトリソグラフィ工程を一度で行え、半導体装置の製造プロセスが簡略化される。このため、半導体装置の製造歩留まりの向上、生産性の向上、更には製造コストの低減化が容易になる。
【００６１】
請求項１６記載に係る発明によれば、酸素透過性絶縁膜にｐ型ＳｉＣ領域に到達する開口部を設ける最終ステップが、ウェット・エッチングと超純水によるリンスで完結されるので、ドライ・エッチングの反応生成物であるハイドロ・カーボンのｐ型ＳｉＣ基板の表面への再付着や、過剰なプラズマエネルギによるエッチング損傷が防止出来る。このため、請求項１４記載に係る発明と同様に、ｐ型ＳｉＣ基板の表面の汚染や基板表面の粗面化が有効に防止出来る。加えて、ドライ・エッチングが使用出来るため、微細なオーミック・コンタクトが形成出来、半導体集積回路の高集積密度化や、電力用半導体装置のオン抵抗の低減等の高性能化が可能になる。
【００６２】
請求項１７記載に係る発明によれば、ＳｉＣ基板の表面を熱酸化して形成された熱酸化膜と熱酸化膜とは組成若しくは密度の異なる絶縁膜との積層構造で、安定性に優れた比較的厚いフィールド絶縁膜が形成出来る。このため、定格動作電圧の高い各種パワーデバイスにおいて、従来知られていたコンタクト抵抗ρｃよりも１桁程度低いコンタクト抵抗ρｃが実現される。このため、半導体電子デバイスの高周波化、高性能化が可能となる。特に、実際のデバイス構造に採用可能な微細な開口部（コンタクト・ウインドウ）の内部において、主電極領域に対する低いコンタクト抵抗ρｃを得ることが出来る。従って、微細なコンタクト・ウインドウを多数・高密度に配置することにより、低オン電圧・高速動作可能な半導体パワーデバイスが実現出来る。請求項１７記載に規定する材料を金属膜として用いることにより、ショットキー障壁が低く、且つその障壁の厚さが薄い金属／半導体接合出来る。また、加熱反応層が均一に生成される。このため、請求項１７記載に係る発明によれば、ｐ型ＳｉＣ領域からなる主電極領域に対するコンタクト抵抗ρｃが極めて低くなり、種々の半導体電子デバイスの高周波化、高性能化が可能となる。
【００６３】
請求項１８記載に係る発明によれば、金属の炭化物と金属シリコンとを含む固溶体からなる加熱反応層を選択しているので、金属／半導体接合におけるショットキー障壁が極めて低くなる。しかも、界面のモホロジーが良好で、加熱反応層が均一に形成出来る。このため、主電極領域に対するコンタクト抵抗ρｃが極めて低くなり、種々の半導体電子デバイスの高周波化、高性能化が可能となる。
【００６４】
【発明の実施の形態】
次に、図面を参照して、本発明の第１乃至第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚さや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００６５】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係るオーミック電極構造体は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成されたｐ型ＳｉＣ領域２、このｐ型ＳｉＣ領域２の表面の一部に形成された加熱反応層８、ＳｉＣ基板１とｐ型ＳｉＣ領域２との界面を覆う熱酸化膜３、熱酸化膜３の表面に配置された上部絶縁膜４、加熱反応層８の上部に配置された電極膜７とを少なくとも有する。ｐ型ＳｉＣ領域２は、半導体装置、特に半導体電子デバイスの主電極領域として機能する。
【００６６】
一般に半導体電子デバイスは、第１主電極領域、第２主電極領域及び制御電極を有する。「第１主電極領域」とは、ＩＧＢＴにおいてエミッタ領域又はコレクタ領域のいずれか一方、パワーＭＯＳＦＥＴやパワーＭＯＳＳＩＴ等の電力用絶縁ゲート型トランジスタ（パワーＩＧＴ）においては、ソース領域又はドレイン領域のいずれか一方を意味する。「第２主電極領域」とは、ＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方、パワーＩＧＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方を意味する。即ち、第１主電極領域が、エミッタ領域であれば、第２主電極領域はコレクタ領域であり、第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域である。また、「制御電極」とはＩＧＢＴ及びパワーＩＧＴのゲート電極を意味することは勿論である。本発明においては、第１主電極領域及び第２主電極領域のいずれか一方を、単に「主電極領域」と呼ぶ。また、ダイオード等の制御電極を有しないＳｉＣ半導体装置でも、同様に、第１主電極領域及び第２主電極領域が定義される。本発明においては、この場合も、第１主電極領域及び第２主電極領域のいずれか一方を、単に「主電極領域」と呼ぶ。更に、パワーＩＣ等の半導体集積回路においては、３つ以上の主電極領域が定義可能であるが、これらの複数の少なくとも一つは、本発明の「主電極領域」である。
【００６７】
熱酸化膜３と、上部絶縁膜４との積層構造により、フィールド絶縁膜５を構成している。更に、電極膜７に電気的に接続するように、フィールド絶縁膜５の上には、配線導体素片９が形成されている。配線導体素片９は図１に示すオーミック・コンタクトを他の部位と結線する配線部材であり、半導体装置の主電極配線として機能する。パワーデバイスにおいては、複数のユニットセルを多数ＳｉＣ基板１の上に、蜂の巣状や、マトリクス状等にして配置し電流容量を確保している。また、オン電圧を低くするための設計仕様により、各主電極領域を細分化し、ＳｉＣ基板１の上に高密度に配列する場合もある。従って、このような場合は、複数に分割されたユニットセルの各主電極領域を統合する配線として配線導体素片９が機能する。この配線導体素片９には、周知のアルミニウム（Ａｌ）、アルミニウム・シリコン（Ａｌ−Ｓｉ）共晶、アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）共晶、銅（Ｃｕ）、チタン・タングステン（Ｔｉ−Ｗ）合金などが用いられる。
【００６８】
ＳｉＣ基板１の導電型や不純物密度は、本発明のオーミック電極構造体を利用する半導体装置によって異なる。更に、ＳｉＣ基板１の表面の一部に、ｐ型ＳｉＣ領域２よりも平面上の面積の大きい他の半導体領域をウェル形状に配置し、そのウェル形状の他の半導体領域の平面上の内部の位置において、エピタキシャル成長した高不純物密度のｐ型ＳｉＣ領域２を凸部として形成し、このｐ型ＳｉＣ領域２を主電極領域として用いても良い。或いは、ＳｉＣ基板１の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した他の半導体領域の表面の一部において、更に連続エピタキシャル成長した高不純物密度のｐ型ＳｉＣ領域２をメサエッチング等により凸部として形成し、このｐ型ＳｉＣ領域２を主電極領域として用いても良い。
【００６９】
例えば、ｐｎｐ型バイポーラトランジスタであれば、コレクタ領域となる低不純物密度のｐ型（若しくはπ型）ＳｉＣ基板１の表面に、ｎ型ＳｉＣ領域からなるベース領域をウェル形状に形成し、このベース領域の平面上の内部の位置において、主電極領域（エミッタ領域）としての高不純物密度のｐ型ＳｉＣ領域２を凸部として形成しても良い。この場合、コレクタ領域となる低不純物密度のｐ型ＳｉＣ基板１の代わりに真性半導体（ｉ型）のＳｉＣ基板１を用い、ｉ型ＳｉＣ基板１の裏面（若しくは表面の一部）に、高不純物密度のｐ型ＳｉＣ領域からなるコレクタ領域を形成しても良い。
【００７０】
ＧＴＯサイリスタ等のサイリスタであれば、ｐベース領域となるｐ型ＳｉＣ基板１の表面の一部又は全面に、ｎ型ＳｉＣ領域からなるｎベース領域を形成し、このｎベース領域の内部に、アノード領域（主電極領域）としての高不純物密度のｐ型ＳｉＣ領域２をエピタキシャル成長により、凸部形状に形成することが可能である。この場合、ｐベース領域となるｐ型ＳｉＣ基板１の裏面には、カソード領域としてのｎ型ＳｉＣ領域が形成される。
【００７１】
一方、ｎチャネルの接合型ＦＥＴや接合型ＳＩＴでは、チャネル領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）１の表面に、ソース領域（主電極領域）としての高不純物密度のｐ型ＳｉＣ領域２を凸部形状に形成可能である。また、ｎチャネルのＳＩサイリスタでは、チャネル領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）１の表面に、アノード領域としての高不純物密度のｐ型ＳｉＣ領域２を凸部形状に形成可能である。
【００７２】
ｐチャネルのパワーＩＧＴでは、ｎ型チャネル領域として機能するｎ型ＳｉＣ基板（或いはπ型ＳｉＣ基板）１の表面に、ドレイン領域（主電極領域）としての高不純物密度のｐ型ＳｉＣ領域２を凸部形状に形成可能である。この場合、ｎ型ＳｉＣ基板（或いはπ型ＳｉＣ基板）１の表面の他の場所に、ドレイン領域２に対向して、ソース領域（他の主電極領域）としての高不純物密度のｐ型ＳｉＣ領域が凸部形状に形成される。そして、ソース領域とドレイン領域２の間のｎ型ＳｉＣ基板（或いはπ型ＳｉＣ基板）１の表面にゲート酸化膜が形成され、このゲート酸化膜の上に、ゲート電極が形成される。ゲート電極としては、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等が使用可能である。或いは、２重拡散構造のｐチャネルのパワーＩＧＴでは、ドリフト領域として機能するｐ型ＳｉＣ基板（或いはπ型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）１の表面に、ドレイン領域（主電極領域）としての高不純物密度のｐ型ＳｉＣ領域２を凸部形状に形成可能である。この場合、ソース領域としての他のｐ型ＳｉＣ領域が、ｐ型ＳｉＣ基板１の表面に形成されたｎボディ領域に形成される。同様に、ｎ型ＳｉＣ基板（或いはπ型ＳｉＣ基板）１の表面にドレイン領域としてのｐ型ＳｉＣ領域２と、ソース領域してのｐ型ＳｉＣ領域を凸部形状に形成し、ソース領域とドレイン領域２の間のｎ型ＳｉＣ基板（或いはπ型ＳｉＣ基板）１の表面に、ショットキー電極を構成すれば、ＭＥＳＦＥＴが実現出来る。
【００７３】
ｎチャネルのＩＧＢＴでは、ドリフト領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）１の表面に、コレクタ領域としての高不純物密度のｐ型ＳｉＣ領域２を凸部形状に形成可能である。この場合、エミッタ領域としての他のｎ型ＳｉＣ領域が、ｎ型（或いはν型）ＳｉＣ基板１の表面に形成されたｐボディ領域に形成される。本発明の第１の実施の形態に係るオーミック電極構造体は、これら種々の半導体電子デバイスの主電極領域としての高不純物密度のｐ型ＳｉＣ領域２に適用可能である。
【００７４】
加熱反応層８は、ｐ型ＳｉＣ領域２の表面の一部から内部に進入すると同時に、ｐ型ＳｉＣ領域２の表面から上方に突出して形成されている。熱酸化膜３は、加熱反応層８が貫通する第１の開口部を有し、且つＳｉＣ基板１とｐ型ＳｉＣ領域２との界面を覆うように、ＳｉＣ基板１とｐ型ＳｉＣ領域２の表面に接して配置されている。上部絶縁膜４は、熱酸化膜３とは組成若しくは密度の異なる絶縁膜であって、第１の開口部に連続した第２の開口部を有している。図１に示すように、電極膜７の最上部の位置は、第２の開口部の内部に存在する。第１及び第２の開口部は共通の開口部６を構成している。
【００７５】
本発明の第１の実施の形態に係るオーミック電極構造体において、「熱酸化膜３とは組成の異なる絶縁膜」とは、ＰＳＧ（りん珪酸ガラス）膜、ＢＳＧ（硼珪酸ガラス）、ＢＰＳＧ（硼りん珪酸ガラス）或いはＳｉ3Ｎ4膜等の絶縁膜の意である。また、「熱酸化膜３とは密度の異なる絶縁膜」とは、熱酸化膜以外の方法で堆積したＳｉＯ2膜等の絶縁膜の意である。例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等の、化学的若しくは物理的堆積方法によるＳｉＯ2膜が該当する。図１に示すＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜よりは劣るが、Ｓｉ熱酸化膜に近いＳｉＯ2膜である。熱酸化膜とその他の方法で堆積したＳｉＯ2膜とでは密度が違うので断面を高分解能ＳＥＭ観察すると境界が見える。
【００７６】
そして、Ｓｉ熱酸化膜に近いＳｉＣの熱酸化膜３の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。一方、熱酸化以外の方法で形成したＳｉＯ2膜の絶縁破壊電界強度は、この値よりも小さい。例えば、ＣＶＤで堆積したＳｉＯ2膜の絶縁破壊電界強度は、同じ厚さ１０ｎｍで６ＭＶ／ｃｍ程度であるので、絶縁破壊電界強度を測定すれば、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００７７】
また、ＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対するエッチング速度は１００ｎｍ／分程度である。これに比し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチング速度は１．５倍から３倍位高い。従って、ＢＨＦ溶液に対するエッチング速度を測定すれば、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００７８】
ミクロには、ＣＶＤで堆積したＳｉＯ2膜中には、ＳｉＣの熱酸化膜３より水素やカーボン結合が多く、Ｓｉ−Ｏ−Ｓｉ結合距離がＳｉＣの熱酸化膜３より長いので、赤外線吸収スペクトルやラマン分光によっても、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００７９】
図１に示すようなＳｉＣの熱酸化膜以外の種々のＳｉＯ2膜等の上部絶縁膜４を、ＳｉＣの熱酸化膜３の上部に形成した積層構造を採用すれば、半導体装置の仕様として要求される耐圧や表面の安定性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。
【００８０】
熱酸化膜３の厚さは２〜５０ｎｍであることが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３の厚さが望ましい。熱酸化膜３の厚さが、５ｎｍより薄い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しくなる。一方、熱酸化膜３の厚さが、５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板１表面が次第に荒れ、表面モホロジーが低下するという問題がある。このため、コンタクト抵抗ρｃの低減には上記範囲の熱酸化膜３の厚さが有益な効果をもたらす。
【００８１】
熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜３μｍであることが望ましい。特に、３００ｎｍ以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、８００ｎｍ以上にすれば良い。但し、フィールド絶縁膜５があまり厚くなると、クラック等が発生するので、３μｍ以上は好ましくない。
【００８２】
図１に示す電極膜７は、上部絶縁膜４の第２の開口部において、加熱反応層８の上部に配置されたＡｌ及びＴｉの少なくとも一方を含む金属から構成されている。この「Ａｌ及びＴｉの少なくとも一方を含む金属からなる電極膜７」は、
（ｉ）下部のＴｉ−Ｓｉ合金膜と上部のＴｉ膜とからなる積層膜、
（ii）下部のＡｌ−Ｓｉ合金膜と上部のＡｌ膜とからなる積層膜、及び
（iii）下部のＡｌ−Ｔｉ−Ｓｉ合金膜と上部のＡｌ−Ｔｉ合金膜とからなる積層膜のいずれかであることが好ましい。
【００８３】
後述するように、本発明は、
（ｉ）Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜、
（ii）Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜、
（iii）Ａｌ−Ｔｉ合金膜
をｐ型ＳｉＣ領域２との反応させ、加熱反応層８を形成することにより、ショットキー障壁を極めて低く、且つ障壁の厚さを薄くしている。このことに由来して、図１に示す電極膜７は、この加熱反応層８の生成後の、未反応の金属層及び加熱反応層８を拡散してきた金属Ｓｉとの化合部からなる積層構造である。即ち、
（ｉ）Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜においては、熱処理前の下層のＡｌ層が熱処理により加熱反応層８となる。このとき、熱処理前の上層のＴｉ層においては、加熱反応層を拡散してきた金属Ｓｉとの反応により下部にＴｉ−Ｓｉ合金膜が生成される。この下部のＴｉ−Ｓｉ合金膜と上部の未反応のＴｉ膜とからなる積層膜で、電極膜７を構成することになる。
【００８４】
（ii）Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜においては、熱処理前のＴｉ層が熱処理により加熱反応層８となる。一方、熱処理前のＡｌ層においては、加熱反応層を拡散してきた金属Ｓｉとの反応により下部にＡｌ−Ｓｉ合金膜が生成され、上部に未反応のＡｌ膜が残留する。
【００８５】
（ii）Ａｌ−Ｔｉ合金膜においては、熱処理前の下部のＡｌ−Ｔｉ合金膜が熱処理により加熱反応層８となり、熱処理前の最上部には未反応のＡｌ−Ｔｉ合金膜が残る。そして、加熱反応層８との境界部には、加熱反応層を拡散してきた金属Ｓｉとの反応によりＡｌ−Ｔｉ−Ｓｉ合金膜が生成される。
【００８６】
図２は、Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜を、１０００℃で２分間熱処理した後において、オージェ電子分光（ＡＥＳ）法を用いて、オーミック電極構造体の深さ方向の組成を分析した結果を示す図である。ＡＥＳ測定時のスパッタリングによるエッチング速度は、ＳｉＯ2換算で１３ｎｍ／分である。図２に示すように、最も表面側には、配線導体素片９としてのＡｌが存在する。配線導体素片９の下には、酸素（Ｏ）を含むＡｌと、その下のＳｉを含むＡｌとからなる電極膜７が存在する。電極膜７の厚さは、スパッタリングによるエッチング速度を考慮すると３１２ｎｍである。電極膜７の下には、厚さ３６７ｎｍの加熱反応層８が存在する。加熱反応層８は、炭素（Ｃ）及びＳｉを含むＴｉ層である。加熱反応層８の下が、ＳｉＣ基板１である。
【００８７】
ＣＫＬＬ，ＡｌＫＬＬ，ＳｉＬＶＶを用いたターゲット・ファクター・アナリシス（ＴＦＡ）により、各元素の化学状態を判断すると、Ｃについては、化学状態が２成分に分けられ、表面側の成分はＴｉの分布と重なる。図示を省略したピーク形状からも、これは、加熱反応層８におけるＴｉの炭化物（ＴｉＣ）であると推定される。一方、深い方の成分はＳｉＣ基板１のＳｉＣに起因した成分であると推定される。
【００８８】
Ａｌについても化学状態は、２成分に分けられ、図示を省略したピーク形状からも金属成分と酸化物成分の存在が推定される。それぞれの成分のプロファイルで、酸化物のプロファイルは、Ｏのプロファイルと良く一致している。
【００８９】
Ｓｉについては、２成分乃至３成分に分けられる。プロファイルの分割時は、２成分のフィッティングの方が良好なので、ここで２成分系で考察する。図示を省略したピーク形状からは、金属成分と炭化物成分の存在が推定される。金属成分のプロファイルについては、表面側は、ＡｌＫＬＬのＡｌ金属成分のプロファイルと良く一致する。ＴｉＣ層に対応する内部領域では、Ａｌ金属成分のプロファイルとの間に乖離が認められる。そこで、図示を省略したスペクトルの形状から化学状態を判断すると、Ａｌ金属成分と対応するスペクトルとの差が認められない。従って、金属成分であると判断される。このことから、加熱反応層８のＴｉＣ層では、Ｓｉが金属状態で存在すると推定される。
【００９０】
また、Ｔｉ層以降で認められる成分は、Ｃ（ＳｉＣ）のプロファイルと良く一致し、ピーク形状からもＳｉＣ基板１のＳｉＣであると推定される。
【００９１】
このように、ＡＥＳ測定によれば、Ｔｉ／Ａｌ積層膜を、１０００℃で２分間熱処理した場合には、加熱反応層８は、金属の炭化物（ＴｉＣ）と金属シリコンとを含む固溶体であることが推定出来る。Ａｌ／Ｔｉ積層膜を、熱処理した場合には、加熱反応層８は、ＡｌＣと金属シリコンとを含む固溶体となっていると推定される。この金属の炭化物と金属シリコンとを含む固溶体からなる加熱反応層８が、金属／半導体接合におけるショットキー障壁を極めて低くし、且つ、界面のモホロジーを良好にし、結果として、加熱反応層８を均一に生成出来ると判断される。
【００９２】
Ｔｉ／Ａｌ積層膜或いはＡｌ／Ｔｉ積層膜の一要素のＡｌ膜はＳｉ半導体電子デバイスの配線で多用されているＡｌ−Ｓｉ共晶膜に替えることも出来る。
【００９３】
図１に示すように、ＳｉＣ基板１の表面に、高い表面キャリア（ホール）密度を有するｐ型ＳｉＣ領域２が形成されている。ｐ型ＳｉＣ領域２は、ｐ型エピタキシャル膜をメサ状に残した領域２である。ｐ型ＳｉＣ領域２の表面キャリア密度は１×１０18／ｃｍ3〜５×１０21／ｃｍ3であることが望ましい。より、好ましくは１×１０18／ｃｍ3以上の表面キャリア密度が望ましい。
【００９４】
なお、半導体装置の設計により、各主電極領域及び制御電極に配線導体素片（主電極配線）９を介して接続される複数のボンディングパッドを、フィールド絶縁膜５の上に形成しても良い。そしてこの配線導体素片（主電極配線）９及びボンディングパッドの上部には、酸化膜（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３Ｎ４)、或いはポリイミド膜等からなるパッシベーション膜を形成しても良い。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、ボンディングを可能にすることが出来る。
【００９５】
次に図３〜図５に示す工程断面図（その１〜その３）を参照しながら、本発明の第１の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【００９６】
（イ）先ず図３（ａ）に示すように、８°オフの４Ｈ−ＳｉＣ基板１のＳｉ面表面に、１×１０19／ｃｍ3以上の高不純物密度のｐ型不純物（Ａｌ）を添加した厚さ数１００ｎｍのｐ型エピタキシャル成長層（ｐ型ＳｉＣ領域）２０をエピタキシャル成長する。続いて、このｐ型エピタキシャル成長層（ｐ型ＳｉＣ領域）２０の上に、厚さ１．２μｍのシリコン酸化膜（ＳｉＯ2膜）をＣＶＤ法で堆積し、周知のフォトリソグラフィ法と反応性イオンエッチング（ＲＩＥ）法等のエッチング技術で、ｐ型ＳｉＣ領域２に対応するエッチングマスク２１を形成する。
【００９７】
（ロ）次に、ＳｉＯ2膜からなるエッチングマスク２１を使用し、ＳＦ6とＯ2をエッチャントガスとしたＲＩＥ法で、図３（ｂ）に示すように、不要なエピタキシャル層を除く。更に、その後、ＳｉＯ2膜からなるエッチングマスク２１をフッ酸（ＨＦ）で全面除去して、素子分離されたメサ構造のｐ型ＳｉＣ領域２２を形成する。なお、ｐ型ＳｉＣ領域２２が、パワーＩＧＴのドレイン領域として機能する場合は、ＳｉＣ基板１の表面の他の場所に、同様な手法で（ドレイン領域２の形成と同時に）、ドレイン領域２に対向して、ソース領域としてのｐ型ＳｉＣ領域が凸部形状に形成される。この場合、ＳｉＣ基板１としては、ｎ型ＳｉＣ基板、或いはπ型ＳｉＣ基板を選べば良い。
【００９８】
（ハ）そして、シリコン（Ｓｉ）プロセスで周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。ＲＣＡ洗浄法は、Ｈ2Ｏ2＋ＮＨ4ＯＨ混合液（ＳＣ−１）とＨ2Ｏ2＋ＨＣｌ混合液（ＳＣ−２）による浸漬処理を組み合わせ行う伝統的な半導体ＳｉＣ基板１の洗浄法である。そして、図３（ｃ）に示すように、十分清浄化されたＳｉＣ基板１の表面を、１０００℃から１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気を用いてもかまわない。乾燥酸素中、雰囲気１１５０℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気中、１１５０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気の熱酸化の場合は、その後アルゴン（Ａｒ）中で１１５０℃、３０分程度アニールすることが好ましい。熱酸化膜３を２０ｎｍ以下にするためには、酸化温度を下げる若しくは、酸化時間を短縮すれば良い。パワーＩＧＴの製造工程として考えるならば、ソース領域とドレイン領域２の間のＳｉＣ基板１の表面に形成される熱酸化膜３をゲート酸化膜として使用することも可能である。
【００９９】
（ニ）次に、図４（ｄ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、６００ｎｍ〜１．５μｍ程度にすることが望ましい。仮に、パワーＩＧＴの製造工程として考えるならば、上部絶縁膜４の堆積前に、ゲート電極の形成をしておけば良い。即ち、熱酸化膜３の形成後、Ｗ、Ｔｉ、Ｍｏ等の高融点金属、或いは、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等のゲート電極材料を、熱酸化膜３の上に、スパッタリング法、真空蒸着法、ＣＶＤ法等で堆積する。そして、フォトリソグラフィ法とＲＩＥ法とを用いて、ゲート電極材料をパターニングし、ソース領域とドレイン領域２の間のゲート酸化膜３の上にゲート電極を形成すれば良い。そして、ゲート電極形成後、ＲＣＡ洗浄法等でＳｉＣ基板１を清浄化する。十分清浄化されたゲート電極及び熱酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。
【０１００】
（ホ）次にフィールド酸絶縁膜５の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬し、ウェット・エッチングすることで、図４（ｅ）に示すように、フィールド絶縁膜５に開口部６を形成する。微細な開口部６を形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。例えば、ＣＨＦ3やＣ２Ｆ６などをエッチャントとしたＲＩＥ法や電子サイクロトロン共鳴イオンエッチング（ＥＣＲイオンエッチング）等の種々のドライ・エッチングを使用することが出来る。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。開口部６をドライ・エッチングで、最後まで貫通させると、
１）ＳｉＣ基板１の表面が過剰なプラズマエネルギによるプラズマ損傷で荒れる、
２）エッチング反応で生成した反応生成物であるハイドロ・カーボンがＳｉＣ基板１の表面に再付着し、表面を汚染する
という弊害が起こり、後述の加熱反応層の均一生成に大きな障害になる。更には、コンタクト抵抗ρｃを劇的に増加させる結果となるので好ましくない。
【０１０１】
（ヘ）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。コンタクト・ウインドウ開口エッチングから真空排気までの大気中放置時間は、コンタクト抵抗ρｃの大小をする極めて重要な因子である。大気中放置時間が長いと、開口部のＳｉＣ基板１の表面に自然酸化膜が生成されたり、望まぬ異物が付着する。このため、後述の加熱反応層の均一生成に大きな障害となり、ひいてはコンタクト抵抗ρｃを劇的に増加させるので、５分以内の短時間で行う。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０- ５Ｐａ未満の圧力まで真空排気し、図４（ｆ）に示すように、ＳｉＣ基板１の表面にＡｌ−Ｔｉ系電極膜１７を蒸着する。図４（ｆ）に示すように、開口部の側壁にＡｌ−Ｔｉ系電極膜１７が付着しないようにするためには、オリフィス等を用いて、蒸着ビームの指向性を向上させて行えば良い。
【０１０２】
（ト）Ａｌ−Ｔｉ系電極膜１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図５（ｇ）に示すように、開口部のみにＡｌ−Ｔｉ系電極膜７が選択的に埋設された基板構造を得る。即ち、ＳｉＣ基板１をアセトンなどの有機溶剤或いは専用のフォトレジスト剥離液に浸漬させ、ＳｉＣ基板１表面に残されているフォトレジスト２２を完全に除去すると、フォトレジスト２２の上に被着したＡｌ−Ｔｉ系電極膜１７もフォトレジスト２２とともに除かれるので、図５（ｇ）に示すように、開口部のみにＡｌ−Ｔｉ系電極膜２７が選択的に残存する。
【０１０３】
（チ）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）の熱処理を施すと、図５（ｇ）に示すように、Ａｌ−Ｔｉ系電極膜２７とＳｉＣ基板１が相互に反応して、両者の界面領域に加熱反応層８が生成され、加熱反応層とｐ型ＳｉＣとの間で優れたオーミック特性が実現される。数分程度の短時間の熱処理を行うためには、赤外線（ＩＲ）ランプ加熱を用いれば良い。ここで「非酸化性雰囲気」とは酸素（Ｏ2）や水（Ｈ2Ｏ）等の酸素を含む化合物の気体を含まない雰囲気のことである。具体的には、超高純度アルゴン（Ａｒ）や超高純度窒素（Ｎ2）などの超高純度不活性ガス雰囲気、或いは、高真空等が、「非酸化性雰囲気」として好適である。これら熱処理雰囲気に酸素が僅かでも含まれると、熱処理で表面にＡｌやＴｉの酸化物（＝絶縁物）が生じたり、加熱反応層の形成が阻害されたりするので、酸素及び水の分圧の制御に関しては、厳重なる管理が必要である。具体的には、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０- ３Ｐａ〜１×１０- １０Ｐａ程度、望ましくは、１．×１０- ５Ｐａ〜１×１０- １０Ｐａ程度であることが望ましい。超高純度不活性ガス雰囲気中で熱処理する場合は、ガス配管のベーキングやリークの点検の他に、脱酸素装置やガス純化装置の採用等の厳重なる管理が必要である。また、高真空中で熱処理する場合は、ＡｌやＴｉはゲッタリング作用があり、厳密には１×１０- ８Ｐａ程度の真空中でも表面が酸化するので、クライオパネル等を併用して、酸素及び水の分圧を１×１０- ８Ｐａ〜１×１０- １０Ｐａ程度に制御して、超高真空下で熱処理をすることが好ましい。Ａｌ−Ｔｉ系電極膜２７として、Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜においては、熱処理前の下層のＡｌ層が熱処理により加熱反応層８となる。このとき、熱処理前のＴｉ層は、下部にＴｉ−Ｓｉ合金膜が生成され、このＴｉ−Ｓｉ合金膜と上部の未反応のＴｉ膜との積層膜からなる電極膜７が加熱反応層８の上に生成される。Ａｌ−Ｔｉ系電極膜２７として、Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜においては、熱処理前のＴｉ層が熱処理により加熱反応層８となり、熱処理前のＡｌ層は、下部にＡｌ−Ｓｉ合金膜が生成され上部に未反応のＡｌ膜が残留するので、Ａｌ−Ｓｉ／Ａｌ層からなる電極膜７が加熱反応層８の上に生成される。Ａｌ−Ｔｉ系電極膜２７としてＡｌ−Ｔｉ合金膜を用いた場合には、熱処理前の下部のＡｌ−Ｔｉ合金膜が熱処理により加熱反応層８となり、熱処理前の最上部には未反応のＡｌ−Ｔｉ合金膜が残る。また、加熱反応層８との境界部には、Ａｌ−Ｔｉ−Ｓｉ合金膜が生成されるので、Ａｌ−Ｔｉ−Ｓｉ／Ａｌ−Ｔｉ層からなる電極膜７が加熱反応層８の上に生成される。熱反応層８としては、金属の炭化物と金属シリコンとを含む固溶体が形成される。
【０１０４】
（リ）加熱反応層８の形成後に、図５（ｉ）に示すように、ＳｉＣ基板１１全面にＡｌ等の導体膜１９を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図１に示すような配線導体素片９を形成すれば、本発明の第１の実施の形態に係るオーミック電極構造体が完成する。この配線導体素片９が、ドレイン電極配線（主電極配線）であれば、同様に、ドレイン領域２に対向して配置されたソース領域に対しても、ソース電極配線（主電極配線が接続され、パワーＩＧＴが完成する（ソース電極側のオーミック電極も、ドレイン電極側と全く同一工程で、同時に形成可能である。）。なお、パターニングの際のエッチャント（＝エッチング液或いはエッチングガス）がＡｌ−Ｔｉ系電極膜７を侵す時は、Ａｌ等の導体膜１９は必ずＡｌ−Ｔｉ系電極膜７を覆うように配設する構成とすれば良い。
【０１０５】
本発明の第１の実施の形態に係るオーミック電極構造体の効果を厳密に評価するために、線型伝送線路モデル（リニアＴＬＭ）評価法を用いて、コンタクト抵抗ρｃを測定した。リニアＴＬＭ評価法においては、先ず、長方形の素子分離領域（ここではｎ型領域）の長辺方向に、コンタクト間隔を変化させながら、方形のコンタクトを横一列に並べた構造のリニアＴＬＭコンタクト群を用意する。そして、隣接する２つのコンタクト間の電流−電圧特性から抵抗を求める。リニアＴＬＭ評価法では、この抵抗をコンタクト間隔の関数として整理し、これを直線近似して数式処理を行い、最終的に厳密なコンタクト抵抗ρｃを求める。
【０１０６】
評価した試料の構成は次の通りである。ｐ型エピタキシャル層の厚さと不純物密度はそれぞれ８００ｎｍ、１．２×１０19／ｃｍ3（Ａｌドープ）である。Ａｌ−Ｔｉ系電極膜７はＴｉ（５０ｎｍ厚）／Ａｌ（３００ｎｍ厚）積層膜で構成されている。フィールド絶縁膜５を構成する熱酸化膜３は、１１００℃ドライ酸化膜（１０ｎｍ厚）で、その上の上部絶縁膜４は、常圧ＣＶＤで成膜したＳｉＯ2膜（４００ｎｍ厚）である。加熱反応層８を形成するための熱処理温度及び熱処理時間、熱処理雰囲気はそれぞれ１０００℃、５分、純Ａｒ雰囲気である。ＴＬＭパターンを構成するコンタクト群のコンタクト幅及び長さはそれぞれ２００μｍ，１００μｍ、コンタクト間隔Ｌ＝６，１０，１５，２０，２５，３０μｍである。
【０１０７】
図６はコンタクト間隔をパラメータにして、隣接するコンタクト電極間の電流−電圧特性を示している。原点を通る直線が得られていることから、ＴＬＭパターンを構成するすべての電極でオーミック・コンタクトが得られているのが判る。図６の直線の傾きから求めたコンタクト電極間の抵抗と距離の関係をプロットすると図７のようになる。データはバラツキの少ない１直線近似され、ＴＬＭ法によりコンタクト抵抗ρｃ＝９．５×１０-7Ωｃｍ2が得られる。他の条件を同じにして、Ｔｉ／Ａｌ積層電極膜の替わりに、Ａｌ（１５０ｎｍ厚）／Ｔｉ（１５ｎｍ厚）積層電極膜を用いた場合にはρｃ＝７．０×１０-6Ωｃｍ2が得られる。また、Ａｌ−Ｔｉ合金を用いた場合は、ρｃ＝９．０×１０-6Ωｃｍ2が得られる。
【０１０８】
本発明の第１の実施の形態に係るオーミック電極構造体の製造方法において、熱処理温度は、９００℃以上が好ましい。上記のＴｉ／Ａｌ積層電極膜からなるＴＬＭパターンを用いたコンタクト抵抗ρｃの測定によれば、熱処理温度７００℃では、ρｃ＝１．２×１０- ２Ωｃｍ2、熱処理温度８００℃では、ρｃ＝１．３×１０- ３Ωｃｍ2、熱処理温度９００℃では、ρｃ＝４．３×１０-6Ωｃｍ2であり、熱処理温度１０００℃では、上述したように、ρｃ＝９．５×１０-7Ωｃｍ2が得られたからである。
【０１０９】
また、上記のＴｉ／Ａｌ積層電極膜を用いたコンタクト抵抗ρｃの測定において、Ａｌの膜厚を３００ｎｍと一定にして、Ｔｉを１０ｎｍ，２０ｎｍ、５０ｎｍ，１００ｎｍと振ってみたときのコンタクト抵抗ρｃは１００ｎｍが最も低く、５０ｎｍで一桁上昇（悪化）し、２０ｎｍ，１０ｎｍと緩やかに高くなる。従って、Ｔｉの膜厚は、５０ｎｍ以上が好ましい。より好ましくは、１００ｎｍ〜３００ｎｍの値を選ぶと良い。
【０１１０】
このように本発明の第１の実施の形態に係るオーミック電極構造体は、１０-6Ωｃｍ2台或いはこれ以下の実用的なコンタクト抵抗ρｃを達成している。この結果、ｐ型ＳｉＣに対するオーミック・コンタクトにおけるコンタクト抵抗ρｃが高い、或いは単純化された構成で現実のＳｉＣ電子デバイスの製造に適用出来ない、というＳｉＣ電子デバイスの従来技術における問題点を解決している。
【０１１１】
（第２の実施の形態）
図８に示す本発明の第２の実施の形態に係るオーミック電極構造体の特徴は、ＳｉＣ基板１に選択的なイオン注入法でｐ型ＳｉＣ領域３２を構成した点である。即ち、本発明の第２の実施の形態に係るオーミック電極構造体は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成されたｐ型ＳｉＣ領域３２、このｐ型ＳｉＣ領域３２の表面の一部に形成された加熱反応層８、ＳｉＣ基板１とｐ型ＳｉＣ領域３２との界面を覆う熱酸化膜３、熱酸化膜３の表面に配置された上部絶縁膜４、加熱反応層８の上部に配置された電極膜７とを少なくとも有する。ｐ型ＳｉＣ領域３２は、半導体装置、特に半導体電子デバイスの主電極領域として機能する。
【０１１２】
熱酸化膜３と、上部絶縁膜４との積層構造により、フィールド絶縁膜５を構成している。更に、電極膜７に電気的に接続するように、フィールド絶縁膜５の上には、配線導体素片９が形成されている。配線導体素片９は図８に示すオーミック・コンタクトを他の部位と結線する配線部材であり、半導体装置の主電極配線として機能する。従って、設計にもよるが、配線導体素片９は所定のボンディングパッドにまで接続される主電極配線でも良い。この配線導体素片９には、周知のＡｌ、Ａｌ−Ｓｉ共晶、Ａｌ−Ｃｕ−Ｓｉ共晶、Ｃｕ、Ｔｉ−Ｗ合金などが用いられる。
【０１１３】
加熱反応層８は、ｐ型ＳｉＣ領域３２の表面の一部から内部に進入すると同時に、ｐ型ＳｉＣ領域３２の表面から上方に突出して形成されている。熱酸化膜３は、加熱反応層８が貫通する第１の開口部を有し、且つＳｉＣ基板１とｐ型ＳｉＣ領域３２との界面を覆うように、ＳｉＣ基板１とｐ型ＳｉＣ領域３２の表面に接して配置されている。上部絶縁膜４は、熱酸化膜３とは組成若しくは密度の異なる絶縁膜であって、第１の開口部に連続した第２の開口部を有している。図８に示すように、電極膜７の最上部の位置は、第２の開口部の内部に存在する。第１及び第２の開口部は共通の開口部６を構成している。
【０１１４】
本発明の第１の実施の形態で定義したように、第２の実施の形態に係るオーミック電極構造体において、「熱酸化膜３とは組成の異なる絶縁膜」とは、ＰＳＧ膜、ＢＳＧ、ＢＰＳＧ或いはＳｉ3Ｎ4膜等の絶縁膜の意である。また、「熱酸化膜３とは密度の異なる絶縁膜」とは、熱酸化膜以外の方法、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等で堆積したＳｉＯ2膜等の絶縁膜が該当する。図８に示すＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜よりは劣るが、Ｓｉ熱酸化膜に近いＳｉＯ2膜である。熱酸化膜とその他の方法で堆積したＳｉＯ2膜とでは密度が違うので断面を高分解能ＳＥＭ観察すると境界が見える。また、ＳｉＣの熱酸化膜３と上部絶縁膜４とは、絶縁破壊電界強度、ＢＨＦ溶液に対するエッチング速度、赤外線吸収スペクトルやラマン分光スペクトルを測定すれば、明瞭に識別可能である。
【０１１５】
熱酸化膜３の厚さは２〜５０ｎｍであることが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３の厚さが望ましい。第１の実施の形態で説明したように熱酸化膜３の厚さが、５ｎｍより薄い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しくなる。一方、熱酸化膜３の厚さが、５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板１表面が次第に荒れ、表面モホロジーが低下するからである。
【０１１６】
熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜３μｍであることが望ましい。特に、３００ｎｍ以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、８００ｎｍ以上にすれば良い。但し、フィールド絶縁膜５があまり厚くなると、クラック等が発生するので、３μｍ以上は好ましくない。
【０１１７】
図８に示すようなＳｉＣの熱酸化膜以外の種々のＳｉＯ2膜等の上部絶縁膜４を、ＳｉＣの熱酸化膜３の上部に形成した積層構造を採用すれば、半導体装置の仕様として要求される耐圧や表面の安定性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。
【０１１８】
図８に示す電極膜７は、上部絶縁膜４の第２の開口部において、加熱反応層８の上部に配置されたＡｌ及びＴｉの少なくとも一方を含む金属から構成されている。第１の実施の形態で説明したように、この「Ａｌ及びＴｉの少なくとも一方を含む金属からなる電極膜７」は、下部のＴｉ−Ｓｉ合金膜と上部のＴｉ膜とからなる積層膜、下部のＡｌ−Ｓｉ合金膜と上部のＡｌ膜とからなる積層膜、及び下部のＡｌ−Ｔｉ−Ｓｉ合金膜と上部のＡｌ−Ｔｉ合金膜とからなる積層膜のいずれかであることが好ましい。また、熱反応層８は、金属の炭化物と金属シリコンとを含む固溶体であることが好ましい。この金属の炭化物と金属シリコンとを含む固溶体からなる加熱反応層８が、金属／半導体接合におけるショットキー障壁を極めて低くし、且つ、界面のモホロジーを良好にし、結果として、加熱反応層８を均一に生成出来ると判断される。Ｔｉ／Ａｌ積層膜或いはＡｌ／Ｔｉ積層膜の一要素のＡｌ膜はＳｉ半導体電子デバイスの配線で多用されているＡｌ−Ｓｉ共晶膜等に替えることも出来る。
【０１１９】
図８に示すように、ＳｉＣ基板１の表面に、高い表面キャリア（ホール）密度を有するｐ型ＳｉＣ領域３２が形成されている。イオン注入法は、第１の実施の形態に係るエピタキシャルｐ型ＳｉＣ領域２の場合よりも高不純物密度のｐ型ＳｉＣ領域３２が形成出来るのが利点である。ｐ型ＳｉＣ領域３２の表面キャリア密度（表面正孔密度）は少なくとも１×１０17／ｃｍ3以上、好ましくは１×１０18／ｃｍ3以上であることが望ましい。
【０１２０】
ＳｉＣ基板１の導電型や不純物密度は、本発明の第２の実施の形態に係るオーミック電極構造体を利用する半導体装置の設計仕様によって異なる。更に、ＳｉＣ基板１の表面に、ｐ型ＳｉＣ領域３２よりも平面面積の大きく、拡散深さの深い他の半導体領域をウェル形状に配置し、その内部の表面にｐ型ＳｉＣ領域３２を形成しても良い。例えば、ｐｎｐ型バイポーラトランジスタであれば、コレクタ領域となるｐ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣ領域からなるベース領域を形成し、このベース領域の内部に、エミッタ領域としてのｐ型ＳｉＣ領域３２を形成しても良い。この場合、コレクタ領域となる低不純物密度のｐ型ＳｉＣ基板１の代わりに真性半導体（ｉ型）のＳｉＣ基板１を用い、ｉ型ＳｉＣ基板１の裏面（若しくは表面の一部）に高不純物密度のｐ型ＳｉＣ領域からなるコレクタ領域を形成しても良い。
【０１２１】
ＧＴＯサイリスタ等のサイリスタであれば、ｐベース領域となるｐ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣ領域からなるｎベース領域を形成し、このｎベース領域の内部に、アノード領域としてのｐ型ＳｉＣ領域３２を形成可能である。この場合、ｐベース領域となるｐ型ＳｉＣ基板１の裏面には、カソード領域としてのｎ型ＳｉＣ領域が形成される。一方、ｎチャネルの接合型ＦＥＴや接合型ＳＩＴでは、チャネル領域として機能するｎ型ＳｉＣ基板１の表面に、ソース領域としてのｐ型ＳｉＣ領域３２を形成可能である。また、ｎチャネルのＳＩサイリスタでは、チャネル領域として機能するｎ型ＳｉＣ基板１の表面に、アノード領域としてのｐ型ＳｉＣ領域３２を形成可能である。
【０１２２】
ｐチャネルのパワーＩＧＴでは、ドリフト領域として機能するｐ型ＳｉＣ基板１の表面に、ドレイン領域としてのｐ型ＳｉＣ領域３２を形成可能である。この場合、ソース領域としてのｐ型ＳｉＣ領域３２が、ｐ型ＳｉＣ基板１の表面に形成されたｎボディ領域に形成される。ｎチャネルのＩＧＢＴでは、ドリフト領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）１の表面に、コレクタ領域としての高不純物密度のｐ型ＳｉＣ領域３２を形成可能である。この場合、エミッタ領域としての他のｎ型ＳｉＣ領域が、ｎ型（或いはν型）ＳｉＣ基板１の表面に形成されたｐボディ領域に形成される。本発明の第２の実施の形態に係るオーミック電極構造体は、これら種々の半導体電子デバイスの主電極領域として機能するｐ型ＳｉＣ領域３２に適用可能である。
【０１２３】
次に、図９〜図１１に示す工程断面図（その１〜その３）を参照しながら本発明の第２の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【０１２４】
（イ）先ず、厚さ約１．５μｍのＳｉＯ2膜３３を、ＣＶＤ法で４Ｈ−ＳｉＣ基板１の表面全面に堆積し、その上にフォトレジスト３４をスピンコートする。そして、図９（ａ）に示すように、ｐ型ＳｉＣ領域形成予定領域の上に堆積したＳｉＯ2膜３３を周知のフォトリソグラフィ法とウェット・エッチング技術で選択的に除去し、イオン注入マスク膜３３を形成する。
【０１２５】
（ロ）そして、図９（ｂ）に示すように、イオン注入マスク膜３３の上に、再びＣＶＤ法で薄いＳｉＯ2膜からなるイオン注入スルー膜３５を全面に堆積する。イオン注入スルー膜３５は、後述のイオン注入時の射影飛程（深さ）Ｒｐを調節するための膜である。イオン注入スルー膜３５を堆積した後、ＳｉＣ基板１全面に２７Ａｌ＋や１１Ｂ＋（ホウ素）などのｐ型不純物イオンを、少なくともＳｉＣ基板１の表面の不純物密度が１×１０20／ｃｍ3以上になり、且つ、ＳｉＣ基板１の結晶性を損なわないようにイオン注入する。ｐ型不純物イオンとしての２７Ａｌ＋を、ＳｉＣ基板１にイオン注入する場合の条件の一例を示すと、７５０℃に加熱したＳｉＣ基板１に、次のようにドーズ量Φ／加速エネルギーＥＡＣを変えながら多段注入する：
第１イオン注入Φ＝０．９×１０15ｃｍ-2／ＥＡＣ＝３０ＫｅＶ；
第２イオン注入Φ＝５１．２×１０15ｃｍ-2／ＥＡＣ＝６０ＫｅＶ；
第３イオン注入Φ＝１．５×１０15ｃｍ-2／ＥＡＣ＝１００ＫｅＶ；
第４イオン注入Φ＝２．４×１０15ｃｍ-2／ＥＡＣ＝１５０ＫｅＶ；
第５イオン注入Φ＝３．０×１０15ｃｍ-2／ＥＡＣ＝１９０ＫｅＶ。
【０１２６】
（ハ）５段の多段イオン注入が終了したところで、イオン注入マスク膜３３とイオン注入スルー膜３５をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａｒ雰囲気で１７００℃１分の急速加熱処理を行うと、イオン注入された２７Ａｌ＋が活性化されて、図９（ｃ）に示すように、高不純物密度を有するｐ型ＳｉＣ領域３２が選択的に形成される。
【０１２７】
（ニ）ここから後の工程は、第１の実施の形態の製造工程で説明した図３（ｃ）以下の工程とほぼ同様である。即ち、ＲＣＡ洗浄法等のＳｉＣ基板１洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。そして、図１０（ｄ）に示すように、十分清浄化されたＳｉＣ基板１の表面を、乾燥酸素雰囲気で熱酸化し、表面に、厚さ５〜２０ｎｍの熱酸化膜３を成長する。
【０１２８】
（ホ）次に、図１０（ｅ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。
【０１２９】
（ヘ）次にフィールド酸絶縁膜５の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬しウェット・エッチングすることで、図１０（ｆ）に示すように、フィールド絶縁膜５に開口部６を形成する。
【０１３０】
（ト）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、超純水で完全にリンスした後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１を、真空蒸着装置のチャンバー中に据え付け、直ちに真空排気する。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０- ５Ｐａ未満の圧力まで真空排気し、図１１（ｇ）に示すように、ＳｉＣ基板１の表面にＡｌ−Ｔｉ系電極膜１７を蒸着する。
【０１３１】
（チ）Ａｌ−Ｔｉ系電極膜１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図１１（ｈ）に示すように、開口部のみにＡｌ−Ｔｉ系電極膜７が選択的に埋設された基板構造を得る。即ち、フォトレジスト２２を完全に除去すると、図１１（ｈ）に示すように、開口部のみにＡｌ−Ｔｉ系電極膜７が選択的に残存する。
【０１３２】
（リ）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の熱処理を施すと、図１１（ｉ）に示すように、Ａｌ−Ｔｉ系電極膜とＳｉＣ基板１が相互に反応して、両者の界面領域に加熱反応層８が生成される。この際、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０- ３Ｐａ〜１×１０- １０Ｐａ程度に制御する。この結果、加熱反応層８とｐ型ＳｉＣ領域３２との間で優れたオーミック特性が実現される。Ａｌ−Ｔｉ系電極膜２７として、Ａｌ層の上にＴｉ層を堆積したＡｌ／Ｔｉ積層膜においては、熱処理前の下層のＡｌ層が熱処理により加熱反応層８となる。このとき、熱処理前のＴｉ層は、下部にＴｉ−Ｓｉ合金膜が生成され、このＴｉ−Ｓｉ合金膜と上部の未反応のＴｉ膜との積層膜からなる電極膜７が加熱反応層８の上に生成される。Ａｌ−Ｔｉ系電極膜２７として、Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜においては、熱処理前のＴｉ層が熱処理により加熱反応層８となり、熱処理前のＡｌ層は、下部にＡｌ−Ｓｉ合金膜が生成され、上部に未反応のＡｌ膜が残留するので、Ａｌ−Ｓｉ／Ａｌ層からなる電極膜７が加熱反応層８の上に生成される。Ａｌ−Ｔｉ系電極膜２７としてＡｌ−Ｔｉ合金膜を用いた場合には、熱処理前の下部のＡｌ−Ｔｉ合金膜が熱処理により加熱反応層８となり、熱処理前の最上部には未反応のＡｌ−Ｔｉ合金膜が残る。また、加熱反応層８との境界部には、Ａｌ−Ｔｉ−Ｓｉ合金膜が生成されるので、Ａｌ−Ｔｉ−Ｓｉ／Ａｌ−Ｔｉ層からなる電極膜７が加熱反応層８の上に生成される。熱反応層８としては、金属の炭化物と金属シリコンとを含む固溶体が形成される。加熱反応層８の形成後に、第１の実施の形態で説明した図５（ｉ）と同様に、ＳｉＣ基板１１全面にＡｌ等の導体膜１９を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図８に示すような配線導体素片９を形成すれば、本発明の第２の実施の形態に係るオーミック電極構造体が完成する。
【０１３３】
本発明の第２の実施の形態に係るオーミック電極構造体の効果を精密に評価するために、第１の実施の形態と同様なリニアＴＬＭコンタクト群を作製した。評価した試料の構成は次の通りである。ｐ型ＳｉＣ領域３２（＝イオン注入層）の不純物Ａｌのドーピング密度は加熱反応層８と接する付近で３×１０20／ｃｍ3である。他の条件は、第１の実施の形態に係るオーミック電極構造体と同じである。即ち、Ａｌ−Ｔｉ系電極膜７はＴｉ（５０ｎｍ厚）／Ａｌ（３００ｎｍ厚）積層膜とし、フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜したＳｉＯ2膜（４００ｎｍ厚）である。加熱反応層８を形成するための熱処理温度及び熱処理時間、熱処理雰囲気はそれぞれ１０００℃、５分、純Ａｒ雰囲気であった。
【０１３４】
ＴＬＭ法により得られたコンタクト抵抗ρｃはρｃ＝４．３×１０-7Ωｃｍ2であった。第１の実施の形態より低い値が得られたのは、高ドーズ量のイオン注入と効果的な活性化アニールで、高不純物密度が得られたためと考えられる。つまり、高不純物密度ｐ型ＳｉＣ領域３２の存在により、加熱反応層８とｐ型ＳｉＣ領域３２界面のショットキー障壁がより薄くなったためと考えられる。他の条件を同じにして、このＴｉ／Ａｌ積層電極膜の替わりに、Ａｌ−Ｔｉ合金膜（４００ｎｍ厚、Ｔｉ：１０％含有）でｐ型オーミック・コンタクトを形成するとＴｉ／Ａｌ積層電極膜より数倍高いものの、従来技術に比べれば低いρｃ＝１．２×１０-6Ωｃｍ2が得られる。
【０１３５】
このように本発明の第２の実施の形態に係るオーミック電極構造体によれば、１０-6Ωｃｍ2台或いはこれ以下の実用的なコンタクト抵抗ρｃを達成出来る。この結果、実際のデバイス構造に採用可能な微細な開口部（コンタクト・ウインドウ）の内部において、低いコンタクト抵抗ρｃを得ることが出来、単純化された構成で、高性能なＳｉＣ電子デバイスを簡単に製造出来る。
【０１３６】
（第３の実施の形態）
図１２に示す本発明の第３の実施の形態に係るオーミック電極構造体は、電極膜４７の平面寸法が開口部より大きく、フィールド絶縁膜５に重畳するように配設している点が、第１及び第２の実施の形態に係るオーミック電極構造体とは異なる。
【０１３７】
ｐ型ＳｉＣ領域３２は第１の実施の形態のような高不純物密度のｐ型エピタキシャル成長層からなるＳｉＣ領域で構成してもいいし、第２の実施の形態のような選択イオン注入領域で構成しても良い。ここではイオン注入法で形成する例で説明する。第１及び第２の実施の形態と同様に、ｐ型ＳｉＣ領域３２は、半導体装置、特に半導体電子デバイスの主電極領域として機能する。
【０１３８】
図１２に示すように、本発明の第３の実施の形態に係るオーミック電極構造体は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成されたｐ型ＳｉＣ領域３２、このｐ型ＳｉＣ領域３２の表面の一部に形成された加熱反応層８、ＳｉＣ基板１とｐ型ＳｉＣ領域３２との界面を覆う熱酸化膜３、熱酸化膜３の表面に配置された上部絶縁膜４、加熱反応層８の上部に配置された電極膜４７とを少なくとも有する。熱酸化膜３と、上部絶縁膜４との積層構造により、フィールド絶縁膜５を構成している。熱酸化膜３は、加熱反応層８が貫通する第１の開口部を有し、且つＳｉＣ基板１とｐ型ＳｉＣ領域３２との界面を覆うように、ＳｉＣ基板１とｐ型ＳｉＣ領域３２の表面に接して配置されている。上部絶縁膜４は、熱酸化膜３とは組成若しくは密度の異なる絶縁膜であって、第１の開口部に連続した第２の開口部を有している。
【０１３９】
加熱反応層８は、ｐ型ＳｉＣ領域３２の表面の一部から内部に進入すると同時に、ｐ型ＳｉＣ領域３２の表面から上方に突出して形成されている。そして、加熱反応層８の上部に配設された電極膜４７が、第２の開口部から伸延し、第２の開口部の周辺に位置するフィールド絶縁膜５の上部に重畳している。つまり、Ａ電極膜４７は、第２の開口部を完全に封じるように、第２の開口部よりも大きな平面パターンで形成されている。更に、第２の開口部を完全に封じた電極膜４７に電気的に接続するように、配線導体素片９が形成されている。配線導体素片９は、半導体装置の主電極配線として機能する。従って、設計にもよるが、配線導体素片９は所定のボンディングパッドにまで接続される主電極配線でも良い。この配線導体素片９は、フィールド絶縁膜５の上にＡｌ、Ａｌ−Ｓｉ共晶、Ａｌ−Ｃｕ−Ｓｉ共晶、Ｃｕ、Ｔｉ−Ｗ合金等の導電性材料で形成されている。
【０１４０】
図１２に示す電極膜４７は、下部のＡｌ−Ｓｉ合金膜と上部の未反応のＡｌ膜とからなる積層膜である。ＡＥＳ測定によれば、Ｔｉ／Ａｌ積層膜を、１０００℃で２分間熱処理した場合には、加熱反応層８は、ＴｉＣと金属シリコンとを含む固溶体であることが推定出来る。このＴｉＣと金属シリコンとを含む固溶体からなる加熱反応層８が、金属／半導体接合におけるショットキー障壁を極めて低くし、且つ、界面のモホロジーを良好にし、結果として、加熱反応層８を均一に生成出来ると判断される。熱処理前に堆積されるＴｉ／Ａｌ積層膜の上層のＡｌ膜を、Ｓｉ半導体電子デバイスの配線で多用されているＡｌ−Ｓｉ共晶膜に替えることも出来る。この場合は、電極膜４７は、下部のＡｌ−Ｓｉ合金膜と上部の未反応のＡｌ−Ｓｉ合金膜とからなり、Ｓｉの組成に分布を有した合金膜となる。
【０１４１】
なお、Ａｌは６６０℃以上の高温にすると融解し、フィールド絶縁膜５との密着性及び濡れ性が著しく低下するので、第３の実施の形態において、フィールド絶縁膜５の周縁部に、直接Ａｌ層が接触するＡｌ／Ｔｉ積層電極は、加熱反応層８形成用の原料となる電極材料としては適さない。
【０１４２】
本発明の第１の実施の形態で定義したように、第３の実施の形態に係るオーミック電極構造体において、「熱酸化膜３とは組成の異なる絶縁膜」とは、ＰＳＧ膜、ＢＳＧ、ＢＰＳＧ或いはＳｉ3Ｎ4膜等の絶縁膜の意である。また、「熱酸化膜３とは密度の異なる絶縁膜」とは、熱酸化膜以外の方法、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等で堆積したＳｉＯ2膜等の絶縁膜が該当する。熱酸化膜３の厚みは２〜５０ｎｍであることが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３の厚みが望ましい。第１の実施の形態で説明したように熱酸化膜３の厚みが、５ｎｍより薄い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しくなる。一方、熱酸化膜３の厚みが、５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板１表面が次第に荒れ、表面モホロジーが低下するからである。熱酸化膜３の厚みと上部絶縁膜４の厚みとを合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜３μｍであることが望ましい。特に、３００ｎｍ以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、８００ｎｍ以上にすれば良い。但し、フィールド絶縁膜５があまり厚くなると、クラック等が発生するので、３μｍ以上は好ましくない。
【０１４３】
図１２に示すようなＳｉＣの熱酸化膜以外の種々のＳｉＯ2膜等の上部絶縁膜４を、ＳｉＣの熱酸化膜３の上部に形成した積層構造を採用すれば、半導体装置の仕様として要求される耐圧や表面の安定性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。
【０１４４】
ｐ型ＳｉＣ領域３２の表面正孔密度は、少なくとも１×１０17／ｃｍ3以上、好ましくは１×１０18／ｃｍ3以上であることが望ましい。ＳｉＣ基板１の導電型や不純物密度は第３の実施の形態に係るオーミック電極構造体を利用する半導体装置によって異なる。例えば、第２の実施の形態に係るオーミック電極構造体の適用例と同様に、種々の半導体電子デバイスの主電極領域として機能するｐ型ＳｉＣ領域３２を、その設計に適合して選ばれた導電型及び不純物密度を有するＳｉＣ基板１の上に（直接若しくは他の半導体領域を介して）形成可能である。従って、ＳｉＣ基板１の導電型や不純物密度は、ここでは規定しない。
【０１４５】
次に図１３及び図１４に示す工程断面図（その１及びその２）を参照しながら本発明の第３の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【０１４６】
（イ）第２の実施の形態で説明した方法と全く同様に、フォトリソグラフィ法及びイオン注入法等を用いて、ｐ型ＳｉＣ領域３２を、４Ｈ−ＳｉＣ基板１の表面に選択的に形成する。即ち、ＳｉＣ基板１の表面に、Ａｌイオン又はＢイオンなどのｐ型不純物イオンを注入して、熱処理により活性化し、ｐ型ＳｉＣ領域３２を形成する。そして、第２の実施の形態の製造工程で説明した図１０（ｄ）以下の工程とほぼ同様に、十分清浄化されたＳｉＣ基板１の表面を、乾燥酸素雰囲気で熱酸化し、表面に熱酸化膜３を成長する。次に、図１３（ａ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。
【０１４７】
（ロ）次にフィールド酸絶縁膜５の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬しウェット・エッチングすることで、図１３（ｂ）に示すように、フィールド絶縁膜５に開口部６を形成する。
【０１４８】
（ハ）その後、アセトン又は専用のフォトレジスト剥離液を用いてエッチングに使用したフォトレジスト２２を剥離する。続いて、ＳｉＣ基板１をＢＨＦ溶液に約１０秒浸漬し、フィールド絶縁膜５を僅かにエッチングすることによって、フィールド絶縁膜５に付着したフォトレジスト２２の残滓を完全に除去する。フィールド絶縁膜５に残ったフォトレジスト２２の残滓は、フィールド絶縁膜５に重畳するように配設する電極膜４７（又は１７，５７）のフィールド絶縁膜５に対する付着力を著しく低下させるので、この工程は欠かせない。ＢＨＦ溶液を超純水で完全に濯ぎ落とし、乾燥したＳｉＣ基板１を速やかに、蒸着装置のチャンバーの中に据え付け、直ちに真空排気する。所定の到達圧力が得られたら、開口部６の内部及びフィールド絶縁膜５の表面全面に、図１３（ｃ）に示すように、Ａｌ−Ｔｉ系電極膜１７として、５０ｎｍ厚のＴｉ層、及びこの上の３００ｎｍ厚のＡｌ層からなるＴｉ／Ａｌ積層膜を蒸着する。開口部６におけるステップカバレージを向上させるため、第１及び第２の実施の形態とは異なり、斜め蒸着法を採用することが好ましい。
【０１４９】
（ニ）Ａｌ−Ｔｉ系電極膜１７としてのＴｉ／Ａｌ積層膜の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、Ａｌ−Ｔｉ系電極膜（Ｔｉ／Ａｌ積層膜）１７の表面に、厚さ１〜２μｍのフォトレジスト２３をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２３を選択的に露光し、現像することによって、図１４（ｄ）に示すように、開口部とその周縁部のフィールド絶縁膜５の一部の上部にのみ、選択的にフォトレジスト２３を残存させる。
【０１５０】
（ホ）続いて、このフォトレジスト２３のパターンをエッチングマスクとして図１４（ｅ）に示すように、開口部とその周縁部のフィールド絶縁膜５の上部の一部にのみ、Ａｌ−Ｔｉ系電極膜５７を残して、他の部分のＡｌ−Ｔｉ系電極膜１７は除去する。エッチングはウェット・エッチングでもドライ・エッチングでも構わない。ウェット・エッチングのエッチャントとして燐酸（Ｈ3ＰＯ4）：硝酸（ＨＮＯ3）：酢酸（ＣＨ3ＣＯＯＨ）混合液を用いることが出来る。ドライ・エッチングのエッチャント・ガスとしては塩素（Ｃｌ2）：３臭化ホウ素（ＢＢｒ3）混合ガスを用いることが出来る。エッチングが終了したら専用のフォトレジスト剥離液に浸漬させ、濯いで乾燥させる。乾燥後、酸素プラズマ灰化装置にかけ、続いて、Ａｒスパッタエッチャにかけ、フォトレジストの灰化で生じたＡｌ−Ｔｉ系電極膜５７の表面の酸化膜を完全に除去する。
【０１５１】
（ヘ）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の熱処理を施すと、図１４（ｆ）に示すように、Ａｌ−Ｔｉ系電極膜５７とｐ型ＳｉＣ領域３２が相互に反応して、両者の界面領域に加熱反応層８が生成される。この際、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０- ３Ｐａ〜１×１０- １０Ｐａ程度に制御する。この結果、加熱反応層８とｐ型ＳｉＣ領域３２との間で優れたオーミック特性が実現される。Ａｌ−Ｔｉ系電極膜５７として、Ｔｉ層の上にＡｌ層を堆積したＴｉ／Ａｌ積層膜においては、主に、熱処理前のＴｉ層が熱処理により加熱反応層８となる。一方、熱処理前のＡｌ層は、下部にＡｌ−Ｓｉ合金膜が生成され、上部に未反応のＡｌ膜が残留するので、Ａｌ−Ｓｉ／Ａｌ層からなる電極膜７が加熱反応層８の上に生成される。熱反応層８としては、金属の炭化物と金属シリコンとを含む固溶体が形成される。
【０１５２】
（ト）最後に、第１及び第２の実施の形と同様に、ＳｉＣ基板１の全面にＡｌ等の導体膜を蒸着して、フォトリソグラフィ法とエッチング法でパターニングして配線導体素片９を形成し、図１２に示すｐ型ＳｉＣ領域３２に対するオーミック電極構造体が完成する。なお、配線パターニングのエッチャント（＝エッチング液或いはエッチングガス）が電極膜４７を侵す時は、配線導体素片９は必ず電極膜４７を覆うように配設する構成とする。
【０１５３】
本発明の第３の実施の形態に係るオーミック電極構造体の効果を精密に評価するために、リニアＴＬＭコンタクト群を作製した。ｐ型ＳｉＣ領域３２（＝イオン注入層）の不純物Ａｌのドーピング密度は加熱反応層８と接する付近で３×１０20／ｃｍ3である。フィールド絶縁膜５を構成している熱酸化膜３は１１００℃ドライ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜したＳｉＯ2膜（４００ｎｍ厚）である。加熱反応層８を形成するための熱処理温度及び熱処理時間、熱処理雰囲気はそれぞれ１０００℃、５分、純Ａｒ雰囲気であった。
【０１５４】
ＴＬＭ法により得られたコンタクト抵抗ρｃはρｃ＝６．４×１０-7Ωｃｍ2と第２の実施の形態のＴｉ／Ａｌ積層電極の場合とほぼ同じ値が得られた。
【０１５５】
（その他の実施の形態）
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１５６】
上記の第１乃至第３の実施の形態の製造プロセスにおいては、フィールド絶縁膜５の要素である熱酸化膜３は上部絶縁膜４形成の直前に形成する構成となっているが、図１５の工程断面図に示すように、熱酸化膜の形成を上部絶縁膜４形成の直後にする構成としても、ほぼ同様な効果が得られる。
【０１５７】
（イ）例えば、第２の実施の形態で説明した方法と全く同様の方法で、ＳｉＣ基板１の表面にｐ型ＳｉＣ領域３２を形成する。そして、ＲＣＡ洗浄法等のＳｉＣ基板１洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。この後、ＳｉＣ基板１の上に、図１５（ａ）に示すように、常圧ＣＶＤ法でＳｉＯ2膜等の酸素透過性絶縁膜４４を堆積する。
【０１５８】
（ロ）酸素透過性絶縁膜４４を堆積後、図１５（ｂ）に示すように、乾燥酸素雰囲気で熱処理し、ＳｉＣ基板１の表面を熱酸化し、酸素透過性絶縁膜４４とＳｉＣ基板１との界面に熱酸化膜３を成長する。第１の実施の形態と同様に、熱酸化膜３の厚さは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。この結果、熱酸化膜３の上に、酸素透過性絶縁膜（ＳｉＯ2膜）４４からなる上部絶縁膜４が位置し、２層構造からなるフィールド絶縁膜５が形成される。
【０１５９】
（ハ）この後は、第２の実施の形態で説明した図１０（ｆ）以下に示す方法と全く同様の工程を進めることが可能である。即ち、図１５（ｃ）に示すように、フィールド酸絶縁膜５の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、ウェット・エッチングすることで、図１５（ｃ）に示すように、フィールド絶縁膜５に開口部６を形成する。この後の説明は、重複するので省略する。
【０１６０】
図１５に示す方法を用いても、１０-6Ωｃｍ2台或いはこれ以下の実用的なコンタクト抵抗ρｃを達成することが可能である。
【０１６１】
更に、図１６及び図１７の工程断面図（その１及びその２）に示すように、熱酸化膜の形成を開口部形成の直後に実施しても良い。
【０１６２】
（イ）例えば、第２の実施の形態で説明した方法と全く同様の方法で、ＳｉＣ基板１の表面にｐ型ＳｉＣ領域３２を形成する。そして、ＳｉＣ基板１を十分清浄化後、ＳｉＣ基板１の上に、図１６（ａ）に示すように、常圧ＣＶＤ法でＳｉＯ2膜等の酸素透過性絶縁膜４４を堆積する。
【０１６３】
（ロ）次に酸素透過性絶縁膜４４の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、酸素透過性絶縁膜４４をウェット・エッチングすることで、図１６（ｂ）に示すように、酸素透過性絶縁膜４４に開口部６を形成する。
【０１６４】
（ハ）開口部６の形成後、アセトン又は専用のフォトレジスト剥離液を用いて、酸素透過性絶縁膜４４のエッチングに使用したフォトレジスト２２を剥離する。続いて、ＳｉＣ基板１をＢＨＦ溶液に約１０秒浸漬し、酸素透過性絶縁膜４４を僅かにエッチングすることによって、酸素透過性絶縁膜４４に付着したフォトレジスト２２の残滓を完全に除去する。更に、ＲＣＡ洗浄法等のＳｉＣ基板１洗浄法を用いて、開口部６の内部に露出したＳｉＣ基板１の表面を十分清浄化する。そして、図１６（ｃ）に示すように、乾燥酸素雰囲気で熱酸化し、開口部６の内部に露出したＳｉＣ基板１の表面、及び酸素透過性絶縁膜４４とＳｉＣ基板１との界面に熱酸化膜３を成長する。開口部６の内部に露出したＳｉＣ基板１の表面の酸化速度は、酸素透過性絶縁膜４４とＳｉＣ基板１との界面における酸化速度よりも速いので、開口部６の内部に露出したＳｉＣ基板１の表面の方が厚い熱酸化膜が形成される。酸素透過性絶縁膜４４とＳｉＣ基板１との界面における熱酸化膜３の厚さは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。５ｎｍより薄い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しく、５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板１表面が次第に荒れるからである。
【０１６５】
（ニ）その後、ＢＨＦ溶液で全面エッチングして、図１７（ｄ）に示すように、開口部６の内部に露出したＳｉＣ基板１の表面の熱酸化膜３を、自己整合的に除く。
【０１６６】
（ホ）乾燥させたＳｉＣ基板１を速やかに、蒸着装置のチャンバーの中に据え付け、直ちに真空排気する。所定の到達圧力が得られたら、開口部６の内部及びフィールド絶縁膜５の表面全面に、図１７（ｅ）に示すように、斜め蒸着法でＡｌ−Ｔｉ系電極膜１７を蒸着する。
【０１６７】
（ヘ）Ａｌ−Ｔｉ系電極膜１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、Ａｌ−Ｔｉ系電極膜１７の表面に厚さ１〜２μｍのフォトレジスト２３をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２３を選択的に露光し、現像することによって、開口部とその周縁部のフィールド絶縁膜５に重畳する一部にのみ、選択的にフォトレジスト２３を残存させる。続いて、このフォトレジスト２３のパターンをエッチングマスクとして図１７（ｆ）に示すように、開口部とその周縁部のフィールド絶縁膜５の上部の一部にのみ、Ａｌ−Ｔｉ系電極膜５７を残して、他の部分のＡｌ−Ｔｉ系電極膜１７は除去する。
【０１６８】
（ト）しかる後、第３の実施の形態で説明した、図１４（ｆ）以下の方法と全く同様に、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の熱処理を施し、Ａｌ−Ｔｉ系電極膜５７とｐ型ＳｉＣ領域３２が相互に反応して、両者の界面領域に加熱反応層８を生成する。この後の工程の説明は、第３の実施の形態の説明と重複するので省略する。
【０１６９】
図１６及び図１７に示す方法を用いても、１０-6Ωｃｍ2台或いはこれ以下の実用的なコンタクト抵抗ρｃを達成することが可能である。
【０１７０】
また、以上において、パワーデバイス等の半導体電子デバイスに付いて主に記載したが、本発明は発光ダイオードや半導体レーザ等の半導体発光デバイスやこれを用いた光集積回路等に適用可能なことは勿論である。
【０１７１】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図２】 オージェ電子分光（ＡＥＳ）法を用いて、本発明の第１の実施の形態に係るオーミック電極構造体の深さ方向の組成を分析した結果を示す図である。
【図３】 本発明の第１の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その１）である。
【図４】 本発明の第１の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その２）である。
【図５】 本発明の第１の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その３）である。
【図６】 本発明の第１の実施の形態に係るオーミック電極構造体に基づくＴＬＭコンタクト群の電流−電圧特性を示す図である。
【図７】 本発明の第１の実施の形態に係るオーミック電極構造体に基づくＴＬＭコンタクト群のＴＬＭ特性を示す図である。
【図８】 本発明の第２の実施の形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図９】 本発明の第２の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その１）である。
【図１０】 本発明の第２の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その２）である。
【図１１】 本発明の第２の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その３）である。
【図１２】 本発明の第３の実施の形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図１３】 本発明の第３の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その１）である。
【図１４】 本発明の第３の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その２）である。
【図１５】 本発明の他の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図である。
【図１６】 本発明の更に他の実施の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その１）である。
【図１７】 本発明の更に他の形態に係るオーミック電極構造体の製造工程を示す工程断面図（その２）である。
【符号の説明】
１ ＳｉＣ基板１
２，３２ ｐ型ＳｉＣ領域
３ 熱酸化膜
４ 上部絶縁膜
５ フィールド絶縁膜
６ フィールド絶縁膜の開口部
７，４７ 電極膜
８ 加熱反応層８
９ 配線導体素片
１７，２７，５７ Ａｌ−Ｔｉ系電極膜
１９ Ａｌ膜
２０ エピタキシャル成長層
２１ エッチングマスク
２２，２３、３４ フォトレジスト
３３ イオン注入マスク
３５ イオン注入スルー膜
４４ 酸素透過性絶縁膜[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a semiconductor device using a silicon carbide (SiC) substrate, and more particularly to an ohmic electrode structure for a p-type SiC region used in the SiC semiconductor device and a method for manufacturing the same.
[0002]
[Prior art]
  SiC is capable of forming a pn junction, and has a wider forbidden band Eg than other currently widely used semiconductor materials such as silicon (Si) and gallium arsenide (GaAs), and 2.23 eV in 3C-SiC. A value of about 2.93 eV for 6H-SiC and about 3.26 eV for 4H-SiC has been reported. In addition, SiC is thermally, chemically and mechanically stable and has excellent radiation resistance, so it can be used not only for light-emitting elements and high-frequency devices, but also in harsh conditions such as high temperature, high power, and radiation irradiation. As a power semiconductor device (power device) exhibiting high reliability and stability, application in various industrial fields is expected.
[0003]
  In particular, it has been reported that a high breakdown voltage MOSFET using SiC has a lower on-resistance than a power device using Si. It has also been reported that the forward drop voltage of the Schottky diode is reduced. As is well known, the on-resistance of a power device and the switching speed are in a trade-off relationship. However, according to the power device using SiC, there is a possibility that low on-resistance and high switching speed can be achieved at the same time.
[0004]
  In order to reduce the on-resistance of a power device using SiC, it is an important factor to reduce the contact resistance ρc with respect to the ohmic contact. In particular, in order to reduce the on-resistance, a method of subdividing the main electrode region of the power device and arranging it on the SiC substrate at a high density is also employed. In order to reduce the on-resistance of such a finely sized power device, it is very important to obtain a low contact resistance ρc inside a fine opening (contact window). In addition, the contact resistance ρc of the ohmic contact with respect to the p-type SiC region is a big problem for increasing the switching speed of the power device.
[0005]
  In contrast to the fact that SiC blue light-emitting elements have already been put into practical use and mass-produced, the application of SiC as a power device and a high-frequency device is far behind. One reason for this is that a technology for forming a practical low-resistance ohmic contact suitable for the structure and fabrication process of these devices has not yet been established. For SiC blue light-emitting elements in which current flows uniformly to the ohmic contact surface formed on almost the entire surface of the SiC chip, the main current flows through the ohmic contact in a fine contact window close to the conduction channel. In a flowing semiconductor electronic device (semiconductor device), it is extremely important to reduce the contact resistance ρc. That is, in power devices and high-frequency devices in which a main current is concentrated in a local region where ohmic contacts are formed, an extremely low contact resistance ρc is required for higher device characteristics. Because.
[0006]
  Explaining with a specific example, there is a method described in Japanese Patent No. 2911122 as a conventional technique used as a method of forming a low-resistance ohmic contact in a p-type SiC epitaxial layer of a SiC blue light-emitting element (hereinafter referred to as a patent document) "First conventional technology"). In the first conventional technique, a metal that reacts more strongly with oxygen than SiC, such as a Ti thin film electrode, is formed on a p-type SiC surface that has been surface-treated by wet etching, using a vacuum deposition method, to a thickness of about 50 nm. Subsequently, after an Al—Ti electrode film is formed thereon, the laminated substrate is heat-treated at 800 to 1000 ° C., for example, 950 ° C. for about 5 minutes, and is hindered by a natural oxide film on the SiC surface. A uniform ohmic contact can be formed at any point on the substrate.
[0007]
  However, the first prior art is not complete in terms of ohmic properties of the electrode layer. For example, when the current-voltage characteristics between the electrode layers are strictly measured, a line indicating the current-voltage characteristics becomes a curve, and the ohmic property is incomplete in JP-A-7-161658. Has been. Since the ohmic contact having such a configuration generates a large parasitic resistance when the current density is increased, the ohmic contact is not suitable for use in a semiconductor electronic device such as a power device or a high-frequency device.
[0008]
  A conventional technique that has been extensively studied for use in semiconductor electronic devices is a method of heat-treating a metal film containing Al on the surface of a p-type SiC region at a high temperature to form ohmic contact (hereinafter referred to as “second conventional technique”). .) Among them, Crofton et al. (Applied Physics Letters, Vol. 62, p. 384 (1998)) describes a p-type SiC layer doped at a high impurity density by epitaxial growth on the surface of a 6H-SiC substrate. An Al—Ti alloy film is deposited thereon, followed by a heat treatment.-FiveΩcm2Report that the ohmic contact can be obtained. Crofton et al. Use a lift-off method for patterning the Al—Ti alloy film. The method of Crofton et al. Is roughly the following steps. That is,
  (A) First, using the first photoresist formed by photolithography as a mask, an oxide film as a field insulating film is etched with a buffered hydrofluoric acid (BHF) solution to form an opening (contact window). After the field insulating film is etched, the first photoresist is removed.
[0009]
  (B) Thereafter, a second photoresist is applied to the front surface including the contact window. Then, the second photoresist is patterned by photolithography to form an opening so as to expose the surface of the p-type SiC layer.
[0010]
  (C) Thereafter, after cleaning the surface of the p-type SiC layer, an Al—Ti alloy film having a thickness of 300 nm to 500 nm is formed on the entire surface by sputtering. Subsequently, by dissolving the second photoresist with acetone, the unnecessary Al—Ti alloy film is removed together with the second photoresist, and the Al—Ti alloy film is patterned.
[0011]
  (D) Then, heat treatment is performed in an argon atmosphere at a heat treatment temperature of 1000 ° C. for 5 minutes.
[0012]
[Problems to be solved by the invention]
  However, the structure and fabrication process of the first prior art ohmic contact described above has a very simplified configuration in which a p-type SiC ohmic contact is formed on the surface of a flat SiC substrate. For this reason, there is a problem of lack of concreteness when applied to the manufacture of an actual device in which other structures such as a field insulating film and a gate electrode are placed around. In the first place, the first prior art does not disclose any specific method of electrode patterning, and thus it is difficult to apply.
[0013]
  Further, when the ohmic contact disclosed in the second prior art is applied to an actual semiconductor electronic device such as a transistor or a diode, ρc obtained by Crofton is not sufficient, and the resistance can be further reduced. Is sought after. In the first place, in the lift-off method proposed by Crofton, the photoresist tends to remain in the opening of the field insulating film when developed, which hinders the reduction in resistance. Further, the residue of the photoresist or the like causes variations in the contact resistance ρc.
[0014]
  The present invention has been made to simultaneously solve the problem of ohmic contact to the p-type SiC of the first and second prior arts, and is required for a semiconductor electronic device.-6Ωcm2It is to provide an ohmic electrode structure having a contact resistance ρc of a table or less.
[0015]
  Another object of the present invention is to provide an ohmic electrode structure having a simple structure capable of obtaining a low contact resistance ρc inside a fine opening (contact window) that can be adopted in an actual device structure. That is.
[0016]
  Still another object of the present invention is to provide an ohmic electrode structure capable of obtaining a low contact resistance ρc while maintaining the structure of a field insulating film that can be employed in various power devices requiring high breakdown voltage. is there.
[0017]
  Still another object of the present invention is 10 required for semiconductor electronic devices.-6Ωcm2It is to provide a method for manufacturing an ohmic electrode structure having a contact resistance ρc of a table or less.
[0018]
  Still another object of the present invention is to provide a method of manufacturing an ohmic electrode structure that can easily obtain a low contact resistance ρc inside a fine opening that can be employed in an actual device structure.
[0019]
  Still another object of the present invention is to provide a method of manufacturing an ohmic electrode structure that can form a field insulating film that can be used in various power devices that require a high breakdown voltage and that can provide a low contact resistance ρc. .
[0020]
  Still another object of the present invention is to provide a semiconductor device having a low contact resistance ρc and capable of high-speed and high-frequency operation inside a fine opening.
[0021]
  Still another object of the present invention is to provide a semiconductor device that has a low on-voltage, can operate at high speed, and can increase the operating voltage.
[0022]
[Means for Solving the Problems]
  According to the results of the diligent investigation and consideration by the inventors, the cause of increasing the contact resistance ρc in the ohmic contact between the Al—Ti electrode film and the p-type SiC region is
  1) Existence of a Schottky barrier inevitably formed by the contact between the heated reaction layer and p-type SiC;
  2) Formation of a non-uniform and non-uniform heating reaction layer in the plane;
  3) Metal oxide formed on the surface of the Al-Ti electrode film when forming the heating reaction layer
It is.
[0023]
  The reason why the above-described first prior art was not practical is that the contact is formed on the surface of the flat SiC substrate apart from the actual device structure. However, in an actual semiconductor electronic device, it is necessary to reduce the Schottky barrier inside the fine opening and generate a uniform and homogeneous heating reaction layer. The present invention described below eliminates the three causes for increasing the contact resistance ρc in a p-type SiC ohmic electrode structure provided in an opening of a field insulating film, which is applied to many actual device structures. It provides a means for this.
[0024]
  In order to solve the above-mentioned problems, the invention according to claim 1 includes (a) a SiC substrate, (b) a p-type SiC region selectively formed on the surface of the SiC substrate, and (c) this p. A heating reaction layer that enters from a part of the surface of the p-type SiC region and projects upward from the surface of the p-type SiC region; and (d) a first opening through which the heating reaction layer passes. A thermal oxide film disposed in contact with the surface of the SiC substrate and the p-type SiC region, and (e) the thermal oxide film is an insulating film having a different composition or density, and is formed in the first opening. An upper insulating film having a continuous second opening and disposed on the surface of the thermal oxide film; and (f) a second opening of the upper insulating film disposed above the heating reaction layer. Ohmic electricity comprising an electrode film made of a metal containing at least one of Al and Ti And summarized in that a structure. Although this is a matter related to the method of manufacturing the ohmic electrode structure described later, a clean metal / semiconductor junction interface can be obtained by adopting such a structure of the ohmic electrode structure. Therefore, the Schottky barrier at the metal / semiconductor junction is low and the interface morphology is good.
[0025]
  The “p-type SiC region selectively formed on the surface of the SiC substrate” defined in claim 1 is not limited to the case where the p-type SiC region is directly formed on the surface of the SiC substrate. It is. For example, another semiconductor region having a plane area larger than that of the p-type SiC region is arranged in a well shape on a part of the surface of the SiC substrate 1, and the p-type SiC is located at a position inside the well-shaped semiconductor region. A region may be formed. Alternatively, a case where another semiconductor region is epitaxially grown on the entire surface of the SiC substrate and a p-type SiC region is formed in a part of the surface of the other epitaxially grown semiconductor region is allowed. Thus, in the invention according to claim 1, it should be noted that the p-type SiC region is allowed to be indirectly formed through another semiconductor region.Furthermore, in the ohmic electrode structure according to claim 1, the electrode film comprises: (i) a laminated film composed of a lower Ti—Si alloy film and an upper Ti film; ii The gist of the present invention is any one of a laminated film composed of a lower Al—Si alloy film and an upper Al film.As will be described later, the present invention includes (i) an Al / Ti laminated film in which a Ti layer is deposited on an Al layer,Or(Ii) Ti / Al laminated film in which an Al layer is deposited on the Ti layerTheBy reacting with the p-type SiC region and forming a heating reaction layer, the Schottky barrier can be made extremely low and the thickness of the barrier can be reduced. Moreover, a heating reaction layer is produced | generated uniformly. Claim1The structure of the electrode film defined in the description is a laminated structure composed of a combination of an unreacted metal layer and metal Si diffused through the heat reaction layer after the formation of the heat reaction layer. That is,
  (I) In an Al / Ti laminated film in which a Ti layer is deposited on an Al layer, the lower Al layer before heat treatment mainly becomes a heat-reactive layer by heat treatment. At this time, a Ti—Si alloy film is generated below the upper Ti layer before the heat treatment by a reaction with the metal Si diffused through the heating reaction layer. Claimed by a laminated film comprising the produced Ti-Si alloy film and the upper unreacted Ti film1The electrode film having the structure according to the description is formed.
[0026]
  (Ii) In a Ti / Al laminated film in which an Al layer is deposited on a Ti layer, the Ti layer before heat treatment mainly becomes a heat-reactive layer by heat treatment, and the upper Al layer before heat treatment is claimed in claim1The electrode film has the structure according to the description. In this case, an Al-Si alloy film is generated in the lower part of the electrode film by reaction with metal Si diffused in the heating reaction layer, and an unreacted Al film remains in the upper part.AndClaim1The electrode film having the structure according to the description is formed.
[0027]
  Claim2The invention according to the description is claimed1The gist of the ohmic electrode structure according to the description is that the heating reaction layer is a solid solution containing a metal carbide and metal silicon. Al—Ti-based metals such as the Al / Ti laminated film, Ti / Al laminated film, and Al—Ti alloy film described above and SiC generate alloys containing various silicides (carbides) and carbides (carbides). It is possible. However, according to many experimental results of the present inventors, among these, the heating reaction layer made of a solid solution containing metal carbide and metal silicon has a very low Schottky barrier at the metal / semiconductor junction, and It was found that the morphology of the interface was good and the heating reaction layer was uniformly formed.
[0028]
  Claim3The invention according to the description is claimed1 or 2The gist of the ohmic electrode structure according to the item is that the dielectric breakdown field strength of the upper insulating film is lower than the dielectric breakdown field strength of the thermal oxide film.
[0029]
  Claim4The invention according to the description is claimed1-3In the ohmic electrode structure according to any one of the above, the etching rate of the upper insulating film by the BHF solution is higher than the etching rate of the thermal oxide film by the BHF solution. As is well known, “BHF solution” means ammonium fluoride (NH4F): Silicon oxide film (SiO2) made of a solution of hydrofluoric acid (HF) = 7: 12The etching solution (etchant) of the film).
[0030]
  Claim5The invention according to the description is claimed1-4In the ohmic electrode structure according to any one of the above, the surface carrier density of the p-type SiC region is 1 × 10 6.18/ CmThree~ 5x10twenty one/ CmThreeIt is a summary.
[0031]
  Claim6The invention according to the description is claimed1-5In the ohmic electrode structure according to any one of the above, the summary is that the thickness of the thermal oxide film is 2 to 50 nm.
[0032]
  Claim7The invention according to the description is claimed1-6In the ohmic electrode structure according to any one of the above, the sum of the thickness of the thermal oxide film and the thickness of the upper insulating film is 100 nm to 3 μm.
[0033]
  Claim8The invention according to the description is claimed1-7In the ohmic electrode structure according to any one of the above, the gist is that the position of the uppermost portion of the electrode film exists inside the second opening.
[0034]
  Claim9The invention according to the description includes (a) a step of forming a p-type SiC region having a high impurity density on at least a part of the surface of the SiC substrate, (b) a step of cleaning the surface of the SiC substrate, and (c) SiC. Coating the surface of the substrate with a field insulating film, (d) forming an opening in the field insulating film so as to expose at least a part of the p-type SiC region, and (e) inside the opening. The step of disposing the Al—Ti electrode film and (f) the partial pressure of oxygen and water are both 1 × 10- 3Pa ~ 1 × 10- 10The gist of the present invention is a method for producing an ohmic electrode structure including a step of heat-treating a SiC substrate in a non-oxidizing atmosphere of Pa to generate a heat-reactive layer of an Al—Ti-based electrode film and a SiC substrate.
[0035]
  As in claim 1, the claim9“The step of forming a p-type SiC region having a high impurity density on at least a part of the surface of the SiC substrate” is not limited to the case where the p-type SiC region is directly formed on the surface of the SiC substrate. Of course. For example, another semiconductor region having a plane area larger than that of the p-type SiC region is arranged in a well shape on a part of the surface of the SiC substrate 1, and the p-type SiC is located at a position inside the well-shaped semiconductor region. A region may be formed. Alternatively, a case where another semiconductor region is epitaxially grown on the entire surface of the SiC substrate and a p-type SiC region is formed in a part of the surface of the other epitaxially grown semiconductor region is allowed. Thus, the claim9In the invention according to the description, it should be noted that the case where the p-type SiC region is indirectly formed through another semiconductor region is also allowed.Furthermore, in the method of manufacturing an ohmic electrode structure according to claim 9, the step of disposing the Al—Ti-based electrode film includes (i) a step of depositing a Ti layer on the Al layer, or ( ii ) Summary of the invention includes any one of the steps of depositing the Al layer on the Ti layer..
[0036]
  Claim10The invention according to the description is claimed9In the manufacturing method of the ohmic electrode structure according to the description, the step of covering with the field insulating film includes a step of growing a thermal oxide film on the surface of the SiC substrate by thermal oxidation, and a step other than thermal oxidation on the thermal oxide film. The method includes the step of depositing an insulating film by the method.
[0037]
  Claim11The invention according to the description is claimed9In the manufacturing method of the ohmic electrode structure according to the description, the step of covering with the field insulating film includes a step of depositing an oxygen permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation, and the oxygen permeable insulating film. In summary, the method comprises a step of growing a thermal oxide film on the interface between the surface of the SiC substrate and the oxygen-permeable insulating film by thermal oxidation after the deposition of the film. That is, oxygen in the atmosphere reaches the surface of the SiC substrate through the oxygen permeable insulating film, and SiO is formed at the interface between the surface of the SiC substrate and the oxygen permeable insulating film.2A field insulating film can be realized by forming a film.
[0038]
  Claim12The invention according to the description includes (a) a step of forming a p-type SiC region having a high impurity density on at least a part of the surface of the SiC substrate, (b) a step of cleaning the surface of the SiC substrate, and (c) heat. A step of depositing an oxygen-permeable insulating film on the surface of the SiC substrate by a method other than oxidation; and (d) providing an opening in the oxygen-permeable insulating film so as to selectively expose a part of the p-type SiC region. And (e) after the step of forming the opening, the surface of the SiC substrate exposed to the opening and the interface between the surface of the SiC substrate and the oxygen permeable insulating film are thermally oxidized by thermal oxidation. A step of growing the film, (f) a step of removing the thermal oxide film grown on the opening, and (g) an Al-Ti electrode film disposed inside the opening from which the thermal oxide film has been removed. And (h) heat treating the SiC substrate in a non-oxidizing atmosphere. And summarized in that a method of manufacturing an ohmic electrode structure and a step of generating a thermal reaction layer between -Ti based electrode film and the SiC substrate.
[0039]
  Claim13The invention according to the description is claimed12In the method for producing an ohmic electrode structure according to the description, the step of generating the heating reaction layer is such that the partial pressures of oxygen and water are both 1 × 10- 3Pa ~ 1 × 10- 10The gist is to be carried out in an atmosphere of Pa.
[0040]
  Claim14The invention according to the description is claimed9-11In the method of manufacturing the ohmic electrode structure according to the description, the step of forming the opening includes (a) a step of forming an etching mask on the field insulating film by photolithography, and (b) using the etching mask. Removing a part of the field insulating film by dry etching so that the field insulating film remains on at least a part of the p-type SiC region; and (c) removing the remaining field insulating film by wet etching. The gist consists of a step of removing and exposing at least a part of the p-type SiC region, and a step of (d) cleaning the exposed p-type SiC region by rinsing with ultrapure water.
[0041]
  Claim15The invention according to the description is claimed14In the method of manufacturing an ohmic electrode structure according to the description, the step of disposing the Al—Ti based electrode film includes the step of disposing the Al—Ti based electrode film on the etching mask while the etching mask remains on the field insulating film. A step of depositing on the entire surface including the upper portion and the opening, and a step of selectively leaving the Al-Ti-based electrode film only inside the opening by removing the etching mask after the step of depositing on the entire surface. It consists of the following.
[0042]
  Claim16The invention according to the description is claimed12 or 13In the method of manufacturing the ohmic electrode structure according to the description, the step of forming the opening includes (a) a step of forming an etching mask on the oxygen permeable insulating film by photolithography, and (b) A step of removing a part of the oxygen permeable insulating film so that the oxygen permeable insulating film remains on at least a part of the p-type SiC region; and (c) a remaining oxygen permeable insulating film. The gist consists of a step of removing by wet etching to expose at least a part of the p-type SiC region, and a step of (d) cleaning the exposed p-type SiC region by rinsing with ultrapure water. .
[0043]
  Claim17The invention according to the description includes (a) a SiC substrate, (b) a p-type SiC region that functions as a main electrode region selectively formed on the surface of the SiC substrate, and (c) a surface of the p-type SiC region. And a heating reaction layer formed so as to protrude from a part of the p-type SiC region and project upward from the surface of the p-type SiC region, and (d) a first opening through which the heating reaction layer passes, A thermal oxide film disposed in contact with the surface of the substrate and the p-type SiC region; and (e) the thermal oxide film is an insulating film having a different composition or density, and is a second continuous film that is continuous with the first opening. An upper insulating film having an opening and disposed on the surface of the thermal oxide film; and (f) at least of Al and Ti disposed on the heating reaction layer in the second opening of the upper insulating film. An electrode film made of a metal including one, and (g) connected to the electrode film And summarized in that a semiconductor device comprising a electrode wiring.
[0044]
  Here, the “p-type SiC region functioning as a main electrode region selectively formed on the surface of the SiC substrate” is not limited to the case where the p-type SiC region is directly formed on the surface of the SiC substrate. Of course. For example, another semiconductor region having a larger area than the main electrode region (p-type SiC region) is arranged in a well shape on a part of the surface of the SiC substrate 1, and the main region is located at a position inside the well-shaped semiconductor region. An electrode region (p-type SiC region) may be formed. For example, it may be a base region of a bipolar transistor or a main electrode region (p-type SiC region) formed in a body region such as a power MOSFET. Alternatively, a case where another semiconductor region is epitaxially grown on the entire surface of the SiC substrate, and a main electrode region (p-type SiC region) is formed in a part of the surface of the other epitaxially grown semiconductor region is allowed. . Thus, the claim17In the invention according to the description, it should be noted that the case where the main electrode region (p-type SiC region) is formed on the surface of the SiC substrate indirectly through another semiconductor region is allowed.Furthermore,Claim17In the semiconductor device according to the present invention, the electrode film is a laminated film composed of a lower titanium / silicon (Ti—Si) alloy film and an upper titanium (Ti) film, and a lower aluminum / silicon (Al—Si) alloy film and an upper part. And a group consisting of a laminated film composed of a lower aluminum / titanium / silicon (Al—Ti—Si) alloy film and an upper aluminum / titanium (Al—Ti) alloy film. It is a gist that it is a metal film including at least one laminated film.
[0045]
  Claim18The invention according to the description is claimed17The gist of the semiconductor device according to the description is that the heating reaction layer is a solid solution containing metal carbide and metal silicon (Si).
[0046]
【The invention's effect】
  According to the first aspect of the present invention, the thermal oxide film formed by thermally oxidizing the surface of the SiC substrate and the thermal oxide film are laminated structures of insulating films having different compositions or densities, and a relatively thick field insulation. A film can be formed. For this reason, in various power devices that require a high breakdown voltage, the contact resistance ρc, which is conventionally known, is about 10 orders of magnitude lower.-6Ωcm2A contact resistance ρc below or below this is realized, and it becomes possible to increase the frequency and performance of various semiconductor electronic devices in which the surface wiring is connected to the p-type SiC region. In particular, a low contact resistance ρc can be obtained inside a fine opening (contact window) that can be employed in an actual device structure.Furthermore,Claim1By using the material specified in the description as the metal film, a metal / semiconductor junction with a low Schottky barrier and a thin thickness of the barrier can be formed. Moreover, a heating reaction layer is produced | generated uniformly. For this reason, the claim1According to the described invention, an ohmic electrode structure having an extremely low contact resistance ρc for the p-type SiC region can be obtained.
[0047]
  Claim2According to the invention according to the description, since a heating reaction layer made of a solid solution containing a metal carbide and metal silicon is selected, the Schottky barrier at the metal / semiconductor junction is extremely low, and the interface morphology is good. The heating reaction layer can be formed uniformly. Therefore, an ohmic electrode structure having a very low contact resistance ρc for the p-type SiC region can be obtained.
[0048]
  The SiC thermal oxide film is inferior to the Si thermal oxide film, but is a silicon oxide film (SiO2) close to the Si thermal oxide film.2Membrane). Therefore, the dielectric breakdown electric field strength of the thermal oxide film of SiC is about 14 MV / cm at a thickness of 10 nm. SiO formed by methods other than thermal oxidation2The breakdown electric field strength of the film is smaller than this value. That is, the claim3According to the invention according to the description, various insulating films other than the thermal oxide film of SiC are formed on the upper part of the thermal oxide film of SiC, and while ensuring the breakdown voltage required as the specifications of the semiconductor device, the surface of the SiC Good morphology can be maintained.
[0049]
  As mentioned above, the thermal oxide film of SiC is SiO close to the Si thermal oxide film.2Since it is a film, the etching rate for the BHF solution is about 100 nm / min. In comparison, SiO deposited by CVD2The etching rate for the film is 11.5 to 3 times higher. That is, the claim4According to the described invention, various SiO other than the thermal oxide film of SiC2By forming the film on the thermal oxide film of SiC, the surface morphology of SiC can be maintained satisfactorily while ensuring the breakdown voltage and the surface stability required as the specifications of the semiconductor device. In addition, various semiconductor processes can be employed by utilizing the difference in etching rate with respect to the BHF solution.
[0050]
  Claim5According to the invention according to the description, the surface carrier density of the p-type SiC region is 1 × 10 6.18/ CmThree~ 5x10twenty one/ CmThreeTherefore, the thickness of the Schottky barrier generated between the p-type SiC region and the heating reaction layer is reduced, and conduction holes easily flow due to the tunnel effect. For this reason, a low contact resistance ρc is obtained.
[0051]
  Claim6 descriptionAccording to the invention, since the thickness of the thermal oxide film is optimized to a value of 2 to 50 nm, the effect of removing as much as possible hydrocarbon compounds and natural oxide films that are likely to be formed on the surface of the p-type SiC region is maintained. However, substrate roughening due to excessive thermal oxidation can be prevented. For this reason, the interface between the p-type SiC region and the heating reaction layer is flat. Further, since the heating reaction layer is uniform and homogeneous, the height of the Schottky barrier is reduced and the contact resistance ρc is lowered.
[0052]
  Claim7According to the invention according to the description, since the total value of the thickness of the thermal oxide film and the thickness of the upper insulating film is set to 100 nm to 3 μm, the SiC substrate below the thermal oxide film and the wiring above the upper insulating film Leakage current due to the formed parasitic MOS transistor is suppressed, and a power semiconductor device having a high breakdown voltage can be provided.
[0053]
  Claim8According to the invention according to the description, the uppermost position of the electrode film exists inside the second opening, and the upper insulating film around the second opening does not overlap. For this reason, when forming the heating reaction layer, even if Al is melted, Al is confined in the depression of the second opening, so that the molten Al flows out to the surface of the surrounding upper insulating film and may cause a wiring short circuit. There is no. As a result, the manufacturing yield is improved.
[0054]
  Claim9According to the described invention, the steps from immediately before the formation of the field insulating film to the placement of the Al—Ti-based electrode film inside the opening are applied with the photoresist once on the SiC exposed surface of the opening. You can proceed without doing. Therefore, adhesion of hydrocarbon due to the photoresist to the interface between the Al—Ti electrode film and SiC before forming the heating reaction layer can be completely avoided, and a clean interface can be easily obtained. For this reason, the Schottky barrier at the interface between the heating reaction layer and SiC becomes extremely low and thin. Moreover, the morphology of the interface is good, and the heating reaction layer is generated uniformly. Furthermore, the partial pressures of oxygen and water are both 1 × 10- 3Pa ~ 1 × 10- 10Since the heat-reactive layer is formed by heat treatment in a non-oxidizing atmosphere of Pa, aluminum oxide generated on the surface of the Al—Ti-based electrode film during the heat treatment (Al2OThree) And titanium oxide (TiO2) And the like are remarkably suppressed, and the increase in contact resistance ρc due to the metal oxide film on the surface can be greatly reduced. As a result, 10 times lower by 10 digits than the conventional contact resistance ρc.-6Ωcm2A contact resistance ρc of a table or less is obtained. In addition, since the ohmic electrode structure is provided in the opening in the field insulating film, it is a structure suitable for an actual semiconductor electronic device.In particular, (i) an Al / Ti laminated film in which a Ti layer is deposited on an Al layer, or ( ii ) All Ti / Al laminated films in which an Al layer is deposited on a Ti layer have a good morphology at the interface with the p-type SiC region and a very low Schottky barrier due to the reaction with the p-type SiC region. A layer can be formed. Therefore,ClaimAccording to the ninth aspect of the invention, 10 which is about an order of magnitude lower than the conventional contact resistance ρc. -6 Ωcm 2 Contact resistance ρc below or below this is obtained.
[0055]
  Claim10According to the described invention, the step of forming the field insulating film on the surface of the SiC substrate includes the step of growing the thermal oxide film, and the step of depositing the insulating film on the thermal oxide film by a method other than thermal oxidation Therefore, deterioration of the surface morphology of the SiC substrate due to excessive thermal oxidation can be suppressed. As a method other than thermal oxidation, well-known physical or chemical means such as a CVD method or a sputtering method can be adopted. However, natural oxide films and hydrocarbons inherent to these methods other than thermal oxidation can be used. Generation can be effectively removed or suppressed by the thermal oxide film. For this reason, the morphology of the interface between the heating reaction layer and the p-type SiC region is improved, and a uniform and homogeneous heating reaction layer can be generated. Therefore, 10-6Ωcm2A contact resistance ρc of a table or less can be easily obtained.
[0056]
  Claim11According to the described invention, the step of depositing the oxygen permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation is performed first, and after the deposition of the oxygen permeable insulating film, the surface of the SiC substrate is thermally oxidized. A thermal oxide film is grown at the interface between the oxygen permeable insulating film and the oxygen permeable insulating film to form a field insulating film. Again, the claims10Similar to the invention according to the description, it is possible to suppress the deterioration of the surface morphology of the SiC substrate due to excessive thermal oxidation. In addition, the formation of a natural oxide film or hydrocarbon inherent to known physical or chemical means such as a CVD method or a sputtering method can be effectively removed or suppressed by the formation of a thermal oxide film. For this reason, the morphology of the interface between the heating reaction layer and the p-type SiC region is improved, and a uniform and homogeneous heating reaction layer can be generated. Therefore, 10-6Ωcm2A low contact resistance ρc of a table or lower can be easily obtained.
[0057]
  Claim12In the invention according to the description, first, a “temporary field insulating film” made of an oxygen permeable insulating film is formed on the surface of the SiC substrate by a method other than thermal oxidation, and an opening (so-called contact-opening film) is formed in the temporary field insulating film. Window), a thermal oxide film is grown on the surface of the SiC substrate exposed in the opening, and then the thermal oxide film is removed, so that the surface of the p-type SiC region can be cleaned. Further claims10 and 11As in the invention according to the description, the steps from immediately before the provisional field insulating film is formed until the Al—Ti-based electrode film is disposed inside the opening are once coated with the photoresist on the SiC exposed surface of the opening. It can proceed without application. Therefore, adhesion of hydrocarbon due to the photoresist to the interface between the Al—Ti electrode film and SiC before forming the heating reaction layer can be completely avoided, and a clean interface can be easily obtained. For this reason, the Schottky barrier at the interface between the heating reaction layer and SiC becomes extremely low and thin. Furthermore, a thin thermal oxide film is formed at the interface between the surface of the SiC substrate and the oxygen permeable insulating film by subsequent thermal oxidation.10 and 11As with the invention according to the description, it is possible to increase the withstand voltage, and at the same time, it is possible to suppress the deterioration of the surface morphology of the SiC substrate due to excessive thermal oxidation. In addition, the generation of a natural oxide film or hydrocarbon inherent to physical or chemical means other than thermal oxidation can be effectively removed by the generation of the thermal oxide film. For this reason, the morphology of the interface between the heating reaction layer and the p-type SiC region is improved, and a uniform and homogeneous heating reaction layer can be generated. Therefore, 10-6Ωcm2A low contact resistance ρc of a table or lower can be easily obtained.
[0058]
  Claim13According to the described invention, the partial pressures of oxygen and water are both 1 × 10- 3Pa ~ 1 × 10- 10Since heat treatment is performed in a non-oxidizing atmosphere of Pa to generate a heating reaction layer, Al generated on the surface of the Al—Ti electrode film during the heat treatment2OThreeAnd TiO2Thus, the increase in contact resistance ρc due to the metal oxide film on the surface can be greatly reduced.
[0059]
  Claim14According to the described invention, the final step in which the opening reaches the p-type SiC region is completed by rinsing with wet etching and ultrapure water. Reattachment to the surface of the p-type SiC substrate and etching damage due to excessive plasma energy can be prevented. For this reason, contamination of the surface of the p-type SiC substrate and roughening of the substrate surface can be effectively prevented. In addition, since dry etching can be used, fine ohmic contacts can be formed, so that high integration density of semiconductor integrated circuits and high performance such as reduction of on-resistance of power semiconductor devices can be achieved.
[0060]
  Claim15According to the invention according to the description, the etching mask using the opening (contact window) as the opening can also be used as a mask for the lift-off process for patterning the Al—Ti electrode film. That is, the contact window opening process and the photolithography process for the patterning process of the Al—Ti electrode film can be performed at once, and the manufacturing process of the semiconductor device is simplified. For this reason, it becomes easy to improve the manufacturing yield of the semiconductor device, improve the productivity, and further reduce the manufacturing cost.
[0061]
  Claim16According to the described invention, the final step of providing an opening reaching the p-type SiC region in the oxygen permeable insulating film is completed by wet etching and rinsing with ultrapure water, so that a reaction product of dry etching is generated. It is possible to prevent re-deposition of the hydro carbon, which is a material, on the surface of the p-type SiC substrate and etching damage due to excessive plasma energy. For this reason, the claim14As in the invention according to the description, contamination of the surface of the p-type SiC substrate and roughening of the substrate surface can be effectively prevented. In addition, since dry etching can be used, fine ohmic contacts can be formed, and high integration density of semiconductor integrated circuits and high performance such as reduction of on-resistance of power semiconductor devices can be achieved.
[0062]
  Claim17According to the described invention, the thermal oxide film formed by thermally oxidizing the surface of the SiC substrate and the thermal oxide film are laminated structures of insulating films having different compositions or densities, and are relatively thick with excellent stability. A field insulating film can be formed. For this reason, in various power devices having a high rated operating voltage, a contact resistance ρc that is about one digit lower than the conventionally known contact resistance ρc is realized. For this reason, it is possible to increase the frequency and performance of the semiconductor electronic device. In particular, a low contact resistance ρc with respect to the main electrode region can be obtained inside a fine opening (contact window) that can be employed in an actual device structure. Therefore, a semiconductor power device capable of operating at a low on-voltage and at a high speed can be realized by arranging a large number of fine contact windows at a high density. Claim17By using the material specified in the description as the metal film, a metal / semiconductor junction with a low Schottky barrier and a thin thickness of the barrier can be formed. Moreover, a heating reaction layer is produced | generated uniformly. For this reason, the claim17According to the described invention, the contact resistance ρc with respect to the main electrode region composed of the p-type SiC region is extremely low, and it is possible to increase the frequency and performance of various semiconductor electronic devices.
[0063]
  Claim18According to the invention according to the description, the Schottky barrier at the metal / semiconductor junction becomes extremely low because the heating reaction layer made of a solid solution containing a metal carbide and metal silicon is selected. In addition, the interface morphology is good, and the heating reaction layer can be formed uniformly. For this reason, the contact resistance ρc with respect to the main electrode region becomes extremely low, and it becomes possible to increase the frequency and performance of various semiconductor electronic devices.
[0064]
DETAILED DESCRIPTION OF THE INVENTION
  Next, first to third embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Accordingly, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
[0065]
(First embodiment)
  As shown in FIG. 1, the ohmic electrode structure according to the first embodiment of the present invention includes an SiC substrate 1, a p-type SiC region 2 selectively formed on the surface of the SiC substrate 1, and the p-type SiC. A heating reaction layer 8 formed on a part of the surface of the region 2, a thermal oxide film 3 covering the interface between the SiC substrate 1 and the p-type SiC region 2, an upper insulating film 4 disposed on the surface of the thermal oxide film 3, And at least an electrode film 7 disposed on the heating reaction layer 8. The p-type SiC region 2 functions as a main electrode region of a semiconductor device, particularly a semiconductor electronic device.
[0066]
  Generally, a semiconductor electronic device has a first main electrode region, a second main electrode region, and a control electrode. The “first main electrode region” is either an emitter region or a collector region in the IGBT, and in a power insulated gate transistor (power IGT) such as a power MOSFET or a power MOSSIT, it is either a source region or a drain region. Mean one. The “second main electrode region” means either an emitter region or a collector region that does not become the first main electrode region in the IGBT, and a source region or a drain region that does not become the first main electrode region in the power IGT. Means either one of That is, if the first main electrode region is an emitter region, the second main electrode region is a collector region, and if the first main electrode region is a source region, the second main electrode region is a drain region. The “control electrode” naturally means the gate electrode of the IGBT and the power IGT. In the present invention, one of the first main electrode region and the second main electrode region is simply referred to as “main electrode region”. Similarly, in a SiC semiconductor device that does not have a control electrode such as a diode, the first main electrode region and the second main electrode region are defined. In the present invention, also in this case, one of the first main electrode region and the second main electrode region is simply referred to as “main electrode region”. Further, in a semiconductor integrated circuit such as a power IC, three or more main electrode regions can be defined, and at least one of these is a “main electrode region” of the present invention.
[0067]
  A field insulating film 5 is constituted by a laminated structure of the thermal oxide film 3 and the upper insulating film 4. Furthermore, a wiring conductor piece 9 is formed on the field insulating film 5 so as to be electrically connected to the electrode film 7. The wiring conductor piece 9 is a wiring member for connecting the ohmic contact shown in FIG. 1 to other parts, and functions as a main electrode wiring of the semiconductor device. In a power device, a plurality of unit cells are arranged on a SiC substrate 1 in a honeycomb shape, a matrix shape, or the like to ensure current capacity. In some cases, the main electrode regions are subdivided and arranged on the SiC substrate 1 with high density according to design specifications for reducing the on-voltage. Accordingly, in such a case, the wiring conductor piece 9 functions as a wiring for integrating the main electrode regions of the unit cell divided into a plurality of units. The wiring conductor element 9 includes known aluminum (Al), aluminum-silicon (Al-Si) eutectic, aluminum-copper-silicon (Al-Cu-Si) eutectic, copper (Cu), titanium-tungsten. (Ti-W) alloy or the like is used.
[0068]
  The conductivity type and impurity density of SiC substrate 1 differ depending on the semiconductor device using the ohmic electrode structure of the present invention. Further, another semiconductor region having a larger area on the plane than the p-type SiC region 2 is arranged in a well shape on a part of the surface of the SiC substrate 1, and the inside of the other semiconductor region in the well shape on the plane is arranged. In this position, the epitaxially grown high impurity density p-type SiC region 2 may be formed as a convex portion, and this p-type SiC region 2 may be used as the main electrode region. Alternatively, another semiconductor region is epitaxially grown on the entire surface of the SiC substrate 1, and a part of the surface of the other epitaxially grown semiconductor region is further subjected to continuous epitaxial growth of the high impurity density p-type SiC region 2 by mesa etching or the like. The p-type SiC region 2 may be used as a main electrode region by forming as a convex portion.
[0069]
  For example, in the case of a pnp bipolar transistor, a base region made of an n-type SiC region is formed in a well shape on the surface of a low impurity density p-type (or π-type) SiC substrate 1 serving as a collector region. Alternatively, the p-type SiC region 2 having a high impurity density as the main electrode region (emitter region) may be formed as a convex portion at an internal position on the plane. In this case, an intrinsic semiconductor (i-type) SiC substrate 1 is used in place of the low impurity density p-type SiC substrate 1 serving as a collector region, and a high impurity is formed on the back surface (or part of the surface) of the i-type SiC substrate 1. You may form the collector area | region which consists of a p-type SiC area | region of density.
[0070]
  In the case of a thyristor such as a GTO thyristor, an n base region composed of an n type SiC region is formed on a part or the entire surface of the p type SiC substrate 1 serving as a p base region, and an anode is formed inside the n base region. The high impurity density p-type SiC region 2 as the region (main electrode region) can be formed into a convex shape by epitaxial growth. In this case, an n-type SiC region as a cathode region is formed on the back surface of the p-type SiC substrate 1 serving as a p base region.
[0071]
  On the other hand, in an n-channel junction FET or a junction SIT, a source region (main electrode region) is formed on the surface of an n-type SiC substrate (or ν-type SiC substrate or i-type SiC substrate) 1 functioning as a channel region. The p-type SiC region 2 having an impurity density can be formed in a convex shape. In an n-channel SI thyristor, a p-type SiC region 2 having a high impurity density as an anode region is projected on the surface of an n-type SiC substrate (or ν-type SiC substrate or i-type SiC substrate) 1 functioning as a channel region. It can be formed into a part shape.
[0072]
  In the p-channel power IGT, a high impurity density p-type SiC region 2 as a drain region (main electrode region) is projected on the surface of an n-type SiC substrate (or π-type SiC substrate) 1 functioning as an n-type channel region. It can be formed into a part shape. In this case, a p-type SiC region having a high impurity density as a source region (other main electrode region) opposite to the drain region 2 at another location on the surface of the n-type SiC substrate (or π-type SiC substrate) 1. Is formed in a convex shape. A gate oxide film is formed on the surface of the n-type SiC substrate (or π-type SiC substrate) 1 between the source region and the drain region 2, and a gate electrode is formed on the gate oxide film. As gate electrodes, refractory metals such as tungsten (W), titanium (Ti), molybdenum (Mo), and silicides (WSi) thereof.2, TiSi2, MoSi2) Etc. can be used. Alternatively, in the p-channel power IGT having a double diffusion structure, a drain region (main electrode region) is formed on the surface of a p-type SiC substrate (or π-type SiC substrate or i-type SiC substrate) 1 functioning as a drift region. The p-type SiC region 2 having an impurity density can be formed in a convex shape. In this case, another p-type SiC region as a source region is formed in an n body region formed on the surface of p-type SiC substrate 1. Similarly, a p-type SiC region 2 as a drain region and a p-type SiC region as a source region are formed in a convex shape on the surface of an n-type SiC substrate (or π-type SiC substrate) 1, and the source region and drain If a Schottky electrode is formed on the surface of the n-type SiC substrate (or π-type SiC substrate) 1 between the regions 2, a MESFET can be realized.
[0073]
  In an n-channel IGBT, a high impurity density p-type SiC region 2 as a collector region can be formed in a convex shape on the surface of an n-type SiC substrate (or ν-type SiC substrate) 1 functioning as a drift region. In this case, another n-type SiC region as the emitter region is formed in the p body region formed on the surface of the n-type (or ν-type) SiC substrate 1. The ohmic electrode structure according to the first embodiment of the present invention can be applied to the high impurity density p-type SiC region 2 as the main electrode region of these various semiconductor electronic devices.
[0074]
  The heating reaction layer 8 is formed so as to protrude upward from the surface of the p-type SiC region 2 while entering the inside from a part of the surface of the p-type SiC region 2. The thermal oxide film 3 has a first opening through which the heating reaction layer 8 penetrates, and covers the interface between the SiC substrate 1 and the p-type SiC region 2 so as to cover the interface between the SiC substrate 1 and the p-type SiC region 2. It is placed in contact with the surface. The upper insulating film 4 is an insulating film having a composition or density different from that of the thermal oxide film 3 and has a second opening continuous to the first opening. As shown in FIG. 1, the uppermost position of the electrode film 7 exists inside the second opening. The first and second openings constitute a common opening 6.
[0075]
  In the ohmic electrode structure according to the first embodiment of the present invention, the “insulating film having a composition different from that of the thermal oxide film 3” means a PSG (phosphosilicate glass) film, BSG (borosilicate glass), BPSG ( Borophosphosilicate glass) or SiThreeNFourAn insulating film such as a film. In addition, the “insulating film having a density different from that of the thermal oxide film 3” means SiO deposited by a method other than the thermal oxide film.2An insulating film such as a film. For example, SiO by chemical or physical deposition methods such as CVD, sputtering, vacuum evaporation, etc.2Applicable to membranes. The SiC thermal oxide film 3 shown in FIG. 1 is inferior to the Si thermal oxide film, but is close to the Si thermal oxide film.2It is a membrane. SiO deposited by thermal oxide film and other methods2Since the density is different from that of the film, the boundary can be seen when the cross section is observed with a high resolution SEM.
[0076]
  The dielectric breakdown electric field strength of the SiC thermal oxide film 3 close to the Si thermal oxide film is about 14 MV / cm at a thickness of 10 nm. On the other hand, SiO formed by methods other than thermal oxidation2The breakdown electric field strength of the film is smaller than this value. For example, SiO deposited by CVD2Since the breakdown electric field strength of the film is about 6 MV / cm at the same thickness of 10 nm, the SiC thermal oxide film 3 and the upper insulating film 4 can be clearly distinguished by measuring the breakdown electric field strength.
[0077]
  Further, the SiC thermal oxide film 3 is made of SiO close to the Si thermal oxide film.2Since it is a film, the etching rate for the BHF solution is about 100 nm / min. In comparison, SiO deposited by CVD2The etching rate for the film is 1.5 to 3 times higher. Therefore, if the etching rate for the BHF solution is measured, the SiC thermal oxide film 3 and the upper insulating film 4 can be clearly distinguished.
[0078]
  Microscopically, SiO deposited by CVD2The film has more hydrogen and carbon bonds than the SiC thermal oxide film 3, and the Si-O-Si bond distance is longer than that of the SiC thermal oxide film 3. Therefore, the SiC film can be clearly seen by infrared absorption spectrum and Raman spectroscopy. The thermal oxide film 3 and the upper insulating film 4 can be distinguished.
[0079]
  Various SiO other than the thermal oxide film of SiC as shown in FIG.2If a laminated structure in which the upper insulating film 4 such as a film is formed on the SiC thermal oxide film 3 is employed, the surface morphology of the SiC is ensured while ensuring the breakdown voltage and the surface stability required for the specifications of the semiconductor device. Can be maintained well.
[0080]
  The thickness of the thermal oxide film 3 is desirably 2 to 50 nm. In particular, the thickness of the thermal oxide film 3 in the range of 5 to 20 nm is desirable. When the thickness of the thermal oxide film 3 is less than 5 nm, the effect of removing the damaged region on the surface of the SiC substrate 1 caused by surface polishing or ion implantation and the effect of removing foreign matter on the surface are poor. On the other hand, when the thickness of the thermal oxide film 3 is larger than 50 nm, there is a problem that the surface of the SiC substrate 1 is gradually roughened due to excessive thermal oxidation and the surface morphology is lowered. For this reason, the thickness of the thermal oxide film 3 within the above range has a beneficial effect in reducing the contact resistance ρc.
[0081]
  The total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is preferably 100 nm to 3 μm. In particular, the thickness is desirably 300 nm or more. In the case of a power semiconductor device with a high breakdown voltage, the thickness may be 800 nm or more. However, if the field insulating film 5 becomes too thick, cracks and the like are generated, so that 3 μm or more is not preferable.
[0082]
  The electrode film 7 shown in FIG. 1 is made of a metal including at least one of Al and Ti disposed on the heating reaction layer 8 in the second opening of the upper insulating film 4. This "electrode film 7 made of a metal containing at least one of Al and Ti"
  (I) a laminated film composed of a lower Ti—Si alloy film and an upper Ti film;
  (Ii) a laminated film composed of a lower Al—Si alloy film and an upper Al film, and
  (Iii) It is preferably one of a laminated film composed of a lower Al—Ti—Si alloy film and an upper Al—Ti alloy film.
[0083]
  As will be described later, the present invention
  (I) Al / Ti laminated film in which a Ti layer is deposited on an Al layer,
  (Ii) Ti / Al laminated film in which an Al layer is deposited on the Ti layer,
  (Iii) Al-Ti alloy film
Is reacted with the p-type SiC region 2 to form the heating reaction layer 8, thereby making the Schottky barrier extremely low and reducing the thickness of the barrier. As a result, the electrode film 7 shown in FIG. 1 has a laminated structure composed of an unreacted metal layer after formation of the heating reaction layer 8 and a compound portion with metal Si diffused through the heating reaction layer 8. It is. That is,
  (I) In the Al / Ti laminated film in which the Ti layer is deposited on the Al layer, the lower Al layer before the heat treatment becomes the heating reaction layer 8 by the heat treatment. At this time, in the upper Ti layer before the heat treatment, a Ti—Si alloy film is generated in the lower portion by the reaction with the metal Si diffused in the heating reaction layer. The electrode film 7 is composed of a laminated film composed of the lower Ti—Si alloy film and the upper unreacted Ti film.
[0084]
  (Ii) In the Ti / Al laminated film in which the Al layer is deposited on the Ti layer, the Ti layer before the heat treatment becomes the heat reaction layer 8 by the heat treatment. On the other hand, in the Al layer before the heat treatment, an Al—Si alloy film is generated in the lower part due to the reaction with the metal Si diffused in the heating reaction layer, and an unreacted Al film remains in the upper part.
[0085]
  (Ii) In the Al—Ti alloy film, the lower Al—Ti alloy film before the heat treatment becomes the heating reaction layer 8 by the heat treatment, and the unreacted Al—Ti alloy film remains at the uppermost part before the heat treatment. Then, an Al—Ti—Si alloy film is generated at the boundary with the heating reaction layer 8 by reaction with metal Si diffused through the heating reaction layer.
[0086]
  FIG. 2 shows the depth direction of an ohmic electrode structure using an Auger electron spectroscopy (AES) method after heat-treating a Ti / Al laminated film in which an Al layer is deposited on a Ti layer at 1000 ° C. for 2 minutes. It is a figure which shows the result of having analyzed the composition. Etching rate by sputtering at the time of AES measurement is SiO2It is 13 nm / min in terms of conversion. As shown in FIG. 2, Al as the wiring conductor piece 9 exists on the most surface side. Under the wiring conductor piece 9, there is an electrode film 7 composed of Al containing oxygen (O) and Al containing Si therebelow. The thickness of the electrode film 7 is 312 nm in consideration of the etching rate by sputtering. Under the electrode film 7, there is a heating reaction layer 8 having a thickness of 367 nm. The heating reaction layer 8 is a Ti layer containing carbon (C) and Si. Below the heating reaction layer 8 is the SiC substrate 1.
[0087]
  CKLL, AlKLL, SiLVVWhen the chemical state of each element is determined by target factor analysis (TFA) using, the chemical state of C is divided into two components, and the components on the surface side overlap with the Ti distribution. From the peak shape (not shown), this is presumed to be Ti carbide (TiC) in the heating reaction layer 8. On the other hand, the deeper component is presumed to be a component resulting from SiC of the SiC substrate 1.
[0088]
  The chemical state of Al is also divided into two components, and the presence of a metal component and an oxide component is estimated from the peak shape (not shown). In each component profile, the oxide profile is in good agreement with the O profile.
[0089]
  Si is divided into two or three components. Since two-component fitting is better when dividing the profile, a two-component system will be considered here. Presence of a metal component and a carbide component is estimated from a peak shape not shown. For the profile of the metal component, the surface side is AlKLLThis agrees well with the Al metal component profile. In the inner region corresponding to the TiC layer, a deviation from the profile of the Al metal component is recognized. Therefore, when the chemical state is judged from the shape of the spectrum not shown, no difference between the Al metal component and the corresponding spectrum is recognized. Therefore, it is determined to be a metal component. From this, it is estimated that Si exists in a metal state in the TiC layer of the heating reaction layer 8.
[0090]
  In addition, the component recognized after the Ti layer is in good agreement with the C (SiC) profile, and it is presumed that it is SiC of the SiC substrate 1 from the peak shape.
[0091]
  Thus, according to the AES measurement, when the Ti / Al laminated film is heat-treated at 1000 ° C. for 2 minutes, the heating reaction layer 8 is a solid solution containing metal carbide (TiC) and metal silicon. Can be estimated. When the Al / Ti laminated film is heat-treated, it is presumed that the heating reaction layer 8 is a solid solution containing AlC and metal silicon. The heating reaction layer 8 made of a solid solution containing this metal carbide and metal silicon makes the Schottky barrier at the metal / semiconductor junction extremely low and improves the morphology of the interface. As a result, the heating reaction layer 8 is made uniform. It is determined that it can be generated.
[0092]
  The Ti film of the Ti / Al laminated film or one element of the Al / Ti laminated film can be replaced with an Al—Si eutectic film frequently used in the wiring of the Si semiconductor electronic device.
[0093]
  As shown in FIG. 1, p-type SiC region 2 having a high surface carrier (hole) density is formed on the surface of SiC substrate 1. The p-type SiC region 2 is a region 2 in which the p-type epitaxial film is left in a mesa shape. The surface carrier density of the p-type SiC region 2 is 1 × 1018/ CmThree~ 5x10twenty one/ CmThreeIt is desirable that More preferably 1 × 1018/ CmThreeThe above surface carrier density is desirable.
[0094]
  Depending on the design of the semiconductor device, a plurality of bonding pads connected to each main electrode region and the control electrode via the wiring conductor piece (main electrode wiring) 9 may be formed on the field insulating film 5. . An oxide film (SiO 2) is formed on the wiring conductor piece (main electrode wiring) 9 and the bonding pad.2), PSG film, BPSG film, nitride film (Si3N4Or a passivation film made of a polyimide film or the like may be formed. Then, a plurality of openings (windows) can be provided so as to expose a plurality of electrode layers in a part of the passivation film, thereby enabling bonding.
[0095]
  Next, the manufacturing process of the ohmic electrode structure according to the first embodiment of the present invention will be described with reference to process cross-sectional views (Nos. 1 to 3) shown in FIGS.
[0096]
  (A) First, as shown in FIG. 3A, the surface of the Si surface of the 4H-SiC substrate 1 which is 8 ° off is 1 × 1019/ CmThreeA p-type epitaxial growth layer (p-type SiC region) 20 having a thickness of several hundreds of nm to which the above-described high impurity density p-type impurity (Al) is added is epitaxially grown. Subsequently, a 1.2 μm thick silicon oxide film (SiO 2) is formed on the p-type epitaxial growth layer (p-type SiC region) 20.2An etching mask 21 corresponding to the p-type SiC region 2 is formed by an etching technique such as a well-known photolithography method and a reactive ion etching (RIE) method.
[0097]
  (B) Next, SiO2Using an etching mask 21 made of a film, SF6And O2As shown in FIG. 3B, unnecessary epitaxial layers are removed by RIE using an etchant gas. Furthermore, after that, SiO2The etching mask 21 made of a film is entirely removed with hydrofluoric acid (HF) to form a p-type SiC region 22 having a mesa structure with element isolation. When p-type SiC region 22 functions as a drain region of power IGT, it is opposed to drain region 2 in a similar manner (simultaneously with formation of drain region 2) at another location on the surface of SiC substrate 1. Thus, the p-type SiC region as the source region is formed in a convex shape. In this case, an n-type SiC substrate or a π-type SiC substrate may be selected as the SiC substrate 1.
[0098]
  (C) Then, the SiC substrate 1 is sufficiently cleaned using a predetermined cleaning method such as an RCA cleaning method well known in the silicon (Si) process. The RCA cleaning method is H2O2+ NHFourOH liquid mixture (SC-1) and H2O2This is a traditional method for cleaning a semiconductor SiC substrate 1 in which a dipping process using a HCl mixture (SC-2) is combined. Then, as shown in FIG. 3C, the sufficiently cleaned surface of the SiC substrate 1 is thermally oxidized in a dry oxygen atmosphere at 1000 ° C. to 1150 ° C., and a 5 to 40 nm thick thermal oxide film 3 is formed on the surface. grow up. Note that water vapor may be used instead of the dry oxygen atmosphere. If thermal oxidation is performed in dry oxygen at 1150 ° C. for 3 hours, a thermal oxide film 3 of 35 to 40 nm is obtained. If thermal oxidation is performed at 1150 ° C. for 2 hours in a wet atmosphere using water vapor, a thermal oxide film 3 of 30 to 35 nm can be obtained. In the case of thermal oxidation in a wet atmosphere using water vapor, it is preferable to anneal in argon (Ar) at 1150 ° C. for about 30 minutes. In order to make the thermal oxide film 3 20 nm or less, the oxidation temperature may be lowered or the oxidation time may be shortened. If considered as a manufacturing process of the power IGT, the thermal oxide film 3 formed on the surface of the SiC substrate 1 between the source region and the drain region 2 can be used as a gate oxide film.
[0099]
  (D) Next, as shown in FIG. 4D, SiO 2 is formed on the thermal oxide film 3 by atmospheric pressure CVD.2An upper insulating film 4 made of a film is deposited to form a field insulating film 5 having a two-layer structure. It is desirable that the total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is about 600 nm to 1.5 μm. If considered as a manufacturing process of the power IGT, the gate electrode may be formed before the upper insulating film 4 is deposited. That is, after the formation of the thermal oxide film 3, a refractory metal such as W, Ti, or Mo, or a silicide thereof (WSi).2, TiSi2, MoSi2) Or the like is deposited on the thermal oxide film 3 by sputtering, vacuum evaporation, CVD, or the like. Then, the gate electrode material may be patterned using photolithography and RIE to form the gate electrode on the gate oxide film 3 between the source region and the drain region 2. Then, after forming the gate electrode, the SiC substrate 1 is cleaned by an RCA cleaning method or the like. On the gate electrode and the thermal oxide film 3 that have been sufficiently cleaned, SiO 2 is formed by atmospheric pressure CVD.2An upper insulating film 4 made of a film is deposited to form a field insulating film 5 having a two-layer structure.
[0100]
  (E) Next, a photoresist 22 having a thickness of 1 to 2 [mu] m is applied to the surface of the field acid insulating film 5 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6. Subsequently, by using the pattern of the photoresist 22 as an etching mask, the SiC substrate 1 is immersed in a BHF solution and wet-etched, so that an opening 6 is formed in the field insulating film 5 as shown in FIG. Form. When the fine opening 6 is formed, dry etching using gas plasma is preferable. For example, CHFThreeOr C2F6It is possible to use various dry etching methods such as RIE using an etchant or the like and electron cyclotron resonance ion etching (ECR ion etching). In this case, dry etching is performed first, and when the field insulating film 5 is left several tens of nanometers, switching to wet etching is performed. When the opening 6 is penetrated to the end by dry etching,
  1) The surface of the SiC substrate 1 becomes rough due to plasma damage caused by excessive plasma energy.
  2) Hydrocarbon, which is a reaction product generated by the etching reaction, reattaches to the surface of the SiC substrate 1 and contaminates the surface.
This causes a serious obstacle to the uniform generation of the heating reaction layer described later. Furthermore, the contact resistance ρc is dramatically increased, which is not preferable.
[0101]
  (F) Thereafter, with the photoresist 22 as an etching mask remaining, the BHF solution is completely rinsed (rinsed) with ultrapure water and then dried. Then, the SiC substrate 1 with the resist mask 22 attached is quickly installed in a chamber of a vacuum evaporation apparatus and immediately evacuated. The exposure time in the atmosphere from contact window opening etching to evacuation is an extremely important factor for increasing or decreasing the contact resistance ρc. If the standing time in the atmosphere is long, a natural oxide film is formed on the surface of the SiC substrate 1 in the opening, or unwanted foreign matter adheres. For this reason, it becomes a big obstacle to the uniform generation of the heating reaction layer described later, and as a result, the contact resistance ρc is dramatically increased. Then, the chamber of the vacuum evaporation apparatus is 1.3 × 10 3 with a turbo molecular pump, a cryopump or the like.- 5A vacuum is evacuated to a pressure less than Pa, and an Al—Ti electrode film 17 is deposited on the surface of the SiC substrate 1 as shown in FIG. As shown in FIG. 4F, in order to prevent the Al—Ti electrode film 17 from adhering to the side wall of the opening, the directivity of the vapor deposition beam may be improved using an orifice or the like. .
[0102]
  (G) After the vacuum deposition of the Al—Ti electrode film 17, the SiC substrate 1 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, as shown in FIG. 5G, a substrate structure in which the Al—Ti electrode film 7 is selectively embedded only in the opening is obtained by using a lift-off method. That is, when the SiC substrate 1 is immersed in an organic solvent such as acetone or a dedicated photoresist stripping solution and the photoresist 22 remaining on the surface of the SiC substrate 1 is completely removed, the Al deposited on the photoresist 22 is removed. Since the -Ti electrode film 17 is also removed together with the photoresist 22, as shown in FIG. 5G, the Al-Ti electrode film 27 selectively remains only in the opening.
[0103]
  (H) After that, when the SiC substrate 1 is heat-treated in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. for a short time (about several minutes), as shown in FIG. The film 27 and the SiC substrate 1 react with each other to generate the heating reaction layer 8 in the interface region between them, and excellent ohmic characteristics are realized between the heating reaction layer and the p-type SiC. In order to perform heat treatment for a short time of about several minutes, infrared (IR) lamp heating may be used. Here, “non-oxidizing atmosphere” means oxygen (O2) And water (H2It is an atmosphere that does not contain a gas of a compound containing oxygen such as O). Specifically, ultra high purity argon (Ar) or ultra high purity nitrogen (N2An ultra-high purity inert gas atmosphere such as) or a high vacuum is suitable as the “non-oxidizing atmosphere”. If even a small amount of oxygen is contained in the heat treatment atmosphere, an oxide of Al or Ti (= insulator) is generated on the surface by heat treatment, or the formation of the heating reaction layer is hindered. Strict management is necessary for control. Specifically, the partial pressure of oxygen and water contained in the heat treatment atmosphere is at least 1 × 10- 3Pa ~ 1 × 10- 10About Pa, preferably 1. × 10- 5Pa ~ 1 × 10- 10It is desirable to be about Pa. When heat treatment is performed in an ultra-high purity inert gas atmosphere, strict management such as the use of a deoxygenation device or a gas purification device is required in addition to gas pipe baking and leak inspection. Further, when heat treatment is performed in a high vacuum, Al and Ti have a gettering action, strictly speaking, 1 × 10.- 8Since the surface is oxidized even in a vacuum of about Pa, the partial pressure of oxygen and water can be reduced to 1 × 10 using a cryopanel or the like.- 8Pa ~ 1 × 10- 10It is preferable to perform the heat treatment under an ultra-high vacuum while controlling to about Pa. In the Al / Ti laminated film in which the Ti layer is deposited on the Al layer as the Al—Ti-based electrode film 27, the lower Al layer before the heat treatment becomes the heating reaction layer 8 by the heat treatment. At this time, a Ti—Si alloy film is formed in the lower portion of the Ti layer before the heat treatment, and the electrode film 7 made of a laminated film of the Ti—Si alloy film and the upper unreacted Ti film is formed as the heating reaction layer 8. Generated on top. In the Ti / Al laminated film in which the Al layer is deposited on the Ti layer as the Al—Ti-based electrode film 27, the Ti layer before the heat treatment becomes the heat reaction layer 8 by the heat treatment, and the Al layer before the heat treatment is disposed at the lower part. Since an Al—Si alloy film is generated and an unreacted Al film remains on the upper part, an electrode film 7 made of an Al—Si / Al layer is generated on the heating reaction layer 8. When an Al—Ti alloy film is used as the Al—Ti-based electrode film 27, the lower Al—Ti alloy film before the heat treatment becomes the heat reaction layer 8 by the heat treatment, and the unreacted Al is formed on the uppermost part before the heat treatment. -Ti alloy film remains. In addition, since an Al—Ti—Si alloy film is generated at the boundary with the heating reaction layer 8, an electrode film 7 made of an Al—Ti—Si / Al—Ti layer is generated on the heating reaction layer 8. Is done. As the thermal reaction layer 8, a solid solution containing a metal carbide and metal silicon is formed.
[0104]
  (I) After the heating reaction layer 8 is formed, a conductor film 19 such as Al is deposited on the entire surface of the SiC substrate 11 as shown in FIG. Then, by patterning with a photolithographic method and an etching technique such as RIE to form the wiring conductor piece 9 as shown in FIG. 1, the ohmic electrode structure according to the first embodiment of the present invention is completed. . If this wiring conductor piece 9 is a drain electrode wiring (main electrode wiring), the source electrode wiring (main electrode wiring is connected to the source region disposed opposite to the drain region 2 in the same manner. The power IGT is completed (the ohmic electrode on the source electrode side can be formed at the same time in the same process as the drain electrode side.) Note that the etchant (= etching solution or etching gas) at the time of patterning is Al −. When the Ti-based electrode film 7 is affected, the conductor film 19 made of Al or the like may be disposed so as to cover the Al-Ti-based electrode film 7 without fail.
[0105]
  In order to strictly evaluate the effect of the ohmic electrode structure according to the first embodiment of the present invention, the contact resistance ρc was measured using a linear transmission line model (linear TLM) evaluation method. In the linear TLM evaluation method, first, a linear TLM contact group having a structure in which rectangular contacts are arranged in a horizontal row while changing the contact interval in the long side direction of a rectangular element isolation region (here, n-type region). prepare. And resistance is calculated | required from the current-voltage characteristic between two adjacent contacts. In the linear TLM evaluation method, this resistance is arranged as a function of the contact interval, this is linearly approximated, mathematical processing is performed, and finally a strict contact resistance ρc is obtained.
[0106]
  The composition of the evaluated sample is as follows. The thickness and impurity density of the p-type epitaxial layer are 800 nm and 1.2 × 10 respectively.19/ CmThree(Al-doped). The Al—Ti based electrode film 7 is composed of a Ti (50 nm thickness) / Al (300 nm thickness) laminated film. The thermal oxide film 3 constituting the field insulating film 5 is a 1100 ° C. dry oxide film (10 nm thick), and the upper insulating film 4 thereon is a SiO film formed by atmospheric pressure CVD.2It is a film (400 nm thick). The heat treatment temperature, heat treatment time, and heat treatment atmosphere for forming the heating reaction layer 8 are 1000 ° C. and 5 minutes, respectively, and a pure Ar atmosphere. The contact width and length of the contact group constituting the TLM pattern are 200 μm and 100 μm, respectively, and the contact interval L = 6, 10, 15, 20, 25, and 30 μm.
[0107]
  FIG. 6 shows the current-voltage characteristics between adjacent contact electrodes using the contact interval as a parameter. Since a straight line passing through the origin is obtained, it can be seen that ohmic contacts are obtained in all the electrodes constituting the TLM pattern. FIG. 7 is a plot of the relationship between the resistance and distance between the contact electrodes determined from the slope of the straight line in FIG. The data is approximated to one straight line with little variation, and the contact resistance ρc = 9.5 × 10 by the TLM method.-7Ωcm2Is obtained. Ρc = 7.0 × 10 when other conditions are the same and an Al (150 nm thick) / Ti (15 nm thick) laminated electrode film is used instead of the Ti / Al laminated electrode film.-6Ωcm2Is obtained. Further, when an Al—Ti alloy is used, ρc = 9.0 × 10-6Ωcm2Is obtained.
[0108]
  In the method for manufacturing an ohmic electrode structure according to the first embodiment of the present invention, the heat treatment temperature is preferably 900 ° C. or higher. According to the measurement of the contact resistance ρc using the TLM pattern made of the Ti / Al laminated electrode film, ρc = 1.2 × 10 at a heat treatment temperature of 700 ° C.- 2Ωcm2At a heat treatment temperature of 800 ° C., ρc = 1.3 × 10- 3Ωcm2At a heat treatment temperature of 900 ° C., ρc = 4.3 × 10-6Ωcm2At a heat treatment temperature of 1000 ° C., as described above, ρc = 9.5 × 10-7Ωcm2Because it was obtained.
[0109]
  Further, in the measurement of the contact resistance ρc using the Ti / Al laminated electrode film, the contact resistance ρc when the thickness of Al is constant at 300 nm and Ti is shaken at 10 nm, 20 nm, 50 nm, and 100 nm is 100 nm is the lowest, increases (deteriorates) by an order of magnitude at 50 nm, and gradually increases to 20 nm and 10 nm. Therefore, the thickness of Ti is preferably 50 nm or more. More preferably, a value of 100 nm to 300 nm is selected.
[0110]
  Thus, the ohmic electrode structure according to the first embodiment of the present invention is 10-6Ωcm2A practical contact resistance ρc of the table or less is achieved. As a result, the problem in the prior art of the SiC electronic device that the contact resistance ρc in the ohmic contact with respect to the p-type SiC is high or cannot be applied to the production of an actual SiC electronic device with a simplified configuration is solved. Yes.
[0111]
(Second Embodiment)
  The feature of the ohmic electrode structure according to the second embodiment of the present invention shown in FIG. 8 is that a p-type SiC region 32 is formed on the SiC substrate 1 by selective ion implantation. That is, the ohmic electrode structure according to the second embodiment of the present invention includes an SiC substrate 1, a p-type SiC region 32 selectively formed on the surface of the SiC substrate 1, and a surface of the p-type SiC region 32. Heat reaction layer 8 formed in part, thermal oxide film 3 covering the interface between SiC substrate 1 and p-type SiC region 32, upper insulating film 4 disposed on the surface of thermal oxide film 3, and heating reaction layer 8 And at least an electrode film 7 disposed on the upper portion. The p-type SiC region 32 functions as a main electrode region of a semiconductor device, particularly a semiconductor electronic device.
[0112]
  A field insulating film 5 is constituted by a laminated structure of the thermal oxide film 3 and the upper insulating film 4. Furthermore, a wiring conductor piece 9 is formed on the field insulating film 5 so as to be electrically connected to the electrode film 7. The wiring conductor piece 9 is a wiring member that connects the ohmic contact shown in FIG. 8 to other parts, and functions as a main electrode wiring of the semiconductor device. Accordingly, although depending on the design, the wiring conductor piece 9 may be a main electrode wiring connected to a predetermined bonding pad. For the wiring conductor piece 9, well-known Al, Al—Si eutectic, Al—Cu—Si eutectic, Cu, Ti—W alloy or the like is used.
[0113]
  Heating reaction layer 8 is formed to protrude upward from the surface of p-type SiC region 32 at the same time as it enters the inside from a part of the surface of p-type SiC region 32. Thermal oxide film 3 has a first opening through which heating reaction layer 8 penetrates, and is formed between SiC substrate 1 and p-type SiC region 32 so as to cover the interface between SiC substrate 1 and p-type SiC region 32. It is placed in contact with the surface. The upper insulating film 4 is an insulating film having a composition or density different from that of the thermal oxide film 3 and has a second opening continuous to the first opening. As shown in FIG. 8, the uppermost position of the electrode film 7 exists inside the second opening. The first and second openings constitute a common opening 6.
[0114]
  As defined in the first embodiment of the present invention, in the ohmic electrode structure according to the second embodiment, the “insulating film having a composition different from that of the thermal oxide film 3” includes a PSG film, a BSG, BPSG or SiThreeNFourAn insulating film such as a film. In addition, the “insulating film having a density different from that of the thermal oxide film 3” refers to SiO deposited by a method other than the thermal oxide film, for example, a CVD method, a sputtering method, a vacuum evaporation method, or the like.2An insulating film such as a film is applicable. The SiC thermal oxide film 3 shown in FIG. 8 is inferior to the Si thermal oxide film, but is close to the Si thermal oxide film.2It is a membrane. SiO deposited by thermal oxide film and other methods2Since the density is different from that of the film, the boundary can be seen when the cross section is observed with a high resolution SEM. Further, the SiC thermal oxide film 3 and the upper insulating film 4 can be clearly distinguished by measuring the dielectric breakdown electric field strength, the etching rate with respect to the BHF solution, the infrared absorption spectrum, and the Raman spectrum.
[0115]
  The thickness of the thermal oxide film 3 is desirably 2 to 50 nm. In particular, the thickness of the thermal oxide film 3 in the range of 5 to 20 nm is desirable. As described in the first embodiment, when the thickness of the thermal oxide film 3 is less than 5 nm, the effect of removing the damaged region on the surface of the SiC substrate 1 caused by surface polishing or ion implantation and the surface foreign matter are removed. The effect of removing becomes poor. On the other hand, when the thickness of the thermal oxide film 3 is larger than 50 nm, the surface of the SiC substrate 1 is gradually roughened due to excessive thermal oxidation, and the surface morphology is lowered.
[0116]
  The total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is preferably 100 nm to 3 μm. In particular, the thickness is desirably 300 nm or more. In the case of a power semiconductor device with a high breakdown voltage, the thickness may be 800 nm or more. However, if the field insulating film 5 becomes too thick, cracks and the like are generated, so that 3 μm or more is not preferable.
[0117]
  Various SiO other than the thermal oxide film of SiC as shown in FIG.2If a laminated structure in which the upper insulating film 4 such as a film is formed on the SiC thermal oxide film 3 is employed, the surface morphology of the SiC is ensured while ensuring the breakdown voltage and the surface stability required for the specifications of the semiconductor device. Can be maintained well.
[0118]
  The electrode film 7 shown in FIG. 8 is made of a metal including at least one of Al and Ti disposed on the heating reaction layer 8 in the second opening of the upper insulating film 4. As described in the first embodiment, this “electrode film 7 made of a metal containing at least one of Al and Ti” is a laminated film composed of a lower Ti—Si alloy film and an upper Ti film, It is preferable that any one of a laminated film made of an Al-Si alloy film and an upper Al film and a laminated film made of a lower Al-Ti-Si alloy film and an upper Al-Ti alloy film. The thermal reaction layer 8 is preferably a solid solution containing a metal carbide and metal silicon. The heating reaction layer 8 made of a solid solution containing this metal carbide and metal silicon makes the Schottky barrier at the metal / semiconductor junction extremely low and improves the morphology of the interface. As a result, the heating reaction layer 8 is made uniform. It is determined that it can be generated. The Ti / Al laminated film or the Al film as one element of the Al / Ti laminated film can be replaced with an Al—Si eutectic film or the like frequently used for wiring of Si semiconductor electronic devices.
[0119]
  As shown in FIG. 8, p-type SiC region 32 having a high surface carrier (hole) density is formed on the surface of SiC substrate 1. The ion implantation method is advantageous in that the p-type SiC region 32 having a higher impurity density can be formed than in the case of the epitaxial p-type SiC region 2 according to the first embodiment. The surface carrier density (surface hole density) of the p-type SiC region 32 is at least 1 × 10.17/ CmThreeOr more, preferably 1 × 1018/ CmThreeThe above is desirable.
[0120]
  The conductivity type and impurity density of SiC substrate 1 vary depending on the design specifications of the semiconductor device using the ohmic electrode structure according to the second embodiment of the present invention. Further, another semiconductor region having a planar area larger than that of the p-type SiC region 32 and having a deep diffusion depth is arranged in a well shape on the surface of the SiC substrate 1, and the p-type SiC region 32 is formed on the inner surface thereof. May be. For example, in the case of a pnp bipolar transistor, a base region composed of an n-type SiC region is formed on the surface of a p-type SiC substrate 1 serving as a collector region, and a p-type SiC region serving as an emitter region is formed inside the base region. 32 may be formed. In this case, an intrinsic semiconductor (i-type) SiC substrate 1 is used in place of the low impurity density p-type SiC substrate 1 serving as a collector region, and a high impurity density is formed on the back surface (or part of the surface) of the i-type SiC substrate 1. A collector region made of a p-type SiC region may be formed.
[0121]
  In the case of a thyristor such as a GTO thyristor, an n base region composed of an n type SiC region is formed on the surface of a p type SiC substrate 1 serving as a p base region, and a p type as an anode region is formed inside the n base region. The SiC region 32 can be formed. In this case, an n-type SiC region as a cathode region is formed on the back surface of the p-type SiC substrate 1 serving as a p base region. On the other hand, in an n-channel junction FET or junction SIT, a p-type SiC region 32 as a source region can be formed on the surface of the n-type SiC substrate 1 functioning as a channel region. In the n-channel SI thyristor, a p-type SiC region 32 as an anode region can be formed on the surface of the n-type SiC substrate 1 functioning as a channel region.
[0122]
  In the p-channel power IGT, a p-type SiC region 32 as a drain region can be formed on the surface of the p-type SiC substrate 1 functioning as a drift region. In this case, p-type SiC region 32 as a source region is formed in an n body region formed on the surface of p-type SiC substrate 1. In an n-channel IGBT, a high impurity density p-type SiC region 32 as a collector region can be formed on the surface of an n-type SiC substrate (or ν-type SiC substrate) 1 functioning as a drift region. In this case, another n-type SiC region as the emitter region is formed in the p body region formed on the surface of the n-type (or ν-type) SiC substrate 1. The ohmic electrode structure according to the second embodiment of the present invention is applicable to the p-type SiC region 32 that functions as the main electrode region of these various semiconductor electronic devices.
[0123]
  Next, a manufacturing process of the ohmic electrode structure according to the second embodiment of the present invention will be described with reference to process cross-sectional views (Nos. 1 to 3) shown in FIGS.
[0124]
  (A) First, SiO having a thickness of about 1.5 μm2A film 33 is deposited on the entire surface of the 4H—SiC substrate 1 by a CVD method, and a photoresist 34 is spin-coated thereon. Then, as shown in FIG. 9A, SiO deposited on the p-type SiC region formation scheduled region.2The film 33 is selectively removed by a well-known photolithography method and wet etching technique to form an ion implantation mask film 33.
[0125]
  (B) Then, as shown in FIG. 9B, a thin SiO film is again formed on the ion implantation mask film 33 by the CVD method.2An ion implantation through film 35 made of a film is deposited on the entire surface. The ion implantation through film 35 has a projection range (depth) R at the time of ion implantation described later.pIt is a membrane for adjusting After depositing the ion-implanted through film 35, the entire surface of the SiC substrate 1 is deposited.27Al+And11B+A p-type impurity ion such as (boron) has an impurity density of 1 × 10 at least on the surface of the SiC substrate 1.20/ CmThreeIon implantation is performed so that the crystallinity of SiC substrate 1 is not impaired. As p-type impurity ions27Al+An example of the conditions when ions are implanted into the SiC substrate 1 is as follows. The dose Φ / acceleration energy E is applied to the SiC substrate 1 heated to 750 ° C. as follows.ACMulti-stage injection while changing:
  First ion implantation Φ = 0.9 × 1015cm-2/ EAC= 30 KeV;
  Second ion implantation Φ = 51.2 × 1015cm-2/ EAC= 60 KeV;
  Third ion implantation Φ = 1.5 × 1015cm-2/ EAC= 100 KeV;
  Fourth ion implantation Φ = 2.4 × 1015cm-2/ EAC= 150 KeV;
  Fifth ion implantation Φ = 3.0 × 1015cm-2/ EAC= 190 KeV.
[0126]
  (C) When the five-stage multi-stage ion implantation is completed, the ion implantation mask film 33 and the ion implantation through film 35 are entirely removed with hydrofluoric acid (HF). Then, when a rapid heat treatment was performed at 1700 ° C. for 1 minute in an atmospheric pressure Ar atmosphere, ions were implanted.27Al+As shown in FIG. 9C, a p-type SiC region 32 having a high impurity density is selectively formed.
[0127]
  (D) Subsequent processes are almost the same as the processes after FIG. 3C described in the manufacturing process of the first embodiment. That is, the SiC substrate 1 is sufficiently cleaned using a SiC substrate 1 cleaning method such as the RCA cleaning method. Then, as shown in FIG. 10D, the sufficiently cleaned surface of the SiC substrate 1 is thermally oxidized in a dry oxygen atmosphere, and a thermal oxide film 3 having a thickness of 5 to 20 nm is grown on the surface.
[0128]
  (E) Next, as shown in FIG. 10E, SiO 2 is formed on the thermal oxide film 3 by atmospheric pressure CVD.2An upper insulating film 4 made of a film is deposited to form a field insulating film 5 having a two-layer structure.
[0129]
  (F) Next, a photoresist 22 having a thickness of 1 to 2 [mu] m is applied to the surface of the field acid insulating film 5 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6. Subsequently, by using the pattern of the photoresist 22 as an etching mask, the SiC substrate 1 is dipped in a BHF solution and wet-etched, so that an opening 6 is formed in the field insulating film 5 as shown in FIG. Form.
[0130]
  (G) Thereafter, with the photoresist 22 as an etching mask remaining, it is completely rinsed with ultrapure water and then dried. Then, the SiC substrate 1 with the resist mask 22 attached is installed in a chamber of a vacuum deposition apparatus and immediately evacuated. Then, the chamber of the vacuum evaporation apparatus is 1.3 × 10 3 with a turbo molecular pump, a cryopump or the like.- 5Evacuation is performed to a pressure lower than Pa, and an Al—Ti electrode film 17 is deposited on the surface of the SiC substrate 1 as shown in FIG.
[0131]
  (H) After the vacuum deposition of the Al—Ti-based electrode film 17, the SiC substrate 1 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, as shown in FIG. 11H, a substrate structure in which the Al—Ti electrode film 7 is selectively embedded only in the opening is obtained by using a lift-off method. That is, when the photoresist 22 is completely removed, as shown in FIG. 11H, the Al—Ti based electrode film 7 is selectively left only in the opening.
[0132]
  (I) After that, when the SiC substrate 1 is heat-treated in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. for a short time (about several minutes), as shown in FIG. And SiC substrate 1 react with each other, and heating reaction layer 8 is generated in the interface region between the two. At this time, the partial pressure of oxygen and water contained in the heat treatment atmosphere is at least 1 × 10 6.- 3Pa ~ 1 × 10- 10Control to about Pa. As a result, excellent ohmic characteristics are realized between the heating reaction layer 8 and the p-type SiC region 32. In the Al / Ti laminated film in which the Ti layer is deposited on the Al layer as the Al—Ti-based electrode film 27, the lower Al layer before the heat treatment becomes the heating reaction layer 8 by the heat treatment. At this time, a Ti—Si alloy film is formed in the lower portion of the Ti layer before the heat treatment, and the electrode film 7 made of a laminated film of the Ti—Si alloy film and the upper unreacted Ti film is formed as the heating reaction layer 8. Generated on top. In the Ti / Al laminated film in which the Al layer is deposited on the Ti layer as the Al—Ti-based electrode film 27, the Ti layer before the heat treatment becomes the heat reaction layer 8 by the heat treatment, and the Al layer before the heat treatment is disposed at the lower part. Since an Al—Si alloy film is generated and an unreacted Al film remains on the upper part, an electrode film 7 made of an Al—Si / Al layer is generated on the heating reaction layer 8. When an Al—Ti alloy film is used as the Al—Ti-based electrode film 27, the lower Al—Ti alloy film before the heat treatment becomes the heat reaction layer 8 by the heat treatment, and the unreacted Al is formed on the uppermost part before the heat treatment. -Ti alloy film remains. In addition, since an Al—Ti—Si alloy film is generated at the boundary with the heating reaction layer 8, an electrode film 7 made of an Al—Ti—Si / Al—Ti layer is generated on the heating reaction layer 8. Is done. As the thermal reaction layer 8, a solid solution containing a metal carbide and metal silicon is formed. After the formation of the heating reaction layer 8, a conductor film 19 such as Al is deposited on the entire surface of the SiC substrate 11 in the same manner as in FIG. 5 (i) described in the first embodiment. Then, by patterning with a photolithographic method and an etching technique such as RIE to form the wiring conductor piece 9 as shown in FIG. 8, the ohmic electrode structure according to the second embodiment of the present invention is completed. .
[0133]
  In order to precisely evaluate the effect of the ohmic electrode structure according to the second embodiment of the present invention, a linear TLM contact group similar to that of the first embodiment was produced. The composition of the evaluated sample is as follows. The doping density of the impurity Al in the p-type SiC region 32 (= ion implantation layer) is 3 × 10 in the vicinity in contact with the heating reaction layer 8.20/ CmThreeIt is. Other conditions are the same as those of the ohmic electrode structure according to the first embodiment. That is, the Al—Ti based electrode film 7 is a Ti (50 nm thick) / Al (300 nm thick) laminated film, the thermal oxide film 3 of the field insulating film 5 is a 1100 ° C. dry oxide film (10 nm thick), and the upper insulating film 4 is SiO deposited by atmospheric pressure CVD2It is a film (400 nm thick). The heat treatment temperature, heat treatment time, and heat treatment atmosphere for forming the heating reaction layer 8 were 1000 ° C. and 5 minutes, respectively, and a pure Ar atmosphere.
[0134]
  The contact resistance ρc obtained by the TLM method is ρc = 4.3 × 10.-7Ωcm2Met. The reason why the value lower than that in the first embodiment is considered to be that a high impurity density is obtained by high dose ion implantation and effective activation annealing. In other words, it is considered that the presence of the high impurity density p-type SiC region 32 makes the Schottky barrier at the interface between the heating reaction layer 8 and the p-type SiC region 32 thinner. When the p-type ohmic contact is formed with an Al—Ti alloy film (400 nm thickness, Ti: 10% contained) instead of the Ti / Al laminated electrode film under the same conditions, the Ti / Al laminated electrode film Although several times higher, ρc = 1.2 × 10 lower than the prior art-6Ωcm2Is obtained.
[0135]
  Thus, according to the ohmic electrode structure according to the second embodiment of the present invention, 10-6Ωcm2A practical contact resistance ρc of a table or less can be achieved. As a result, a low contact resistance ρc can be obtained inside a fine opening (contact window) that can be used in an actual device structure, and a high-performance SiC electronic device can be easily obtained with a simplified configuration. Can be manufactured.
[0136]
(Third embodiment)
  The ohmic electrode structure according to the third embodiment of the present invention shown in FIG. 12 is arranged such that the planar dimension of the electrode film 47 is larger than the opening and is superimposed on the field insulating film 5. It differs from the ohmic electrode structure according to the first and second embodiments.
[0137]
  The p-type SiC region 32 may be composed of a SiC region made of a high impurity density p-type epitaxial growth layer as in the first embodiment, or a selective ion implantation region as in the second embodiment. You may do it. Here, an example of forming by ion implantation will be described. Similar to the first and second embodiments, the p-type SiC region 32 functions as a main electrode region of a semiconductor device, particularly a semiconductor electronic device.
[0138]
  As shown in FIG. 12, the ohmic electrode structure according to the third embodiment of the present invention includes an SiC substrate 1, a p-type SiC region 32 selectively formed on the surface of the SiC substrate 1, and the p-type SiC. Heating reaction layer 8 formed on a part of the surface of region 32, thermal oxide film 3 covering the interface between SiC substrate 1 and p-type SiC region 32, upper insulating film 4 disposed on the surface of thermal oxide film 3, And at least an electrode film 47 disposed on the heating reaction layer 8. A field insulating film 5 is constituted by a laminated structure of the thermal oxide film 3 and the upper insulating film 4. Thermal oxide film 3 has a first opening through which heating reaction layer 8 penetrates, and is formed between SiC substrate 1 and p-type SiC region 32 so as to cover the interface between SiC substrate 1 and p-type SiC region 32. It is placed in contact with the surface. The upper insulating film 4 is an insulating film having a composition or density different from that of the thermal oxide film 3 and has a second opening continuous to the first opening.
[0139]
  Heating reaction layer 8 is formed to protrude upward from the surface of p-type SiC region 32 at the same time as it enters the inside from a part of the surface of p-type SiC region 32. An electrode film 47 disposed on the upper part of the heating reaction layer 8 extends from the second opening and overlaps with the upper part of the field insulating film 5 located around the second opening. That is, the A electrode film 47 is formed in a larger planar pattern than the second opening so as to completely seal the second opening. Further, the wiring conductor piece 9 is formed so as to be electrically connected to the electrode film 47 in which the second opening is completely sealed. The wiring conductor piece 9 functions as a main electrode wiring of the semiconductor device. Accordingly, although depending on the design, the wiring conductor piece 9 may be a main electrode wiring connected to a predetermined bonding pad. The wiring conductor piece 9 is formed on the field insulating film 5 with a conductive material such as Al, Al—Si eutectic, Al—Cu—Si eutectic, Cu, or Ti—W alloy.
[0140]
  The electrode film 47 shown in FIG. 12 is a laminated film composed of a lower Al—Si alloy film and an upper unreacted Al film. According to AES measurement, when the Ti / Al laminated film is heat-treated at 1000 ° C. for 2 minutes, it can be estimated that the heating reaction layer 8 is a solid solution containing TiC and metal silicon. The heating reaction layer 8 made of a solid solution containing TiC and metallic silicon makes the Schottky barrier at the metal / semiconductor junction extremely low and improves the interface morphology, resulting in the uniform generation of the heating reaction layer 8. It is judged that it can be done. The Al film on the upper layer of the Ti / Al laminated film deposited before the heat treatment can be replaced with an Al—Si eutectic film frequently used for wiring of Si semiconductor electronic devices. In this case, the electrode film 47 is composed of a lower Al—Si alloy film and an upper unreacted Al—Si alloy film, and is an alloy film having a distribution in Si composition.
[0141]
  In addition, since Al melts at a high temperature of 660 ° C. or higher and adhesion and wettability with the field insulating film 5 are remarkably lowered, in the third embodiment, Al is directly applied to the peripheral portion of the field insulating film 5. The Al / Ti laminated electrode with which the layers come into contact is not suitable as an electrode material that is a raw material for forming the heating reaction layer 8.
[0142]
  As defined in the first embodiment of the present invention, in the ohmic electrode structure according to the third embodiment, the “insulating film having a composition different from that of the thermal oxide film 3” includes a PSG film, a BSG, BPSG or SiThreeNFourAn insulating film such as a film. In addition, the “insulating film having a density different from that of the thermal oxide film 3” refers to SiO deposited by a method other than the thermal oxide film, for example, a CVD method, a sputtering method, a vacuum evaporation method, or the like.2An insulating film such as a film is applicable. The thickness of the thermal oxide film 3 is desirably 2 to 50 nm. In particular, the thickness of the thermal oxide film 3 in the range of 5 to 20 nm is desirable. As described in the first embodiment, when the thickness of the thermal oxide film 3 is less than 5 nm, the effect of removing the damaged region on the surface of the SiC substrate 1 caused by surface polishing or ion implantation and the removal of foreign matter on the surface are removed. The effect to do becomes poor. On the other hand, when the thickness of the thermal oxide film 3 is larger than 50 nm, the surface of the SiC substrate 1 is gradually roughened due to excessive thermal oxidation, and the surface morphology is lowered. The total thickness of the field insulating film 5 obtained by adding the thickness of the thermal oxide film 3 and the thickness of the upper insulating film 4 is desirably 100 nm to 3 μm. In particular, the thickness is desirably 300 nm or more. In the case of a power semiconductor device with a high breakdown voltage, the thickness may be 800 nm or more. However, if the field insulating film 5 becomes too thick, cracks and the like are generated, so that 3 μm or more is not preferable.
[0143]
  Various SiO other than the thermal oxide film of SiC as shown in FIG.2If a laminated structure in which the upper insulating film 4 such as a film is formed on the SiC thermal oxide film 3 is employed, the surface morphology of the SiC is ensured while ensuring the breakdown voltage and the surface stability required for the specifications of the semiconductor device. Can be maintained well.
[0144]
  The surface hole density of the p-type SiC region 32 is at least 1 × 10 6.17/ CmThreeOr more, preferably 1 × 1018/ CmThreeThe above is desirable. The conductivity type and impurity density of SiC substrate 1 differ depending on the semiconductor device using the ohmic electrode structure according to the third embodiment. For example, similar to the application example of the ohmic electrode structure according to the second embodiment, the p-type SiC region 32 functioning as the main electrode region of various semiconductor electronic devices is selected according to the design. It can be formed on the SiC substrate 1 having a mold and an impurity density (directly or via another semiconductor region). Therefore, the conductivity type and impurity density of SiC substrate 1 are not defined here.
[0145]
  Next, a manufacturing process of the ohmic electrode structure according to the third embodiment of the present invention will be described with reference to process cross-sectional views (Nos. 1 and 2) shown in FIGS.
[0146]
  (A) The p-type SiC region 32 is selectively formed on the surface of the 4H-SiC substrate 1 by using a photolithography method, an ion implantation method, or the like, just like the method described in the second embodiment. . That is, p-type impurity ions such as Al ions or B ions are implanted into the surface of the SiC substrate 1 and activated by heat treatment to form the p-type SiC region 32. Then, the surface of the sufficiently cleaned SiC substrate 1 is thermally oxidized in a dry oxygen atmosphere in substantially the same manner as the process after FIG. 10D described in the manufacturing process of the second embodiment, and the surface is heated. An oxide film 3 is grown. Next, as shown in FIG. 13A, SiO 2 is deposited on the thermal oxide film 3 by atmospheric pressure CVD.2An upper insulating film 4 made of a film is deposited to form a field insulating film 5 having a two-layer structure.
[0147]
  (B) Next, a photoresist 22 having a thickness of 1 to 2 [mu] m is applied to the surface of the field acid insulating film 5 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6. Subsequently, by using the pattern of the photoresist 22 as an etching mask, the SiC substrate 1 is immersed in a BHF solution and wet-etched, whereby an opening 6 is formed in the field insulating film 5 as shown in FIG. Form.
[0148]
  (C) Thereafter, the photoresist 22 used for etching is stripped using acetone or a special photoresist stripping solution. Subsequently, the SiC substrate 1 is immersed in a BHF solution for about 10 seconds, and the field insulating film 5 is slightly etched, whereby the residue of the photoresist 22 attached to the field insulating film 5 is completely removed. The residue of the photoresist 22 remaining in the field insulating film 5 significantly reduces the adhesion of the electrode film 47 (or 17, 57) disposed so as to overlap the field insulating film 5 to the field insulating film 5. Process is indispensable. The BHF solution is completely rinsed off with ultrapure water, and the dried SiC substrate 1 is immediately installed in the chamber of the vapor deposition apparatus and immediately evacuated. When a predetermined ultimate pressure is obtained, a 50 nm thick Ti layer is formed as an Al-Ti electrode film 17 on the inside of the opening 6 and the entire surface of the field insulating film 5 as shown in FIG. A Ti / Al laminated film made of an Al layer having a thickness of 300 nm is deposited thereon. Unlike the first and second embodiments, it is preferable to employ an oblique vapor deposition method in order to improve the step coverage in the opening 6.
[0149]
  (D) After the vacuum deposition of the Ti / Al laminated film as the Al—Ti based electrode film 17, the SiC substrate 1 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, a photoresist 23 having a thickness of 1 to 2 μm is applied to the surface of the Al—Ti electrode film (Ti / Al laminated film) 17 using a spinner. Then, by using a predetermined photomask (reticle) to selectively expose and develop the photoresist 23, as shown in FIG. 14 (d), one of the openings and the field insulating film 5 at the peripheral portion thereof. The photoresist 23 is selectively left only on the upper part.
[0150]
  (E) Subsequently, as shown in FIG. 14E using the pattern of the photoresist 23 as an etching mask, an Al—Ti electrode is formed only on the opening and a part of the upper portion of the field insulating film 5 at the peripheral portion. The remaining part of the Al—Ti electrode film 17 is removed while leaving the film 57. Etching may be wet etching or dry etching. Phosphoric acid (H as etchant for wet etching)ThreePOFour): Nitric acid (HNOThree): Acetic acid (CHThreeCOOH) mixture can be used. As an etchant gas for dry etching, chlorine (Cl2): Boron tribromide (BBr)Three) A mixed gas can be used. When etching is completed, the substrate is immersed in a dedicated photoresist stripping solution, rinsed and dried. After drying, it is subjected to an oxygen plasma ashing apparatus and subsequently to an Ar sputtering etcher to completely remove the oxide film on the surface of the Al—Ti electrode film 57 generated by the ashing of the photoresist.
[0151]
  (F) After that, when the SiC substrate 1 is heat-treated in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. for a short time (about several minutes), as shown in FIG. 57 and the p-type SiC region 32 react with each other, and the heating reaction layer 8 is generated in the interface region between them. At this time, the partial pressure of oxygen and water contained in the heat treatment atmosphere is at least 1 × 10 6.- 3Pa ~ 1 × 10- 10Control to about Pa. As a result, excellent ohmic characteristics are realized between the heating reaction layer 8 and the p-type SiC region 32. In the Ti / Al laminated film in which the Al layer is deposited on the Ti layer as the Al—Ti-based electrode film 57, the Ti layer before the heat treatment mainly becomes the heating reaction layer 8 by the heat treatment. On the other hand, in the Al layer before the heat treatment, an Al—Si alloy film is formed in the lower part, and an unreacted Al film remains in the upper part. Therefore, the electrode film 7 made of an Al—Si / Al layer is formed on the heating reaction layer 8. Is generated. As the thermal reaction layer 8, a solid solution containing a metal carbide and metal silicon is formed.
[0152]
  (G) Finally, as in the first and second embodiments, a conductor film such as Al is deposited on the entire surface of the SiC substrate 1 and patterned by photolithography and etching to form a wiring conductor piece 9. And an ohmic electrode structure for the p-type SiC region 32 shown in FIG. 12 is completed. When the wiring patterning etchant (= etching solution or etching gas) erodes the electrode film 47, the wiring conductor piece 9 is necessarily disposed so as to cover the electrode film 47.
[0153]
  In order to precisely evaluate the effect of the ohmic electrode structure according to the third embodiment of the present invention, a linear TLM contact group was produced. The doping density of the impurity Al in the p-type SiC region 32 (= ion implantation layer) is 3 × 10 in the vicinity in contact with the heating reaction layer 8.20/ CmThreeIt is. The thermal oxide film 3 constituting the field insulating film 5 is a 1100 ° C. dry oxide film (10 nm thick), and the upper insulating film 4 is a SiO film formed by atmospheric pressure CVD.2It is a film (400 nm thick). The heat treatment temperature, heat treatment time, and heat treatment atmosphere for forming the heating reaction layer 8 were 1000 ° C. and 5 minutes, respectively, and a pure Ar atmosphere.
[0154]
  The contact resistance ρc obtained by the TLM method is ρc = 6.4 × 10-7Ωcm2As a result, almost the same value as in the case of the Ti / Al laminated electrode of the second embodiment was obtained.
[0155]
(Other embodiments)
  As described above, the present invention has been described according to the first to third embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
[0156]
  In the manufacturing processes of the first to third embodiments described above, the thermal oxide film 3 that is an element of the field insulating film 5 is formed immediately before the formation of the upper insulating film 4. As shown in the process cross-sectional views, substantially the same effect can be obtained even if the thermal oxide film is formed immediately after the upper insulating film 4 is formed.
[0157]
  (A) For example, the p-type SiC region 32 is formed on the surface of the SiC substrate 1 by the same method as that described in the second embodiment. Then, the SiC substrate 1 is sufficiently cleaned using a SiC substrate 1 cleaning method such as an RCA cleaning method. After that, on the SiC substrate 1, as shown in FIG.2An oxygen permeable insulating film 44 such as a film is deposited.
[0158]
  (B) After the oxygen permeable insulating film 44 is deposited, as shown in FIG. 15B, heat treatment is performed in a dry oxygen atmosphere to thermally oxidize the surface of the SiC substrate 1, and the oxygen permeable insulating film 44 and the SiC substrate 1. The thermal oxide film 3 is grown at the interface with Similar to the first embodiment, the thickness of the thermal oxide film 3 is less than 50 nm, preferably 5 to 20 nm. As a result, an oxygen permeable insulating film (SiO 2) is formed on the thermal oxide film 3.2The upper insulating film 4 made of the film 44 is located, and the field insulating film 5 having a two-layer structure is formed.
[0159]
  (C) After this, it is possible to proceed with the same process as the method shown in FIG. 10 (f) and thereafter described in the second embodiment. That is, as shown in FIG. 15C, a photoresist 22 having a thickness of 1 to 2 μm is applied to the surface of the field acid insulating film 5 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6. Subsequently, an opening 6 is formed in the field insulating film 5 by wet etching using the pattern of the photoresist 22 as an etching mask, as shown in FIG. Since the description after this overlaps, it is omitted.
[0160]
  Even if the method shown in FIG.-6Ωcm2It is possible to achieve a practical contact resistance ρc of a table or less.
[0161]
  Further, as shown in the process cross-sectional views (Nos. 1 and 2) of FIGS. 16 and 17, the thermal oxide film may be formed immediately after the opening is formed.
[0162]
  (A) For example, the p-type SiC region 32 is formed on the surface of the SiC substrate 1 by the same method as that described in the second embodiment. Then, after sufficiently cleaning the SiC substrate 1, as shown in FIG. 16 (a), SiO 2 is formed on the SiC substrate 1 by atmospheric pressure CVD.2An oxygen permeable insulating film 44 such as a film is deposited.
[0163]
  (B) Next, a photoresist 22 having a thickness of 1 to 2 μm is applied to the surface of the oxygen permeable insulating film 44 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 22 is selectively exposed and developed to remove the portion of the photoresist 22 corresponding to the opening 6. Subsequently, using the pattern of the photoresist 22 as an etching mask, the oxygen permeable insulating film 44 is wet-etched, whereby the opening 6 is formed in the oxygen permeable insulating film 44 as shown in FIG. Form.
[0164]
  (C) After the opening 6 is formed, the photoresist 22 used for etching the oxygen-permeable insulating film 44 is stripped using acetone or a dedicated photoresist stripping solution. Subsequently, the SiC substrate 1 is immersed in a BHF solution for about 10 seconds, and the oxygen permeable insulating film 44 is slightly etched, whereby the residue of the photoresist 22 attached to the oxygen permeable insulating film 44 is completely removed. Further, the surface of the SiC substrate 1 exposed inside the opening 6 is sufficiently cleaned using a SiC substrate 1 cleaning method such as an RCA cleaning method. Then, as shown in FIG. 16C, heat oxidation is performed on the surface of the SiC substrate 1 exposed inside the opening 6 and the interface between the oxygen-permeable insulating film 44 and the SiC substrate 1 by thermal oxidation in a dry oxygen atmosphere. An oxide film 3 is grown. Since the oxidation rate of the surface of the SiC substrate 1 exposed inside the opening 6 is faster than the oxidation rate at the interface between the oxygen permeable insulating film 44 and the SiC substrate 1, the SiC substrate 1 exposed inside the opening 6. A thick thermal oxide film is formed on the surface. The thickness of the thermal oxide film 3 at the interface between the oxygen permeable insulating film 44 and the SiC substrate 1 is less than 50 nm, preferably 5 to 20 nm. When the thickness is less than 5 nm, the effect of removing the damaged area on the surface of the SiC substrate 1 caused by surface polishing or ion implantation and the effect of removing foreign substances on the surface are poor. When the thickness is more than 50 nm, the surface of the SiC substrate 1 is excessively oxidized by thermal oxidation. This is because it gradually becomes rough.
[0165]
  (D) Thereafter, the entire surface is etched with a BHF solution, and the thermal oxide film 3 on the surface of the SiC substrate 1 exposed inside the opening 6 is removed in a self-aligned manner as shown in FIG.
[0166]
  (E) The dried SiC substrate 1 is quickly installed in the chamber of the vapor deposition apparatus and immediately evacuated. When a predetermined ultimate pressure is obtained, as shown in FIG. 17E, an Al—Ti-based electrode film 17 is deposited on the inside of the opening 6 and the entire surface of the field insulating film 5 by an oblique deposition method.
[0167]
  (F) After vacuum deposition of the Al—Ti electrode film 17, the SiC substrate 1 is taken out from the chamber of the vacuum deposition apparatus. Subsequently, a photoresist 23 having a thickness of 1 to 2 μm is applied to the surface of the Al—Ti electrode film 17 using a spinner. Then, using a predetermined photomask (reticle), the photoresist 23 is selectively exposed and developed, so that the photo resist is selectively exposed only to the opening and a part overlapping the field insulating film 5 at the peripheral portion. The resist 23 is left. Subsequently, as shown in FIG. 17F, using the pattern of the photoresist 23 as an etching mask, an Al—Ti electrode film 57 is formed only on a part of the upper part of the field insulating film 5 at the opening and its peripheral part. The remaining Al—Ti electrode film 17 is removed.
[0168]
  (G) After that, the SiC substrate 1 is short-time (about several minutes) in a non-oxidizing atmosphere at 700 ° C. to 1050 ° C. in exactly the same manner as the method shown in FIG. ), The Al—Ti electrode film 57 and the p-type SiC region 32 react with each other to form the heating reaction layer 8 in the interface region between them. The description of the subsequent steps overlaps with the description of the third embodiment, and will be omitted.
[0169]
  Even if the method shown in FIGS.-6Ωcm2It is possible to achieve a practical contact resistance ρc of a table or less.
[0170]
  In the above, semiconductor electronic devices such as power devices have been mainly described. However, the present invention is of course applicable to semiconductor light emitting devices such as light emitting diodes and semiconductor lasers, and optical integrated circuits using the same. It is.
[0171]
  As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a main part showing a configuration of an ohmic electrode structure according to a first embodiment of the present invention.
FIG. 2 is a diagram showing the results of analyzing the composition in the depth direction of the ohmic electrode structure according to the first embodiment of the present invention using Auger electron spectroscopy (AES).
FIG. 3 is a process cross-sectional view (part 1) illustrating the manufacturing process of the ohmic electrode structure according to the first embodiment of the invention;
FIG. 4 is a process cross-sectional view (part 2) illustrating the manufacturing process of the ohmic electrode structure according to the first embodiment of the invention.
FIG. 5 is a process cross-sectional view (part 3) illustrating the manufacturing process of the ohmic electrode structure according to the first embodiment of the invention;
FIG. 6 is a diagram showing current-voltage characteristics of a TLM contact group based on the ohmic electrode structure according to the first embodiment of the present invention.
FIG. 7 is a diagram showing TLM characteristics of a TLM contact group based on the ohmic electrode structure according to the first embodiment of the present invention.
FIG. 8 is a cross-sectional view of a main part showing the configuration of an ohmic electrode structure according to a second embodiment of the present invention.
FIG. 9 is a process cross-sectional view (part 1) illustrating the manufacturing process of the ohmic electrode structure according to the second embodiment of the invention;
FIG. 10 is a process cross-sectional view (part 2) illustrating the manufacturing process of the ohmic electrode structure according to the second embodiment of the invention;
FIG. 11 is a process cross-sectional view (part 3) illustrating the manufacturing process of the ohmic electrode structure according to the second embodiment of the invention;
FIG. 12 is a cross-sectional view of a main part showing the configuration of an ohmic electrode structure according to a third embodiment of the present invention.
FIG. 13 is a process cross-sectional view (part 1) illustrating the manufacturing process of the ohmic electrode structure according to the third embodiment of the invention;
FIG. 14 is a process cross-sectional view (part 2) illustrating the manufacturing process of the ohmic electrode structure according to the third embodiment of the invention;
FIG. 15 is a process cross-sectional view illustrating a manufacturing process of an ohmic electrode structure according to another embodiment of the present invention.
FIG. 16 is a process cross-sectional view (part 1) illustrating a manufacturing process of an ohmic electrode structure according to still another embodiment of the present invention.
FIG. 17 is a process cross-sectional view (part 2) illustrating the manufacturing process of the ohmic electrode structure according to still another embodiment of the present invention;
[Explanation of symbols]
  1 SiC substrate 1
  2,32 p-type SiC region
  3 Thermal oxide film
  4 Upper insulating film
  5 Field insulation film
  6 Field insulating film opening
  7,47 Electrode film
  8 Heating reaction layer 8
  9 Wiring conductor piece
  17, 27, 57 Al-Ti electrode film
  19 Al film
  20 Epitaxial growth layer
  21 Etching mask
  22, 23, 34 photoresist
  33 Ion implantation mask
  35 Ion implantation through membrane
  44 Oxygen permeable insulating film

Claims (6)

炭化珪素（ＳｉＣ）基板の表面の少なくとも一部に高不純物密度を有するｐ型ＳｉＣ領域を形成する工程と、
前記ＳｉＣ基板の表面を洗浄する工程と、
前記ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工程と、
前記ｐ型ＳｉＣ領域の少なくとも一部を露出するように、前記フィールド絶縁膜に開口部を形成する工程と、
前記開口部の内部にＡｌ−Ｔｉ系電極膜を配設する工程と、
酸素（Ｏ2）及び水（Ｈ2Ｏ）の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａの非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、前記Ａｌ−Ｔｉ系電極膜と前記ＳｉＣ基板との加熱反応層を生成する工程
とを有し、前記Ａｌ−Ｔｉ系電極膜を配設する工程は、アルミニウム（Ａｌ）層の上にチタン（Ｔｉ）層を堆積する工程、又はＴｉ層の上にＡｌ層を堆積する工程、のいずれかであり、
前記フィールド絶縁膜で被覆する工程は、
熱酸化以外の方法で、前記ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、
該酸素透過性絶縁膜の堆積後に、熱酸化により、前記ＳｉＣ基板の表面と前記酸素透過性絶縁膜との界面に、熱酸化膜を成長する工程
とからなることを特徴とするオーミック電極構造体の製造方法。Forming a p-type SiC region having a high impurity density on at least a part of the surface of the silicon carbide (SiC) substrate;
Cleaning the surface of the SiC substrate;
Coating the surface of the SiC substrate with a field insulating film;
Forming an opening in the field insulating film so as to expose at least a part of the p-type SiC region;
Disposing an Al-Ti-based electrode film inside the opening;
Oxygen (O 2) and water (H 2 O) of the partial pressures are both 1 × 10 - 3 Pa~1 × 10 - in 10 non-oxidizing atmosphere in Pa, annealing the SiC substrate, the Al-Ti-based Forming a heating reaction layer between the electrode film and the SiC substrate, and the step of disposing the Al-Ti electrode film deposits a titanium (Ti) layer on the aluminum (Al) layer. Either a process, or a process of depositing an Al layer on the Ti layer,
The step of covering with the field insulating film includes:
Depositing an oxygen-permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation;
An ohmic electrode structure comprising: a step of growing a thermal oxide film on an interface between the surface of the SiC substrate and the oxygen permeable insulating film by thermal oxidation after the deposition of the oxygen permeable insulating film. Manufacturing method. 炭化珪素（ＳｉＣ）基板の表面の少なくとも一部に高不純物密度を有するｐ型ＳｉＣ領域を形成する工程と、
前記ＳｉＣ基板の表面を洗浄する工程と、
熱酸化以外の方法で、前記ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、
前記ｐ型ＳｉＣ領域の一部を選択的に露出するように、前記酸素透過性絶縁膜に開口部を形成する工程と、
該開口部を形成する工程後に、熱酸化により、該開口部に露出した前記ＳｉＣ基板の表面、及び前記ＳｉＣ基板の表面と前記酸素透過性絶縁膜との界面に、熱酸化膜を成長する工程と、
前記開口部に成長した前記熱酸化膜を除去する工程と、
前記熱酸化膜が除去された前記開口部の内部に、アルミニウム・チタン（Ａｌ−Ｔｉ）系電極膜を配設する工程と、
非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し前記Ａｌ−Ｔｉ系電極膜と前記ＳｉＣ基板との加熱反応層を生成する工程
とを有することを特徴とするオーミック電極構造体の製造方法。Forming a p-type SiC region having a high impurity density on at least a part of the surface of the silicon carbide (SiC) substrate;
Cleaning the surface of the SiC substrate;
Depositing an oxygen-permeable insulating film on the surface of the SiC substrate by a method other than thermal oxidation;
Forming an opening in the oxygen permeable insulating film so as to selectively expose a part of the p-type SiC region;
After the step of forming the opening, a step of growing a thermal oxide film on the surface of the SiC substrate exposed to the opening and the interface between the surface of the SiC substrate and the oxygen-permeable insulating film by thermal oxidation When,
Removing the thermal oxide film grown on the opening;
Disposing an aluminum-titanium (Al-Ti) -based electrode film inside the opening from which the thermal oxide film has been removed;
A method for producing an ohmic electrode structure, comprising: heat-treating the SiC substrate in a non-oxidizing atmosphere to form a heating reaction layer between the Al—Ti-based electrode film and the SiC substrate. 前記加熱反応層を生成する工程は、酸素（Ｏ2）及び水（Ｈ2Ｏ）の分圧が共に１×１０- ３Ｐａ〜１×１０- １０Ｐａである雰囲気中で実施されることを特徴とする請求項２記載のオーミック電極構造体の製造方法。10 be carried out in an atmosphere which is Pa - said step of generating a thermal reaction layer oxygen (O 2) and water (H 2 O) of the partial pressures are both 1 × 10 - 3 Pa~1 × 10 The method for producing an ohmic electrode structure according to claim 2. 前記開口部を形成する工程は、
フォトリソグラフィ法により、前記フィールド絶縁膜の上部にエッチングマスクを形成する工程と、
該エッチングマスクを用いて、前記ｐ型ＳｉＣ領域の少なくとも一部の上部に前記フィールド絶縁膜が残留するように、前記フィールド絶縁膜の一部をドライ・エッチングで除去する工程と、
残留した前記フィールド絶縁膜をウェット・エッチングで除去し、前記ｐ型ＳｉＣ領域の少なくとも一部を露出する工程と、
超純水によるリンスで、露出した前記ｐ型ＳｉＣ領域を清浄化する工程
とからなることを特徴とする請求項１記載のオーミック電極構造体の製造方法。The step of forming the opening includes
Forming an etching mask on the field insulating film by a photolithography method;
Using the etching mask, removing a part of the field insulating film by dry etching so that the field insulating film remains on at least a part of the p-type SiC region;
Removing the remaining field insulating film by wet etching to expose at least a part of the p-type SiC region;
The method for producing an ohmic electrode structure according to claim 1, comprising: cleaning the exposed p-type SiC region by rinsing with ultrapure water. 前記Ａｌ−Ｔｉ系電極膜を配設する工程は、
前記エッチングマスクが、前記フィールド絶縁膜の上部に残留した状態で、前記Ａｌ−Ｔｉ系電極膜を前記エッチングマスクの上部及び前記開口部を含む全面に堆積する工程と、
該全面に堆積する工程の後、前記エッチングマスクを除去することにより、前記Ａｌ−Ｔｉ系電極膜を前記開口部の内部にのみ選択的に残留させる工程
とからなることを特徴とする請求項４記載のオーミック電極構造体の製造方法。The step of disposing the Al-Ti electrode film includes
Depositing the Al-Ti-based electrode film on the entire surface including the upper portion of the etching mask and the opening in a state where the etching mask remains on the upper portion of the field insulating film;
5. The step of selectively depositing the Al—Ti electrode film only inside the opening by removing the etching mask after the step of depositing on the entire surface. The manufacturing method of the ohmic electrode structure of description. 前記開口部を形成する工程は、
フォトリソグラフィ法により、前記酸素透過性絶縁膜の上部にエッチングマスクを形成する工程と、
該エッチングマスクを用いて、前記ｐ型ＳｉＣ領域の少なくとも一部の上部に前記酸素透過性絶縁膜が残留するように、前記酸素透過性絶縁膜の一部を除去する工程と、
残留した前記酸素透過性絶縁膜をウェット・エッチングで除去し、前記ｐ型ＳｉＣ領域の少なくとも一部を露出する工程と、
超純水によるリンスで、露出した前記ｐ型ＳｉＣ領域を清浄化する工程
とからなることを特徴とする請求項２又は３記載のオーミック電極構造体の製造方法。The step of forming the opening includes
Forming an etching mask on the oxygen permeable insulating film by a photolithography method;
Using the etching mask, removing a part of the oxygen permeable insulating film so that the oxygen permeable insulating film remains on at least a part of the p-type SiC region;
Removing the remaining oxygen-permeable insulating film by wet etching to expose at least part of the p-type SiC region;
The method for producing an ohmic electrode structure according to claim 2, wherein the exposed p-type SiC region is cleaned by rinsing with ultrapure water.
JP2000265873A 2000-09-01 2000-09-01 Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode Expired - Lifetime JP4179492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265873A JP4179492B2 (en) 2000-09-01 2000-09-01 Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265873A JP4179492B2 (en) 2000-09-01 2000-09-01 Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode

Publications (2)

Publication Number Publication Date
JP2002075909A JP2002075909A (en) 2002-03-15
JP4179492B2 true JP4179492B2 (en) 2008-11-12

Family

ID=18753066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265873A Expired - Lifetime JP4179492B2 (en) 2000-09-01 2000-09-01 Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode

Country Status (1)

Country Link
JP (1) JP4179492B2 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960837B2 (en) * 2002-03-22 2007-08-15 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2007066959A (en) * 2005-08-29 2007-03-15 Mitsubishi Electric Corp Process for fabricating silicon carbide semiconductor device
WO2008099597A1 (en) 2007-02-14 2008-08-21 Panasonic Corporation Semiconductor device and method for manufacturing the same
US20100025695A1 (en) 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP5352999B2 (en) * 2007-06-08 2013-11-27 日産自動車株式会社 Manufacturing method of semiconductor device
JP5106008B2 (en) * 2007-08-31 2012-12-26 三菱電機株式会社 Manufacturing method of semiconductor device
CN102007595B (en) * 2008-04-15 2013-12-25 住友电气工业株式会社 Semiconductor device and method of manufacturing same
JP5449786B2 (en) 2009-01-15 2014-03-19 昭和電工株式会社 Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP4858791B2 (en) * 2009-05-22 2012-01-18 住友電気工業株式会社 Semiconductor device and manufacturing method thereof
JP5448652B2 (en) * 2009-09-01 2014-03-19 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP5581642B2 (en) 2009-10-05 2014-09-03 住友電気工業株式会社 Manufacturing method of semiconductor device
JP4796667B2 (en) 2009-11-17 2011-10-19 パナソニック株式会社 Semiconductor device and manufacturing method thereof
JP5562211B2 (en) * 2010-11-05 2014-07-30 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP5728954B2 (en) * 2011-01-13 2015-06-03 住友電気工業株式会社 Method for manufacturing silicon carbide semiconductor device
KR101990622B1 (en) 2011-11-23 2019-06-18 아콘 테크놀로지스 인코포레이티드 Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
JP5949305B2 (en) * 2012-08-13 2016-07-06 住友電気工業株式会社 Method for manufacturing silicon carbide semiconductor device
JP2014038899A (en) 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd Silicon carbide semiconductor device and method for manufacturing the same
JP5988299B2 (en) * 2012-10-29 2016-09-07 株式会社明電舎 Semiconductor device manufacturing method
CN105637646A (en) * 2013-10-28 2016-06-01 富士电机株式会社 Silicon carbide semiconductor device and manufacturing method for same
JP6272255B2 (en) * 2015-02-20 2018-01-31 三菱電機株式会社 Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP6726822B2 (en) * 2017-01-30 2020-07-22 株式会社デンソー Method of manufacturing semiconductor device
CN110571152A (en) * 2019-08-14 2019-12-13 青岛佳恩半导体有限公司 Preparation method of IGBT back electrode buffer layer
CN113884765A (en) * 2020-07-02 2022-01-04 昆山微电子技术研究院 Method, device, equipment and storage medium for measuring ohmic contact ratio contact resistance

Also Published As

Publication number Publication date
JP2002075909A (en) 2002-03-15

Similar Documents

Publication Publication Date Title
JP4179492B2 (en) Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode
JP4671314B2 (en) Method of manufacturing ohmic electrode structure, method of manufacturing ohmic electrode structure of junction type FET or junction type SIT, and method of manufacturing semiconductor device
JP3559971B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP5525940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4690485B2 (en) Manufacturing method of semiconductor device
JP5728339B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4942134B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5144585B2 (en) Semiconductor device and manufacturing method thereof
JP6282088B2 (en) Semiconductor device and manufacturing method thereof
JP5860580B2 (en) Semiconductor device and manufacturing method thereof
JP6561759B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006024880A (en) Semiconductor device and its manufacturing method
JP2005276978A (en) Ohmic electrode structure, manufacturing method thereof, semiconductor manufacturing device, and semiconductor device
JP5889171B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP7047250B2 (en) Manufacturing method of silicon carbide semiconductor device
CN112820769A (en) Silicon carbide MOSFET device and preparation method thereof
JP5369581B2 (en) Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device
US9923062B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
CN112466752A (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2019534553A (en) Method for manufacturing insulating layer on silicon carbide and semiconductor device
TWI702722B (en) Semiconductor device and method of manufacturing semiconductor device
JP2010219130A (en) Semiconductor device and method of manufacturing the same
JP6686581B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JPH056866A (en) Manufacture of semiconductor device
JP2002016017A (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080821

R150 Certificate of patent or registration of utility model

Ref document number: 4179492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term