JP2010219130A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010219130A JP2010219130A JP2009061400A JP2009061400A JP2010219130A JP 2010219130 A JP2010219130 A JP 2010219130A JP 2009061400 A JP2009061400 A JP 2009061400A JP 2009061400 A JP2009061400 A JP 2009061400A JP 2010219130 A JP2010219130 A JP 2010219130A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- schottky
- gan
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 32
- 229910002601 GaN Inorganic materials 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 26
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置およびその製造方法に関し、より特定的には、GaN(窒化ガリウム)を含む半導体層を備える半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device including a semiconductor layer containing GaN (gallium nitride) and a manufacturing method thereof.
GaNは、紫外光領域のバンドギャップを有しているため、青色や紫外光などの短波長の光を発振するレーザ装置などの光デバイスの材料としての応用が進められてきた。そして、GaNを用いた光デバイスにおいては、外部の配線(ワイヤなど)を接続するためのパッド電極として、低抵抗であるAuが採用されていた。 Since GaN has a band gap in the ultraviolet region, it has been applied as a material for optical devices such as laser devices that oscillate light with a short wavelength such as blue or ultraviolet light. In an optical device using GaN, Au having a low resistance is employed as a pad electrode for connecting an external wiring (wire or the like).
広いバンドギャップを有している性質や、高いキャリア移動度および破壊電界強度を有している性質に鑑みて、近年、GaNを光デバイスとしての用途のみならず、ショットキーバリアダイオード(SBD)やトランジスタなどのパワー半導体デバイスにも適用しようという試みが活発化している。GaNを用いたパワー半導体デバイスにおいては、大電流を流す必要性から、パワー半導体デバイスと外部装置との間の接続には、通常Alよりなる200μm以上の大径の配線(ワイヤ)が用いられる。 In view of the property of having a wide band gap and the property of having high carrier mobility and breakdown electric field strength, in recent years, not only is GaN used as an optical device, but also a Schottky barrier diode (SBD), There are active attempts to apply it to power semiconductor devices such as transistors. In a power semiconductor device using GaN, a large-diameter wiring (wire) of 200 μm or more made of Al is usually used for connection between the power semiconductor device and an external device because of the necessity of flowing a large current.
ここで、従来のGaNを用いたパワー半導体デバイスの構造が、たとえば特開2006−196764号公報(特許文献1)や、F.Ren et al., "Wide Energy Bandgap Electronic Devices", World Scientific, 2003, p.152-155(非特許文献1)や、H.Otake et al., "Vertical GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistors on GaN Bulk Substrates", Appl. Phys. Express., 1(2008) 011105(非特許文献2)などに開示されている。特許文献1は、GaNよりなる化合物半導体層とショットキー接合するNi層と、低抵抗金属層との間に、TixW1-xN(0<x<1)からなる拡散防止層を設けることを開示している。非特許文献1は、GaN基板上に形成されたGaNショットキー整流器を開示しており、この整流器においてショットキー電極はPt/Ti/Auよりなっている。非特許文献2は、GaN基板上に形成されたGaNベースの縦型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を開示しており、このMOSFETにおいてゲート電極はNi/Auよりなっている。
Here, the structure of a conventional power semiconductor device using GaN is disclosed in, for example, Japanese Patent Application Laid-Open No. 2006-196964 (Patent Document 1), F. Ren et al., “Wide Energy Bandgap Electronic Devices”, World Scientific, 2003. , p.152-155 (Non-patent Document 1) and H. Otake et al., "Vertical GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistors on GaN Bulk Substrates", Appl. Phys. Express., 1 ( 2008) 011105 (Non-Patent Document 2) and the like. In
GaN系材料のパワー半導体デバイスにおけるパッド電極として、従来と同様にAuを用いた場合、パッド電極にワイヤをボンディングする際の熱やデバイスの駆動時に生じる熱によって、パッド電極のAuとワイヤに含まれるAlとの間で合金が形成され、パッド電極の品質が低下するおそれがある。また、パワー半導体デバイスにおいては、パッド電極を、太いAlワイヤを実装する際のダメージに耐えうる厚みにする必要があり、パッド電極としてAuを採用するとコストの増大を招く。このため、GaN系材料のパワーデバイスにおいては、パッド電極として、ワイヤと同じ材質であるAlが用いられる。 When Au is used as a pad electrode in a power semiconductor device made of a GaN-based material, it is included in the Au and wire of the pad electrode due to heat generated when the wire is bonded to the pad electrode and heat generated when the device is driven. An alloy is formed with Al, and the quality of the pad electrode may be deteriorated. Further, in a power semiconductor device, the pad electrode needs to have a thickness that can withstand damage when a thick Al wire is mounted. If Au is used as the pad electrode, the cost increases. For this reason, in a GaN-based power device, Al, which is the same material as the wire, is used as the pad electrode.
しかしながら、たとえばSBDや縦型MOSFETなどのGaN系材料のパワーデバイスにおいて、Alを含むパッド電極(接続用電極)を採用した場合、デバイスの実装時やデバイスの動作時などに生じる熱によってデバイスの特性が劣化するという問題があった。 However, for example, in power devices made of GaN-based materials such as SBDs and vertical MOSFETs, when a pad electrode containing Al (connection electrode) is adopted, the characteristics of the device are generated by heat generated during device mounting or device operation. There was a problem of deterioration.
したがって、本発明の目的は、特性の劣化を抑制することのできる半導体装置およびその製造方法を提供することである。 Accordingly, an object of the present invention is to provide a semiconductor device capable of suppressing deterioration of characteristics and a manufacturing method thereof.
本発明の半導体装置は、GaNを含む半導体層と、電極とを備えている。電極は、電極本体と、半導体層から見て電極本体よりも離れた位置に形成され、かつAlを含む接続用電極と、電極本体と接続用電極との間に形成されたW、TiW、WN、TiN、およびTaよりなる群から選ばれる少なくとも1種を含むバリア層とを含んでいる。 The semiconductor device of the present invention includes a semiconductor layer containing GaN and an electrode. The electrode is formed at a position distant from the electrode main body and the electrode main body as viewed from the semiconductor layer, and is formed between the connection electrode containing Al and the electrode main body and the connection electrode, W, TiW, WN And a barrier layer containing at least one selected from the group consisting of TiN and Ta.
本発明の半導体装置の製造方法は、以下の工程を備えている。GaNを含む半導体層を形成する。電極を形成する。電極を形成する工程は以下の工程を含んでいる。電極本体を形成する。前記半導体層から見て前記電極本体よりも離れた位置にAlを含む接続用電極を形成する。電極本体と接続用電極との間にW、TiW、WN、TiN、およびTaよりなる群から選ばれる少なくとも1種を含むバリア層を形成する。 The method for manufacturing a semiconductor device of the present invention includes the following steps. A semiconductor layer containing GaN is formed. An electrode is formed. The step of forming the electrode includes the following steps. An electrode body is formed. A connection electrode containing Al is formed at a position distant from the electrode body as viewed from the semiconductor layer. A barrier layer containing at least one selected from the group consisting of W, TiW, WN, TiN, and Ta is formed between the electrode body and the connection electrode.
本願発明者らは、Alを含む接続用電極を備える半導体装置において特性が劣化する原因は、接続用電極に含まれるAlが熱によって半導体層内に拡散するためであることを見出した。そこで、本発明においては、半導体層と接続用電極との間にW、TiW、WN、TiN、およびTaよりなる群から選ばれる少なくとも1種を含むバリア層を形成することによって、接続用電極に含まれるAlの拡散を抑制し、特性の劣化を抑制することができる。 The inventors of the present application have found that the reason why the characteristics of a semiconductor device including a connection electrode containing Al is deteriorated is that Al contained in the connection electrode diffuses into the semiconductor layer due to heat. Therefore, in the present invention, a barrier layer containing at least one selected from the group consisting of W, TiW, WN, TiN, and Ta is formed between the semiconductor layer and the connection electrode, thereby forming the connection electrode. It is possible to suppress the diffusion of Al contained and suppress the deterioration of characteristics.
本発明の半導体装置において好ましくは、電極本体は半導体層とショットキー接触している。これにより、SBDとしての機能を半導体装置に付加することができ、高性能のSBDを実現することができる。 In the semiconductor device of the present invention, preferably, the electrode body is in Schottky contact with the semiconductor layer. Thereby, a function as an SBD can be added to the semiconductor device, and a high-performance SBD can be realized.
本発明の半導体装置およびその製造方法によれば、特性の劣化を抑制することができる。 According to the semiconductor device and the manufacturing method thereof of the present invention, it is possible to suppress deterioration of characteristics.
以下、本発明の実施の形態について図面に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を模式的に示す断面図である。図1を参照して、本実施の形態における半導体装置としてのSBD100は、半導体層1と、電極としてのショットキー電極2と、オーミック電極3とを備えている。半導体層1の上面側にショットキー電極2が形成されており、半導体層1の下面側にオーミック電極3が形成されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the first embodiment of the present invention. Referring to FIG. 1, SBD 100 as a semiconductor device in the present embodiment includes
半導体層1は基板4と、基板4上に形成されたドリフト層5とを含んでいる。基板4およびドリフト層5はGaNを含んでおり、たとえばn型GaNよりなっている。ドリフト層5のn型不純物濃度は基板4のn型不純物濃度よりも低くなっている。
The
ショットキー電極2は、電極本体6と、バリア層7と、接続用電極(パッド電極)8とを含んでいる。電極本体6はドリフト層5に接触しており、ドリフト層5との間でショットキー障壁を構成している。電極本体6は、たとえばNi/Auの積層膜、すなわちドリフト層5とショットキー接触するNi層と、Ni層上に形成されたAu層とによって構成されている。電極本体6上にはバリア層7が形成されており、バリア層7上には接続用電極8が形成されている。接続用電極8は、SBD100のショットキー電極と外部機器とを電気的に接続するための配線(たとえばAlよりなるワイヤなど)が直接接続される部分である。接続用電極8はAlを含んでおり、たとえばAlよりなっている。バリア層7は、接続用電極8に含まれるAlが熱によって半導体層1内へ拡散することを抑制する。バリア層7は、W、TiW、WN、TiN、およびTaよりなる群から選ばれる少なくとも1種を含んでいる。バリア層7はたとえばW、TiW、WN、TiN、またはTaなどよりなっている。
The Schottky
オーミック電極3は、基板4とオーミック接触する材料よりなっており、たとえばTi/Al/Ti/Auの積層膜よりなっている。
The
SBD100においては、電極本体6とドリフト層5との間のショットキー障壁を超える大きさの電圧がショットキー電極2とオーミック電極3との間に印加されると、ショットキー電極2から半導体層1を通ってオーミック電極3へ、基板4の主面に垂直な方向(図中縦方向)に電流が流れる。
In the
SBD100はたとえば以下の方法で製造される。始めに、基板4上にドリフト層5を形成する。次に、ドリフト層5の上面にショットキー電極2を形成し、基板4の下面にオーミック電極3を形成する。ショットキー電極2を形成する際には、ドリフト層5の上面に電極本体6を形成し、次に電極本体6上にバリア層7を形成し、その後バリア層7上に接続用電極8を形成する。
For example, the
本実施の形態におけるSBD100は、GaNを含む半導体層1と、ショットキー電極2とを備えている。ショットキー電極2は、電極本体6と、半導体層1から見て電極本体6よりも離れた位置に形成され、かつAlを含む接続用電極8と、電極本体6と接続用電極8との間に形成されたバリア層7とを含んでいる。
The
本実施の形態におけるSBD100の製造方法は、以下の工程を備えている。GaNを含む半導体層1を形成する。ショットキー電極2を形成する。ショットキー電極2を形成する工程は以下の工程を含んでいる。電極本体6を形成する。半導体層1から見て電極本体6よりも離れた位置にAlを含む接続用電極8を形成する。電極本体6と接続用電極8との間にバリア層7を形成する。
The manufacturing method of
本実施の形態におけるSBD100およびその製造方法によれば、実装時(たとえばダイボンドの際)に生じる熱やSBD100の駆動時に生じる熱などによって接続用電極8が加熱されたとしても、接続用電極8に含まれるAlの拡散がバリア層7によって阻止され、ショットキー接合界面へのAlの侵入を抑制することができる。その結果、熱によるSBD100の特性の劣化を抑制することができる。
According to the
(実施の形態2)
図2は、本発明の実施の形態2における半導体装置の構成を模式的に示す断面図である。図1を参照して、本実施の形態における半導体装置としての縦型nチャネルMOSFET101は、半導体層11と、電極としてのゲート電極12と、ソース電極13と、ドレイン電極14とを備えている。半導体層11の上面にはトレンチ11aが形成されており、トレンチ11aの内壁面およびトレンチ11a付近の半導体層11の上面には、ゲート絶縁膜19を挟んでゲート電極12が形成されている。また、半導体層11の上面におけるトレンチ11aおよびゲート絶縁膜19が形成されていない部分には、ソース電極13が形成されている。半導体層11の下面にはドレイン電極14が形成されている。
(Embodiment 2)
FIG. 2 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the second embodiment of the present invention. Referring to FIG. 1, a vertical n-
半導体層11は、基板15と、n型ドリフト層16と、p型ボディ層17と、n型層18とを含んでいる。基板15上にはn型ドリフト層16が形成されており、n型ドリフト層16上にはp型ボディ層17が形成されており、p型ボディ層17上にはn型層18が形成されている。トレンチ11aはn型層18およびp型ボディ層17を貫通し、n型ドリフト層16にまで達している。基板15、n型ドリフト層16、p型ボディ層17、n型層18は、いずれもGaNを含んでおり、たとえばGaNよりなっている。n型ドリフト層16のn型不純物濃度は、基板15およびn型層18のn型不純物濃度よりも低くなっている。
The
ゲート電極12は、電極本体6と、バリア層7と、接続用電極(パッド電極)8とを含んでいる。電極本体6はゲート絶縁膜19上に形成されており、電極本体6上にはバリア層7が形成されており、バリア層7上には接続用電極8が形成されている。接続用電極8は、MOSFET101のゲート電極12と外部機器とを電気的に接続するための配線が直接接続される部分である。電極本体6、バリア層7、および接続用電極8の構成は、実施の形態1における電極本体、バリア層、および接続用電極の構成と同様であるので、その説明は繰り返さない。
The
ソース電極13はオーミック電極13aとオーミック電極13bとを有している。オーミック電極13aはトレンチ11aの周囲を取り囲むように形成されており、たとえばTi/Alの積層膜よりなっている。オーミック電極13bはオーミック電極13aの周囲を取り囲むように形成されており、p型ボディ層17およびオーミック電極13aと電気的に接続されている。オーミック電極13bはたとえばNi/Auの積層膜よりなっている。また、ドレイン電極14は基板15の下面全面に形成されており、たとえばTi/Alよりなっている。
The
MOSFET101においては、ゲート電極12およびドレイン電極14がソース電極13よりも高い電位である場合には、ゲート絶縁膜19を挟んでゲート電極12と対向するp型ボディ層17内にチャネルが形成され、このチャネルを通じて電流が流れる。その結果、ドレイン電極14から半導体層11を通ってソース電極13へ、基板15主面に垂直な方向(図中縦方向)に電流が流れる。
In the
MOSFET101はたとえば以下の方法で製造される。始めに、基板15上にn型ドリフト層16、p型ボディ層17、およびn型層18をこの順序で形成することによって半導体層1を作製する。次に、n型ドリフト層16に達するトレンチ11aを半導体層1の上面に形成する。次に、トレンチ11aの内壁面にゲート絶縁膜19を形成し、ゲート絶縁膜19の上にゲート電極12を形成する。次に、オーミック電極13aをn型層18上に形成し、オーミック電極13aの外周のn型層18をエッチングすることによりP型ボディ層17を露出させる。そして、オーミック電極13aおよびp型ボディ層17と電気的に接続するようにオーミック電極13bを形成する。オーミック電極13aとオーミック電極13bとによりソース電極13が構成される。その後、ドレイン電極14を基板15の下面に形成する。ゲート電極12を形成する際には、ゲート絶縁膜19上に電極本体6を形成し、次に電極本体6上にバリア層7を形成し、その後バリア層7上に接続用電極8を形成する。
本実施の形態におけるMOSFET101は、GaNを含む半導体層11と、ゲート電極12とを備えている。ゲート電極12は、電極本体6と、半導体層11から見て電極本体6よりも離れた位置に形成され、かつAlを含む接続用電極8と、電極本体6と接続用電極8との間に形成されたバリア層7とを含んでいる。
本実施の形態におけるMOSFET101の製造方法は、以下の工程を備えている。GaNを含む半導体層11を形成する。ゲート電極12を形成する。ゲート電極12を形成する工程は以下の工程を含んでいる。電極本体6を形成する。半導体層11から見て電極本体6よりも離れた位置にAlを含む接続用電極8を形成する。電極本体6と接続用電極8との間にバリア層7を形成する。
The manufacturing method of
本実施の形態におけるMOSFET101およびその製造方法によれば、実装時(たとえばダイボンドの際)に生じる熱やMOSFET101の駆動時に生じる熱などによって接続用電極8が加熱されたとしても、接続用電極8に含まれるAlの拡散がバリア層7によって阻止され、MOS界面へのAlの侵入を抑制することができる。その結果、熱によるMOSFET101の特性の劣化を抑制することができる。
According to
なお、本実施の形態においては、電極本体とバリア層と接続用電極とによって構成される電極を、MOSFETのゲート電極として適用した場合について説明した。しかし、本発明における上記電極は、MOSFETのソース電極として適用してもよい。 In the present embodiment, the case where the electrode constituted by the electrode body, the barrier layer, and the connection electrode is applied as the gate electrode of the MOSFET has been described. However, the electrode in the present invention may be applied as a source electrode of a MOSFET.
さらに、実施の形態1および2においては、本発明の半導体装置がSBDおよび縦型MOSFETである場合について説明した。しかし、本発明の半導体装置はこれらのデバイスの他、たとえば容量素子、横型MOSFET、または高電子移動度トランジスタ、バイポーラトランジスタなどであってもよい。本発明の半導体装置は特に、縦型デバイス、すなわち基板主面に対して実質的に垂直な電流経路を有するデバイスであることが好ましい。 Further, in the first and second embodiments, the case where the semiconductor device of the present invention is an SBD and a vertical MOSFET has been described. However, the semiconductor device of the present invention may be a capacitor, a lateral MOSFET, a high electron mobility transistor, a bipolar transistor, or the like in addition to these devices. The semiconductor device of the present invention is particularly preferably a vertical device, that is, a device having a current path substantially perpendicular to the main surface of the substrate.
本実施例では、始めに以下の条件で試料A〜CのSBDを製造した。
試料A(本発明例):図1に示す構造のSBDを製造した。具体的には、HVPE(Hydride Vapor Phase Epitaxy)で作製したGaNの自立基板を準備した。この基板は、n型不純物濃度が3×1018cm-3、厚みが400μm、平均転位密度が1×106個/cm2であった。次に、この基板の(0001)面上に、OMVPE(Organometallic Vapor Phase Epitaxy)法を用いて、n型不純物濃度が5×1015cm-3、厚みが5μmのGaNよりなるドリフト層をエピタキシャル成長させた。次に、有機溶媒で基板を洗浄した後、基板の下面にオーミック電極を形成した。オーミック電極としては、EB(Electron Beam)蒸着法を用いてTi(厚み20nm)/Al(厚み100nm)/Ti(厚み20nm)/Au(厚み300nm)よりなる積層膜を形成した。その後、600℃の窒素雰囲気中で1分間、オーミック電極を熱処理した。次に、ドリフト層の上面にショットキー電極を形成した。ショットキー電極としては、EB蒸着法を用いてNi(厚み50nm)/Au(厚み300nm)よりなる電極本体を形成した後で、TiとWとを同時にスパッタすることによってこの電極本体の上にTiWよりなる厚み0.15μmのバリア層を形成し、続いてAlをスパッタすることによって厚み3μmの接続用電極を形成した。次に、1辺が1mmの正方形形状にショットキー電極をパターニングした。具体的には、フォトリソグラフィーによりレジストを接続用電極の上にパターニングし、このレジストをマスクとして、40℃の混合酸系エッチャント(燐酸+硝酸+酢酸+純水)を用いてAlをエッチングし、続いて室温のアンモニア系エッチャント(アンモニア水+過酸化水素水+純水)でバリア層をエッチングした。エッチング後のバリア層におけるTiの組成をICP(Inductively Coupled Plasma)分析で調べたところ、8重量%であった。なお、オーミック電極およびショットキー電極の蒸着直前には、室温のHCl水溶液(半導体用塩酸1:純水1)を用いて1分間、蒸着面を処理した。なお、試料Aとしては2つのSBD(チップA、チップB)を作製した。
In this example, first, SBDs of samples A to C were manufactured under the following conditions.
Sample A (Invention Example): An SBD having the structure shown in FIG. 1 was produced. Specifically, a GaN free-standing substrate prepared by HVPE (Hydride Vapor Phase Epitaxy) was prepared. This substrate had an n-type impurity concentration of 3 × 10 18 cm −3 , a thickness of 400 μm, and an average dislocation density of 1 × 10 6 / cm 2 . Next, a drift layer made of GaN having an n-type impurity concentration of 5 × 10 15 cm −3 and a thickness of 5 μm is epitaxially grown on the (0001) surface of the substrate using an OMVPE (Organometallic Vapor Phase Epitaxy) method. It was. Next, after the substrate was washed with an organic solvent, an ohmic electrode was formed on the lower surface of the substrate. As the ohmic electrode, a laminated film of Ti (thickness 20 nm) / Al (
試料B(比較例):ショットキー電極として、EB蒸着法を用いてNi(厚み50nm)/Au(厚み300nm)よりなる電極本体を形成した後で、バリア層を形成せずに、Alをスパッタすることによって厚み3μmの接続用電極を電極本体上に形成した。また、ショットキー電極のパターニングの際には、40℃の混合酸系エッチャント(燐酸+硝酸+酢酸+純水)を用いてAlをエッチングした。上記以外の製造方法は上記試料Aと同様である。
Sample B (comparative example): After forming an electrode body made of Ni (thickness 50 nm) / Au (
試料C(比較例):ショットキー電極として、Ni(厚み50nm)/Au(厚み300nm)よりなる電極本体をEB蒸着法を用いて形成した後で、バリア層を形成せずに、厚み0.15μmのTi層を形成し、続いて、Alをスパッタすることによって厚み3μmの接続用電極をTi層上に形成した。ショットキー電極のパターニングの際には、40℃の混合酸系エッチャント(燐酸+硝酸+酢酸+純水)を用いてAlをエッチングし、続いて室温のアンモニア系エッチャント(アンモニア水+過酸化水素水+純水)でTi層をエッチングした。上記以外の製造方法は上記試料Aと同様である。
Sample C (Comparative Example): After forming an electrode body made of Ni (thickness 50 nm) / Au (
次に、試料A〜Cの熱的安定性を評価した。具体的には、SBDの実装時(ダイボンド時)の温度として想定される温度である350℃で試料A〜Cの各々を熱処理し、熱処理前と熱処理後との各々において、逆方向電圧に対する電流密度を測定した。 Next, the thermal stability of samples A to C was evaluated. Specifically, each of the samples A to C is heat-treated at 350 ° C., which is a temperature assumed as a temperature at the time of mounting (die bonding) of the SBD, and the current against the reverse voltage before and after the heat treatment. Density was measured.
図3は、本発明の実施例1の試料Aにおける、逆方向電圧に対する電流密度変化を示す図である。図4は、本発明の実施例1の試料BおよびCにおける、逆方向電圧に対する電流密度変化を示す図である。図3および図4を参照して、本発明例である試料Aにおいては、チップA、チップBのいずれの場合も、逆方向電圧に対する電流密度変化に大きな変化は見られず、加熱による特性の劣化は抑制されていた。一方、試料BおよびCにおいては、熱処理後における逆方向電圧に対する電流密度が極端に増加し、加熱による特性の劣化が見られた。 FIG. 3 is a diagram showing a change in current density with respect to the reverse voltage in the sample A of Example 1 of the present invention. FIG. 4 is a diagram showing a change in current density with respect to a reverse voltage in samples B and C of Example 1 of the present invention. 3 and 4, sample A, which is an example of the present invention, shows no significant change in current density change with respect to the reverse voltage in either case of chip A or chip B. Deterioration was suppressed. On the other hand, in Samples B and C, the current density with respect to the reverse voltage after the heat treatment was extremely increased, and the characteristics were deteriorated by heating.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明はGaN系材料よりなるパワー半導体デバイスとして適している。 The present invention is suitable as a power semiconductor device made of a GaN-based material.
1,11 半導体層、2 ショットキー電極、3 オーミック電極、4,15 基板、5 ドリフト層、6 電極本体、7 バリア層、8 接続用電極、11a トレンチ、12 ゲート電極、13 ソース電極、13a,13b オーミック電極、14 ドレイン電極、16 n型ドリフト層、17 p型ボディ層、18 n型層、19 ゲート絶縁膜、100 SBD、101 MOSFET。
DESCRIPTION OF
Claims (3)
電極とを備え、
前記電極は、電極本体と、前記半導体層から見て前記電極本体よりも離れた位置に形成され、かつアルミニウムを含む接続用電極と、前記電極本体と前記接続用電極との間に形成されたW、TiW、WN、TiN、およびTaよりなる群から選ばれる少なくとも1種を含むバリア層とを含む、半導体装置。 A semiconductor layer comprising gallium nitride;
With electrodes,
The electrode is formed at a position farther from the electrode body as viewed from the semiconductor body and the electrode body, and is formed between the connection electrode containing aluminum and the electrode body and the connection electrode. And a barrier layer containing at least one selected from the group consisting of W, TiW, WN, TiN, and Ta.
電極を形成する工程とを備え、
前記電極を形成する工程は、電極本体を形成する工程と、前記半導体層から見て前記電極本体よりも離れた位置にアルミニウムを含む接続用電極を形成する工程と、前記電極本体と前記接続用電極との間にW、TiW、WN、TiN、およびTaよりなる群から選ばれる少なくとも1種を含むバリア層を形成する工程とを含む、半導体装置の製造方法。 Forming a semiconductor layer containing gallium nitride;
Forming an electrode,
The step of forming the electrode includes the step of forming an electrode body, the step of forming a connection electrode containing aluminum at a position farther from the electrode body as viewed from the semiconductor layer, and the electrode body and the connection Forming a barrier layer containing at least one selected from the group consisting of W, TiW, WN, TiN, and Ta between the electrode and the electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009061400A JP2010219130A (en) | 2009-03-13 | 2009-03-13 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009061400A JP2010219130A (en) | 2009-03-13 | 2009-03-13 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010219130A true JP2010219130A (en) | 2010-09-30 |
Family
ID=42977677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009061400A Pending JP2010219130A (en) | 2009-03-13 | 2009-03-13 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010219130A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054875A (en) * | 2010-10-29 | 2011-05-11 | 中山大学 | Power type GaN base Schottky diode and manufacture method thereof |
WO2013035845A1 (en) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Ga2o3 semiconductor element |
JP2015204332A (en) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | Semiconductor device, method for manufacturing semiconductor device |
US9437689B2 (en) | 2011-09-08 | 2016-09-06 | Tamura Corporation | Ga2O3 semiconductor element |
CN110071170A (en) * | 2011-09-08 | 2019-07-30 | 株式会社田村制作所 | Crystal laminate structure |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6081859A (en) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | Schottky barrier semiconductor device |
JPS61231760A (en) | 1985-04-08 | 1986-10-16 | Sumitomo Electric Ind Ltd | Compound semiconductor element |
JPH04373175A (en) * | 1991-06-21 | 1992-12-25 | Fujitsu Ltd | Semiconductor device |
JPH0878520A (en) * | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | Semiconductor device having multilayer wiring and fabrication thereof |
JP2003309084A (en) * | 2002-04-17 | 2003-10-31 | Sharp Corp | Electrode of semiconductor element and method for forming the same |
JP2004022773A (en) * | 2002-06-17 | 2004-01-22 | Nec Corp | Semiconductor device |
JP2006237394A (en) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | Semiconductor device and its fabrication process |
JP2007227790A (en) * | 2006-02-24 | 2007-09-06 | Sumitomo Electric Ind Ltd | Nitride semiconductor device |
-
2009
- 2009-03-13 JP JP2009061400A patent/JP2010219130A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6081859A (en) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | Schottky barrier semiconductor device |
JPS61231760A (en) | 1985-04-08 | 1986-10-16 | Sumitomo Electric Ind Ltd | Compound semiconductor element |
JPH04373175A (en) * | 1991-06-21 | 1992-12-25 | Fujitsu Ltd | Semiconductor device |
JPH0878520A (en) * | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | Semiconductor device having multilayer wiring and fabrication thereof |
JP2003309084A (en) * | 2002-04-17 | 2003-10-31 | Sharp Corp | Electrode of semiconductor element and method for forming the same |
JP2004022773A (en) * | 2002-06-17 | 2004-01-22 | Nec Corp | Semiconductor device |
JP2006237394A (en) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | Semiconductor device and its fabrication process |
JP2007227790A (en) * | 2006-02-24 | 2007-09-06 | Sumitomo Electric Ind Ltd | Nitride semiconductor device |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054875A (en) * | 2010-10-29 | 2011-05-11 | 中山大学 | Power type GaN base Schottky diode and manufacture method thereof |
WO2013035845A1 (en) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Ga2o3 semiconductor element |
JPWO2013035845A1 (en) * | 2011-09-08 | 2015-03-23 | 株式会社タムラ製作所 | Ga2O3 semiconductor device |
JP2016015503A (en) * | 2011-09-08 | 2016-01-28 | 株式会社タムラ製作所 | Ga2O3 SEMICONDUCTOR ELEMENT |
US9437689B2 (en) | 2011-09-08 | 2016-09-06 | Tamura Corporation | Ga2O3 semiconductor element |
US9461124B2 (en) | 2011-09-08 | 2016-10-04 | Tamura Corporation | Ga2O3 semiconductor element |
US10249767B2 (en) | 2011-09-08 | 2019-04-02 | Tamura Corporation | Ga2O3-based semiconductor element |
CN110071170A (en) * | 2011-09-08 | 2019-07-30 | 株式会社田村制作所 | Crystal laminate structure |
CN110071170B (en) * | 2011-09-08 | 2022-10-11 | 株式会社田村制作所 | Crystal laminated structure |
JP2015204332A (en) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | Semiconductor device, method for manufacturing semiconductor device |
US9711661B2 (en) | 2014-04-11 | 2017-07-18 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5144585B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6580267B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6766889B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5561371B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2010125661A1 (en) | Semiconductor device and method for manufacturing the same | |
JP6561759B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2013098556A (en) | Electrode structure, gallium nitride-based semiconductor element provided with the same, and method for manufacturing them | |
JP6911486B2 (en) | Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device | |
JP6463214B2 (en) | Semiconductor device | |
JP2008021689A (en) | Semiconductor device | |
JP2010219130A (en) | Semiconductor device and method of manufacturing the same | |
WO2015194590A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2006237430A (en) | Nitride semiconductor device | |
JP5757746B2 (en) | Nitride semiconductor device | |
JP2006032457A (en) | SiC SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD | |
JP2010278137A (en) | Semiconductor device | |
US20190109065A1 (en) | Semiconductor device | |
JP5113375B2 (en) | Nitride semiconductor device | |
JP2017168676A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
JP2004103744A (en) | Semiconductor device and its manufacturing method | |
JP2010171287A (en) | Nitride semiconductor device | |
JP2017168679A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
JP2014239082A (en) | Semiconductor device and manufacturing method of the same | |
JP2020047672A (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111220 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120224 |