JP5369581B2 - Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device - Google Patents

Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device Download PDF

Info

Publication number
JP5369581B2
JP5369581B2 JP2008250990A JP2008250990A JP5369581B2 JP 5369581 B2 JP5369581 B2 JP 5369581B2 JP 2008250990 A JP2008250990 A JP 2008250990A JP 2008250990 A JP2008250990 A JP 2008250990A JP 5369581 B2 JP5369581 B2 JP 5369581B2
Authority
JP
Japan
Prior art keywords
layer
nickel
semiconductor
semiconductor device
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008250990A
Other languages
Japanese (ja)
Other versions
JP2010086999A (en
Inventor
佳孝 瀬戸口
秀人 玉祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008250990A priority Critical patent/JP5369581B2/en
Publication of JP2010086999A publication Critical patent/JP2010086999A/en
Application granted granted Critical
Publication of JP5369581B2 publication Critical patent/JP5369581B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法に関し、特に、剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法に関する。   The present invention relates to a back electrode for a semiconductor device, a semiconductor device, and a method for manufacturing a back electrode for a semiconductor device. In particular, the back surface for a semiconductor device that can sufficiently suppress peeling and has low resistance and excellent characteristics. The present invention relates to an electrode, a semiconductor device including the back electrode for the semiconductor device, and a method for manufacturing the back electrode for the semiconductor device.

従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコンを用いたものが主流となっている。また、高耐圧かつ大電流のパワーデバイスに用いられる半導体デバイスとしては、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流となっている。   Conventionally, semiconductor devices that use silicon as a semiconductor material are mainly used as power devices. In addition, as a semiconductor device used for a high breakdown voltage and large current power device, a vertical semiconductor device having a back electrode having a low-resistance ohmic electrode on the back side has become mainstream.

このような縦型の半導体デバイスをはんだ接合するための裏面電極には様々な材料および構造のものが用いられているが、その中の1つとして、チタン層とニッケル層と金層との積層体(Ti/Ni/Au)が提案されている(たとえば、非特許文献1参照)。   Various materials and structures are used for the back electrode for solder-joining such a vertical semiconductor device. One of them is the lamination of a titanium layer, a nickel layer and a gold layer. A body (Ti / Ni / Au) has been proposed (for example, see Non-Patent Document 1).

また、近年では、シリコンに比べて絶縁破壊電圧が高い等の優れた特性を有し、低損失で高温動作が可能なパワーデバイスとして、炭化ケイ素を用いた半導体デバイスが大きく期待されている。   In recent years, semiconductor devices using silicon carbide have been greatly expected as power devices having excellent characteristics such as a higher dielectric breakdown voltage than silicon and capable of operating at high temperature with low loss.

このような炭化ケイ素を用いた半導体デバイスの電極としては、n型炭化ケイ素基板にニッケル層を真空蒸着で形成した後に加熱して形成されたものが提案されている(たとえば、非特許文献2参照)。   As an electrode of such a semiconductor device using silicon carbide, an electrode formed by heating a nickel layer formed on an n-type silicon carbide substrate by vacuum deposition has been proposed (for example, see Non-Patent Document 2). ).

また、特許文献1には、従来の炭化ケイ素を用いた縦型の半導体デバイスの裏面電極として、n型炭化ケイ素基板にニッケル層を形成した後に加熱することによってn型炭化ケイ素基板とオーミックコンタクトをとるニッケルシリサイド層を形成し、そのニッケルシリサイド層上にニッケル層およびカソード電極が順次積層された構成の裏面電極が記載されている(たとえば、特許文献1の段落[0002]〜[0003]参照)。しかしながら、この従来の裏面電極においては、ニッケル層およびカソード電極がニッケルシリサイド層から剥がれやすいという問題があった。   Patent Document 1 discloses that an ohmic contact with an n-type silicon carbide substrate is formed by heating after forming a nickel layer on an n-type silicon carbide substrate as a back electrode of a vertical semiconductor device using conventional silicon carbide. A back electrode having a structure in which a nickel silicide layer is formed and a nickel layer and a cathode electrode are sequentially stacked on the nickel silicide layer is described (see, for example, paragraphs [0002] to [0003] of Patent Document 1). . However, this conventional back electrode has a problem that the nickel layer and the cathode electrode are easily peeled off from the nickel silicide layer.

そこで、特許文献1においては、ニッケルシリサイド層の形成時にニッケルシリサイド層の表面に残るニッケル層を除去した後にチタン層、ニッケル層および銀層をこの順に積層してなるカソード電極を形成した構成の裏面電極とすることによって、剥がれ不良を抑制することが提案されている(たとえば、特許文献1の段落[0020]〜[0025]参照)。
特開2008−53291号公報 粥川 君治等、「パワーデバイス裏面電極と鉛フリーはんだの界面構造と接合性」、デンソーテクニカルレビュー、Vol.11、No.2、2006年 電子技術総合研究所 先進パワーデバイス研究室 材料科学部 ハードエレクトロニクス・ラボ、「SiCパワー素子プロセスでブレークスルー」、電子技術総合研究所ニュース、Vol.612、2001年1月、p.4〜p.8
Therefore, in Patent Document 1, the back surface of the structure in which the cathode layer formed by laminating the titanium layer, the nickel layer, and the silver layer in this order after removing the nickel layer remaining on the surface of the nickel silicide layer when forming the nickel silicide layer is formed. It has been proposed to suppress peeling defects by using electrodes (see, for example, paragraphs [0020] to [0025] of Patent Document 1).
JP 2008-53291 A Kimiharu Ninagawa et al., “Interface structure and bonding between power device back electrode and lead-free solder”, Denso Technical Review, Vol. 11, no. 2, 2006 Advanced Power Device Laboratory, Electronics Technology R & D Lab., Department of Materials Science, Hard Electronics Laboratory, “Breakthrough with SiC Power Device Process”, Electronics Technology R & D News, Vol. 612, January 2001, p. 4-p. 8

しかしながら、特許文献1で剥がれ不良が抑制できるとされている構成の裏面電極においても未だニッケルシリサイド層とチタン層との密着性が低く、半導体デバイスのチップカット時にカソード電極がニッケルシリサイド層から剥がれてしまうという問題があった。   However, even in the back electrode configured to suppress peeling failure in Patent Document 1, the adhesion between the nickel silicide layer and the titanium layer is still low, and the cathode electrode is peeled off from the nickel silicide layer at the time of chip cutting of the semiconductor device. There was a problem that.

そこで、本発明の目的は、剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a back electrode for a semiconductor device that can sufficiently suppress delamination and that has low resistance and excellent characteristics, a semiconductor device including the back electrode for the semiconductor device, and the semiconductor device It is providing the manufacturing method of a back surface electrode.

本発明の第1の態様によれば、半導体上のニッケルシリサイド層と、ニッケルシリサイド層上のチタン層と、チタン層上の金属層とを含み、金属層は、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種であって、半導体は炭化ケイ素であり、ニッケルシリサイド層とチタン層との間にニッケルシリコン合金層が位置している半導体デバイス用裏面電極を提供することができる。 According to a first aspect of the present invention, includes a two-Tsu Kell silicide layer on a semiconductor, and titanium layer on the nickel silicide layer and a metal layer on the titanium layer, the metal layer is a nickel layer, a platinum layer, a silver layer gold layer, a laminate of the nickel layer and the silver layer, and I at least Tanedea selected from the group consisting of a laminate of a nickel layer and a gold layer, the semiconductor is silicon carbide, and nickel silicide layer nickel silicon alloy layer between the titanium layer is Ru can provide back surface electrode for a semiconductor device is located.

ここで、本発明の第1の態様の半導体デバイス用裏面電極においては、チタン層の厚さが、5nm以上500nm以下であることが好ましい。 Here, in the back electrode for a semiconductor device according to the first aspect of the present invention, the thickness of the titanium layer is preferably 5 nm or more and 500 nm or less .

また、本発明の第1の態様の半導体デバイス用裏面電極においては、金属層の厚さが、50nm以上1000nm以下であることが好ましい。 In the first aspect of the semiconductor device for the back electrode of the present invention, the thickness of the metal layer is preferably der Rukoto than 1000nm or less 50nm.

また、本発明は、上記のいずれかの半導体デバイス用裏面電極を含む半導体デバイスである。   Moreover, this invention is a semiconductor device containing the back electrode for any one of said semiconductor devices.

また、本発明の第2の態様によれば、半導体上にニッケルシリコン合金層を形成する工程と、ニッケルシリコン合金層を加熱することによってニッケルシリコン合金層の半導体側の一部にニッケルシリサイド層を形成する工程と、ニッケルシリコン合金層上にチタン層を形成する工程と、チタン層上に、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種の金属層を形成する工程とを含み、半導体は炭化ケイ素である半導体デバイス用裏面電極の製造方法を提供することができる。 According to the second aspect of the present invention, the steps of forming a nickel silicon alloy layer on the semiconductor, the nickel silicide layer on a part of the semiconductor side of the nickel silicon alloy layer by heating the nickel silicon alloy layer A step of forming, a step of forming a titanium layer on the nickel silicon alloy layer , a nickel layer, a platinum layer, a silver layer, a gold layer, a laminate of the nickel layer and the silver layer, and a nickel layer on the titanium layer, look including a step of forming at least one metal layer selected from the group consisting of a laminate of a gold layer, semiconductor Ru can provide a method of manufacturing a back electrode for a semiconductor device is silicon carbide.

また、本発明の第2の態様の半導体デバイス用裏面電極の製造方法において、チタン層の厚さが、5nm以上500nm以下であることが好ましい。Moreover, in the manufacturing method of the back electrode for semiconductor devices of the 2nd aspect of this invention, it is preferable that the thickness of a titanium layer is 5 nm or more and 500 nm or less.

また、本発明の第2の態様の半導体デバイス用裏面電極の製造方法において、金属層の厚さが、50nm以上1000nm以下であることが好ましい。 Moreover , in the manufacturing method of the back surface electrode for semiconductor devices of the 2nd aspect of this invention, it is preferable that the thickness of a metal layer is 50 nm or more and 1000 nm or less .

本発明によれば、剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, peeling can fully be suppressed, and also it is low resistance and is excellent in the characteristic, the semiconductor device back surface electrode for the semiconductor device including the back electrode for the semiconductor device, and the back electrode for the semiconductor device The manufacturing method of can be provided.

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Embodiments of the present invention will be described below. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.

<実施の形態1>
図1に、本発明の半導体デバイス用裏面電極の一例を用いた本発明の半導体デバイスの一例であるショットキーダイオードの模式的な断面図を示す。図1に示すショットキーダイオードは、半導体基板1と、半導体基板1の表面上に設置された半導体層2と、半導体層2上の表面に設置されたショットキー電極4と、半導体基板1の裏面上に設置されたニッケルシリサイド層3と、ニッケルシリサイド層3の裏面上に設置されたチタン層5と、チタン層5の裏面上に設置された金属層6とを備えた構成となっている。
<Embodiment 1>
FIG. 1 is a schematic cross-sectional view of a Schottky diode that is an example of a semiconductor device of the present invention using an example of a back electrode for a semiconductor device of the present invention. The Schottky diode shown in FIG. 1 includes a semiconductor substrate 1, a semiconductor layer 2 placed on the surface of the semiconductor substrate 1, a Schottky electrode 4 placed on the surface of the semiconductor layer 2, and the back surface of the semiconductor substrate 1. The structure includes a nickel silicide layer 3 disposed above, a titanium layer 5 disposed on the back surface of the nickel silicide layer 3, and a metal layer 6 disposed on the back surface of the titanium layer 5.

ここで、半導体基板1としては、たとえば半導体材料からなる基板を用いることができ、なかでもn型の炭化ケイ素基板を用いることが好ましい。半導体基板1としてn型の炭化ケイ素基板を用いた場合には、炭化ケイ素はシリコンよりもバンドギャップが大きい半導体材料であるため、シリコン基板を用いた場合と比べてショットキーダイオードを高電圧下で大電流による駆動を行なうことができる傾向にある。   Here, as the semiconductor substrate 1, for example, a substrate made of a semiconductor material can be used, and in particular, an n-type silicon carbide substrate is preferably used. When an n-type silicon carbide substrate is used as the semiconductor substrate 1, silicon carbide is a semiconductor material having a band gap larger than that of silicon. Therefore, the Schottky diode is operated at a higher voltage than when a silicon substrate is used. There is a tendency to be able to drive with a large current.

また、半導体層2としては、たとえば半導体材料からなる層を用いることができ、なかでも炭化ケイ素を用いることが好ましい。たとえば、半導体基板1としてn型の炭化ケイ素基板を用いた場合には、半導体基板1の表面上に炭化ケイ素からなる半導体層2をエピタキシャル成長させてショットキーダイオードを形成することができるため、そのようにして形成されたショットキーダイオードは上記と同様の理由により高電圧下で大電流による駆動を行なうことができる傾向にある。   As the semiconductor layer 2, for example, a layer made of a semiconductor material can be used, and silicon carbide is particularly preferable. For example, when an n-type silicon carbide substrate is used as the semiconductor substrate 1, a semiconductor layer 2 made of silicon carbide can be epitaxially grown on the surface of the semiconductor substrate 1 to form a Schottky diode. The Schottky diode formed as described above tends to be driven by a large current under a high voltage for the same reason as described above.

また、ショットキー電極4としては、たとえば半導体層2とショットキー接合を形成する従来から公知のショットキー電極を用いることができ、たとえば、半導体層2が炭化ケイ素からなる場合には、半導体層2側からチタン層とアルミニウム層をこの順序で積層した積層体などを用いることができる。   As the Schottky electrode 4, for example, a conventionally known Schottky electrode that forms a Schottky junction with the semiconductor layer 2 can be used. For example, when the semiconductor layer 2 is made of silicon carbide, the semiconductor layer 2 A laminate in which a titanium layer and an aluminum layer are laminated in this order from the side can be used.

また、ニッケルシリサイド層3は、ニッケルがシリサイド化した層であり、Ni2Siの化学式で表わされる化合物からなる層である。 The nickel silicide layer 3 is a layer in which nickel is silicided, and is a layer made of a compound represented by the chemical formula of Ni 2 Si.

ここで、ニッケルシリサイド層3の厚さは、200nm以下であることが好ましく、10nm以上100nm以下であることがより好ましい。ニッケルシリサイド層3の厚さが200nm以下である場合、特に10nm以上100nm以下である場合には、ニッケルシリサイド層3が薄すぎることによる特性のばらつきを低減することができるとともに、ニッケルシリサイド層3が厚すぎることによる半導体基板1からの剥離を有効に抑止することができる傾向にある。   Here, the thickness of the nickel silicide layer 3 is preferably 200 nm or less, and more preferably 10 nm or more and 100 nm or less. When the thickness of the nickel silicide layer 3 is 200 nm or less, particularly when the thickness is 10 nm or more and 100 nm or less, variation in characteristics due to the nickel silicide layer 3 being too thin can be reduced, and the nickel silicide layer 3 can be reduced. There is a tendency that peeling from the semiconductor substrate 1 due to being too thick can be effectively suppressed.

また、チタン層5としては、たとえば従来から公知のチタンからなる層を用いることができる。   As the titanium layer 5, for example, a conventionally known layer made of titanium can be used.

ここで、チタン層5の厚さは、5nm以上500nm以下であることが好ましく、20nm以上300nm以下であることがより好ましい。チタン層5の厚さが5nm以上500nm以下である場合、特に20nm以上300nm以下である場合には、チタン層5が薄すぎることによるニッケルシリサイド層3との密着性の低下を有効に抑止することができるとともに、チタン層5が厚すぎることによるチタン層5の高抵抗化を有効に抑止することができる傾向にある。   Here, the thickness of the titanium layer 5 is preferably 5 nm or more and 500 nm or less, and more preferably 20 nm or more and 300 nm or less. When the thickness of the titanium layer 5 is not less than 5 nm and not more than 500 nm, particularly when it is not less than 20 nm and not more than 300 nm, it is possible to effectively suppress a decrease in adhesion with the nickel silicide layer 3 due to the titanium layer 5 being too thin. In addition, the resistance of the titanium layer 5 due to the titanium layer 5 being too thick tends to be effectively suppressed.

また、金属層6としては、ニッケル層、白金層、銀層、ニッケル層と銀層との積層体(ニッケル層と銀層との積層順序は問わない。)およびニッケル層と金層との積層体(ニッケル層と銀層との積層順序は問わない。)からなる群から選択される少なくとも1種が用いられる。なお、金属層6として、上記の層から2層以上選択される場合には、たとえばニッケル層と白金層との積層体のように積層構成になることは言うまでもない。   The metal layer 6 includes a nickel layer, a platinum layer, a silver layer, a laminate of a nickel layer and a silver layer (the order of lamination of the nickel layer and the silver layer is not limited), and a laminate of the nickel layer and the gold layer. At least one selected from the group consisting of a body (the order of lamination of the nickel layer and the silver layer is not limited) is used. Needless to say, when two or more layers are selected from the above layers as the metal layer 6, for example, a stacked structure such as a laminate of a nickel layer and a platinum layer is formed.

ここで、金属層6の厚さは、50nm以上1000nm以下であることが好ましく、100nm以上500nm以下であることがより好ましい。金属層6の厚さが50nm以上1000nm以下である場合、特に100nm以上500nm以下である場合には、金属層6が薄すぎることによるチタン層5との密着性の低下を有効に抑止することができるとともに、金属層6が厚すぎることによる金属層6の高抵抗化を有効に抑止することができる傾向にある。   Here, the thickness of the metal layer 6 is preferably 50 nm or more and 1000 nm or less, and more preferably 100 nm or more and 500 nm or less. When the thickness of the metal layer 6 is 50 nm or more and 1000 nm or less, particularly when the thickness is 100 nm or more and 500 nm or less, it is possible to effectively suppress a decrease in adhesion with the titanium layer 5 due to the metal layer 6 being too thin. In addition, the resistance of the metal layer 6 due to the metal layer 6 being too thick tends to be effectively suppressed.

なお、本実施の形態においては、ニッケルシリサイド層3とチタン層5と金属層6との積層体から本発明の半導体デバイス用裏面電極が構成されている。   In the present embodiment, the back electrode for a semiconductor device of the present invention is composed of a laminate of the nickel silicide layer 3, the titanium layer 5, and the metal layer 6.

以下、図2〜図6の模式的断面図を参照して、図1に示すショットキーダイオードの製造方法の一例について説明する。   Hereinafter, an example of a method for manufacturing the Schottky diode shown in FIG. 1 will be described with reference to the schematic cross-sectional views of FIGS.

まず、図2に示すように、半導体基板1の表面上に半導体層2を形成する。ここで、半導体層2は、たとえば従来から公知のCVD(Chemical Vapor Deposition)法などにより、半導体基板1の表面上にエピタキシャル成長させることなどによって形成することができる。   First, as shown in FIG. 2, the semiconductor layer 2 is formed on the surface of the semiconductor substrate 1. Here, the semiconductor layer 2 can be formed, for example, by epitaxial growth on the surface of the semiconductor substrate 1 by a conventionally known CVD (Chemical Vapor Deposition) method or the like.

次に、図3に示すように、半導体基板1の裏面上にニッケルシリコン合金層8を形成する。なお、ニッケルシリコン合金層8の代わりにニッケル層とシリコン層との積層体(ニッケル層とシリコン層との積層順序は問わないが、半導体基板1側からニッケル層、シリコン層の順序で積層されていることが好ましい。)を形成してもよい。ここで、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体は、たとえば、スパッタ法または真空蒸着法などにより形成することができる。   Next, as shown in FIG. 3, a nickel silicon alloy layer 8 is formed on the back surface of the semiconductor substrate 1. Instead of the nickel silicon alloy layer 8, a laminate of a nickel layer and a silicon layer (the order of lamination of the nickel layer and the silicon layer is not limited, but the nickel layer and the silicon layer are laminated in this order from the semiconductor substrate 1 side. It is preferable that the Here, the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer can be formed by, for example, a sputtering method or a vacuum deposition method.

なお、ニッケルシリコン合金層8は、ニッケルとシリコンとが混在している層のことである。ここで、ニッケルシリコン合金層8は、たとえば、後述するニッケルシリコン合金層8の加熱前はアモルファスであるが、後述するニッケルシリコン合金層8の加熱後に多結晶化することもある。   The nickel silicon alloy layer 8 is a layer in which nickel and silicon are mixed. Here, for example, the nickel silicon alloy layer 8 is amorphous before heating the nickel silicon alloy layer 8 described later, but may be polycrystallized after heating the nickel silicon alloy layer 8 described later.

次に、図4に示すように、半導体基板1の裏面上のニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱することによって、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の半導体基板1側の一部をニッケルシリサイド層3とする。ここで、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の加熱は、たとえばアルゴンガス雰囲気における大気圧近傍の圧力下で、たとえば900℃以上1100℃以下の温度で、たとえば30秒以上30分以下の時間だけ加熱することにより行なうことができる。また、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の加熱は、たとえば、従来から公知の加熱炉を用いて加熱する方法または従来から公知の赤外線ランプを用いたRTA(Rapid Thermal Annealing)装置を用いて加熱する方法などがある。   Next, as shown in FIG. 4, the nickel silicon alloy layer 8 on the back surface of the semiconductor substrate 1 or the laminate of the nickel layer and the silicon layer is heated to thereby form the nickel silicon alloy layer 8 or the nickel layer and the silicon layer. A part of the stacked body on the semiconductor substrate 1 side is a nickel silicide layer 3. Here, the heating of the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer is performed, for example, at a temperature in the vicinity of atmospheric pressure in an argon gas atmosphere, for example, at a temperature of 900 ° C. to 1100 ° C., for example, 30 seconds or more. This can be done by heating for a period of 30 minutes or less. The nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer can be heated by, for example, a method using a conventionally known heating furnace or a RTA (Rapid Thermal Annealing using a conventionally known infrared lamp). There is a method of heating using an apparatus.

次に、図5に示すように、半導体層2の表面上にショットキー電極4を形成する。ここで、ショットキー電極4は、たとえばEB(Electron Beam)蒸着法などにより形成することができる。また、ショットキー電極4の形成後は、ショットキー電極4と半導体層2との密着性を高めることを目的としてショットキー電極4を加熱してもよい。また、ショットキー電極4の形成後に、たとえば従来から公知のフォトリソグラフィ技術およびエッチング技術を用いて、ショットキー電極4のパターンニングを行なってもよい。また、ショットキー電極4の形成前および/または形成後に、半導体層2の表面上に、二酸化シリコン(SiO2)などの酸化物膜を形成してもよい。 Next, as shown in FIG. 5, the Schottky electrode 4 is formed on the surface of the semiconductor layer 2. Here, the Schottky electrode 4 can be formed by, for example, EB (Electron Beam) vapor deposition. Further, after the formation of the Schottky electrode 4, the Schottky electrode 4 may be heated for the purpose of improving the adhesion between the Schottky electrode 4 and the semiconductor layer 2. Further, after the Schottky electrode 4 is formed, the Schottky electrode 4 may be patterned by using, for example, a conventionally known photolithography technique and etching technique. In addition, an oxide film such as silicon dioxide (SiO 2 ) may be formed on the surface of the semiconductor layer 2 before and / or after the formation of the Schottky electrode 4.

次に、図6に示すように、ニッケルシリサイド層3の裏面上に残っているニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を除去することによって、ニッケルシリサイド層3の裏面を露出させる。ここで、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の除去は、たとえば従来から公知のSPM(Sulfuric acid Hydrogen Peroxide Mixture:硫酸と過酸化水素水との混合液)、王水およびフッ酸などを用いて行なうことができる。   Next, as shown in FIG. 6, the back surface of the nickel silicide layer 3 is exposed by removing the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer remaining on the back surface of the nickel silicide layer 3. Let Here, the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer can be removed by, for example, a conventionally known SPM (Sulfuric acid Hydrogen Peroxide Mixture), aqua regia and It can be performed using hydrofluoric acid or the like.

次に、図7に示すように、ニッケルシリサイド層3の裏面上にチタン層5を形成する。その後、チタン層5上に金属層6を形成することによって、図1に示す構成のショットキーダイオードを製造することができる。なお、金属層6の裏面上には、たとえば金層などの導電層をさらに形成してもよい。また、チタン層5、金属層6および導電層は、たとえばEB蒸着法などにより形成することができる。   Next, as shown in FIG. 7, a titanium layer 5 is formed on the back surface of the nickel silicide layer 3. Thereafter, by forming the metal layer 6 on the titanium layer 5, the Schottky diode having the configuration shown in FIG. 1 can be manufactured. Note that a conductive layer such as a gold layer may be further formed on the back surface of the metal layer 6. The titanium layer 5, the metal layer 6, and the conductive layer can be formed by, for example, an EB vapor deposition method.

その後、以上のようにして形成された図1に示す構成のショットキーダイオードは、たとえば図8に示すように、ショットキーダイオードの裏面がダイボンディング用基板9に接合されて用いられることになる。   Thereafter, the Schottky diode having the configuration shown in FIG. 1 formed as described above is used with the back surface of the Schottky diode bonded to the die bonding substrate 9 as shown in FIG. 8, for example.

以上のように、本発明においては、半導体基板1の裏面上にニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を形成し、そのニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱してニッケルシリサイド層3を形成している。そして、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱して形成されたニッケルシリサイド層3の裏面上にチタン層5を形成している。   As described above, in the present invention, the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer is formed on the back surface of the semiconductor substrate 1, and the nickel silicon alloy layer 8 or the nickel layer and the silicon layer are formed. The nickel silicide layer 3 is formed by heating the laminated body. Then, the titanium layer 5 is formed on the back surface of the nickel silicide layer 3 formed by heating the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer.

従来の特許文献1のようにニッケル層を形成した後に加熱することによってニッケルシリサイド層を形成した場合には、ニッケルシリサイド層の表面荒れが多く、ニッケルシリサイド層とチタン層との密着性に問題があった。   When the nickel silicide layer is formed by heating after forming the nickel layer as in the conventional patent document 1, the surface roughness of the nickel silicide layer is large, and there is a problem in the adhesion between the nickel silicide layer and the titanium layer. there were.

しかしながら、本発明のように、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱してニッケルシリサイド層3を形成した場合には、従来のようにニッケル層を形成した後に加熱することによってニッケルシリサイド層を形成した場合と比べて、ニッケルシリサイド層3とチタン層5との密着性が向上するためチタン層5の剥離を十分に抑制することができる。これは、たとえばニッケルシリサイド層3が接する半導体基板1が炭化ケイ素などの炭素を含む半導体であるときには、炭素を含む半導体からなる半導体基板1からの炭素の析出が抑制されるためと考えられる。   However, when the nickel silicide layer 3 is formed by heating the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer as in the present invention, the heating is performed after the nickel layer is formed as in the prior art. As a result, the adhesion between the nickel silicide layer 3 and the titanium layer 5 is improved as compared with the case where the nickel silicide layer is formed, so that the peeling of the titanium layer 5 can be sufficiently suppressed. This is presumably because, for example, when the semiconductor substrate 1 in contact with the nickel silicide layer 3 is a semiconductor containing carbon such as silicon carbide, the deposition of carbon from the semiconductor substrate 1 made of a semiconductor containing carbon is suppressed.

さらには、本発明のようにして半導体基板1の裏面上に形成された半導体デバイス用裏面電極は、低抵抗でもあるために特性に優れたものとすることができる。   Furthermore, since the back electrode for a semiconductor device formed on the back surface of the semiconductor substrate 1 as in the present invention has a low resistance, it can have excellent characteristics.

<実施の形態2>
図9に、本発明の半導体デバイス用裏面電極の他の一例を用いた本発明の半導体デバイスの他の一例であるショットキーダイオードの模式的な断面図を示す。図9に示す構成のショットキーダイオードは、ニッケルシリサイド層3とチタン層5との間にニッケルシリコン合金層8が設置されていることに特徴がある。なお、ニッケルシリコン合金層8の代わりにニッケル層とシリコン層との積層体が設置されていてもよい。
<Embodiment 2>
FIG. 9 shows a schematic cross-sectional view of a Schottky diode which is another example of the semiconductor device of the present invention using another example of the back electrode for a semiconductor device of the present invention. The Schottky diode having the configuration shown in FIG. 9 is characterized in that a nickel silicon alloy layer 8 is provided between the nickel silicide layer 3 and the titanium layer 5. In place of the nickel silicon alloy layer 8, a laminate of a nickel layer and a silicon layer may be provided.

したがって、本実施の形態においては、ニッケルシリサイド層3とニッケルシリコン合金層8(またはニッケル層とシリコン層との積層体)とチタン層5と金属層6との積層体から本発明の半導体デバイス用裏面電極が構成されていることになる。   Therefore, in the present embodiment, a nickel silicide layer 3, a nickel silicon alloy layer 8 (or a laminate of a nickel layer and a silicon layer), a laminate of a titanium layer 5 and a metal layer 6 are used for the semiconductor device of the present invention. A back electrode is formed.

以下、図9に示す構成のショットキーダイオードの製造方法の一例について説明する。
まず、図2に示すように、半導体基板1の表面上に半導体層2を形成した後に、図3に示すように、半導体基板1の裏面上にニッケルシリコン合金層8を形成する。ここでも、ニッケルシリコン合金層8の代わりにニッケル層とシリコン層との積層体(ニッケル層とシリコン層との積層順序は問わないが、半導体基板1側からニッケル層、シリコン層の順序で積層されていることが好ましい。)を形成してもよい。
Hereinafter, an example of a method for manufacturing the Schottky diode having the configuration shown in FIG. 9 will be described.
First, as shown in FIG. 2, after forming the semiconductor layer 2 on the surface of the semiconductor substrate 1, the nickel silicon alloy layer 8 is formed on the back surface of the semiconductor substrate 1 as shown in FIG. Here, instead of the nickel silicon alloy layer 8, a laminate of a nickel layer and a silicon layer (the order of lamination of the nickel layer and the silicon layer is not specified, but the nickel layer and the silicon layer are laminated in this order from the semiconductor substrate 1 side). It is preferable that the

ここで、ニッケルシリコン合金層8中におけるシリコン(Si)の原子数とニッケル(Ni)の原子数との比(Siの原子数/Niの原子数)は特には限定されないが、なかでも0.4以上0.6以下であることが好ましく、0.45以上0.55以下であることがより好ましい。上記の比(Siの原子数/Niの原子数)が0.4以上0.6以下である場合、特に0.45以上0.55以下である場合には、ニッケルシリコン合金層8の表面荒れを低減することができるため、ニッケルシリコン合金層8と後述するチタン層5との接触抵抗が小さくなり、さらにはニッケルシリコン合金層8とチタン層5との接合強度が増加する傾向にある。   Here, the ratio of the number of silicon (Si) atoms and the number of nickel (Ni) atoms in the nickel silicon alloy layer 8 (the number of Si atoms / the number of Ni atoms) is not particularly limited. It is preferably 4 or more and 0.6 or less, and more preferably 0.45 or more and 0.55 or less. When the ratio (number of Si atoms / number of Ni atoms) is 0.4 or more and 0.6 or less, particularly when the ratio is 0.45 or more and 0.55 or less, the surface roughness of the nickel silicon alloy layer 8 Therefore, the contact resistance between the nickel silicon alloy layer 8 and the titanium layer 5 described later tends to be small, and the bonding strength between the nickel silicon alloy layer 8 and the titanium layer 5 tends to increase.

そして、図4に示すように、半導体基板1の裏面上のニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱することによって、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の半導体基板1側の一部をニッケルシリサイド層3とする。   Then, as shown in FIG. 4, by heating the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer on the back surface of the semiconductor substrate 1, the nickel silicon alloy layer 8 or the nickel layer and the silicon layer are heated. A part of the stacked body on the semiconductor substrate 1 side is a nickel silicide layer 3.

次に、図5に示すように、半導体層2の表面上にショットキー電極4を形成する。ここまでの工程は、実施の形態1と同様である。   Next, as shown in FIG. 5, the Schottky electrode 4 is formed on the surface of the semiconductor layer 2. The steps so far are the same as those in the first embodiment.

次に、図10に示すように、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を除去することなく、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の裏面上にチタン層5を形成する。その後、チタン層5上に金属層6を形成することによって、図9に示す構成のショットキーダイオードを製造することができる。なお、金属層6の裏面上には、たとえば金層などの導電層をさらに形成してもよい。   Next, as shown in FIG. 10, without removing the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer, on the back surface of the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer. A titanium layer 5 is formed. Thereafter, by forming the metal layer 6 on the titanium layer 5, a Schottky diode having the configuration shown in FIG. 9 can be manufactured. Note that a conductive layer such as a gold layer may be further formed on the back surface of the metal layer 6.

その後、以上のようにして形成された図9に示す構成のショットキーダイオードは、たとえば図11に示すように、ショットキーダイオードの裏面がダイボンディング用基板9に接合されて用いられることになる。   Thereafter, the Schottky diode having the configuration shown in FIG. 9 formed as described above is used with the back surface of the Schottky diode bonded to the die bonding substrate 9 as shown in FIG. 11, for example.

以上のように、本実施の形態においては、半導体基板1の裏面上にニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を形成し、そのニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を加熱してニッケルシリサイド層3を形成した後に、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体を除去することなく、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体の裏面上にチタン層5を形成している。   As described above, in the present embodiment, the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer is formed on the back surface of the semiconductor substrate 1, and the nickel silicon alloy layer 8 or the nickel layer and the silicon layer are formed. The nickel silicide layer 3 is heated to form the nickel silicide layer 3, and then the nickel silicon alloy layer 8 or the nickel layer and the silicon layer are removed without removing the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer. A titanium layer 5 is formed on the back surface of the laminate.

この場合にも、従来のようにニッケル層を形成した後に加熱することによってニッケルシリサイド層を形成した場合と比べて、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体とチタン層5との密着性が向上するため、チタン層5の剥離を十分に抑制することができる。これは、たとえばニッケルシリサイド層3が接する半導体基板1が炭化ケイ素などの炭素を含む半導体であるときには、炭素を含む半導体からなる半導体基板1からの炭素の析出が抑制されるためと考えられる。   Also in this case, compared to the case where the nickel silicide layer is formed by heating after forming the nickel layer as in the prior art, the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer and the titanium layer 5 Therefore, the peeling of the titanium layer 5 can be sufficiently suppressed. This is presumably because, for example, when the semiconductor substrate 1 in contact with the nickel silicide layer 3 is a semiconductor containing carbon such as silicon carbide, the deposition of carbon from the semiconductor substrate 1 made of a semiconductor containing carbon is suppressed.

また、この場合には、ニッケルシリコン合金層8またはニッケル層とシリコン層との積層体が除去されていないことから、ニッケルシリサイド層3の裏面が露出した場合にその裏面に形成される自然酸化膜による裏面汚染を抑制することができる。   In this case, since the nickel silicon alloy layer 8 or the laminate of the nickel layer and the silicon layer is not removed, a natural oxide film formed on the back surface of the nickel silicide layer 3 when the back surface of the nickel silicide layer 3 is exposed. Back surface contamination due to can be suppressed.

したがって、本実施の形態のように、ニッケルシリコン合金層8を除去することなくニッケルシリコン合金層8の裏面上にチタン層5を形成した場合には、ニッケルシリコン合金層8を除去する工程を省略することができるために製造工程を簡略化することができるとともに、オーミック特性の劣化に起因するニッケルシリサイド層3の裏面の自然酸化膜の発生もニッケルシリコン合金層8またはニッケル層とシリコン層との積層体により抑えることができ、半導体デバイス用裏面電極が低抵抗となることから、特性に優れたものとすることができる。   Therefore, when the titanium layer 5 is formed on the back surface of the nickel silicon alloy layer 8 without removing the nickel silicon alloy layer 8 as in the present embodiment, the step of removing the nickel silicon alloy layer 8 is omitted. Therefore, the manufacturing process can be simplified, and the generation of a natural oxide film on the back surface of the nickel silicide layer 3 due to the deterioration of the ohmic characteristics can be caused by the nickel silicon alloy layer 8 or the nickel layer and the silicon layer. Since it can suppress by a laminated body and the back electrode for semiconductor devices becomes low resistance, it can be set as the thing excellent in the characteristic.

本実施の形態における上記以外の説明は実施の形態1と同様であるため、その説明は省略する。   Since the description other than the above in the present embodiment is the same as that in the first embodiment, the description thereof is omitted.

<実施例1>
まず、n型の炭化ケイ素(SiC)からなるSiC基板を用意し、その用意したSiC基板の表面上に厚さ10μmのSiC層をCVD法によってエピタキシャル成長させた。
<Example 1>
First, an SiC substrate made of n-type silicon carbide (SiC) was prepared, and an SiC layer having a thickness of 10 μm was epitaxially grown on the surface of the prepared SiC substrate by a CVD method.

次に、NiからなるターゲットおよびSiからなるターゲットをそれぞれ用いたスパッタリングを行なうことによって、スパッタ法により、SiC基板の裏面上にニッケルシリコン合金層を形成した。   Next, a nickel silicon alloy layer was formed on the back surface of the SiC substrate by sputtering using a target made of Ni and a target made of Si, respectively.

ここで、ニッケルシリコン合金層を構成するSiの原子数とNiの原子数との比(Siの原子数/Niの原子数)をオージェ電子分光分析法により測定した結果、Siの原子数とNiの原子数との比(Siの原子数/Niの原子数)は0.51であることが確認された。   Here, the ratio of the number of Si atoms and the number of Ni atoms constituting the nickel silicon alloy layer (the number of Si atoms / the number of Ni atoms) was measured by Auger electron spectroscopy. It was confirmed that the ratio to the number of atoms (number of Si atoms / number of Ni atoms) was 0.51.

次に、SiC基板の裏面上のニッケルシリコン合金層を加熱することによって、ニッケルシリコン合金層のSiC基板側の一部を厚さ50nmのニッケルシリサイド層とした。   Next, the nickel silicon alloy layer on the back surface of the SiC substrate was heated, so that a part of the nickel silicon alloy layer on the SiC substrate side was a nickel silicide layer having a thickness of 50 nm.

ここで、ニッケルシリコン合金層の加熱は、ニッケルシリコン合金層を形成した後のSiC基板を加熱炉内に設置し、アルゴンガス雰囲気中において大気圧下で1000℃で10分間加熱することにより行なった。   Here, the heating of the nickel silicon alloy layer was performed by placing the SiC substrate after the nickel silicon alloy layer was formed in a heating furnace and heating at 1000 ° C. for 10 minutes in an argon gas atmosphere under atmospheric pressure. .

次に、SiC基板上のSiC層の表面上に、厚さ10nmのチタン層と厚さ3μmのアルミニウム層とをこの順序でEB蒸着法により形成して、チタン層とアルミニウム層との積層体からなるショットキー電極を形成した。   Next, on the surface of the SiC layer on the SiC substrate, a titanium layer having a thickness of 10 nm and an aluminum layer having a thickness of 3 μm are formed in this order by the EB vapor deposition method. From the laminate of the titanium layer and the aluminum layer, A Schottky electrode was formed.

次に、フォトリソグラフィ技術を用いてショットキー電極の表面に所定の形状に開口部を有するレジストパターンを形成し、その後、エッチング技術によってレジストパターンの開口部の形状にショットキー電極を除去することによって、ショットキー電極のパターンニングを行なった。その後、ショットキー電極の表面からレジストパターンを行なった。   Next, by forming a resist pattern having an opening in a predetermined shape on the surface of the Schottky electrode using photolithography technology, and then removing the Schottky electrode into the shape of the opening of the resist pattern by etching technology The Schottky electrode was patterned. Thereafter, a resist pattern was formed from the surface of the Schottky electrode.

次に、ショットキー電極とSiC層との密着性を高めるために、ショットキー電極を300℃で30分間加熱した。   Next, in order to improve the adhesion between the Schottky electrode and the SiC layer, the Schottky electrode was heated at 300 ° C. for 30 minutes.

次に、上記の加熱後のニッケルシリサイド層の裏面側をSPMに浸漬させて加熱することによりニッケルシリサイド層の裏面側の洗浄を行なうことによって、有機物を除去した。   Next, the organic substance was removed by washing the back side of the nickel silicide layer by immersing the back side of the heated nickel silicide layer in SPM and heating.

次に、ニッケルシリサイド層の裏面側を王水に浸漬させることによって、ニッケルシリサイド層の裏面のニッケルシリコン合金層の除去を行なった。   Next, the nickel silicon alloy layer on the back surface of the nickel silicide layer was removed by immersing the back surface side of the nickel silicide layer in aqua regia.

次に、ニッケルシリコン合金層の除去後のニッケルシリサイド層の裏面をフッ酸に浸漬させることにより、ニッケルシリサイド層の裏面に形成された自然酸化膜の除去を行なった。その後、ニッケルシリサイド層の裏面を純水で洗浄した。   Next, the natural oxide film formed on the back surface of the nickel silicide layer was removed by immersing the back surface of the nickel silicide layer after removal of the nickel silicon alloy layer in hydrofluoric acid. Thereafter, the back surface of the nickel silicide layer was washed with pure water.

次に、ニッケルシリサイド層の裏面上に100nmの厚さのチタン層、300nmの厚さのニッケル層および100nmの厚さの金層をこの順序でEB蒸着法により形成することによって、実施例1のショットキーダイオードを作製した。   Next, a titanium layer having a thickness of 100 nm, a nickel layer having a thickness of 300 nm, and a gold layer having a thickness of 100 nm are formed in this order on the back surface of the nickel silicide layer by the EB evaporation method. A Schottky diode was fabricated.

そして、上記のようにして作製した実施例1のショットキーダイオードの裏面をダイボンディング用基板に接合した後、実施例1のショットキーダイオードの電流−電圧特性について評価した。その結果を図12に示す。   And after joining the back surface of the Schottky diode of Example 1 produced as mentioned above to the board | substrate for die bonding, the current-voltage characteristic of the Schottky diode of Example 1 was evaluated. The result is shown in FIG.

なお、実施例1のショットキーダイオードの電流−電圧特性は、上記のようにして実施例1のショットキーダイオードを複数作製して、複数の実施例1のショットキーダイオードのそれぞれについて電流−電圧特性を評価した。   The current-voltage characteristics of the Schottky diode of Example 1 are as follows. A plurality of Schottky diodes of Example 1 are produced as described above, and the current-voltage characteristics of each of the plurality of Schottky diodes of Example 1 are obtained. Evaluated.

<比較例1>
チタン層を形成せずに、ニッケルシリサイド層の裏面上にニッケル層および金層をこの順序でEB蒸着法により形成したこと以外は実施例1と同様にして、比較例1のショットキーダイオードを作製した。すなわち、比較例1のショットキーダイオードのSiC基板の裏面上に形成された裏面電極は、ニッケルシリサイド層とニッケル層と金層との積層体から形成された。
<Comparative Example 1>
A Schottky diode of Comparative Example 1 was fabricated in the same manner as in Example 1 except that the nickel layer and the gold layer were formed in this order on the back surface of the nickel silicide layer by the EB vapor deposition method without forming the titanium layer. did. That is, the back electrode formed on the back surface of the SiC substrate of the Schottky diode of Comparative Example 1 was formed from a laminate of a nickel silicide layer, a nickel layer, and a gold layer.

そして、上記の実施例1と同様にして、比較例1のショットキーダイオードの電流−電圧特性について評価した。その結果を図13に示す。   Then, the current-voltage characteristics of the Schottky diode of Comparative Example 1 were evaluated in the same manner as in Example 1 above. The result is shown in FIG.

<比較例2>
チタン層、ニッケル層および金層を形成しなかったこと以外は実施例1と同様にして、比較例2のショットキーダイオードを作製した。すなわち、比較例2のショットキーダイオードのSiC基板の裏面上に形成された裏面電極は、ニッケルシリサイド層のみから形成された。
<Comparative example 2>
A Schottky diode of Comparative Example 2 was produced in the same manner as in Example 1 except that the titanium layer, nickel layer, and gold layer were not formed. That is, the back electrode formed on the back surface of the SiC substrate of the Schottky diode of Comparative Example 2 was formed only from the nickel silicide layer.

そして、上記の実施例1と同様にして、比較例2のショットキーダイオードの電流−電圧特性について評価した。その結果を図14に示す。   Then, the current-voltage characteristics of the Schottky diode of Comparative Example 2 were evaluated in the same manner as in Example 1 above. The result is shown in FIG.

<評価結果>
図12〜図14を比較すると明らかなように、実施例1のショットキーダイオードは、比較例2および比較例3のショットキーダイオードと比較して、より低い電圧でより大きな電流が流れることになることから、低抵抗であり、特性に優れることが確認された。
<Evaluation results>
As is clear from comparison of FIGS. 12 to 14, the Schottky diode of Example 1 has a larger current flowing at a lower voltage than the Schottky diodes of Comparative Example 2 and Comparative Example 3. Therefore, it was confirmed that the resistance was low and the characteristics were excellent.

また、SiC層の表面上にニッケル層を形成した後にニッケル層を加熱することによってニッケルシリサイド層を形成したこと以外は実施例1と同様にして別途、比較例3のショットキーダイオードを作製した。   In addition, a Schottky diode of Comparative Example 3 was fabricated separately in the same manner as in Example 1 except that the nickel silicide layer was formed by heating the nickel layer after forming the nickel layer on the surface of the SiC layer.

そして、実施例1のショットキーダイオードと比較例3のショットキーダイオードとについて、チタン層の剥離性を評価したところ、比較例3のショットキーダイオードと比較して、実施例1のショットキーダイオードの方が、ニッケルシリサイド層とチタン層との密着性に優れ、チタン層が剥離しにくかったことが確認された。   When the peelability of the titanium layer was evaluated for the Schottky diode of Example 1 and the Schottky diode of Comparative Example 3, the Schottky diode of Example 1 was compared with the Schottky diode of Comparative Example 3. Thus, it was confirmed that the adhesion between the nickel silicide layer and the titanium layer was excellent, and the titanium layer was difficult to peel off.

上記の実験結果により、ニッケルシリコン合金層を加熱してニッケルシリサイド層を形成し、そのニッケルシリサイド層の表面上にチタン層を形成して作製された実施例1のショットキーダイオードは、チタン層の剥離を十分に抑制することができ、低抵抗であって特性に優れていることが確認された。   From the above experimental results, the Schottky diode of Example 1 manufactured by heating the nickel silicon alloy layer to form the nickel silicide layer and forming the titanium layer on the surface of the nickel silicide layer is It was confirmed that peeling could be sufficiently suppressed, low resistance and excellent characteristics.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

上記においては、本発明の半導体デバイス用裏面電極をショットキーダイオードに用いる場合について主に説明したが、本発明の半導体デバイス用裏面電極はショットキーダイオードに用いる場合に限定されず、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やJFET(Junction Field Effect Transistor)などの半導体デバイスにも好適に用いることができる。   In the above description, the case where the back electrode for a semiconductor device of the present invention is used for a Schottky diode has been mainly described. However, the back electrode for a semiconductor device of the present invention is not limited to the case where it is used for a Schottky diode. It can also be suitably used for semiconductor devices such as Metal Oxide Semiconductor Field Effect Transistors (JFETs) and JFETs (Junction Field Effect Transistors).

本発明の半導体デバイス用裏面電極の一例を用いた本発明の半導体デバイスの一例であるショットキーダイオードの模式的な断面図である。It is typical sectional drawing of the Schottky diode which is an example of the semiconductor device of this invention using an example of the back surface electrode for semiconductor devices of this invention. 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the Schottky diode which is an example of the semiconductor device of this invention. 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the Schottky diode which is an example of the semiconductor device of this invention. 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the Schottky diode which is an example of the semiconductor device of this invention. 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the Schottky diode which is an example of the semiconductor device of this invention. 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the Schottky diode which is an example of the semiconductor device of this invention. 本発明の半導体デバイスの一例であるショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the Schottky diode which is an example of the semiconductor device of this invention. 図1に示す構成のショットキーダイオードをダイボンディング用基板に接合した構成の一例の模式的な断面図である。It is typical sectional drawing of an example of the structure which joined the Schottky diode of the structure shown in FIG. 1 to the board | substrate for die bonding. 本発明の半導体デバイス用裏面電極の他の一例を用いた本発明の半導体デバイスの他の一例であるショットキーダイオードの模式的な断面図である。It is typical sectional drawing of the Schottky diode which is another example of the semiconductor device of this invention using another example of the back surface electrode for semiconductor devices of this invention. 図9に示す構成のショットキーダイオードの製造方法の製造工程の一部を図解する模式的な断面図である。FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the method for manufacturing the Schottky diode having the configuration shown in FIG. 9. 図9に示す構成のショットキーダイオードをダイボンディング用基板に接合した構成の一例の模式的な断面図である。It is typical sectional drawing of an example of the structure which joined the Schottky diode of the structure shown in FIG. 9 to the board | substrate for die bonding. 実施例1のショットキーダイオードの電流−電圧特性について評価した結果を示す図である。It is a figure which shows the result evaluated about the current-voltage characteristic of the Schottky diode of Example 1. FIG. 比較例1のショットキーダイオードの電流−電圧特性について評価した結果を示す図である。It is a figure which shows the result evaluated about the current-voltage characteristic of the Schottky diode of the comparative example 1. FIG. 比較例2のショットキーダイオードの電流−電圧特性について評価した結果を示す図である。It is a figure which shows the result evaluated about the current-voltage characteristic of the Schottky diode of the comparative example 2. FIG.

符号の説明Explanation of symbols

1 半導体基板、2 半導体層、3 ニッケルシリサイド層、4 ショットキー電極、5 チタン層、6 金属層、8 ニッケルシリコン合金層、9 ダイボンディング用基板。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 Semiconductor layer, 3 Nickel silicide layer, 4 Schottky electrode, 5 Titanium layer, 6 Metal layer, 8 Nickel silicon alloy layer, 9 Substrate for die bonding.

Claims (7)

半導体上のニッケルシリサイド層と、
前記ニッケルシリサイド層上のチタン層と、
前記チタン層上の金属層とを含み、
前記金属層は、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種であって、
前記半導体は炭化ケイ素であり、
前記ニッケルシリサイド層と前記チタン層との間に、ニッケルシリコン合金層が位置している、半導体デバイス用裏面電極。
And two Tsu Kell silicide layer on a semiconductor,
A titanium layer on the nickel silicide layer ;
And a metallic layer on the titanium layer,
The metal layer is a nickel layer, a platinum layer, a silver layer, a gold layer, Tsu least 1 Tanedea selected from the group consisting of a laminate of a laminated body, and the nickel layer and the gold layer of the nickel layer and the silver layer And
The semiconductor is silicon carbide;
Wherein between the nickel silicide layer and the titanium layer, a nickel silicon alloy layer that are located, the backside electrode for a semiconductor device.
前記チタン層の厚さが、5nm以上500nm以下である、請求項1に記載の半導体デバイス用裏面電極。The back electrode for a semiconductor device according to claim 1, wherein the titanium layer has a thickness of 5 nm to 500 nm. 前記金属層の厚さが、50nm以上1000nm以下である、請求項1または請求項2に記載の半導体デバイス用裏面電極。The back electrode for a semiconductor device according to claim 1 or 2, wherein the metal layer has a thickness of 50 nm or more and 1000 nm or less. 請求項1から請求項3のいずれか1項に記載の半導体デバイス用裏面電極を含む、半導体デバイス。 Claims 1 comprises a back electrode for a semiconductor device according to any one of claims 3, semiconductor devices. 半導体上にニッケルシリコン合金層を形成する工程と、
前記ニッケルシリコン合金層を加熱することによって前記ニッケルシリコン合金層の前記半導体側の一部にニッケルシリサイド層を形成する工程と、
前記ニッケルシリコン合金層上にチタン層を形成する工程と、
前記チタン層上に、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも1種の金属層を形成する工程とを含み、
前記半導体は炭化ケイ素である、半導体デバイス用裏面電極の製造方法。
Forming a nickel silicon alloy layer on the semiconductor;
Forming a nickel silicide layer on a portion of the semiconductor side of the nickel silicon alloy layer by heating said nickel-silicon alloy layer,
Forming a titanium layer on the nickel silicon alloy layer;
On the titanium layer, at least one metal selected from the group consisting of a nickel layer, a platinum layer, a silver layer, a gold layer, a laminate of a nickel layer and a silver layer, and a laminate of a nickel layer and a gold layer look including a step of forming the layer,
The said semiconductor is a silicon carbide, The manufacturing method of the back surface electrode for semiconductor devices.
前記チタン層の厚さが、5nm以上500nm以下である、請求項5に記載の半導体デバイス用裏面電極の製造方法。The manufacturing method of the back surface electrode for semiconductor devices of Claim 5 whose thickness of the said titanium layer is 5 nm or more and 500 nm or less. 前記金属層の厚さが、50nm以上1000nm以下である、請求項5または請求項6に記載の半導体デバイス用裏面電極の製造方法。The manufacturing method of the back surface electrode for semiconductor devices of Claim 5 or Claim 6 whose thickness of the said metal layer is 50 nm or more and 1000 nm or less.
JP2008250990A 2008-09-29 2008-09-29 Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device Active JP5369581B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250990A JP5369581B2 (en) 2008-09-29 2008-09-29 Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250990A JP5369581B2 (en) 2008-09-29 2008-09-29 Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device

Publications (2)

Publication Number Publication Date
JP2010086999A JP2010086999A (en) 2010-04-15
JP5369581B2 true JP5369581B2 (en) 2013-12-18

Family

ID=42250715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250990A Active JP5369581B2 (en) 2008-09-29 2008-09-29 Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device

Country Status (1)

Country Link
JP (1) JP5369581B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011221606A (en) 2010-04-05 2011-11-04 Sony Corp Information processing method and graphical user interface
JP6099298B2 (en) 2011-05-30 2017-03-22 富士電機株式会社 SiC semiconductor device and manufacturing method thereof
JP6261155B2 (en) 2012-02-20 2018-01-17 富士電機株式会社 Method for manufacturing SiC semiconductor device
JP5928101B2 (en) 2012-03-30 2016-06-01 富士電機株式会社 Method for manufacturing SiC semiconductor device
JP5966556B2 (en) 2012-04-18 2016-08-10 富士電機株式会社 Manufacturing method of semiconductor device
JP6107526B2 (en) 2013-08-08 2017-04-05 富士電機株式会社 Method for manufacturing silicon carbide semiconductor device
WO2015076128A1 (en) 2013-11-22 2015-05-28 富士電機株式会社 Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
JP7220572B2 (en) * 2019-01-18 2023-02-10 グローバルウェーハズ・ジャパン株式会社 Method for preparing electrode for DLTS measurement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3079851B2 (en) * 1993-09-28 2000-08-21 富士電機株式会社 Method for manufacturing silicon carbide electronic device
JP3953696B2 (en) * 1999-12-24 2007-08-08 新日本無線株式会社 Manufacturing method of semiconductor device
JP4087365B2 (en) * 2004-09-14 2008-05-21 新電元工業株式会社 Method for manufacturing SiC semiconductor device

Also Published As

Publication number Publication date
JP2010086999A (en) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5369581B2 (en) Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device
JP5449786B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP4777699B2 (en) Bipolar semiconductor device and manufacturing method thereof
JP5415650B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
WO2010016388A1 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
JP2006024880A (en) Semiconductor device and its manufacturing method
JP5458652B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5889171B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
TWI285969B (en) Light emitting diode and method of the same
JP2006332358A (en) Silicon carbide semiconductor device and its manufacturing method
JP2008227174A (en) FORMING METHOD OF OHMIC ELECTRODE ON P TYPE 4H-SiC SUBSTRATE
JP2004047704A (en) Method for manufacturing nitride semiconductor light emitting element and article therefor
JP2008117923A (en) OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD OF MANUFACTURING OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
JP5182189B2 (en) Manufacturing method of semiconductor device
JP5771968B2 (en) Manufacturing method of semiconductor device, laminated support substrate for epitaxial growth, and laminated support substrate for device
WO2013046267A1 (en) Semiconductor element and method of manufacturing same
JP2008147294A (en) Electronic device
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
JP4800239B2 (en) Manufacturing method of semiconductor device
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
JP2013084844A (en) Silicon carbide semiconductor device and manufacturing method thereof
JP4087365B2 (en) Method for manufacturing SiC semiconductor device
JP2009188100A (en) Method for manufacturing silicon carbide semiconductor device
JP6040904B2 (en) Semiconductor device and manufacturing method thereof
JP6014322B2 (en) Method for manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5369581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250