JP4087365B2 - Method for manufacturing SiC semiconductor device - Google Patents
Method for manufacturing SiC semiconductor device Download PDFInfo
- Publication number
- JP4087365B2 JP4087365B2 JP2004266648A JP2004266648A JP4087365B2 JP 4087365 B2 JP4087365 B2 JP 4087365B2 JP 2004266648 A JP2004266648 A JP 2004266648A JP 2004266648 A JP2004266648 A JP 2004266648A JP 4087365 B2 JP4087365 B2 JP 4087365B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- sic
- type sic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title description 23
- 239000000758 substrate Substances 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 238000000137 annealing Methods 0.000 claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 229910018054 Ni-Cu Inorganic materials 0.000 claims description 12
- 229910018481 Ni—Cu Inorganic materials 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 176
- 229910010271 silicon carbide Inorganic materials 0.000 description 176
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 22
- 229910002804 graphite Inorganic materials 0.000 description 15
- 239000010439 graphite Substances 0.000 description 15
- 239000012212 insulator Substances 0.000 description 12
- 239000002131 composite material Substances 0.000 description 11
- 238000000605 extraction Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000001556 precipitation Methods 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910018098 Ni-Si Inorganic materials 0.000 description 3
- 229910018529 Ni—Si Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 Co Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ＳｉＣ半導体装置の製造方法に関するものである。 The present invention relates to a manufacturing method of the SiC semiconductor equipment.
炭化珪素（以下「ＳｉＣ」と称する）は広いバンドギャップ及び高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、大電力、高耐圧の電力用デバイスへの応用が展開されている。しかしながら、ＳｉＣについての適切なオーミック電極構造はまだなく、高電圧下で大電流での駆動が可能なＳｉＣからなる半導体素子の開発が期待されている。 Since silicon carbide (hereinafter referred to as “SiC”) has a wide band gap and a high maximum electric field strength, it has a feature that the series resistance can be lowered with respect to a silicon semiconductor. For this reason, the application to the power device of a high electric power and a high withstand voltage is developed. However, there is still no suitable ohmic electrode structure for SiC, and development of a semiconductor element made of SiC that can be driven with a large current under a high voltage is expected.
そして、ＳｉＣ基板にオーミック電極を形成する方法としては、ＳｉＣ基板上にＮｉ（ニッケル）を堆積してＮｉ層を形成し、そのＮｉ層を１０００℃で焼鈍してＮｉシリサイドを形成する手法が知られている。すなわち、ＳｉＣ基板とＮｉ層との間に形成されたＮｉシリサイドにより、ＳｉＣ基板とＮｉ層間の接触抵抗が一定程度低減して比較的良好な電極が得られる。また、このような電極形成方法において、オーミック電極の材質を、炭化物を形成し易い金属とＮｉとの合金としたものも考え出されている（例えば、特許文献１参照）。
しかしながら、ＳｉＣ基板上にＮｉを堆積して焼鈍する方法では、その焼鈍時に黒鉛が析出してしまう。すなわち、焼鈍時において、ＳｉＣとＮｉが
｛ＳｉＣ＋Ｎｉ → Ｎｉ−Ｓｉ化合物＋Ｃ（炭素）｝
という化学反応をおこし、その焼鈍後に黒鉛の微粉末が未反応ＮｉとＮｉ−Ｓｉ化合物層との間に層状に生じる。すると、黒鉛の微粉末の層により電極の剥離が生じ易くなると共に、プロセスラインが黒鉛で汚染されるという問題点が生じてしまう。
However, in the method in which Ni is deposited on the SiC substrate and annealed, graphite is deposited during the annealing. That is, during annealing, SiC and Ni are {SiC + Ni → Ni—Si compound + C (carbon)}.
After the annealing, a fine graphite powder is formed in a layer between the unreacted Ni and the Ni—Si compound layer. Then, the graphite fine powder layer tends to cause peeling of the electrode, and the process line is contaminated with graphite.
また、上記特許文献１に記載されているようなオーミック電極の材質をＮｉ合金とする方法では、上記黒鉛の析出防止が不充分であり、良好なオーミック電極の形成及びプロセスラインの汚染防止も不充分である。 Further, in the method in which the material of the ohmic electrode as described in Patent Document 1 is an Ni alloy, the above-mentioned prevention of graphite precipitation is insufficient, and the formation of a good ohmic electrode and the prevention of contamination of the process line are also not satisfactory. It is enough.
本発明は、上記事情に鑑みてなされたもので、黒鉛の発生を充分に回避しながら、ｎ型ＳｉＣ基板に対して良好なオーミック接触を得ることができるＳｉＣ半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, while sufficiently avoiding the occurrence of graphite, to provide a method for manufacturing a SiC semiconductor equipment capable of obtaining a good ohmic contact with the n-type SiC substrate For the purpose.
本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、ｎ型ＳｉＣ基板の電極形成領域上に、Ｎｉ−Ｃｕ合金膜からなる第１層を形成し、該第１層上にＳｉからなる第２層を形成し、前記第１層及び第２層に対してアニールを施すことにより、前記電極形成領域上に電極を形成することを特徴とするＳｉＣ半導体装置の製造方法である。 The present invention has been made to solve the above-mentioned problems, and the invention according to claim 1 forms a first layer made of a Ni-Cu alloy film on an electrode formation region of an n-type SiC substrate, forming a second layer of Si on said first layer on, by performing annealing to said first and second layers, characterized by a Turkey to form an electrode on the electrode formation region It is a manufacturing method of a SiC semiconductor device.
請求項２に記載の発明は、請求項１に記載のＳｉＣ半導体装置の製造方法において、前記アニールが、前記ｎ型ＳｉＣ基板と前記第１層又は第２層とからシリサイドが形成される温度以上の温度で行われることを特徴とする。 According to a second aspect of the present invention, in the method of manufacturing a SiC semiconductor device according to the first aspect, the annealing is at or above a temperature at which silicide is formed from the n-type SiC substrate and the first layer or the second layer. It is performed at the temperature of.
請求項３に記載の発明は、請求項１又は２に記載のＳｉＣ半導体装置の製造方法において、前記第１層及び第２層を交互に複数積層し、その後に前記アニールを行うことを特徴とする。 A third aspect of the present invention is the method of manufacturing an SiC semiconductor device according to the first or second aspect, wherein a plurality of the first layers and the second layers are alternately stacked, and then the annealing is performed. To do.
請求項４に記載の発明は、請求項１から３のいずれか一項に記載のＳｉＣ半導体装置の製造方法において、前記第２層が前記第１層よりも薄いことを特徴とする。 According to a fourth aspect of the present invention, in the method of manufacturing an SiC semiconductor device according to any one of the first to third aspects, the second layer is thinner than the first layer.
本発明によれば、炭素の析出を伴わずにオーミック接触の形成に必要なシリサイドをＳｉＣ上に形成することができる。すなわち、上記アニールをすることにより、該積層構造自体に、Ｃｕシリサイド及びＮｉシリサイド層などを生成することができる。したがって、本発明によれば、プロセスラインなどでの汚染及び電極剥離の原因となる黒鉛の発生を大幅に低減させながら、低抵抗で良好なオーミック電極をｎ型ＳｉＣ基板に形成することができる。 According to the present invention, a silicide necessary for forming an ohmic contact can be formed on SiC without carbon deposition. That is, by performing the annealing, a Cu silicide layer, a Ni silicide layer, and the like can be generated in the stacked structure itself. Therefore, according to the present invention, it is possible to form a good ohmic electrode with a low resistance on an n-type SiC substrate while greatly reducing the generation of graphite which causes contamination in the process line and the like and electrode peeling.
以下、図面を参照して、本発明を実施するための最良の形態について説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。本ＳｉＣ半導体装置１０Ａは、ｎ型ＳｉＣ基板１と、第１層２ａ１，２ａ２，…２ａｎと、第２層２ｂ１，２ｂ２，…２ｂｎとを有して構成されている。第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎは、オーミック電極をなしている。
The best mode for carrying out the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view showing the structure of the SiC semiconductor device according to the first embodiment of the present invention. The SiC semiconductor device 10A includes an n-type SiC substrate 1, a first layer 2a 1, 2a 2, ... and 2a n, the second layer 2b 1, 2b 2, is configured to have a ... 2b n. The first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, ... 2b n is in the form ohmic electrodes.
第１層２ａ１は、ｎ型ＳｉＣ基板１の電極形成領域上に形成されている。第２層２ｂ１は、第１層２ａ１上に形成されている。第１層２ａ２は、第２層２ｂ１上に形成されている。第２層２ｂ２は、第１層２ａ２上に形成されている。このように第１層２ａ１，２ａ２，…２ａｎと、第２層２ｂ１，２ｂ２，…２ｂｎとが交互に複数積層されている。そして、第１層２ａと第２層２ｂとを一組の層として、例えば２０層積層されている。 First layer 2a 1 is formed on an electrode formation region of n-type SiC substrate 1. The second layer 2b 1 is formed on the first layer 2a 1 . The first layer 2a 2 is formed on the second layer 2b 1 . The second layer 2b 2 is formed on the first layer 2a 2 . Such first layer 2a 1 a, 2a 2, and ... 2a n, the second layer 2b 1, 2b 2, and ... 2b n are alternately stacked. Then, for example, 20 layers are stacked as a pair of the first layer 2a and the second layer 2b.
第１層２ａ１，２ａ２，…２ａｎは、例えば、Ｎｉ−Ｃｕ合金膜とする。また、第１層２ａ１，２ａ２，…２ａｎは、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかからなるものとしてもよい。また、第１層２ａ１，２ａ２，…２ａｎは、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金膜としてもよい。第１層２ａ１，２ａ２，…２ａｎそれぞれの膜厚は、例えば２ａｎ：２ｂｎが３〜５：１となるようにする。 The first layer 2a 1, 2a 2, ... 2a n , for example, a Ni-Cu alloy film. The first layer 2a 1, 2a 2, ... 2a n is, Ni, Cu, W, Co , Mo, Ta, Pd, may be made of any one of Ti. The first layer 2a 1, 2a 2, ... 2a n is, Ni, Cu, W, Co , Mo, Ta, Pd, or an alloy film made of two or more of the Ti. The first layer 2a 1, 2a 2, ... 2a n each film thickness, for example, 2a n: 2b n is 3-5: to 1 so as.
第２層２ｂ１，２ｂ２，…２ｂｎは、例えば、Ｓｉからなるものとする。第２層２ｂ１，２ｂ２，…２ｂｎそれぞれの膜厚は、例えば２ａｎ：２ｂｎが３〜５：１となるようにする。そして、第１層２ａ１，２ａ２，…２ａｎと第２層２ｂ１，２ｂ２，…２ｂｎとからなる積層構造全体の膜厚は、例えば１２０［ｎｍ］とする。 The second layers 2b 1 , 2b 2 ,... 2b n are made of Si, for example. The film thickness of each of the second layers 2b 1 , 2b 2 ,... 2b n is set such that, for example, 2a n : 2b n is 3 to 5: 1. The first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, the thickness of the laminate the entire structure composed of a ... 2b n, for example, 120 [nm].
次に、本実施形態に係るＳｉＣ半導体装置１０Ａの製造方法について、図１を参照して説明する。先ず、ｎ型ＳｉＣ基板１を用意する。このｎ型ＳｉＣ基板１の電極形成領域側の面は、ｎ型ＳｉＣ基板１の反りを低減するために、鏡面加工されていることとしてもよい。 Next, a method for manufacturing the SiC semiconductor device 10A according to the present embodiment will be described with reference to FIG. First, an n-type SiC substrate 1 is prepared. The surface of the n-type SiC substrate 1 on the electrode formation region side may be mirror-finished in order to reduce warpage of the n-type SiC substrate 1.
次いで、ｎ型ＳｉＣ基板１の電極形成領域に、第１層２ａ１（例えばＮｉ−Ｃｕ合金膜）を形成する。この第１層２ａ１の形成は、例えばｎ型ＳｉＣ基板１の電極形成領域にＮｉ−Ｃｕ合金膜を蒸着することで行う。この蒸着には、スパッタリング法、電子ビーム（ＥＢ）蒸着法、イオンプレーティング法などを用いることができる。また、第１層２ａ１の形成は、蒸着以外の方法を用いてもよい。すなわち、化学気相成長法（ＣＶＤ法）、塗布・コーティング法、又は電気メッキ法などを用いて、第１層２ａ１を形成してもよい。 Next, a first layer 2 a 1 (for example, a Ni—Cu alloy film) is formed in the electrode formation region of the n-type SiC substrate 1. The formation of the first layer 2a 1 is performed, for example, by depositing a Ni—Cu alloy film on the electrode formation region of the n-type SiC substrate 1. A sputtering method, an electron beam (EB) vapor deposition method, an ion plating method, or the like can be used for this vapor deposition. The first layer 2a 1 may be formed by a method other than vapor deposition. That is, the first layer 2a 1 may be formed using a chemical vapor deposition method (CVD method), a coating / coating method, an electroplating method, or the like.
次いで、第１層２ａ１上に、第２層２ｂ１（例えばＳｉ）を形成する。この第２層２ｂ１の形成は、上記第１層２ａ１の形成と同様に蒸着などで行う。次いで、第２層２ｂ１上に、第１層２ａ２を形成する。この第１層２ａ２の形成は、上記第１層２ａ１の形成と同様に蒸着などで行う。次いで、第１層２ａ２上に、第２層２ｂ２を形成する。この第２層２ｂ２の形成は、上記第１層２ａ１の形成と同様に蒸着などで行う。このようにして、第１層及び第２層の形成を例えば２０回繰り返し、第１層２ａ１，２ａ２，…２ａｎと第２層２ｂ１，２ｂ２，…２ｂｎとからなる積層構造を形成する。 Next, a second layer 2b 1 (for example, Si) is formed on the first layer 2a 1 . The formation of the second layer 2b 1 is performed by vapor deposition or the like, similar to the formation of the first layer 2a 1 . Next, the first layer 2a 2 is formed on the second layer 2b 1 . The formation of the first layer 2a 2 is performed by vapor deposition or the like, similar to the formation of the first layer 2a 1 . Next, the second layer 2b 2 is formed on the first layer 2a 2 . The formation of the second layer 2b 2 is performed by vapor deposition or the like, similar to the formation of the first layer 2a 1 . In this way, the formation of the first and second layers repeated for example 20 times, the first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, laminate structure comprising a ... 2b n Form.
次いで、第１層２ａ１，２ａ２，…２ａｎと第２層２ｂ１，２ｂ２，…２ｂｎとからなる積層構造に対して、アニール（焼鈍）を施す。ここで、アニールの温度は、ｎ型ＳｉＣ基板１と第１層２ａ１とからシリサイドが形成される温度以上とする。このアニールの温度としては、例えば１０００℃とする。また、アニールの温度としては、９６０℃から１２００℃の範囲としてもよい。これらのアニールにより、ｎ型ＳｉＣ基板１と第１層２ａ１との間に、シリサイド層（例えばＣｕシリサイド及びＮｉシリサイド層）が形成される。そして、シリサイド層と、第１層２ａ１，２ａ２，…２ａｎと、第２層２ｂ１，２ｂ２，…２ｂｎとからなる電極は、ｎ型ＳｉＣ基板１にオーミック接触した電極となり、ＳｉＣ半導体装置１０Ａが完成する。 Then, the first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, the laminated structure composed of ... 2b n, annealing (annealing). Here, the annealing temperature is equal to or higher than the temperature at which the silicide is formed of an n-type SiC substrate 1 a first layer 2a 1 Tokyo. The annealing temperature is, for example, 1000 ° C. The annealing temperature may be in the range of 960 ° C. to 1200 ° C. These annealing, between the n-type SiC substrate 1 and the first layer 2a 1, silicide layer (e.g., Cu silicide and Ni silicide layer) is formed. Then, a silicide layer, the first layer 2a 1, 2a 2, and ... 2a n, electrodes made of a second layer 2b 1, 2b 2, ... 2b n becomes ohmic contact with the electrode on n-type SiC substrate 1, SiC semiconductor device 10A is completed.
これらにより、本実施形態のＳｉＣ半導体装置１０Ａ及びその製造方法によれば、ｎ型ＳｉＣ基板１上に第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎを形成し、その第１層及び第２層に対してアニールを施すので、第１層及び第２層などがなす電極とｎ型ＳｉＣ基板１とが確実に且つ良好にオーミック接触する構造とすることができる。 Accordingly, according to the SiC semiconductor device 10A and the manufacturing method thereof of the present embodiment, the first layers 2a 1 , 2a 2 ,... 2a n and the second layers 2b 1 , 2b 2 ,. Since n is formed and the first layer and the second layer are annealed, the electrode formed by the first layer and the second layer and the n-type SiC substrate 1 are in ohmic contact with each other reliably and satisfactorily. can do.
また、本実施形態によれば、オーミック接触形成の際に必要なシリサイドを電極とＳｉＣとの間の反応ではなく、堆積させた第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎの反応によって形成するので、炭素の析出を大幅に低減することができる。そして、本実施形態では、第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎが交互に積層された多層構造となっているので、短時間で配合比が均一なシリサイド層を形成することができる。そこで、本実施形態は、従来のＳｉＣ半導体装置よりも、炭素の析出を大幅に低減しながら、良好なオーミック接触電極を構成することができる。 Further, according to this embodiment, instead of the reaction between the silicide necessary for the ohmic contact formed between the electrode and the SiC, the first layer 2a 1, 2a 2, ... 2a n and a second layer 2b deposited Since it is formed by the reaction of 1 , 2b 2 ,... 2b n , carbon deposition can be significantly reduced. In the present embodiment, the first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, ... because 2b n is a multilayer structure are alternately laminated, formulated in a short time A silicide layer having a uniform ratio can be formed. Therefore, the present embodiment can constitute a good ohmic contact electrode while significantly reducing carbon deposition as compared with the conventional SiC semiconductor device.
図４は、第１実施形態のＳｉＣ半導体装置１０Ａにおけるｎ型ＳｉＣ基板１と第１層２ａ１との境界面（シリサイド層）についての顕微鏡写真の概要図である。この顕微鏡写真のＳｉＣ半導体装置１０Ａでは、第１層２ａ１，２ａ２，…２ａｎとしてＮｉ−Ｃｕ合金膜を適用しており、第２層２ｂ１，２ｂ２，…２ｂｎとしてＳｉを適用している。図４において、長方形の枠内が顕微鏡写真の概要図である。第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎを堆積し、アニールした後に、上層の反応層を酸によって除去し、ＳｉＣと元電極層の界面を観察している。長方形の枠内のハッチング部分（又は黒色部分）が黒鉛の析出部分であり、空白部分が黒鉛の析出されていない部分である。これらにより第１実施形態のＳｉＣ半導体装置１０Ａでは、殆ど黒鉛が析出されていないことがわかる。 FIG. 4 is a schematic diagram of a micrograph of the boundary surface (silicide layer) between the n-type SiC substrate 1 and the first layer 2a 1 in the SiC semiconductor device 10A of the first embodiment. In SiC semiconductor device 10A of this micrograph, a first layer 2a 1, 2a 2, have been applied Ni-Cu alloy film as ... 2a n, the second layer 2b 1, 2b 2, ... applies Si as 2b n is doing. In FIG. 4, the inside of the rectangular frame is a schematic diagram of the micrograph. The first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, deposited ... 2b n, after annealing, the interface was removed by acid layer of the reaction layer, SiC and the original electrode layer Is observing. The hatched portion (or black portion) in the rectangular frame is a graphite deposited portion, and the blank portion is a portion where no graphite is deposited. From these, it can be seen that almost no graphite is deposited in the SiC semiconductor device 10A of the first embodiment.
図５は、従来のＳｉＣ半導体装置におけるｎ型ＳｉＣ基板とＮｉ（電極）との境界面（Ｎｉ−Ｓｉ層）についての顕微鏡写真の概要図である。この顕微鏡写真は、ｎ型ＳｉＣ基板上にＮｉを堆積し、そのＮｉを１０００℃でアニールした後、上層電極を酸によって除去し、ＳｉＣと元電極層の界面部分に析出した黒鉛を観察したものである。図５において暗部が黒鉛の析出部分であるので、従来のＳｉＣ半導体装置は、ＳｉＣ半導体装置１０Ａと比べて、黒鉛の析出量が非常に多いことがわかる。 FIG. 5 is a schematic diagram of a micrograph of an interface (Ni—Si layer) between an n-type SiC substrate and Ni (electrode) in a conventional SiC semiconductor device. In this micrograph, Ni is deposited on an n-type SiC substrate, the Ni is annealed at 1000 ° C., the upper electrode is removed with an acid, and the graphite deposited at the interface between the SiC and the original electrode layer is observed. It is. In FIG. 5, since the dark portion is a graphite precipitation portion, it can be seen that the conventional SiC semiconductor device has a much larger amount of graphite precipitation than the SiC semiconductor device 10A.
図６は、第１実施形態のＳｉＣ半導体装置１０Ａにおける第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎからなる電極とｎ型ＳｉＣ基板１間のＩ−Ｖ特性（電流電圧特性）を示している。このＩ−Ｖ特性のＳｉＣ半導体装置１０Ａでは、第１層２ａ１，２ａ２，…２ａｎとしてＮｉ−Ｃｕ合金膜を適用しており、第２層２ｂ１，２ｂ２，…２ｂｎとしてＳｉを適用している。そして、ＳｉＣ半導体装置１０Ａの電極の比抵抗ρｃは、約２．１ｅ−４［Ωｃｍ２］となっており、低抵抗で良好なオーミック電極となっている。 6, the first layer 2a of the SiC semiconductor device 10A of the first embodiment 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, ... between the electrode and the n-type SiC substrate 1 made of 2b n IV characteristics (current-voltage characteristics) are shown. In SiC semiconductor device 10A of this the I-V characteristic, the first layer 2a 1, 2a 2, ... it has been applied Ni-Cu alloy film as 2a n, the second layer 2b 1, 2b 2, Si as ... 2b n Has been applied. The specific resistance ρc of the electrode of the SiC semiconductor device 10A is about 2.1e −4 [Ωcm 2 ], which is a good ohmic electrode with low resistance.
（第２実施形態）
図２は、本発明の第２実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。図２において、図１に示す第１実施形態のＳｉＣ半導体装置１０Ａの構成要素と同一のものには同一符号を付している。本実施形態のＳｉＣ半導体装置１０Ｂと第１実施形態のＳｉＣ半導体装置１０Ａとの相違点は、第１層２ａ１，２ａ２，…２ａｎと、第２層２ｂ１，２ｂ２，…２ｂｎとの配置が逆になっている点である。
(Second Embodiment)
FIG. 2 is a cross-sectional view showing the structure of the SiC semiconductor device according to the second embodiment of the present invention. 2, the same components as those of the SiC semiconductor device 10A of the first embodiment shown in FIG. It differs from the SiC semiconductor device 10A of the SiC semiconductor device 10B of the first embodiment of the present embodiment, the first layer 2a 1, 2a 2, ... 2a n and, second layer 2b 1, 2b 2, ... 2b n It is the point that the arrangement of is reversed.
すなわち、本ＳｉＣ半導体装置１０Ｂでは、ｎ型ＳｉＣ基板１上に第２層２ｂ１が形成されており、第２層２ｂ１上に第１層２ａ１が形成されている。さらに、第１層２ａ１上に、第２層２ｂ２，…２ｂｎと第１層２ａ２，…２ａｎとが交互に積層されている。このような第２層２ｂ１，２ｂ２，…２ｂｎ及び第１層２ａ１，２ａ２，…２ａｎとからなる積層構造には、第１実施形態と同様にしてアニールが施されている。そして、このアニールによりｎ型ＳｉＣ基板１と第２層２ｂ１との間が反応し、シリサイド層となっている。 That is, in the SiC semiconductor device 10B, and the second layer 2b 1 is formed on n-type SiC substrate 1, a first layer 2a 1 is formed on the second layer 2b 1. Furthermore, on the first layer 2a 1, the second layer 2b 2, ... 2b n the first layer 2a 2, ... and 2a n are alternately laminated. The second layer 2b 1, 2b 2, ... 2b n and the first layer 2a 1, 2a 2, the laminated structure composed of a ... 2a n, annealing is applied in the same manner as in the first embodiment . Then, by this annealing, the n-type SiC substrate 1 and the second layer 2b 1 react to form a silicide layer.
これらにより、本実施形態のＳｉＣ半導体装置１０Ｂ及びその製造方法によれば、第１実施形態と同様に、第１層２ａ１，２ａ２，…２ａｎ及び第２層２ｂ１，２ｂ２，…２ｂｎがなす電極とｎ型ＳｉＣ基板１とが確実に且つ良好にオーミック接触する構造とすることができる。また、本実施形態によれば、第１実施形態と同様に、炭素の析出を大幅に低減しながら、良好なオーミック接触電極を構成することができる。 These, according to the SiC semiconductor device 10B and its manufacturing method of the present embodiment, like the first embodiment, the first layer 2a 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, ... the electrode and the n-type SiC substrate 1 formed by 2b n can be reliably and favorably ohmic contact structure. Further, according to the present embodiment, as in the first embodiment, it is possible to configure a good ohmic contact electrode while significantly reducing carbon deposition.
（第３実施形態）
図３は、本発明の第３実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。本ＳｉＣ半導体装置２０は、ｎ型ＳｉＣ基板１と、合成層２１，２２，…２ｎとを有して構成されている。合成層２１，２２，…２ｎは、オーミック電極をなしている。合成層２１は、ｎ型ＳｉＣ基板１の電極形成領域上に形成されている。合成層２２は、合成層２１上に形成されている。そして、合成層２３…２ｎが順次、合成層２２上に積層されている。合成層２１…２ｎは、例えば２０層とする。
(Third embodiment)
FIG. 3 is a cross-sectional view showing the structure of the SiC semiconductor device according to the third embodiment of the present invention. The SiC semiconductor device 20 includes an n-type SiC substrate 1 and synthetic layers 2 1 , 2 2 ,... 2 n . The composite layers 2 1 , 2 2 ,... 2 n form ohmic electrodes. Synthesis layer 2 1 is formed on the n-type SiC substrate 1 of the electrode formation region. Synthesis layer 2 2, are formed on the composite layer 2 1. The synthetic layer 2 3 ... 2 n is laminated on sequentially, synthetic layer 2 2. The composite layers 2 1 ... 2 n are, for example, 20 layers.
合成層２１…２ｎは、それぞれ同一構成となっている。そして、合成層２１は、第１材料と第２材料とを同時にスパッタして形成された層である。合成層２２…２ｎも合成層２１と同様にして形成された層である。ここで、第１材料としては、例えば、Ｎｉ−Ｃｕ合金とする。また、第１材料は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなるものとしてもよい。第２材料としては、例えばＳｉとする。これらにより、合成層２１…２ｎのそれぞれは、第１・第２実施形態の第１層２ａ１と第２層２ｂ１の組に対応するものとなる。合成層２１…２ｎそれぞれの厚さは、例えば１０ｎｍとする。 The synthetic layers 2 1 ... 2 n have the same configuration. The synthetic layer 2 1 is a layer formed by simultaneously sputtering the first material and the second material. Synthesis layer 2 2 ... 2 n is also a layer formed in the same manner as in Synthesis layer 2 1. Here, the first material is, for example, a Ni—Cu alloy. The first material is an alloy composed of any one of Ni, Cu, W, Co, Mo, Ta, Pd, and Ti and two or more of Ni, Cu, W, Co, Mo, Ta, Pd, and Ti. And may consist of one of these. For example, Si is used as the second material. Accordingly, each of the synthetic layers 2 1 ... 2 n corresponds to the set of the first layer 2a 1 and the second layer 2b 1 of the first and second embodiments. The thickness of each of the synthetic layers 2 1 ... 2 n is, for example, 10 nm.
さらに、本ＳｉＣ半導体装置２０においては、ｎ型ＳｉＣ基板１と合成層２１との間にシリサイド層（例えばＣｕシリサイド及びＮｉシリサイド層（図示せず））が配置されている。このシリサイド層は、合成層２１…２ｎをアニールすることで形成された層である。 Further, in this SiC semiconductor device 20, a silicide layer (e.g., Cu silicide and Ni silicide layer (not shown)) is disposed between the n-type SiC substrate 1 and the synthetic layer 2 1. This silicide layer is a layer formed by annealing the synthetic layers 2 1 ... 2 n .
次に、本実施形態に係る半導体装置２０の製造方法について図３を参照して説明する。先ず、ｎ型ＳｉＣ基板１を用意する。このｎ型ＳｉＣ基板１の電極形成領域側の面は、ｎ型ＳｉＣ基板１の反りを低減するために、鏡面加工されていることとしてもよい。 Next, a method for manufacturing the semiconductor device 20 according to the present embodiment will be described with reference to FIG. First, an n-type SiC substrate 1 is prepared. The surface of the n-type SiC substrate 1 on the electrode formation region side may be mirror-finished in order to reduce warpage of the n-type SiC substrate 1.
次いで、ｎ型ＳｉＣ基板１の電極形成領域に、合成層２１を形成する。この合成層２１の形成は、上記第１材料と第２材料とを同時にスパッタして、ｎ型ＳｉＣ基板１の電極形成領域上記に堆積させることで形成する。次いで、合成層２１上に合成層２２…２ｎを形成する。この合成層２２…２ｎの形成は、合成層２１の形成と同様にして行う。 Then, the electrode formation region of the n-type SiC substrate 1, to form a composite layer 2 1. The formation of the composite layer 2 1 is formed by the first material and by simultaneously sputtering a second material is deposited in the electrode formation region of the n-type SiC substrate 1. Next, a synthetic layer 2 2 ... 2 n on the synthetic layer 2 1. The formation of the composite layer 2 2 ... 2 n is performed in the same manner as the formation of the composite layer 2 1.
次いで、合成層２１…２ｎの積層構造に対して、アニールを施す。ここで、アニールの温度は、ｎ型ＳｉＣ基板１と合成層２１とからシリサイドが形成される温度以上とする。このアニールの温度としては、例えば１０００℃とする。また、アニールの温度としては、９６０℃から１２００℃の範囲としてもよい。これらのアニールにより、ｎ型ＳｉＣ基板１と合成層２１との間に、シリサイド層（例えばＣｕシリサイド及びＮｉシリサイド層）が形成される。そして、シリサイド層と合成層２１…２ｎとからなる電極は、ｎ型ＳｉＣ基板１にオーミック接触した電極となり、ＳｉＣ半導体装置２０が完成する。 Next, annealing is performed on the laminated structure of the synthetic layers 2 1 ... 2 n . Here, the annealing temperature is equal to or higher than the temperature at which the silicide is formed of an n-type SiC substrate 1 Synthesis layer 2 1 Metropolitan. The annealing temperature is, for example, 1000 ° C. The annealing temperature may be in the range of 960 ° C. to 1200 ° C. These annealing, between the n-type SiC substrate 1 and the synthetic layer 2 1, silicide layer (e.g., Cu silicide and Ni silicide layer) is formed. Then, the electrode composed of the silicide layer and the composite layers 2 1 ... 2 n becomes an electrode in ohmic contact with the n-type SiC substrate 1, and the SiC semiconductor device 20 is completed.
これらにより、本実施形態のＳｉＣ半導体装置２０及びその製造方法によれば、ｎ型ＳｉＣ基板１上に合成層２１…２ｎを形成し、その合成層２１…２ｎに対してアニールを施すので、合成層２１…２ｎがアニールによりシリサイド化するので、確実に且つ良好にオーミック接触する構造とすることができる。 These, according to the SiC semiconductor device 20 and its manufacturing method of the present embodiment, the synthetic layer 2 1 ... to form a 2 n on the n-type SiC substrate 1, the annealing for the composite layer 2 1 ... 2 n Therefore, since the synthetic layers 2 1 ... 2 n are silicided by annealing, a structure in which the ohmic contact is surely and satisfactorily achieved can be obtained.
また、本実施形態によれば、ＳｉＣと電極層との反応を抑え、堆積した合成層２１…２ｎの反応によりシリサイドを形成するので、炭素の析出を大幅に低減することができる。 Further, according to the present embodiment, the reaction between SiC and the electrode layer is suppressed, and the silicide is formed by the reaction of the deposited synthetic layers 2 1 ... 2 n , so that the carbon deposition can be greatly reduced.
（応用例）
次に、上記実施形態の応用例について図７及び図８を参照して説明する。
図７は、上記実施形態のＳｉＣ半導体装置１０Ａ，１０Ｂ，２０を構成要素としたＳｉＣショットキーダイオードの基本的な構造を示す断面図である。本ＳｉＣショットキーダイオード３０は、ｎ＋型ＳｉＣ層３１と、ｎ−型ＳｉＣ層３２と、ｐ型ＳｉＣ層３３と、裏面オーミック電極３４と、半田接合用金属３５と、絶縁物３６と、ショットキー電極３７と、引出し電極３８とを有して構成されている。
(Application examples)
Next, an application example of the above embodiment will be described with reference to FIGS.
FIG. 7 is a cross-sectional view showing a basic structure of a SiC Schottky diode including the SiC semiconductor devices 10A, 10B, and 20 of the above embodiment as constituent elements. The SiC Schottky diode 30 includes an n + type SiC layer 31, an n − type SiC layer 32, a p type SiC layer 33, a back ohmic electrode 34, a solder bonding metal 35, an insulator 36, a shot, A key electrode 37 and a lead electrode 38 are provided.
ここで、裏面オーミック電極３４は、第１・第２実施形態の第１層２ａ１，２ａ２，…２ａｎと第２層２ｂ１，２ｂ２，…２ｂｎとがアニールによってシリサイド化しているものとする。また、裏面オーミック電極３４は、第３実施形態の合成層２１，２２，…２ｎがアニールによりシリサイド化していてもよい。 Here, the backside ohmic electrode 34, a first layer 2a of the first and second embodiments 1, 2a 2, ... 2a n and the second layer 2b 1, 2b 2, and a ... 2b n are silicided by annealing Shall. Further, in the back surface ohmic electrode 34, the composite layers 2 1 , 2 2 ,... 2 n of the third embodiment may be silicided by annealing.
ｎ＋型ＳｉＣ層３１は、高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。ｎ−型ＳｉＣ層３２は、ｎ＋型ＳｉＣ層３１の表面に形成されており、低濃度に不純物を含んだｎ型の高抵抗ＳｉＣである。ｐ型ＳｉＣ層３３は、ｎ−型ＳｉＣ層３２の表面にリング形状に形成されており、Ａｌ又はＢをイオン注入した後、１５００℃以上に加熱して形成することができる。 The n + -type SiC layer 31 is an n-type low-resistance SiC containing impurities at a high concentration. The n − type SiC layer 32 is formed on the surface of the n + type SiC layer 31 and is an n type high resistance SiC containing impurities at a low concentration. The p-type SiC layer 33 is formed in a ring shape on the surface of the n − -type SiC layer 32 and can be formed by heating at 1500 ° C. or higher after ion implantation of Al or B.
裏面オーミック電極３４は、ｎ＋型ＳｉＣ層３１の裏面に形成されており、上記第１から第３実施形態のいずれかの電極で構成されている。この電極としては、例えば、Ｎｉ−Ｃｕ合金層とＳｉ層とを図１に示すように積層し、その積層構造を焼鈍したものとする。半田接合用金属３５は、裏面オーミック電極３４の裏面に形成されており、例えば３層膜とする。この３層膜は、例えば、ｎ＋型ＳｉＣ層３１側から順に、Ｔｉ又はＣｒ、Ｎｉ又はＮｉ−Ｃｕ合金、Ａｇ又はＡｕとする。 The back surface ohmic electrode 34 is formed on the back surface of the n + -type SiC layer 31 and is configured by any of the electrodes of the first to third embodiments. As this electrode, for example, a Ni—Cu alloy layer and a Si layer are laminated as shown in FIG. 1, and the laminated structure is annealed. The solder bonding metal 35 is formed on the back surface of the back surface ohmic electrode 34 and is, for example, a three-layer film. The three-layer film is, for example, Ti or Cr, Ni or Ni—Cu alloy, Ag or Au in order from the n + -type SiC layer 31 side.
絶縁物３６は、ｎ−型ＳｉＣ層３２の表面の一部上及びｐ型ＳｉＣ層３３の表面の一部上にリング形状に形成されており、リング形状のｐ型ＳｉＣ層３３の外周縁上に配置されている。そして、絶縁物３６は、酸化珪素、窒化珪素、酸窒化膜又はポリイミドなどからなる。ショットキー電極３７は、ｎ−型ＳｉＣ層３２の表面の一部上、ｐ型ＳｉＣ層３３の表面の一部上及び絶縁物３６上に渡って形成されている。そして、ショットキー電極３７は、Ｔｉ、Ｍｏ、Ｎｉなどからなる。引出し電極３８は、ショットキー電極３８上に形成されており、Ａｌ、Ｎｉ、Ａｕなどからなる。 The insulator 36 is formed in a ring shape on part of the surface of the n − -type SiC layer 32 and part of the surface of the p-type SiC layer 33, and on the outer peripheral edge of the ring-shaped p-type SiC layer 33. Is arranged. The insulator 36 is made of silicon oxide, silicon nitride, oxynitride film, polyimide, or the like. Schottky electrode 37 is formed on part of the surface of n − type SiC layer 32, on part of the surface of p type SiC layer 33, and on insulator 36. The Schottky electrode 37 is made of Ti, Mo, Ni, or the like. The extraction electrode 38 is formed on the Schottky electrode 38 and is made of Al, Ni, Au, or the like.
図８は、上記実施形態の半導体素子１０Ａ，１０Ｂ，２０を構成要素としたＳｉＣショットキーダイオードの他の例を示す断面図である。本ＳｉＣショットキーダイオード４０は、ｎ＋型ＳｉＣ層４１と、ｎ−型ＳｉＣ層４２と、ｐ型ＳｉＣ層４３と、裏面オーミック電極４４と、半田接合用金属４５と、絶縁物４６と、ショットキー電極４７と、引出し電極４８とを有して構成されている。 FIG. 8 is a cross-sectional view showing another example of a SiC Schottky diode including the semiconductor elements 10A, 10B, and 20 of the above embodiment as constituent elements. The present SiC Schottky diode 40 includes an n + -type SiC layer 41, an n − -type SiC layer 42, a p-type SiC layer 43, a back ohmic electrode 44, a solder bonding metal 45, an insulator 46, and a shot. A key electrode 47 and a lead electrode 48 are provided.
本ＳｉＣショットキーダイオード４０では、絶縁物４６、ショットキー電極４７及び引出し電極４８の形状・配置が図７に示すＳｉＣショットキーダイオード３０の絶縁物３６、ショットキー電極３７及び引出し電極３８の形状・配置と異なっている。ＳｉＣショットキーダイオード４０におけるその他の構成は、ＳｉＣショットキーダイオード３０と同一とすることができる。すなわち、ｎ＋型ＳｉＣ層４１がｎ＋型ＳｉＣ層３１に対応し、ｎ−型ＳｉＣ層４２がｎ−型ＳｉＣ層３２に対応し、ｐ型ＳｉＣ層４３がｐ型ＳｉＣ層３３に対応し、裏面オーミック電極４４が裏面オーミック電極３４に対応し、半田接合用金属４５が半田接合金属３５に対応し、絶縁物４６が絶縁膜３６に対応し、ショットキー電極４７がショットキー電極３７に対応し、引出し電極４８が引出し電極３８に対応する。そして、裏面オーミック電極４４は、裏面オーミック電極３４と同様に、上記第１から第３実施形態のいずれかの電極で構成されている。 In this SiC Schottky diode 40, the shape and arrangement of the insulator 46, the Schottky electrode 47, and the extraction electrode 48 are the same as the shapes of the insulator 36, the Schottky electrode 37, and the extraction electrode 38 of the SiC Schottky diode 30 shown in FIG. It is different from the arrangement. Other configurations of the SiC Schottky diode 40 can be the same as those of the SiC Schottky diode 30. That is, the n + -type SiC layer 41 corresponds to the n + -type SiC layer 31, the n − -type SiC layer 42 corresponds to the n − -type SiC layer 32, and the p-type SiC layer 43 corresponds to the p-type SiC layer 33. The back ohmic electrode 44 corresponds to the back ohmic electrode 34, the solder bonding metal 45 corresponds to the solder bonding metal 35, the insulator 46 corresponds to the insulating film 36, and the Schottky electrode 47 corresponds to the Schottky electrode 37. The extraction electrode 48 corresponds to the extraction electrode 38. And the back surface ohmic electrode 44 is comprised by the electrode in any one of the said 1st to 3rd embodiment similarly to the back surface ohmic electrode 34. FIG.
次に、ＳｉＣショットキーダイオード４０の製造方法について、図９から図１３を参照して説明する。図９から図１３はＳｉＣショットキーダイオード４０の製造工程を示す断面図である。先ず、図９に示すように、先ず、シリーズ抵抗を下げる低抵抗のｎ＋型ＳｉＣ層４１の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のｎ−型ＳｉＣ層４２を形成する。 Next, a method for manufacturing SiC Schottky diode 40 will be described with reference to FIGS. 9 to 13 are cross-sectional views showing the manufacturing process of the SiC Schottky diode 40. First, as shown in FIG. 9, first, a high resistance n − type SiC having an impurity concentration and a thickness necessary for ensuring a breakdown voltage is formed on the surface of the low resistance n + type SiC layer 41 for reducing the series resistance. Layer 42 is formed.
次いで、図１０に示すように、ｎ−型ＳｉＣ層４２にＡｌ（又はＢなど）をイオン注入し、その後１５００℃以上の熱処理を施すことで、ｐ型ＳｉＣ４３を形成する。このｐ型ＳｉＣ４３の形成は、具体的には次のように行う。先ず、ｎ−型ＳｉＣ層４２の表面に、ＳｉＯ２をＣＶＤによって堆積する。次いで、写真工程により、ＳｉＯ２上にフォトレジストを形成し、そのフォトレジストにおけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去する。この状態でＳｉＯ２をエッチングすることにより、ＳｉＯ２におけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去し、その部分のｎ−型ＳｉＣ層４２を露出させる。その後、残りのフォトレジストを除去する。その後、ｎ−型ＳｉＣ層４２の露出部位からそのｎ−型ＳｉＣ層４２の中に、例えばＡｌをイオン注入する。その後、注入された不純物を活性化するために、１５００℃以上の熱処理を施す。この熱処理により、ｐ型ＳｉＣ４３が完成する。 Next, as shown in FIG. 10, p-type SiC 43 is formed by ion-implanting Al (or B or the like) into the n − -type SiC layer 42 and then performing heat treatment at 1500 ° C. or higher. Specifically, the p-type SiC 43 is formed as follows. First, SiO 2 is deposited on the surface of the n − -type SiC layer 42 by CVD. Next, a photoresist is formed on the SiO 2 by a photographic process, and a portion corresponding to the formation position of the p-type SiC 43 in the photoresist is removed. By etching the SiO 2 in this state, the portion corresponding to the formation position of the p-type SiC 43 in the SiO 2 is removed, and the n − -type SiC layer 42 in the portion is exposed. Thereafter, the remaining photoresist is removed. Then, n - the exposed portion of the type SiC layer 42 that the n - in the type SiC layer 42, for example, Al ions are implanted. Thereafter, a heat treatment at 1500 ° C. or higher is performed to activate the implanted impurities. By this heat treatment, p-type SiC 43 is completed.
次いで、図１１に示すように、ｎ＋型ＳｉＣ層４１の裏面に、裏面オーミック電極４４を形成する。なお、良好なオーミック性を確保するために、裏面にはＮ２やＰなどのＮ型ドーパントをイオン注入し、その後１５００℃以上の活性化熱処理を施し、Ｎ＋＋層をあらかじめ形成しておいてもよい。この裏面オーミック電極４４が第１から第３実施形態の電極（例えば、Ｎｉ−Ｃｕ合金膜及びＳｉ膜の積層構造とシリサイド層）に該当するものである。裏面オーミック電極４４の形成は、具体的には次のように行う。 Next, as shown in FIG. 11, a back surface ohmic electrode 44 is formed on the back surface of the n + -type SiC layer 41. In order to ensure good ohmic properties, an N-type dopant such as N 2 or P is ion-implanted on the back surface, and then an activation heat treatment at 1500 ° C. or higher is performed to form an N ++ layer in advance. Also good. This back ohmic electrode 44 corresponds to the electrodes of the first to third embodiments (for example, a stacked structure of Ni—Cu alloy film and Si film and a silicide layer). The formation of the back ohmic electrode 44 is specifically performed as follows.
先ず、全体的に酸化し、表面、裏面及び側面に酸化膜４３ｂを設ける。その後、ｎ＋型ＳｉＣ層４１の裏面の酸化膜だけ除去する。その後、例えば図１に示す第１実施形態の製造方法を用いて、ｎ＋型ＳｉＣ層４１の裏面に、Ｎｉ−Ｃｕ合金膜及びＳｉ膜を交互に蒸着により堆積する。その後、真空中において１０００℃で加熱処理する。これにより、ｎ＋型ＳｉＣ層４１の裏面に対して確実に且つ良好にオーミック接触する裏面オーミック電極４４が完成する。 First, the entire surface is oxidized, and an oxide film 43b is provided on the front surface, back surface, and side surfaces. Thereafter, only the oxide film on the back surface of the n + -type SiC layer 41 is removed. Thereafter, a Ni—Cu alloy film and a Si film are alternately deposited on the back surface of the n + -type SiC layer 41 by vapor deposition, for example, using the manufacturing method of the first embodiment shown in FIG. Thereafter, heat treatment is performed at 1000 ° C. in a vacuum. As a result, the back surface ohmic electrode 44 that reliably and satisfactorily makes ohmic contact with the back surface of the n + -type SiC layer 41 is completed.
次いで、図１２に示すように、絶縁物４６、ショットキー電極４７及び引出電極４８を形成する。具体的には先ず、前工程により形成され、ｎ−型ＳｉＣ層４２の表面及び側面などにまだ残っている酸化膜４３ｂを除去する。その後、ｎ−型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面全体に、ショットキー電極４７としてＴｉをスパッタリング法にて堆積する。そして、ショットキー電極４７をパターニングして、ｎ−型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における外縁近傍の一部を露出させる。その後、ショットキー電極４７上と、ｎ−型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における露出部上とに、全体的にＡｌを堆積する。そのＡｌの外縁近傍を除去するようにパターニングして引出し電極４８とする。その後、ｎ−型ＳｉＣ層４２、ｐ型ＳｉＣ層４３及び引出し電極４８の表面全体に、ポリイミドなどの絶縁物を堆積し、その絶縁物の中央領域について除去するパターニングをすることで絶縁物４６を形成する。このパターニングで引出し電極４８が露出する。 Next, as shown in FIG. 12, an insulator 46, a Schottky electrode 47, and an extraction electrode 48 are formed. Specifically, first, the oxide film 43b formed in the previous step and still remaining on the surface and side surfaces of the n − -type SiC layer 42 is removed. Thereafter, Ti is deposited as a Schottky electrode 47 on the entire surface of the n − type SiC layer 42 and the p type SiC layer 43 by a sputtering method. Then, the Schottky electrode 47 is patterned to expose portions near the outer edge on the surfaces of the n − -type SiC layer 42 and the p-type SiC layer 43. Thereafter, Al is entirely deposited on the Schottky electrode 47 and on the exposed portions of the surfaces of the n − -type SiC layer 42 and the p-type SiC layer 43. The extraction electrode 48 is formed by patterning so as to remove the vicinity of the outer edge of the Al. Thereafter, an insulator such as polyimide is deposited on the entire surface of the n − -type SiC layer 42, the p-type SiC layer 43, and the extraction electrode 48, and the insulator 46 is patterned by removing the central region of the insulator. Form. The extraction electrode 48 is exposed by this patterning.
次いで、図１３に示すように、半田接合用金属４５を形成する。例えば、裏面オーミック電極４４の裏面全体に、その裏面オーミック電極４４側からみてＴｉ膜４５ａ、Ｎｉ膜４５ｂ、Ａｇ膜４５ｃの順に積層された３層膜を形成することで、半田接合用金属４５とする。これらにより、ＳｉＣショットキーダイオード４０が完成する。 Next, as shown in FIG. 13, a solder bonding metal 45 is formed. For example, by forming a three-layer film in which the Ti film 45a, the Ni film 45b, and the Ag film 45c are stacked in this order on the entire back surface of the back surface ohmic electrode 44 as viewed from the back surface ohmic electrode 44 side, To do. As a result, the SiC Schottky diode 40 is completed.
これらにより、ＳｉＣショットキーダイオード３０，４０によれば、裏面オーミック電極３４及び裏面オーミック電極４４に、第１から第３実施形態のいずれかの電極を適用しているので、裏面オーミック電極３４（又は裏面オーミック電極４４）とｎ＋型ＳｉＣ層３１（４１）とが確実にかつ良好にオーミック接触する構造とすることができる。そこで、ＳｉＣショットキーダイオード３０，４０は、オン抵抗を低減でき、高速動作についての特性を改善することもできる。 Thus, according to the SiC Schottky diodes 30 and 40, since any of the electrodes of the first to third embodiments is applied to the back surface ohmic electrode 34 and the back surface ohmic electrode 44, the back surface ohmic electrode 34 (or The back ohmic electrode 44) and the n + -type SiC layer 31 (41) can be reliably and satisfactorily in ohmic contact. Therefore, the SiC Schottky diodes 30 and 40 can reduce the on-resistance, and can also improve the characteristics for high-speed operation.
また、本応用例によれば、裏面オーミック電極３４及び裏面オーミック電極４４の形成工程において黒鉛を生じさせず、プロセスラインなどでの汚染を回避できるので、不具合のない高品位なＳｉＣショットキーダイオード３０，４０を製造することができる。 Further, according to this application example, graphite is not generated in the process of forming the back ohmic electrode 34 and the back ohmic electrode 44, and contamination in the process line can be avoided, so that a high-quality SiC Schottky diode 30 with no defects can be obtained. , 40 can be manufactured.
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。 The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and layers mentioned in the embodiment can be added. The configuration is merely an example, and can be changed as appropriate.
例えば、上記第１及び第２実施形態では、複数の第１層と複数の第２層とを交互に積層した積層構造を形成してその積層構造をアニールした構成を有するが、本発明はこれに限定されるものではなく、該積層構造の代わりに、１つの第１層と１つの第２層とを積層した積層構造を形成してその積層構造をアニールした構成としてもよい。また、上記第３実施形態では、複数の合成層を積層した積層構造を形成してその積層構造をアニールした構成を有するが、本発明はこれに限定されるものではなく、該積層構造の代わりに、１つの合成層を形成してその合成層をアニールした構成としてもよい。 For example, the first and second embodiments have a structure in which a laminated structure in which a plurality of first layers and a plurality of second layers are alternately laminated is formed and the laminated structure is annealed. However, the present invention is not limited thereto, and instead of the laminated structure, a laminated structure in which one first layer and one second layer are laminated may be formed and the laminated structure may be annealed. Further, the third embodiment has a structure in which a laminated structure in which a plurality of synthetic layers are laminated and the laminated structure is annealed, but the present invention is not limited to this, and instead of the laminated structure, Alternatively, a single synthetic layer may be formed and the synthetic layer may be annealed.
また、本発明に係る半導体素子及びその製造方法は、ＳｉＣショットキーダイオードのみならず、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＳＩＴ、サイリスタ、ＩＧＢＴなどの各種半導体装置のオーミック電極に適用することができる。 The semiconductor device and the manufacturing method thereof according to the present invention can be applied not only to SiC Schottky diodes but also to ohmic electrodes of various semiconductor devices such as MOSFETs, bipolar transistors, SITs, thyristors, IGBTs.
また、上記第１及び第２実施形態では、ｎ型ＳｉＣ基板１上に、第１層と第２層とを積層した積層構造を形成してその積層構造をアニールした構成を有する。この構成の変形として、ｎ型ＳｉＣ基板１上に、そのｎ型ＳｉＣ基板１の不純物濃度よりも高い不純物濃度のエピタキシャル層をエピタキシャル成長により形成し、そのエピタキシャル層に前記第１層及び第２層からなる積層構造を形成してその積層構造をアニールした構成としてもよい。また、第３実施形態の変形例として、ｎ型ＳｉＣ基板１上に、そのｎ型ＳｉＣ基板１の不純物濃度よりも高い不純物濃度のエピタキシャル層をエピタキシャル成長により形成し、そのエピタキシャル層に前記合成層を積層してその合成層をアニールした構成としてもよい。このようにすると、ｎ型ＳｉＣ基板１に対して、窒素などの不純物をイオン注入することなく、さらに低抵抗で良好なオーミック接触を得ることができ、且つ、ｎ型ＳｉＣ基板１の「反り」の発生を抑えることもできる。 In the first and second embodiments, a stacked structure in which the first layer and the second layer are stacked is formed on the n-type SiC substrate 1, and the stacked structure is annealed. As a modification of this configuration, an epitaxial layer having an impurity concentration higher than that of the n-type SiC substrate 1 is formed on the n-type SiC substrate 1 by epitaxial growth, and the first and second layers are formed on the epitaxial layer. A stacked structure may be formed, and the stacked structure may be annealed. As a modification of the third embodiment, an epitaxial layer having an impurity concentration higher than the impurity concentration of the n-type SiC substrate 1 is formed on the n-type SiC substrate 1 by epitaxial growth, and the synthetic layer is formed on the epitaxial layer. A structure may be adopted in which the composite layers are laminated and annealed. In this way, it is possible to obtain a good ohmic contact with a lower resistance without ion implantation of impurities such as nitrogen into the n-type SiC substrate 1, and “warping” of the n-type SiC substrate 1. Can also be suppressed.
また、上記実施形態において、ｎ型ＳｉＣ基板１（又は上記エピタキシャル層）の電極形成領域側の面は、鏡面加工されていてもよいが、所定の粗さに加工されていてもよい。すなわち、ｎ型ＳｉＣ基板１上に第１層及び第２層を形成する前に、ｎ型ＳｉＣ基板１の電極形成領域側の面を、荒らす工程を行ってもよい。ここで、荒らす工程としては、電極形成領域側の面に対して熱酸化処理を施す方法が挙げられる。すなわち、電極形成領域側の面に熱酸化膜を形成し、その後、熱酸化膜を除去することで、電極形成領域側の面を荒らすことができる。また、荒らす工程としては、サンドブラスト、グラインディング、ラッピングなどの研磨処理、又は、レーザー照射などの処理を適用することもできる。このように、ｎ型ＳｉＣ基板１（又は上記エピタキシャル層）の電極形成領域側の面を荒らすことにより、さらに低抵抗で良好なオーミック接触を得ることができる。 Moreover, in the said embodiment, although the surface at the side of the electrode formation area of the n-type SiC substrate 1 (or the said epitaxial layer) may be mirror-finished, it may be processed by predetermined roughness. That is, before forming the first layer and the second layer on the n-type SiC substrate 1, a step of roughening the surface of the n-type SiC substrate 1 on the electrode formation region side may be performed. Here, as the roughening step, a method of performing a thermal oxidation treatment on the surface on the electrode forming region side can be mentioned. That is, by forming a thermal oxide film on the surface on the electrode formation region side and then removing the thermal oxide film, the surface on the electrode formation region side can be roughened. In addition, as the roughening process, a polishing process such as sand blasting, grinding, or lapping, or a process such as laser irradiation can be applied. Thus, by roughening the surface of the n-type SiC substrate 1 (or the epitaxial layer) on the electrode formation region side, it is possible to obtain a good ohmic contact with a lower resistance.
１…ｎ型ＳｉＣ基板、２ａ１，２ａ２，〜２ａｎ…第１層、２ｂ１，２ｂ２，〜２ｂｎ…第２層、２１，２２，〜２ｎ…合成層、１０Ａ，１０Ｂ，２０…ＳｉＣ半導体装置
1 ... n-type SiC substrate, 2a 1, 2a 2, ~2a n ... first layer, 2b 1, 2b 2, ~2b n ... second layer, 2 1, 2 2, ~2 n ... synthetic layer, 10A, 10B, 20 ... SiC semiconductor device
Claims (4)
前記第１層及び第２層に対してアニールを施すことにより、前記電極形成領域上に電極を形成することを特徴とするＳｉＣ半導体装置の製造方法。 forming a first layer made of a Ni-Cu alloy film on an electrode formation region of an n-type SiC substrate, and forming a second layer made of Si on the first layer;
Wherein by first annealing for one layer and the second layer, the manufacturing method of the SiC semiconductor device comprising a Turkey to form an electrode on the electrode formation region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004266648A JP4087365B2 (en) | 2004-09-14 | 2004-09-14 | Method for manufacturing SiC semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004266648A JP4087365B2 (en) | 2004-09-14 | 2004-09-14 | Method for manufacturing SiC semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006086183A JP2006086183A (en) | 2006-03-30 |
| JP4087365B2 true JP4087365B2 (en) | 2008-05-21 |
Family
ID=36164463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004266648A Expired - Fee Related JP4087365B2 (en) | 2004-09-14 | 2004-09-14 | Method for manufacturing SiC semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4087365B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4140648B2 (en) | 2006-11-02 | 2008-08-27 | 住友電気工業株式会社 | Ohmic electrode for SiC semiconductor, method for producing ohmic electrode for SiC semiconductor, semiconductor device, and method for producing semiconductor device |
| JP5369581B2 (en) * | 2008-09-29 | 2013-12-18 | 住友電気工業株式会社 | Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device |
| JP5391643B2 (en) * | 2008-10-22 | 2014-01-15 | 住友電気工業株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
| US8563372B2 (en) * | 2010-02-11 | 2013-10-22 | Cree, Inc. | Methods of forming contact structures including alternating metal and silicon layers and related devices |
| CA2769697A1 (en) * | 2010-04-14 | 2011-10-20 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
| US9799733B2 (en) | 2012-06-06 | 2017-10-24 | Rohm Co., Ltd. | Semiconductor device having a junction portion contacting a schottky metal |
| JP6458525B2 (en) * | 2015-02-10 | 2019-01-30 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| US10692830B2 (en) * | 2017-10-05 | 2020-06-23 | Texas Instruments Incorporated | Multilayers of nickel alloys as diffusion barrier layers |
| WO2021186503A1 (en) * | 2020-03-16 | 2021-09-23 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
-
2004
- 2004-09-14 JP JP2004266648A patent/JP4087365B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006086183A (en) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5928101B2 (en) | Method for manufacturing SiC semiconductor device | |
| JP4594113B2 (en) | Manufacturing method of semiconductor device | |
| JP4690485B2 (en) | Manufacturing method of semiconductor device | |
| JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6099298B2 (en) | SiC semiconductor device and manufacturing method thereof | |
| JP6477106B2 (en) | Semiconductor device | |
| JP4140648B2 (en) | Ohmic electrode for SiC semiconductor, method for producing ohmic electrode for SiC semiconductor, semiconductor device, and method for producing semiconductor device | |
| JP2010165838A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP5408248B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP2010050267A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2008018342A1 (en) | Silicon carbide semiconductor device and method for fabricating the same | |
| JP2006041248A (en) | Semiconductor device and method for manufacturing the same | |
| JP5369581B2 (en) | Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device | |
| JP5672719B2 (en) | Manufacturing method of semiconductor device provided with power element | |
| JP2013211485A (en) | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device manufactured by the same | |
| JP4087365B2 (en) | Method for manufacturing SiC semiconductor device | |
| JP2006210569A (en) | Semiconductor device and manufacturing method thereof | |
| CN112466752A (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| JP4091931B2 (en) | SiC semiconductor device and method of manufacturing SiC semiconductor device | |
| JP2011165880A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP6648574B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4038498B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4800239B2 (en) | Manufacturing method of semiconductor device | |
| JP4087368B2 (en) | Method for manufacturing SiC semiconductor device | |
| JP4038499B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |