JP5106008B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5106008B2 JP5106008B2 JP2007225466A JP2007225466A JP5106008B2 JP 5106008 B2 JP5106008 B2 JP 5106008B2 JP 2007225466 A JP2007225466 A JP 2007225466A JP 2007225466 A JP2007225466 A JP 2007225466A JP 5106008 B2 JP5106008 B2 JP 5106008B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- doping concentration
- ωcm
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素をはじめとするワイドギャップ半導体素子の製造方法に関し、特にp型半導体層への電極コンタクトを有する半導体素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a wide gap semiconductor element including silicon carbide, and more particularly to a method for manufacturing a semiconductor element having an electrode contact to a p-type semiconductor layer.
炭化珪素半導体をはじめとするワイドギャップ半導体においては、p型半導体層として低抵抗のものを得ることが、n型半導体層と比較すると困難である。また、この低抵抗化の重要な要素である電極コンタクトの接触抵抗を低い接触抵抗にて得ることについても、n型半導体層と比較すると難しい。 In wide gap semiconductors such as silicon carbide semiconductors, it is difficult to obtain a p-type semiconductor layer having a low resistance compared to an n-type semiconductor layer. In addition, it is difficult to obtain the contact resistance of the electrode contact, which is an important factor for reducing the resistance, with a low contact resistance as compared with the n-type semiconductor layer.
低抵抗の半導体素子を得るため、電極金属としてAlTiを用い、p型層のキャリア濃度として1018/cm3以上とすることで、10-6Ωcm2あるいは10-7Ωcm2台の低い接触抵抗が得られることが下記特許文献1で示されている。
In order to obtain a low-resistance semiconductor element, AlTi is used as the electrode metal, and the carrier concentration of the p-type layer is set to 10 18 / cm 3 or more, so that low contact resistance of 10 −6 Ωcm 2 or 10 −7 Ωcm 2 The following
また、別の構成として、電極と半導体領域とのコンタクト抵抗率と、半導体領域のシート抵抗とを所定の範囲で設定することでコンタクト抵抗を小さくすることが下記特許文献2で示されている。
As another configuration,
しかしながら、特許文献1に記載の半導体素子においては、p型半導体層のキャリア濃度を1018/cm3にするためには、アクセプタのドーピング濃度NAを1019/cm3台半ばあるいはそれ以上にすることが必要であり、高温でのイオン注入などの複雑なプロセスを経ることが必要となり、低コスト化が困難であるという問題があった。
However, in the semiconductor device described in
また、シート抵抗値は半導体層のドーピング濃度およびキャリア濃度と移動度とによって決まるため、同じシート抵抗値であっても、半導体層のドーピング濃度やキャリア濃度は異なる場合がある。特に電極が形成され、その接触抵抗に大きく影響する半導体層表面のドーピング濃度が異なる場合は、特許文献2に記載の半導体素子においては、シート抵抗値が設定通りであっても、必ずしも低い接触抵抗を得ることができないという問題があった。
Further, since the sheet resistance value is determined by the doping concentration, carrier concentration, and mobility of the semiconductor layer, the doping concentration and carrier concentration of the semiconductor layer may be different even with the same sheet resistance value. In particular, when the electrode is formed and the doping concentration on the surface of the semiconductor layer that greatly affects the contact resistance is different, the semiconductor element described in
また、接触抵抗が10-6Ωcm2あるいは10-7Ωcm2台まで低減されていない場合、その電流・電圧特性は線形でない非オーミック成分が含まれることになるが、その場合の素子抵抗への影響についてはあまり考慮されていない。また、素子抵抗への影響がないようにするためには、接触抵抗をどの程度低抵抗にしなければならないかについても知られていないという問題があった。 In addition, when the contact resistance is not reduced to 10 −6 Ωcm 2 or 10 −7 Ωcm 2 , the current / voltage characteristics include a non-linear component that is not linear. The impact is not considered much. In addition, there is a problem that it is not known how low the contact resistance should be in order to prevent the element resistance from being affected.
そこで本発明はかかる問題を解決するためになされたものであり、素子動作電圧を上昇させないような低抵抗な半導体素子を、p型半導体領域とのコンタクトにおける電流・電圧特性が線形でない非オーミック成分が含まれる電極において実現することを目的とする。 Accordingly, the present invention has been made to solve such a problem, and a low-resistance semiconductor element that does not increase the element operating voltage is a non-ohmic component whose current / voltage characteristics at the contact with the p-type semiconductor region are not linear. It aims at realizing | achieving in the electrode in which.
本発明における半導体素子の製造方法は、p型SiC半導体領域と、前記p型SiC半導体領域上に形成された金属電極と、を備える半導体素子の製造方法であって、前記p型SiC半導体領域へのアクセプタのドーピング濃度NA(/cm3)と、前記p型SiC半導体領域のフェルミ準位から前記電極の金属の仕事関数を引いた障壁高さφ(eV)との関係が、0.043LN(NA)−1.63<φ<0.052LN(NA)−1.85を満足するような金属材料を選択して、前記p型SiC半導体領域上に当該金属材料からなる前記金属電極を形成する工程を有し、前記p型SiC半導体領域と前記電極との非オーミック成分を含む接触抵抗が10-6Ωcm2〜10-4Ωcm2に設定される。 A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device comprising a p-type SiC semiconductor region and a metal electrode formed on the p-type SiC semiconductor region . The acceptor doping concentration N A (/ cm 3 ) and the barrier height φ (eV) obtained by subtracting the work function of the metal of the electrode from the Fermi level of the p-type SiC semiconductor region is 0.043 LN A metal material satisfying (N A ) −1.63 <φ <0.052LN (N A ) −1.85 is selected, and the metal electrode made of the metal material is formed on the p-type SiC semiconductor region. The contact resistance including a non-ohmic component between the p-type SiC semiconductor region and the electrode is set to 10 −6 Ωcm 2 to 10 −4 Ωcm 2 .
本発明の半導体素子によれば、電極が形成されるp型半導体層領域のアクセプタ濃度と、p型半導体領域と電極の金属との障壁高さとを、素子抵抗に大きな影響を及ぼさない範囲とすることで、低抵抗の素子を得ることができる。また、10-6Ωcm2あるいは10-7Ωcm2台といった低い接触抵抗とせず、非オーミック成分が含まれる電流・電圧特性の電極であるため、p型半導体層として1018/cm3以上の高いキャリア濃度が必須ではなくなり、高温でのイオン注入などの複雑なプロセスを経ることが不要となって、低コスト化することができる。 According to the semiconductor device of the present invention, the acceptor concentration of the p-type semiconductor layer region where the electrode is formed and the barrier height between the p-type semiconductor region and the metal of the electrode are set in a range that does not significantly affect the device resistance. Thus, a low resistance element can be obtained. Moreover, since it is an electrode having current / voltage characteristics including a non-ohmic component without a low contact resistance such as 10 −6 Ωcm 2 or 10 −7 Ωcm 2 , the p-type semiconductor layer has a high value of 10 18 / cm 3 or more. The carrier concentration is not essential, and it is not necessary to go through a complicated process such as ion implantation at a high temperature, so that the cost can be reduced.
<実施の形態1>
図1は、本発明の実施の形態1における炭化珪素半導体素子を示した断面図であり、以下に炭化珪素半導体素子の構成を説明する。炭化珪素半導体素子は、n型低抵抗SiC基板1(以下、n型基板1)を備え、このn型基板1上に耐圧を保持するためのn型SiCドリフト層2(以下、n型ドリフト層2)がエピタキシャル成長され、p型SiC領域3(以下、p型領域3)およびp型SiCコンタクト領域4(以下、p型コンタクト領域4)は、n型ドリフト層2中にイオン注入および活性化熱処理工程によって、あるいはn型ドリフト層2上にエピタキシャル成長によって形成される。そして、n型基板1下にn型電極5が形成され、p型コンタクト領域4上にp型電極6(以下、電極6)が形成される。
<
FIG. 1 is a cross sectional view showing a silicon carbide semiconductor device according to the first embodiment of the present invention, and the configuration of the silicon carbide semiconductor device will be described below. The silicon carbide semiconductor element includes an n-type low resistance SiC substrate 1 (hereinafter referred to as an n-type substrate 1), and an n-type SiC drift layer 2 (hereinafter referred to as an n-type drift layer) for maintaining a withstand voltage on the n-
ここで、n型ドリフト層2は、層厚3〜50μm程度、ドーピング濃度1〜15×1015/cm3程度である。p型領域3は、層厚0.5〜2μm程度、ドーピング濃度3〜20×1017/cm3程度である。p型コンタクト領域4は、層厚0.1〜0.5μm程度、ドーピング濃度5〜10×1018/cm3程度である。
Here, the n-
次に、図2,3を参照しながら、本発明の実施の形態1における炭化珪素半導体素子において、p型コンタクト領域4と電極6とのコンタクトにおける電流・電圧特性が線形でない非オーミック成分が含まれる場合の素子抵抗への影響について説明する。
Next, referring to FIGS. 2 and 3, the silicon carbide semiconductor element according to the first embodiment of the present invention includes a non-ohmic component whose current / voltage characteristics at the contact between p-
図2は、電流密度300A/cm3および600A/cm3、p型コンタクト領域4のドーピング濃度が2〜20×1018/cm3の範囲における素子の電圧値と接触抵抗との関係を示したグラフである。ここで、n型ドリフト層2は、層厚12μm,ドーピング濃度1×1016/cm3とする。また、接触抵抗は、非オーミック成分を含み電流密度によってその値が異なるため、接触抵抗値の測定によく用いられる電流密度100A/cm2における値を用いた。
Figure 2 is a doping concentration of the current density 300A / cm 3 and 600A / cm 3, p-
図3は、接触抵抗が10-3〜10-6Ωcm2の範囲における、p型コンタクト領域4のドーピング濃度NAと、p型コンタクト領域4と電極6の金属との障壁高さφの関係を示したグラフである。
3, the contact resistance is 10 in the range of -3 to 10 -6 [Omega] cm 2, p-type and the doping concentration N A of the
図2に示すように、接触抵抗値として10-4Ωcm2以下であれば、素子電圧を大きく上昇させないことがわかる。接触抵抗値として10-4Ωcm2を与えるp型コンタクト領域4のドーピング濃度NAと、p型コンタクト領域4のフェルミ準位から電極6の金属の仕事関数を引いた障壁高さφとの関係は以下の数1で与えられる。
As shown in FIG. 2, it can be seen that if the contact resistance value is 10 −4 Ωcm 2 or less, the element voltage is not increased significantly. Contact with the doping concentration N A of the resistance value gives a 10 -4 [Omega] cm 2 as a p-
また、本実施の形態の特徴は、非オーミック成分が含まれる領域において、低抵抗で動作する素子を得ることであり、接触抵抗値が10-6Ωcm2以下であれば、その電流・電圧特性は線形なオーミック成分となり、このときの条件は特許文献1で開示されているため、説明を省略する。ここで、接触抵抗値として10-6Ωcm2を与えるp型コンタクト領域4のドーピング濃度NAと、p型コンタクト領域4と電極6の金属との障壁高さφの関係は以下の数2で与えられる。
In addition, a feature of this embodiment is that an element that operates with a low resistance in a region including a non-ohmic component is obtained. If the contact resistance value is 10 −6 Ωcm 2 or less, the current / voltage characteristics are obtained. Is a linear ohmic component, and the conditions at this time are disclosed in Japanese Patent Application Laid-Open No. H10-228707, and thus the description thereof is omitted. Here, a doping concentration N A of the p-
よって、上記の数3を満足するような、p型コンタクト領域4のドーピング濃度NAと、p型コンタクト領域4と電極6の金属との障壁高さφであれば、電流・電圧特性が、線形でない非オーミック成分が含まれる場合であっても、素子抵抗に影響のないp型コンタクトが得られることがわかる。
Therefore, so as to satisfy the equation (3) above, and the doping concentration N A of the p-
次に、図2に示す接触抵抗値として10-4Ωcm2以下における電流密度300A/cm2と600A/cm2との計算結果を比較すると、電流密度300A/cm2では、p型コンタクト領域4のドーピング濃度NAの小さい方(2×1018/cm3)が素子電圧が小さいのに対して、電流密度が600A/cm2では、接触抵抗10-4Ωcm2付近で特性が反転し、p型コンタクト領域4のドーピング濃度NAの大きい方(2×1019/cm3)が素子電圧が小さくなっている。したがって、素子を使用する電流密度領域が広範囲に及ぶ場合には、p型コンタクト領域4のドーピング濃度NAとして、特性が反転しない領域付近の中間領域となる数4に示す範囲が素子電圧を上昇させない範囲として望ましい。
Then, comparing the calculation result with the current density of 300A / cm 2 and 600A / cm 2 in 10 -4 [Omega] cm 2 or less as a contact resistance value shown in FIG. 2, the current density of 300A / cm 2, p-
以上より、数3,4を満たすようなp型コンタクト領域4のドーピング濃度NAと、p型コンタクト領域4と電極6の金属との障壁高さφに設定することで、広範囲の電流密度において低抵抗で動作する素子を得ることができる。
Thus, the p-
また、p型コンタクト領域4のドーピング濃度NAが数4で示されるように、1×1019/cm3を超える高濃度を必要としないため、p型コンタクト領域4の形成において、高温でのイオン注入などの複雑なプロセスを経ることが不要となって、低コスト化することができる。
Further, as the doping concentration N A of the p-
<実施の形態2>
図4は、本発明の実施の形態2における炭化珪素半導体素子を示した断面図である。実施の形態1と異なるのは、p型SiCコンタクト領域14(以下、p型コンタクト領域14)のドーピング濃度が1〜5×1018/cm3程度である点である。
<
FIG. 4 is a cross sectional view showing a silicon carbide semiconductor element in the second embodiment of the present invention. The difference from the first embodiment is that the p-type SiC contact region 14 (hereinafter, p-type contact region 14) has a doping concentration of about 1 to 5 × 10 18 / cm 3 .
本実施の形態は、素子の動作状態として300A/cm2程度以下の電流密度を想定している。この場合、図2に示したように、p型コンタクト領域14のドーピング濃度NAの小さい方が、素子電圧を低くすることができる。 This embodiment assumes a current density of about 300 A / cm 2 or less as the operating state of the element. In this case, as shown in FIG. 2, the smaller the doping concentration N A of the p-type contact region 14, it is possible to lower the device voltage.
図2,3より、特許文献1における炭化珪素半導体素子は、p型層のキャリア濃度を1018/cm3以上、すなわちアクセプタのドーピング濃度NAを1019/cm3台半ばあるいはそれ以上とすることで接触抵抗が10-6Ωcm2あるいは10-7Ωcm2台を実現する場合の障壁高さは0.3eVないし0.4eVになると推測される。
From FIG. 2, the silicon carbide semiconductor device of
この値は、p型コンタクト領域14の表面状態の清浄化が十分になされた場合の下限値と考えられる。よって、図3における接触抵抗10-4Ωcm2を与える線における障壁高さ0.3eVにおけるアクセプタ濃度NAの値である1×1018/cm3以上にすることにより、素子電圧を大きく上昇させない接触抵抗の上限である10-4Ωcm2の確保が十分可能となる。つまり、1×1018/cm3以下では、接触抵抗10-4Ωcm2が障壁高さ0.3eVにおいても実現できない。 This value is considered as the lower limit when the surface state of the p-type contact region 14 is sufficiently cleaned. Accordingly, by the 1 × 10 18 / cm 3 or more barriers is the value of the acceptor concentration N A in the height 0.3eV in line to provide a contact resistance 10 -4 [Omega] cm 2 in FIG. 3, does not significantly increase the device voltage The upper limit of the contact resistance of 10 −4 Ωcm 2 can be secured sufficiently. That is, at 1 × 10 18 / cm 3 or less, a contact resistance of 10 −4 Ωcm 2 cannot be realized even at a barrier height of 0.3 eV.
以上より、p型コンタクト領域14のドーピング濃度NAとして、数5に示す範囲とすることで、300A/cm2程度以下の電流密度において低抵抗で動作する素子を得ることができる。
Thus, as the doping concentration N A of the p-type contact region 14, by a range shown in
また、p型コンタクト領域14のドーピング濃度NAが数5で示されるように、1×1019/cm3を超える高濃度を必要としないため、p型コンタクト領域14の形成において、高温でのイオン注入などの複雑なプロセスを経ることが不要となって、低コスト化することができる。
Further, as the doping concentration N A of the p-type contact region 14 is indicated by the
<実施の形態3>
図5は、本発明の実施の形態3における炭化珪素半導体素子を示した断面図である。実施の形態1と異なるのは、p型SiCコンタクト領域24(以下、p型コンタクト領域24)のドーピング濃度が1〜4×1019/cm3程度である点である。
<
FIG. 5 is a cross sectional view showing a silicon carbide semiconductor element in the third embodiment of the present invention. The difference from the first embodiment is that the doping concentration of p-type SiC contact region 24 (hereinafter referred to as p-type contact region 24) is about 1 to 4 × 10 19 / cm 3 .
本実施の形態は、素子の動作状態として600A/cm2程度以上の電流密度を想定している。この場合、図2に示したように、p型コンタクト領域24のドーピング濃度NAの大きい方が、素子電圧を低くすることができる。また、図2に示すように、接触抵抗が10-5Ωcm2程度以下の領域ではそれ以上接触抵抗の値を低減しても素子電圧は低くならないことがわかる。すなわち、素子電圧を一切上昇させない接触抵抗の上限は、10-5Ωcm2である。
This embodiment assumes a current density of about 600 A / cm 2 or more as the operating state of the element. In this case, as shown in FIG. 2, the larger the doping concentration N A of the p-
前述したように、図2,3より、特許文献1における炭化珪素半導体素子は、p型層のキャリア濃度を1018/cm3以上、すなわちアクセプタのドーピング濃度NAを1019/cm3台半ばあるいはそれ以上とすることで接触抵抗が10-6Ωcm2あるいは10-7Ωcm2台を実現する場合の障壁高さは0.3eVないし0.4eVになると推測される。
As described above, from Figure 2, a silicon carbide semiconductor device of
この値は、p型コンタクト領域24の表面状態の清浄化が十分になされた場合の下限値と考えられる。よって、図3における接触抵抗10-5Ωcm2を与える線における障壁高さ0.4eVにおけるアクセプタ濃度NAの値である4×1019/cm3以下にすることにより、素子電圧を一切上昇させない接触抵抗の上限である10-5Ωcm2の確保が十分可能となる。そのため、p型SiCコンタクト領域24のドーピング濃度NAとして、数6に示す範囲とすることで、600A/cm2程度以上の電流密度の動作において低い電圧での動作が可能となる。4×1019/cm3以上では障壁高さ0.4eVにおいても接触抵抗が10-6Ωcm2台となるので、10-5Ωcm2台の確保には十分すぎる状況となる。
This value is considered as the lower limit value when the surface state of the p-
以上より、p型コンタクト領域24のドーピング濃度NAとして、数6に示す範囲とすることで、300A/cm2程度以下の電流密度において低抵抗で動作する素子を得ることができる。
Thus, as the doping concentration N A of the p-
以上は、半導体素子の一例としてpnダイオードをとりあげ、そのp型層へのコンタクトについて説明したが、p型層へのコンタクトを有する素子であれば、pnダイオードに限らず、MPS(Merged pin and Schottky)ダイオードや、JBS(Junction Barrier Schottky)ダイオード、静電誘導ダイオード、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、JFET(Junction FET)、静電誘導トランジスタ、IGBT(Insulated gate Bipolar Transistor)、サイリスタなど、p型層へのコンタクトを有する素子であれば、素子中のpn接合に順方向電圧を印加させたときの動作電圧を下げることができる。 In the above, a pn diode is taken as an example of a semiconductor element, and the contact to the p-type layer has been described. However, the element having a contact to the p-type layer is not limited to the pn diode, but the MPS (Merged pin and Schottky ) Diode, JBS (Junction Barrier Schottky) diode, electrostatic induction diode, MOSFET (Metal Oxide Semiconductor Field Effect Transistor), JFET (Junction FET), electrostatic induction transistor, IGBT (Insulated gate Bipolar Transistor), thyristor, p If the element has a contact to the mold layer, the operating voltage when a forward voltage is applied to the pn junction in the element can be lowered.
また、以上は、半導体として炭化珪素を例として説明したが、物性定数として、アクセプタの活性化エネルギーや有効質量、絶縁破壊電界が炭化珪素と類似した、GaNやZnOおよびそれらを含む混晶においても同様であり、素子中のpn接合に順方向電圧を印加させたときの動作電圧を下げることができる。 In addition, although silicon carbide has been described as an example as a semiconductor, the physical constants of acceptor activation energy, effective mass, and dielectric breakdown electric field are similar to those of silicon carbide, and also in GaN, ZnO, and mixed crystals containing them. Similarly, the operating voltage when a forward voltage is applied to the pn junction in the element can be lowered.
1 n型基板、2 n型ドリフト層、3 p型領域、4,14,24 p型コンタクト領域、5 n型電極、6 p型電極。 1 n type substrate, 2 n type drift layer, 3 p type region, 4, 14, 24 p type contact region, 5 n type electrode, 6 p type electrode.
Claims (2)
前記p型SiC半導体領域上に形成された金属電極と、を備える半導体素子の製造方法であって、
前記p型SiC半導体領域へのアクセプタのドーピング濃度NA(/cm3)と、前記p型SiC半導体領域のフェルミ準位から前記電極の金属の仕事関数を引いた障壁高さφ(eV)との関係が、
0.043LN(NA)−1.63<φ<0.052LN(NA)−1.85
を満足するような金属材料を選択して、前記p型SiC半導体領域上に当該金属材料からなる前記金属電極を形成する工程を有し、
前記p型SiC半導体領域と前記電極との非オーミック成分を含む接触抵抗が10-6Ωcm2〜10-4Ωcm2に設定されることを特徴とする半導体素子の製造方法。 a p-type SiC semiconductor region;
A metal electrode formed on the p-type SiC semiconductor region, comprising:
And the doping concentration of the acceptor to the p-type SiC semiconductor region N A (/ cm 3), the barrier height from the Fermi level of the p-type SiC semiconductor region minus the work function of the metal of the electrodes φ and (eV) Relationship
0.043 LN (N A ) −1.63 <φ <0.052 LN (N A ) −1.85
And selecting the metal material that satisfies the above, and forming the metal electrode made of the metal material on the p-type SiC semiconductor region,
A method for manufacturing a semiconductor device, wherein a contact resistance including a non-ohmic component between the p-type SiC semiconductor region and the electrode is set to 10 −6 Ωcm 2 to 10 −4 Ωcm 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225466A JP5106008B2 (en) | 2007-08-31 | 2007-08-31 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225466A JP5106008B2 (en) | 2007-08-31 | 2007-08-31 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059862A JP2009059862A (en) | 2009-03-19 |
JP5106008B2 true JP5106008B2 (en) | 2012-12-26 |
Family
ID=40555351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225466A Expired - Fee Related JP5106008B2 (en) | 2007-08-31 | 2007-08-31 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106008B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6150649B2 (en) * | 2013-07-25 | 2017-06-21 | 三菱電機株式会社 | Semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4179492B2 (en) * | 2000-09-01 | 2008-11-12 | 日産自動車株式会社 | Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode |
JP4230869B2 (en) * | 2003-09-25 | 2009-02-25 | 株式会社東芝 | High voltage semiconductor device |
-
2007
- 2007-08-31 JP JP2007225466A patent/JP5106008B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009059862A (en) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109075214B (en) | Trench MOS type Schottky diode | |
JP6625673B2 (en) | Semiconductor device and method of manufacturing the same | |
JP7116409B2 (en) | Trench MOS type Schottky diode | |
JP7045008B2 (en) | Schottky barrier diode | |
US10930773B2 (en) | Semiconductor device | |
WO2013055631A1 (en) | Schottky diode with buried layer in gan materials | |
US20230017518A1 (en) | Semiconductor device | |
JP2015185700A (en) | semiconductor device | |
US9257500B2 (en) | Vertical gallium nitride power device with breakdown voltage control | |
CN108604600A (en) | Manufacturing silicon carbide semiconductor device and its manufacturing method | |
US9029210B2 (en) | GaN vertical superjunction device structures and fabrication methods | |
CN112447857A (en) | Silicon carbide field effect transistor | |
JP5082392B2 (en) | Schottky barrier diode | |
JP6767705B2 (en) | Semiconductor element | |
JP5547022B2 (en) | Semiconductor device | |
JP5098293B2 (en) | Insulated gate type semiconductor device using wide band gap semiconductor and manufacturing method thereof | |
JP6550869B2 (en) | Semiconductor device | |
Kurt et al. | Investigation of a hybrid approach for normally-off GaN HEMTs using fluorine treatment and recess etch techniques | |
JP5106008B2 (en) | Manufacturing method of semiconductor device | |
JP6335717B2 (en) | Semiconductor device | |
JP6930113B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
JP7291331B2 (en) | Trench MOS type Schottky diode | |
JP6750589B2 (en) | Semiconductor device | |
JP5701721B2 (en) | Semiconductor device | |
JP7062946B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |