JP7291331B2 - Trench MOS type Schottky diode - Google Patents
Trench MOS type Schottky diode Download PDFInfo
- Publication number
- JP7291331B2 JP7291331B2 JP2022068429A JP2022068429A JP7291331B2 JP 7291331 B2 JP7291331 B2 JP 7291331B2 JP 2022068429 A JP2022068429 A JP 2022068429A JP 2022068429 A JP2022068429 A JP 2022068429A JP 7291331 B2 JP7291331 B2 JP 7291331B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- trench
- schottky diode
- trench mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 143
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 207
- 230000005684 electric field Effects 0.000 description 36
- 230000015556 catabolic process Effects 0.000 description 15
- 239000012212 insulator Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、トレンチMOS型ショットキーダイオードに関する。 The present invention relates to trench MOS Schottky diodes.
従来、Ga2O3を半導体層に用いたショットキーバリアダイオード(ショットキーダイオード)が知られている(例えば、特許文献1)。 Conventionally, a Schottky barrier diode (Schottky diode) using Ga 2 O 3 as a semiconductor layer is known (for example, Patent Document 1).
特許文献1には、例えば、n-Ga2O3層の電子キャリア濃度と厚さがそれぞれ9.95×1016cm-3、3.3μmのときの、ショットキーダイオードの耐圧が1000Vであることが記載されている。 For example, Patent Document 1 discloses that the breakdown voltage of a Schottky diode is 1000 V when the electron carrier concentration and thickness of the n − Ga 2 O 3 layer are 9.95×10 16 cm −3 and 3.3 μm, respectively. is stated.
また、Siを半導体層に用いたトレンチMOS型ショットキーダイオード、及びSiCを半導体層に用いたトレンチMOS型ショットキーダイオードが知られている(例えば、非特許文献1、2)。 Further, a trench MOS Schottky diode using Si as a semiconductor layer and a trench MOS Schottky diode using SiC as a semiconductor layer are known (for example, Non-Patent Documents 1 and 2).
非特許文献1には、n-Si層のドーピング濃度と厚さがそれぞれ1×1016cm-3、9μmのときの、半導体層にSiを用いたトレンチMOS型ショットキーダイオードの耐圧が107Vであることが記載されている。 Non-Patent Document 1 describes that the breakdown voltage of a trench MOS Schottky diode using Si for the semiconductor layer is 107 V when the doping concentration and thickness of the n − Si layer are 1×10 16 cm −3 and 9 μm, respectively. Something is stated.
非特許文献2に記載された逆方向電圧-逆方向電流特性からは、n-SiC層のドーピング濃度と厚さがそれぞれ6×1015cm-3、4μmのときの、半導体層にSiCを用いたトレンチMOS型ショットキーダイオードの耐圧が数十V程度であることが読み取れる。
From the reverse voltage-reverse current characteristics described in
特許文献1においては、ショットキーダイオードの耐圧がGa2O3の絶縁破壊電界強度により定義されている。しかしながら、Ga2O3等の絶縁破壊電界強度の大きな材料を用いたショットキーダイオードにおいては、逆方向電圧を増加させると、Ga2O3層が絶縁破壊を起こす前にアノード電極とGa2O3層との間のリーク電流が極めて大きくなり、ショットキーダイオードが燃え尽きてしまう。 In Patent Document 1, the withstand voltage of the Schottky diode is defined by the dielectric breakdown electric field strength of Ga 2 O 3 . However, in a Schottky diode using a material such as Ga 2 O 3 having a large dielectric breakdown field strength, increasing the reverse voltage causes the anode electrode and the Ga 2 O 3 layer to break down before dielectric breakdown occurs. The leakage current between the three layers becomes so large that the Schottky diode burns out.
このため、Ga2O3を半導体層に用いたショットキーダイオードについては、所定の大きさ(例えば1μA)のリーク電流が流れるときの逆方向電圧を耐圧として定義するのが適切といえる。なお、特許文献1のショットキーダイオードは、リーク電流を抑制するための特別な構造を有さず、n-Ga2O3層のキャリア濃度が9.95×1016cm-3であるときの、1μAのリーク電流が流れるときの逆方向電圧を概算すると、およそ64Vとなる。 Therefore, for a Schottky diode using Ga 2 O 3 as a semiconductor layer, it is appropriate to define the breakdown voltage as the reverse voltage when a leakage current of a predetermined magnitude (eg, 1 μA) flows. Note that the Schottky diode of Patent Document 1 does not have a special structure for suppressing leakage current, and has a carrier concentration of 9.95×10 16 cm −3 in the n − Ga 2 O 3 layer. , and a reverse voltage of 64 V when a leakage current of 1 μA flows.
本発明の目的は、高耐圧かつ低損失のトレンチMOS型ショットキーダイオードを提供することにある。 An object of the present invention is to provide a trench MOS Schottky diode with high breakdown voltage and low loss.
本発明の一態様は、上記目的を達成するために、下記[1]~[2]のトレンチMOS型ショットキーダイオードを提供する。 One aspect of the present invention provides the following trench MOS Schottky diodes [1] to [2] in order to achieve the above objects.
[1]β型のGa2O3系単結晶からなる第1の半導体層と、前記第1の半導体層に積層される層であって、その前記第1の半導体層と反対側の面に開口するトレンチを有する、β型のGa2O3系単結晶からなる第2の半導体層と、前記第2の半導体層の前記第1の半導体層と反対側の面上に形成されたアノード電極と、前記第1の半導体層の前記第2の半導体層と反対側の面上に形成されたカソード電極と、前記第2の半導体層の前記トレンチの内面を覆う絶縁膜と、前記第2の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチMOSゲートと、を有し、前記第2の半導体層が、前記第1の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成され、1μAのリーク電流が流れるときの逆方向電圧が600V以上1200V以下である、トレンチMOS型ショットキーダイオード。
[2]前記第2の半導体層と前記アノード電極との間に形成されるショットキー接合のバリアハイトが0.7eV以上であり、前記上層のドナー濃度が4.5×1016cm-3以上、2.4×1017cm-3以下であり、隣接する前記トレンチの間の前記第2の半導体層のメサ形状部分が、前記第2の半導体層の前記上層のドナー濃度に応じた1.4μm以下の幅を有する、上記[1]に記載のトレンチMOS型ショットキーダイオード。」
[1] A first semiconductor layer made of a β-type Ga 2 O 3 -based single crystal, and a layer laminated on the first semiconductor layer, on the surface opposite to the first semiconductor layer, a second semiconductor layer made of a β-type Ga 2 O 3 -based single crystal having an open trench; and an anode electrode formed on a surface of the second semiconductor layer opposite to the first semiconductor layer. a cathode electrode formed on the surface of the first semiconductor layer opposite to the second semiconductor layer; an insulating film covering the inner surface of the trench of the second semiconductor layer; a trench MOS gate embedded in the trench of the semiconductor layer so as to be covered with the insulating film and in contact with the anode electrode, wherein the second semiconductor layer is a lower layer on the side of the first semiconductor layer; and an upper layer on the anode electrode side having a donor concentration higher than that of the lower layer, and having a reverse voltage of 600 V or more and 1200 V or less when a leak current of 1 μA flows.
[2] the Schottky junction formed between the second semiconductor layer and the anode electrode has a barrier height of 0.7 eV or more, and the upper layer has a donor concentration of 4.5×10 16 cm −3 or more; 2.4×10 17 cm −3 or less, and a mesa-shaped portion of the second semiconductor layer between the adjacent trenches is 1.4 μm according to the donor concentration of the upper layer of the second semiconductor layer. The trench MOS Schottky diode according to the above [1], having the following width. ”
本発明によれば、高耐圧かつ低損失のトレンチMOS型ショットキーダイオードを提供することができる。 According to the present invention, it is possible to provide a trench MOS Schottky diode with high breakdown voltage and low loss.
〔第1の実施の形態〕
(トレンチMOS型ショットキーダイオードの構成)
図1は、第1の実施の形態に係るトレンチMOS型ショットキーダイオード1の垂直断面図である。トレンチMOS型ショットキーダイオード1は、トレンチMOS領域を有する縦型のショットキーダイオードである。
[First embodiment]
(Structure of Trench MOS Schottky Diode)
FIG. 1 is a vertical sectional view of a trench MOS Schottky diode 1 according to the first embodiment. A trench MOS Schottky diode 1 is a vertical Schottky diode having a trench MOS region.
トレンチMOS型ショットキーダイオード1は、第1の半導体層10と、第1の半導体層10に積層される層であって、その第1の半導体層10と反対側の面17に開口するトレンチ12を有する第2の半導体層11と、第2の半導体層11の面17上に形成されたアノード電極13と、第1の半導体層10の第2の半導体層11と反対側の面上に形成されたカソード電極14と、第2の半導体層11のトレンチ12の内面を覆う絶縁膜15と、第2の半導体層11のトレンチ12内に絶縁膜15に覆われるように埋め込まれ、アノード電極13に接触するトレンチMOSゲート16と、を有する。
The trench MOS Schottky diode 1 includes a
トレンチMOS型ショットキーダイオード1においては、アノード電極13とカソード電極14との間に順方向電圧(アノード電極13側が正電位)を印加することにより、第2の半導体層11から見たアノード電極13と第2の半導体層11との界面のエネルギー障壁が低下し、アノード電極13からカソード電極14へ電流が流れる。
In the trench MOS Schottky diode 1, by applying a forward voltage (a positive potential on the side of the anode electrode 13) between the
一方、アノード電極13とカソード電極14との間に逆方向電圧(アノード電極13側が負電位)を印加したときは、ショットキー障壁により、電流は流れない。アノード電極13とカソード電極14との間に逆方向電圧を印加すると、アノード電極13と第2の半導体層11との界面及び絶縁膜15と第2の半導体層11との界面から空乏層が拡がる。
On the other hand, when a reverse voltage (negative potential on the
一般的に、ショットキーダイオードの逆方向リーク電流の上限は1μAとされている。本実施の形態では、1μAのリーク電流が流れるときの逆方向電圧を耐圧と定義する。 Generally, the upper limit of the reverse leakage current of a Schottky diode is 1 μA. In this embodiment, the reverse voltage when a leakage current of 1 μA flows is defined as the withstand voltage.
例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体SiC技術と応用」、第2版、日刊工業新聞社、2011年9月30日、p.355”に記載された、SiCを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が0.0001A/cm2のときのショットキー電極直下の電界強度は、およそ0.8MV/cmである。ここで、0.0001A/cm2は、サイズが1mm×1mmであるショットキー電極に1μAの電流が流れたときのショットキー電極直下の電流密度である。 For example, “Hiroyuki Matsunami, Noboru Otani, Tsunenobu Kimoto, Takashi Nakamura, “Semiconductor SiC Technology and Application”, Second Edition, Nikkan Kogyo Shimbun, September 30, 2011, p. 355” on the dependence of the reverse leakage current on the Schottky interface electric field intensity in a Schottky diode having a semiconductor layer of SiC, the current density of the reverse leakage current is 0.0001 A/cm 2 . The electric field intensity directly under the Schottky electrode is about 0.8 MV/cm at this time, where 0.0001 A/cm 2 is the electric field strength when a current of 1 μA flows through the Schottky electrode with a size of 1 mm×1 mm. It is the current density directly below the Schottky electrode.
このため、半導体材料自体の絶縁破壊電界強度が数MV/cmあったとしても、ショットキー電極直下の電界強度が0.8MV/cmを超えると、1μAを超えるリーク電流が流れることになる。 Therefore, even if the dielectric breakdown electric field strength of the semiconductor material itself is several MV/cm, if the electric field strength immediately below the Schottky electrode exceeds 0.8 MV/cm, a leakage current exceeding 1 μA will flow.
例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて1200Vの耐圧を得るためには、ショットキー電極直下の電界強度を0.8MV/cm以下に抑えるために、半導体層のドナー濃度を1015cm-3台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。 For example, in order to obtain a breakdown voltage of 1200 V in a conventional Schottky diode that does not have a special structure for suppressing the electric field intensity directly under the Schottky electrode, the electric field intensity directly under the Schottky electrode is set to 0.8 MV/cm or less. In order to reduce the donor concentration in the semiconductor layer to the order of 10 15 cm −3 , it is necessary to make the semiconductor layer very thick. As a result, the conduction loss becomes very large, and it is difficult to fabricate a Schottky barrier diode with high withstand voltage and low loss.
本実施の形態に係るトレンチMOS型ショットキーダイオード1は、トレンチMOS構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチMOS型ショットキーダイオード1は、高耐圧かつ低損失のショットキーダイオードである。 Since the trench MOS Schottky diode 1 according to the present embodiment has a trench MOS structure, a high breakdown voltage can be obtained without increasing the resistance of the semiconductor layer. That is, the trench MOS Schottky diode 1 is a high withstand voltage and low loss Schottky diode.
なお、高耐圧かつ低損失のショットキーダイオードとして、ジャンクションバリアショットキー(JBS)ダイオードが知られているが、p型のGa2O3は製造が困難であるため、Ga2O3はp型領域が必要なJBSダイオードの材料に向いていない。 Junction barrier Schottky (JBS) diodes are known as Schottky diodes with high breakdown voltage and low loss . The area is not suitable for the JBS diode material required.
第1の半導体層10は、ドナーとしてのSi、Sn等のIV族元素を含むn型のGa2O3系単結晶からなる。第1の半導体層10のドナー濃度は、例えば、1.0×1018以上かつ1.0×1020cm-3以下である。第1の半導体層10の厚さTsは、例えば、10~600μmである。第1の半導体層10は、例えば、Ga2O3系単結晶基板である。
The
ここで、Ga2O3系単結晶とは、Ga2O3単結晶、又は、Al、In等の元素が添加されたGa2O3単結晶をいう。例えば、Al及びInが添加されたGa2O3単結晶である(GaxAlyIn(1-x-y))2O3(0<x≦1、0≦y<1、0<x+y≦1)単結晶であってもよい。Alを添加した場合にはバンドギャップが広がり、Inを添加した場合にはバンドギャップが狭くなる。なお、上記のGa2O3単結晶は、例えば、β型の結晶構造を有する。 Here, the Ga 2 O 3 -based single crystal refers to a Ga 2 O 3 single crystal or a Ga 2 O 3 single crystal to which an element such as Al or In is added. For example, a Ga 2 O 3 single crystal doped with Al and In (Ga x Al y In (1−x−y) ) 2 O 3 (0<x≦1, 0≦y<1, 0<x+y ≤1) It may be a single crystal. When Al is added, the bandgap widens, and when In is added, the bandgap narrows. The above Ga 2 O 3 single crystal has, for example, a β-type crystal structure.
第2の半導体層11は、ドナーとしてのSi、Sn等のIV族元素を含むn型のGa2O3系単結晶からなる。第2の半導体層11は、例えば、Ga2O3系単結晶基板である第1の半導体層10上にエピタキシャル成長したエピタキシャル層である。
The
なお、第1の半導体層10と第2の半導体層11との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、基板である第1の半導体層10上に第2の半導体層11をエピタキシャル成長させる場合に用いられる。第2の半導体層11の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第1の半導体層10からのアクセプタ不純物の拡散があったりするため、第1の半導体層10上に第2の半導体層11を直接成長させると、第2の半導体層11の第1の半導体層10との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第2の半導体層11よりも高い濃度に設定され、より好ましくは、第1の半導体層10よりも高い濃度に設定される。
A high donor concentration layer containing a high concentration of donors may be formed between the
第2の半導体層11は、アノード電極13側の上層11aと、第1の半導体層10側の下層11bとから構成される。上層11aは、下層11bよりも高いドナー濃度を有する。また、上層11a及び下層11bのドナー濃度は、第1の半導体層10のドナー濃度よりも低い。
The
第2の半導体層11のドナー濃度が増加するほど、トレンチMOS型ショットキーダイオード1の各部の電界強度が増加する。このため、比較的小さな逆方向電圧が印加されたときでも大きなリーク電流が流れるようになる。すなわち、トレンチMOS型ショットキーダイオード1の耐圧が低下する。
As the donor concentration in the
しかしながら、本発明者は、鋭意研究の結果、第2の半導体層11中のトレンチ12が形成された層のドナー濃度は、ある特定の濃度までは増加させてもアノード電極13直下の第2の半導体層11中の(ショットキー界面近傍の)電界強度にほとんど影響がないことを見出した。一方で、第2の半導体層11中のトレンチ12が形成された層のドナー濃度を増加させることにより、第2の半導体層11の電気抵抗が低下してトレンチMOS型ショットキーダイオード1の損失が低減される。
However, as a result of intensive research, the present inventor found that even if the donor concentration in the layer in which the
このため、第2の半導体層11を上層11aと下層11bに分けて、上層11aのドナー濃度を下層11bのドナー濃度よりも高くすることにより、アノード電極13直下の第2の半導体層11中の(ショットキー界面近傍の)電界強度を0.8MV/cm未満に抑えつつ、トレンチMOS型ショットキーダイオード1の損失を低減することができる。
Therefore, the
上層11aと下層11bの界面の高さがトレンチ12の底の高さ以上である場合に、上層11aのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層11aと下層11bの界面の高さがトレンチMOSゲート16の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。
When the height of the interface between the
トレンチMOS型ショットキーダイオード1の耐圧にほとんど影響を与えない第2の半導体層11の上層11aのドナー濃度の範囲の上限値は、隣接するトレンチ12の間の第2の半導体層11のメサ形状部分の幅Wmに依存する。このため、幅Wmを第2の半導体層11の上層11aのドナー濃度に応じて設定することが好ましい。
The upper limit of the donor concentration range of the
第2の半導体層11中のアノード電極13直下の領域中の最大電界強度、第2の半導体層11中の最大電界強度、及び絶縁膜15中の最大電界強度を低く抑えるためには、第2の半導体層11の下層11bのドナー濃度がおよそ6.0×1016cm-3以下であることが好ましい。一方、下層11bのドナー濃度が小さくなるほど第2の半導体層11の抵抗が大きくなり、順方向損失が増加してしまうため、例えば1200V以下の耐圧を得るためには、3.0×1016cm-3以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば1.0×1016cm-3程度まで下げることが好ましい。
The second It is preferable that the donor concentration of the
第2の半導体層11の厚さTeが増加するほど、第2の半導体層11中の最大電界強度及び絶縁膜15中の最大電界強度が低減する。第2の半導体層11の厚さTeをおよそ6μm以上にすることにより、第2の半導体層11中の最大電界強度及び絶縁膜15中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチMOS型ショットキーダイオード1の小型化の観点から、第2の半導体層11の厚さTeはおよそ5.5μm以上かつ9μm以下であることが好ましい。
As the thickness Te of the
トレンチ12の深さDtによってトレンチMOS型ショットキーダイオード1の各部の電界強度が変化する。第2の半導体層11中のアノード電極13直下の領域中の最大電界強度、第2の半導体層11中の最大電界強度、及び絶縁膜15中の最大電界強度を低く抑えるためには、トレンチ12の深さDtがおよそ2μm以上かつ6μm以下であることが好ましく、およそ3μm以上かつ4μm以下であることがより好ましい。また、本明細書では、トレンチ12の幅をWtとする。
The electric field intensity of each portion of the trench MOS Schottky diode 1 changes depending on the depth Dt of the
絶縁膜15の誘電率が増加するほど、絶縁膜15中の最大電界強度が低減するため、絶縁膜15は誘電率が高い材料からなることが好ましい。例えば、絶縁膜15の材料としてAl2O3(比誘電率がおよそ9.3)、HfO2(比誘電率がおよそ22)を用いることができるが、誘電率の高いHfO2を用いることが特に好ましい。
As the dielectric constant of the insulating
また、絶縁膜15の厚さTiが増加するほど、第2の半導体層11中の最大電界強度が低減するが、絶縁膜15中の最大電界強度およびアノード電極13直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜15の厚さは小さい方が好ましく、300nm以下であることがより好ましい。ただし、当然ながら、トレンチMOSゲート16と第2の半導体層11の間に直接電流がほとんど流れない程度の厚さは必要である。
Further, as the thickness T i of the insulating
トレンチMOSゲート16の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Siや、Ni、Au等の金属を用いることができる。
The material of the
トレンチMOS型ショットキーダイオード1中の電界強度は、上述のように、隣接する2つのトレンチ12の間のメサ形状部分の幅、トレンチ12の深さDt、絶縁膜15の厚さTi等の影響を受けるが、トレンチ12の平面パターンにはほとんど影響を受けない。このため、第2の半導体層11のトレンチ12の平面パターンは特に限定されない。
As described above, the electric field strength in the trench MOS Schottky diode 1 depends on the width of the mesa-shaped portion between two
図2(a)、(b)は、それぞれトレンチ12の平面パターンの典型例を示す、第2の半導体層11の面17の上面図である。
2A and 2B are top views of the
図2(a)に示されるトレンチ12は、ライン状の平面パターンを有する。図2(b)に示されるトレンチ12は、隣接する2つのトレンチ12の間のメサ形状部分の平面パターンがドット状になるような平面パターンを有する。
The
図1に示されるトレンチMOS型ショットキーダイオード1の断面は、図2(a)に示されるトレンチMOS型ショットキーダイオード1においては切断線A-Aに沿った切断面、及び図2(b)に示されるトレンチMOS型ショットキーダイオード1においては切断線B-Bに沿った切断面に相当する。 The cross section of the trench MOS Schottky diode 1 shown in FIG. 1 is the cross section along the cutting line AA in the trench MOS Schottky diode 1 shown in FIG. corresponds to the cut plane along the cut line BB in the trench MOS type Schottky diode 1 shown in FIG.
アノード電極13は、第2の半導体層11とショットキー接触する。アノード電極13は、Pt、Pd、Au、Ni、Ag、Cu、Al、Mo、In、Ti、多結晶Siおよびそれらの酸化物や窒化物、合金等の材料からなる。アノード電極13と第2の半導体層11のショットキー界面の逆方向リーク電流は、アノード電極13と第2の半導体層11との界面の障壁の高さ(バリアハイト)が高いほど小さくなる。一方、バリアハイトが高い金属をアノード電極13に用いた場合、順方向の立ち上がり電圧が上昇するため、順方向損失が増加する。よって、逆方向リーク電流が最大で1μA程度となるバリアハイトを持つ材料を選択することが好ましい。例えば逆方向耐圧が600Vから1200Vの場合、バリアハイトを0.7eV程度とすることで、逆方向リーク電流を1μA程度に抑えたまま、最も順方向損失を低減できる。アノード電極13は、異なる金属膜を積層した多層構造、例えば、Pt/Au、Pt/Al、Pd/Au、Pd/Al、又はPt/Ti/AuおよびPd/Ti/Auを有してもよい。
The
カソード電極14は、第1の半導体層10とオーミック接触する。カソード電極14は、Ti等の金属からなる。カソード電極14は、異なる金属膜を積層した多層構造、例えば、Ti/Au又はTi/Al、を有してもよい。カソード電極14と第1の半導体層10を確実にオーミック接触させるため、カソード電極14の第1の半導体層10と接触する層がTiからなることが好ましい。
The
図3は、トレンチMOS型ショットキーダイオード1の変形例の垂直断面図である。図3に示されるように、トレンチMOS型ショットキーダイオード1は、フィールドプレート構造を有してもよい。 FIG. 3 is a vertical sectional view of a modification of the trench MOS Schottky diode 1. FIG. As shown in FIG. 3, trench MOS Schottky diode 1 may have a field plate structure.
図3に示される変形例においては、第2の半導体層11の面17の縁に沿って、SiO2等からなる誘電体膜18が設けられ、その誘電体膜18の上にアノード電極13の縁が乗り上げている。
In the modification shown in FIG. 3, a dielectric film 18 made of
このようなフィールドプレート構造を設けることにより、アノード電極13の端部への電界集中を抑制することができる。また、誘電体膜18は、第2の半導体層11の面17を流れる表面リーク電流を抑制するパッシベーション膜としても機能する。なお、フィールドプレート構造の有無は、上記のトレンチMOS型ショットキーダイオード1の構造における各パラメータ(メサ形状部分の幅Wm、トレンチ12の深さDt、絶縁膜15の厚さTi等)の最適値には影響を与えない。
By providing such a field plate structure, electric field concentration at the end of
〔第2の実施の形態〕
第2の実施の形態は、絶縁膜15を構成する絶縁体とは別の絶縁体がトレンチの底部に埋め込まれる点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
[Second embodiment]
The second embodiment differs from the first embodiment in that an insulator other than the insulator forming the insulating
(トレンチMOS型ショットキーダイオードの構成)
図4は、第2の実施の形態に係るトレンチMOS型ショットキーダイオード2の垂直断面図である。
(Structure of Trench MOS Schottky Diode)
FIG. 4 is a vertical sectional view of a trench
トレンチMOS型ショットキーダイオード2の第2の半導体層11は、面17に開口するトレンチ21を有する。トレンチ21の底部には絶縁体22が埋め込まれ、絶縁膜15は、絶縁体22の上面とトレンチ21の内側側面を覆う。トレンチMOSゲート16は、トレンチ21内に絶縁膜15に覆われるように埋め込まれている。
The
例えば、トレンチ21の底部に絶縁体22を埋め込んだ後、エッチングにより絶縁体22の上部をラウンド状に削り、トレンチ12を形成する。そして、トレンチ12内に絶縁膜15及びトレンチMOSゲート16を形成する。トレンチ21の底面は平坦であってもよいし、トレンチ12のようにラウンドしていてもよい。
For example, after embedding the
絶縁体22は、絶縁膜15よりも誘電率の低い絶縁体からなる。このため、アノード電極13とカソード電極14の間に電圧を印加したときに、絶縁膜15に印加される電界よりも絶縁体22に印加される電界の方が大きくなる。
The
第1の実施の形態に係るトレンチMOS型ショットキーダイオード1において、絶縁膜15中で最も電界強度が高くなる領域は、トレンチ12の底部近傍の領域である。また、第2の半導体層11中で最も電界強度が高くなる領域は、トレンチ12の直下の領域である。
In the trench MOS Schottky diode 1 according to the first embodiment, the region in the insulating
第2の実施の形態に係る絶縁体22を設けることにより、絶縁膜15中のトレンチ12の底部近傍の領域における電界強度、及び第2の半導体層11中のトレンチ12の直下の領域における電界強度を低減することができる。すなわち、絶縁膜15中の最大電界強度及び第2の半導体層11中の最大電界強度を低減することができる。
By providing the
絶縁体22の材料として、SiO2(比誘電率がおよそ4)等の誘電率が低い材料を用いることが好ましい。絶縁膜15の最下部の直下における絶縁体22の厚さTbは、およそ200nm以上であることが好ましい。絶縁体22は、トレンチ12と同じ平面パターンを有し、典型的には、トレンチ12の幅Wtとほぼ等しい幅を有する。
As a material for the
トレンチMOS型ショットキーダイオード2においては、上層11aと下層11bの界面の高さがトレンチ21の底の高さ以上である場合に、上層11aのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層11aと下層11bの界面の高さがトレンチMOSゲート16の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。
In the trench
(実施の形態の効果)
上記第1、2の実施の形態によれば、トレンチが形成されるGa2O3からなる半導体層を上層と下層に分け、上層のドナー濃度を下層のドナー濃度よりも高くすることにより、高耐圧かつ低損失のトレンチMOS型ショットキーダイオードを提供することができる。
(Effect of Embodiment)
According to the first and second embodiments, the semiconductor layer made of Ga 2 O 3 in which the trench is formed is divided into an upper layer and a lower layer, and the donor concentration of the upper layer is higher than that of the lower layer. It is possible to provide a trench MOS type Schottky diode with withstand voltage and low loss.
シミュレーションにより、第1の実施の形態に係るトレンチMOS型ショットキーダイオード1の構造において、第2の半導体層11を上層11aと下層11bに分けることによる効果を調べた。
By simulation, the effect of dividing the
以下に、例として、トレンチMOS型ショットキーダイオード1の耐圧を1200Vに設定する場合と、600Vに設定する場合の評価結果を述べる。 Evaluation results when the breakdown voltage of the trench MOS Schottky diode 1 is set to 1200V and 600V will be described below as examples.
(耐圧を1200Vに設定する場合)
トレンチMOS型ショットキーダイオード1の耐圧を1200Vに設定する場合、第2の半導体層11とアノード電極13との間に形成されるショットキー接合のバリアハイトが0.7eVであるとすると、リーク電流を抑えるため、アノード電極13の直下の電界強度は0.4MV/cm以下であることが求められる。
(When setting the withstand voltage to 1200V)
When the breakdown voltage of the trench MOS Schottky diode 1 is set to 1200 V, and the barrier height of the Schottky junction formed between the
この条件を満たすために、隣接するトレンチ12の間の第2の半導体層11のメサ形状部分の幅Wmを第2の半導体層11の上層11aのドナー濃度に応じて設定する。例えば、上層11aのドナー濃度が4.5×1016cm-3の場合は幅Wmを1.4μm以下に設定し、上層11aのドナー濃度が6.0×1016cm-3の場合は幅Wmを1.0μm以下に設定し、上層11aのドナー濃度が9.0×1016cm-3の場合は幅Wmを0.7μm以下に設定し、上層11aのドナー濃度が1.2×1017cm-3の場合は幅Wmを0.5μm以下に設定する。
In order to satisfy this condition, the width Wm of the mesa-shaped portion of the
また、このときの第2の半導体層11の下層11bのドナー濃度及び厚さは、例えば、それぞれ3×1016cm-3、4.0μmに設定すればよい。
Also, the donor concentration and thickness of the
図5は、上述の2層構造の第2の半導体層11を有するトレンチMOS型ショットキーダイオード1(以下、実施例1と呼ぶ)と、第2の半導体層11の代わりに単層の半導体層を有する比較例としてのトレンチMOS型ショットキーダイオード(以下、比較例1と呼ぶ)の順方向特性を示すグラフである。
FIG. 5 shows a trench MOS Schottky diode 1 (hereinafter referred to as Example 1) having the
ここで、実施例1について、上層11aのドナー濃度、厚さをそれぞれ6.0×1016cm-3、3μm、下層11bのドナー濃度、厚さをそれぞれ3.0×1016cm-3、4μm、トレンチ12の幅Wtを0.5μm、第2の半導体層11のメサ形状部分の幅Wmを1μmと設定した。また、比較例1について、第2の半導体層11の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ3.0×1016cm-3、7μm、トレンチ12の幅Wtを1.0μm、第2の半導体層11のメサ形状部分の幅Wmを2μmと設定した。また、実施例1、比較例1のいずれについても、ショットキー接合のバリアハイトを0.7eV、トレンチ12の深さDtを3μm、絶縁膜15を厚さが50nmのHfO2膜と設定した。
Here, for Example 1, the donor concentration and thickness of the
図5は、実施例1の方が比較例1よりもオン抵抗が小さいことを示している。このことから、第2の半導体層11を上層11aと下層11bに分け、上層11aのドナー濃度を下層11bのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。
FIG. 5 shows that the on-resistance of Example 1 is smaller than that of Comparative Example 1. FIG. From this, it was confirmed that the on-resistance is reduced by dividing the
(耐圧を600Vに設定する場合)
トレンチMOS型ショットキーダイオード1の耐圧を600Vに設定する場合、第2の半導体層11とアノード電極13との間に形成されるショットキー接合のバリアハイトが0.7eVであるとすると、耐圧を1200Vに設計する場合と同様に、アノード電極13の直下の電界強度は0.4MV/cm以下であることが求められる。
(When setting the withstand voltage to 600V)
When the breakdown voltage of the trench MOS Schottky diode 1 is set to 600 V, and the barrier height of the Schottky junction formed between the
この条件を満たすために、隣接するトレンチ12の間の第2の半導体層11のメサ形状部分の幅Wmを第2の半導体層11の上層11aのドナー濃度に応じて設定する。例えば、上層11aのドナー濃度が9.0×1016cm-3の場合は幅Wmを1.4μm以下に設定し、上層11aのドナー濃度が1.2×1017cm-3の場合は幅Wmを1.0μm以下に設定し、上層11aのドナー濃度が1.89×1017cm-3の場合は幅Wmを0.67μm以下に設定し、上層11aのドナー濃度が2.4×1017cm-3の場合は幅Wmを0.5μm以下に設定する。
In order to satisfy this condition, the width Wm of the mesa-shaped portion of the
また、このときの第2の半導体層11の下層11bのドナー濃度及び厚さは、例えば、それぞれ3×1016cm-3、1.5μmに設定すればよい。
Also, the donor concentration and thickness of the
図6は、上述の2層構造の第2の半導体層11を有するトレンチMOS型ショットキーダイオード1(以下、実施例2と呼ぶ)と、第2の半導体層11の代わりに単層の半導体層を有する比較例としてのトレンチMOS型ショットキーダイオード(以下、比較例2と呼ぶ)の順方向特性を示すグラフである。
FIG. 6 shows a trench MOS Schottky diode 1 (hereinafter referred to as Example 2) having the
ここで、実施例2について、上層11aのドナー濃度、厚さをそれぞれ1.2×1017cm-3、3μm、下層11bのドナー濃度、厚さをそれぞれ3.0×1016cm-3、1.5μm、トレンチ12の幅Wtを0.5μm、第2の半導体層11のメサ形状部分の幅Wmを1μmと設定した。また、比較例2について、第2の半導体層11の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ3.0×1016cm-3、4.5μm、トレンチ12の幅Wtを1.0μm、第2の半導体層11のメサ形状部分の幅Wmを2μmと設定した。また、実施例2、比較例2のいずれについても、ショットキー接合のバリアハイトを0.7eV、トレンチ12の深さDtを3μm、絶縁膜15を厚さが50nmのHfO2膜と設定した。
Here, for Example 2, the donor concentration and thickness of the
図6は、実施例2の方が比較例2よりもオン抵抗が小さいことを示している。このことから、第2の半導体層11を上層11aと下層11bに分け、上層11aのドナー濃度を下層11bのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。
FIG. 6 shows that the on-resistance of Example 2 is smaller than that of Comparative Example 2. FIG. From this, it was confirmed that the on-resistance is reduced by dividing the
以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 Although the embodiments and examples of the present invention have been described above, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made without departing from the scope of the invention.
また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 Moreover, the embodiments and examples described above do not limit the invention according to the scope of claims. Also, it should be noted that not all combinations of features described in the embodiments and examples are essential to the means for solving the problems of the invention.
1、2…トレンチMOS型ショットキーダイオード、 10…第1の半導体層、 11…第2の半導体層、 11a…上層、 11b…下層、 12、21…トレンチ、 13…アノード電極、 14…カソード電極、 15、22…絶縁膜、 16…トレンチMOSゲート
Claims (2)
前記第1の半導体層に積層される層であって、その前記第1の半導体層と反対側の面に開口する複数のトレンチを有する、β型のGa2O3系単結晶からなる第2の半導体層と、
前記第2の半導体層の前記第1の半導体層と反対側の面上に形成されたアノード電極と、
前記第1の半導体層の前記第2の半導体層と反対側の面上に形成されたカソード電極と、
前記第2の半導体層の前記トレンチの内面を覆う絶縁膜と、
前記第2の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチMOSゲートと、
を有し、
前記第2の半導体層が、前記第1の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成され、
1μAのリーク電流が流れるときの逆方向電圧が600V以上1200V以下である、
トレンチMOS型ショットキーダイオード。 a first semiconductor layer made of a β-type Ga 2 O 3- based single crystal;
A second layer laminated on the first semiconductor layer and made of β-type Ga 2 O 3 system single crystal having a plurality of trenches opening on a surface opposite to the first semiconductor layer. a semiconductor layer of
an anode electrode formed on a surface of the second semiconductor layer opposite to the first semiconductor layer;
a cathode electrode formed on a surface of the first semiconductor layer opposite to the second semiconductor layer;
an insulating film covering the inner surface of the trench of the second semiconductor layer;
a trench MOS gate embedded in the trench of the second semiconductor layer so as to be covered with the insulating film and in contact with the anode electrode;
has
the second semiconductor layer is composed of a lower layer on the first semiconductor layer side and an upper layer on the anode electrode side having a donor concentration higher than that of the lower layer;
The reverse voltage is 600 V or more and 1200 V or less when a leakage current of 1 μA flows.
Trench MOS type Schottky diode.
前記上層のドナー濃度が4.5×1016cm-3以上、2.4×1017cm-3以下であり、
隣接する前記トレンチの間の前記第2の半導体層のメサ形状部分が、前記第2の半導体層の前記上層のドナー濃度に応じた1.4μm以下の幅を有する、
請求項1に記載のトレンチMOS型ショットキーダイオード。
A Schottky junction formed between the second semiconductor layer and the anode electrode has a barrier height of 0.7 eV or more,
the upper layer has a donor concentration of 4.5×10 16 cm −3 or more and 2.4×10 17 cm −3 or less;
a mesa-shaped portion of the second semiconductor layer between adjacent trenches has a width of 1.4 μm or less depending on the donor concentration in the upper layer of the second semiconductor layer;
2. The trench MOS Schottky diode according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022068429A JP7291331B2 (en) | 2017-02-27 | 2022-04-18 | Trench MOS type Schottky diode |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034835A JP7116409B2 (en) | 2017-02-27 | 2017-02-27 | Trench MOS type Schottky diode |
JP2022068429A JP7291331B2 (en) | 2017-02-27 | 2022-04-18 | Trench MOS type Schottky diode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017034835A Division JP7116409B2 (en) | 2017-02-27 | 2017-02-27 | Trench MOS type Schottky diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022087348A JP2022087348A (en) | 2022-06-09 |
JP7291331B2 true JP7291331B2 (en) | 2023-06-15 |
Family
ID=87885248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022068429A Active JP7291331B2 (en) | 2017-02-27 | 2022-04-18 | Trench MOS type Schottky diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7291331B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140968A (en) | 2006-12-01 | 2008-06-19 | Shindengen Electric Mfg Co Ltd | Trench schottky barrier diode |
JP2015227279A (en) | 2014-05-08 | 2015-12-17 | 株式会社Flosfia | Crystalline laminated structure and semiconductor device |
WO2016013554A1 (en) | 2014-07-22 | 2016-01-28 | 株式会社Flosfia | Crystalline semiconductor film, plate-like body and semiconductor device |
JP2016031953A (en) | 2014-07-25 | 2016-03-07 | 株式会社タムラ製作所 | Semiconductor device and method for manufacturing the same, semiconductor substrate, and crystal laminate structure |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
-
2022
- 2022-04-18 JP JP2022068429A patent/JP7291331B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140968A (en) | 2006-12-01 | 2008-06-19 | Shindengen Electric Mfg Co Ltd | Trench schottky barrier diode |
JP2015227279A (en) | 2014-05-08 | 2015-12-17 | 株式会社Flosfia | Crystalline laminated structure and semiconductor device |
WO2016013554A1 (en) | 2014-07-22 | 2016-01-28 | 株式会社Flosfia | Crystalline semiconductor film, plate-like body and semiconductor device |
JP2016031953A (en) | 2014-07-25 | 2016-03-07 | 株式会社タムラ製作所 | Semiconductor device and method for manufacturing the same, semiconductor substrate, and crystal laminate structure |
Also Published As
Publication number | Publication date |
---|---|
JP2022087348A (en) | 2022-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7116409B2 (en) | Trench MOS type Schottky diode | |
JP6845397B2 (en) | Trench MOS type Schottky diode | |
JP4314277B2 (en) | SiC Schottky barrier semiconductor device | |
CN112005384B (en) | Schottky barrier diode | |
US9184229B2 (en) | Semiconductor device and method for manufacturing same | |
US8741707B2 (en) | Method and system for fabricating edge termination structures in GaN materials | |
CN111279490A (en) | Schottky barrier diode | |
US9029210B2 (en) | GaN vertical superjunction device structures and fabrication methods | |
US20200287060A1 (en) | Schottky barrier diode | |
WO2020204019A1 (en) | Schottky diode | |
JP7433611B2 (en) | Trench MOS type Schottky diode | |
US8502237B2 (en) | Semiconductor rectifying device | |
JP7291331B2 (en) | Trench MOS type Schottky diode | |
JP5106008B2 (en) | Manufacturing method of semiconductor device | |
JP2022061885A (en) | Schottky diode | |
JP2022061884A (en) | Schottky diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220425 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7291331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |