JP7291331B2 - Trench MOS type Schottky diode - Google Patents

Trench MOS type Schottky diode Download PDF

Info

Publication number
JP7291331B2
JP7291331B2 JP2022068429A JP2022068429A JP7291331B2 JP 7291331 B2 JP7291331 B2 JP 7291331B2 JP 2022068429 A JP2022068429 A JP 2022068429A JP 2022068429 A JP2022068429 A JP 2022068429A JP 7291331 B2 JP7291331 B2 JP 7291331B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
trench
schottky diode
trench mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022068429A
Other languages
Japanese (ja)
Other versions
JP2022087348A (en
Inventor
公平 佐々木
正高 東脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Novel Crystal Technology Inc
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017034835A external-priority patent/JP7116409B2/en
Application filed by National Institute of Information and Communications Technology, Tamura Corp, Novel Crystal Technology Inc filed Critical National Institute of Information and Communications Technology
Priority to JP2022068429A priority Critical patent/JP7291331B2/en
Publication of JP2022087348A publication Critical patent/JP2022087348A/en
Application granted granted Critical
Publication of JP7291331B2 publication Critical patent/JP7291331B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トレンチMOS型ショットキーダイオードに関する。 The present invention relates to trench MOS Schottky diodes.

従来、Gaを半導体層に用いたショットキーバリアダイオード(ショットキーダイオード)が知られている(例えば、特許文献1)。 Conventionally, a Schottky barrier diode (Schottky diode) using Ga 2 O 3 as a semiconductor layer is known (for example, Patent Document 1).

特許文献1には、例えば、nGa層の電子キャリア濃度と厚さがそれぞれ9.95×1016cm-3、3.3μmのときの、ショットキーダイオードの耐圧が1000Vであることが記載されている。 For example, Patent Document 1 discloses that the breakdown voltage of a Schottky diode is 1000 V when the electron carrier concentration and thickness of the n Ga 2 O 3 layer are 9.95×10 16 cm −3 and 3.3 μm, respectively. is stated.

また、Siを半導体層に用いたトレンチMOS型ショットキーダイオード、及びSiCを半導体層に用いたトレンチMOS型ショットキーダイオードが知られている(例えば、非特許文献1、2)。 Further, a trench MOS Schottky diode using Si as a semiconductor layer and a trench MOS Schottky diode using SiC as a semiconductor layer are known (for example, Non-Patent Documents 1 and 2).

非特許文献1には、nSi層のドーピング濃度と厚さがそれぞれ1×1016cm-3、9μmのときの、半導体層にSiを用いたトレンチMOS型ショットキーダイオードの耐圧が107Vであることが記載されている。 Non-Patent Document 1 describes that the breakdown voltage of a trench MOS Schottky diode using Si for the semiconductor layer is 107 V when the doping concentration and thickness of the n Si layer are 1×10 16 cm −3 and 9 μm, respectively. Something is stated.

非特許文献2に記載された逆方向電圧-逆方向電流特性からは、nSiC層のドーピング濃度と厚さがそれぞれ6×1015cm-3、4μmのときの、半導体層にSiCを用いたトレンチMOS型ショットキーダイオードの耐圧が数十V程度であることが読み取れる。 From the reverse voltage-reverse current characteristics described in Non-Patent Document 2, SiC is used for the semiconductor layer when the doping concentration and thickness of the n SiC layer are 6×10 15 cm −3 and 4 μm, respectively. It can be read that the withstand voltage of the trench MOS type Schottky diode is about several tens of volts.

特開2013-102081号公報JP 2013-102081 A

T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001).T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001). V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288

特許文献1においては、ショットキーダイオードの耐圧がGaの絶縁破壊電界強度により定義されている。しかしながら、Ga等の絶縁破壊電界強度の大きな材料を用いたショットキーダイオードにおいては、逆方向電圧を増加させると、Ga層が絶縁破壊を起こす前にアノード電極とGa層との間のリーク電流が極めて大きくなり、ショットキーダイオードが燃え尽きてしまう。 In Patent Document 1, the withstand voltage of the Schottky diode is defined by the dielectric breakdown electric field strength of Ga 2 O 3 . However, in a Schottky diode using a material such as Ga 2 O 3 having a large dielectric breakdown field strength, increasing the reverse voltage causes the anode electrode and the Ga 2 O 3 layer to break down before dielectric breakdown occurs. The leakage current between the three layers becomes so large that the Schottky diode burns out.

このため、Gaを半導体層に用いたショットキーダイオードについては、所定の大きさ(例えば1μA)のリーク電流が流れるときの逆方向電圧を耐圧として定義するのが適切といえる。なお、特許文献1のショットキーダイオードは、リーク電流を抑制するための特別な構造を有さず、nGa層のキャリア濃度が9.95×1016cm-3であるときの、1μAのリーク電流が流れるときの逆方向電圧を概算すると、およそ64Vとなる。 Therefore, for a Schottky diode using Ga 2 O 3 as a semiconductor layer, it is appropriate to define the breakdown voltage as the reverse voltage when a leakage current of a predetermined magnitude (eg, 1 μA) flows. Note that the Schottky diode of Patent Document 1 does not have a special structure for suppressing leakage current, and has a carrier concentration of 9.95×10 16 cm −3 in the n Ga 2 O 3 layer. , and a reverse voltage of 64 V when a leakage current of 1 μA flows.

本発明の目的は、高耐圧かつ低損失のトレンチMOS型ショットキーダイオードを提供することにある。 An object of the present invention is to provide a trench MOS Schottky diode with high breakdown voltage and low loss.

本発明の一態様は、上記目的を達成するために、下記[1]~[2]のトレンチMOS型ショットキーダイオードを提供する。 One aspect of the present invention provides the following trench MOS Schottky diodes [1] to [2] in order to achieve the above objects.

[1]β型のGa系単結晶からなる第1の半導体層と、前記第1の半導体層に積層される層であって、その前記第1の半導体層と反対側の面に開口するトレンチを有する、β型のGa系単結晶からなる第2の半導体層と、前記第2の半導体層の前記第1の半導体層と反対側の面上に形成されたアノード電極と、前記第1の半導体層の前記第2の半導体層と反対側の面上に形成されたカソード電極と、前記第2の半導体層の前記トレンチの内面を覆う絶縁膜と、前記第2の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチMOSゲートと、を有し、前記第2の半導体層が、前記第1の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成され、1μAのリーク電流が流れるときの逆方向電圧が600V以上1200V以下である、トレンチMOS型ショットキーダイオード。
[2]前記第2の半導体層と前記アノード電極との間に形成されるショットキー接合のバリアハイトが0.7eV以上であり、前記上層のドナー濃度が4.5×1016cm-3以上、2.4×1017cm-3以下であり、隣接する前記トレンチの間の前記第2の半導体層のメサ形状部分が、前記第2の半導体層の前記上層のドナー濃度に応じた1.4μm以下の幅を有する、上記[1]に記載のトレンチMOS型ショットキーダイオード。」
[1] A first semiconductor layer made of a β-type Ga 2 O 3 -based single crystal, and a layer laminated on the first semiconductor layer, on the surface opposite to the first semiconductor layer, a second semiconductor layer made of a β-type Ga 2 O 3 -based single crystal having an open trench; and an anode electrode formed on a surface of the second semiconductor layer opposite to the first semiconductor layer. a cathode electrode formed on the surface of the first semiconductor layer opposite to the second semiconductor layer; an insulating film covering the inner surface of the trench of the second semiconductor layer; a trench MOS gate embedded in the trench of the semiconductor layer so as to be covered with the insulating film and in contact with the anode electrode, wherein the second semiconductor layer is a lower layer on the side of the first semiconductor layer; and an upper layer on the anode electrode side having a donor concentration higher than that of the lower layer, and having a reverse voltage of 600 V or more and 1200 V or less when a leak current of 1 μA flows.
[2] the Schottky junction formed between the second semiconductor layer and the anode electrode has a barrier height of 0.7 eV or more, and the upper layer has a donor concentration of 4.5×10 16 cm −3 or more; 2.4×10 17 cm −3 or less, and a mesa-shaped portion of the second semiconductor layer between the adjacent trenches is 1.4 μm according to the donor concentration of the upper layer of the second semiconductor layer. The trench MOS Schottky diode according to the above [1], having the following width. ”

本発明によれば、高耐圧かつ低損失のトレンチMOS型ショットキーダイオードを提供することができる。 According to the present invention, it is possible to provide a trench MOS Schottky diode with high breakdown voltage and low loss.

図1は、第1の実施の形態に係るトレンチMOS型ショットキーダイオードの垂直断面図である。FIG. 1 is a vertical sectional view of a trench MOS Schottky diode according to the first embodiment. 図2(a)、(b)は、それぞれトレンチの平面パターンの典型例を示す、第2の半導体層の上面図である。2A and 2B are top views of the second semiconductor layer, each showing a typical example of a planar pattern of trenches. 図3は、第1の実施の形態に係るトレンチMOS型ショットキーダイオードの変形例の垂直断面図である。FIG. 3 is a vertical sectional view of a modification of the trench MOS Schottky diode according to the first embodiment. 図4は、第2の実施の形態に係るトレンチMOS型ショットキーダイオードの垂直断面図である。FIG. 4 is a vertical sectional view of a trench MOS Schottky diode according to the second embodiment. 図5は、2層構造の第2の半導体層を有するトレンチMOS型ショットキーダイオード(耐圧1200V)と、第2の半導体層の代わりに単層の半導体層を有する比較例としてのトレンチMOS型ショットキーダイオード(耐圧1200V)の順方向特性を示すグラフである。FIG. 5 shows a trench MOS Schottky diode (withstand voltage of 1200 V) having a second semiconductor layer with a two-layer structure, and a trench MOS shot as a comparative example having a single semiconductor layer instead of the second semiconductor layer. 4 is a graph showing forward characteristics of a key diode (withstand voltage of 1200 V); 図6は、2層構造の第2の半導体層を有するトレンチMOS型ショットキーダイオード(耐圧600V)と、第2の半導体層の代わりに単層の半導体層を有する比較例としてのトレンチMOS型ショットキーダイオード(耐圧600V)の順方向特性を示すグラフである。FIG. 6 shows a trench MOS Schottky diode (withstand voltage of 600 V) having a second semiconductor layer with a two-layer structure, and a trench MOS shot as a comparative example having a single semiconductor layer instead of the second semiconductor layer. 4 is a graph showing forward characteristics of a key diode (withstand voltage of 600 V);

〔第1の実施の形態〕
(トレンチMOS型ショットキーダイオードの構成)
図1は、第1の実施の形態に係るトレンチMOS型ショットキーダイオード1の垂直断面図である。トレンチMOS型ショットキーダイオード1は、トレンチMOS領域を有する縦型のショットキーダイオードである。
[First embodiment]
(Structure of Trench MOS Schottky Diode)
FIG. 1 is a vertical sectional view of a trench MOS Schottky diode 1 according to the first embodiment. A trench MOS Schottky diode 1 is a vertical Schottky diode having a trench MOS region.

トレンチMOS型ショットキーダイオード1は、第1の半導体層10と、第1の半導体層10に積層される層であって、その第1の半導体層10と反対側の面17に開口するトレンチ12を有する第2の半導体層11と、第2の半導体層11の面17上に形成されたアノード電極13と、第1の半導体層10の第2の半導体層11と反対側の面上に形成されたカソード電極14と、第2の半導体層11のトレンチ12の内面を覆う絶縁膜15と、第2の半導体層11のトレンチ12内に絶縁膜15に覆われるように埋め込まれ、アノード電極13に接触するトレンチMOSゲート16と、を有する。 The trench MOS Schottky diode 1 includes a first semiconductor layer 10 and a trench 12 which is a layer laminated on the first semiconductor layer 10 and which opens on a surface 17 opposite to the first semiconductor layer 10 . , the anode electrode 13 formed on the surface 17 of the second semiconductor layer 11, and the surface of the first semiconductor layer 10 opposite to the second semiconductor layer 11. an insulating film 15 covering the inner surface of the trench 12 of the second semiconductor layer 11; and a trench MOS gate 16 in contact with.

トレンチMOS型ショットキーダイオード1においては、アノード電極13とカソード電極14との間に順方向電圧(アノード電極13側が正電位)を印加することにより、第2の半導体層11から見たアノード電極13と第2の半導体層11との界面のエネルギー障壁が低下し、アノード電極13からカソード電極14へ電流が流れる。 In the trench MOS Schottky diode 1, by applying a forward voltage (a positive potential on the side of the anode electrode 13) between the anode electrode 13 and the cathode electrode 14, the anode electrode 13 viewed from the second semiconductor layer 11 and the second semiconductor layer 11 is lowered, current flows from the anode electrode 13 to the cathode electrode 14 .

一方、アノード電極13とカソード電極14との間に逆方向電圧(アノード電極13側が負電位)を印加したときは、ショットキー障壁により、電流は流れない。アノード電極13とカソード電極14との間に逆方向電圧を印加すると、アノード電極13と第2の半導体層11との界面及び絶縁膜15と第2の半導体層11との界面から空乏層が拡がる。 On the other hand, when a reverse voltage (negative potential on the anode electrode 13 side) is applied between the anode electrode 13 and the cathode electrode 14, current does not flow due to the Schottky barrier. When a reverse voltage is applied between the anode electrode 13 and the cathode electrode 14, a depletion layer spreads from the interface between the anode electrode 13 and the second semiconductor layer 11 and the interface between the insulating film 15 and the second semiconductor layer 11. .

一般的に、ショットキーダイオードの逆方向リーク電流の上限は1μAとされている。本実施の形態では、1μAのリーク電流が流れるときの逆方向電圧を耐圧と定義する。 Generally, the upper limit of the reverse leakage current of a Schottky diode is 1 μA. In this embodiment, the reverse voltage when a leakage current of 1 μA flows is defined as the withstand voltage.

例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体SiC技術と応用」、第2版、日刊工業新聞社、2011年9月30日、p.355”に記載された、SiCを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が0.0001A/cmのときのショットキー電極直下の電界強度は、およそ0.8MV/cmである。ここで、0.0001A/cmは、サイズが1mm×1mmであるショットキー電極に1μAの電流が流れたときのショットキー電極直下の電流密度である。 For example, “Hiroyuki Matsunami, Noboru Otani, Tsunenobu Kimoto, Takashi Nakamura, “Semiconductor SiC Technology and Application”, Second Edition, Nikkan Kogyo Shimbun, September 30, 2011, p. 355” on the dependence of the reverse leakage current on the Schottky interface electric field intensity in a Schottky diode having a semiconductor layer of SiC, the current density of the reverse leakage current is 0.0001 A/cm 2 . The electric field intensity directly under the Schottky electrode is about 0.8 MV/cm at this time, where 0.0001 A/cm 2 is the electric field strength when a current of 1 μA flows through the Schottky electrode with a size of 1 mm×1 mm. It is the current density directly below the Schottky electrode.

このため、半導体材料自体の絶縁破壊電界強度が数MV/cmあったとしても、ショットキー電極直下の電界強度が0.8MV/cmを超えると、1μAを超えるリーク電流が流れることになる。 Therefore, even if the dielectric breakdown electric field strength of the semiconductor material itself is several MV/cm, if the electric field strength immediately below the Schottky electrode exceeds 0.8 MV/cm, a leakage current exceeding 1 μA will flow.

例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて1200Vの耐圧を得るためには、ショットキー電極直下の電界強度を0.8MV/cm以下に抑えるために、半導体層のドナー濃度を1015cm-3台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。 For example, in order to obtain a breakdown voltage of 1200 V in a conventional Schottky diode that does not have a special structure for suppressing the electric field intensity directly under the Schottky electrode, the electric field intensity directly under the Schottky electrode is set to 0.8 MV/cm or less. In order to reduce the donor concentration in the semiconductor layer to the order of 10 15 cm −3 , it is necessary to make the semiconductor layer very thick. As a result, the conduction loss becomes very large, and it is difficult to fabricate a Schottky barrier diode with high withstand voltage and low loss.

本実施の形態に係るトレンチMOS型ショットキーダイオード1は、トレンチMOS構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチMOS型ショットキーダイオード1は、高耐圧かつ低損失のショットキーダイオードである。 Since the trench MOS Schottky diode 1 according to the present embodiment has a trench MOS structure, a high breakdown voltage can be obtained without increasing the resistance of the semiconductor layer. That is, the trench MOS Schottky diode 1 is a high withstand voltage and low loss Schottky diode.

なお、高耐圧かつ低損失のショットキーダイオードとして、ジャンクションバリアショットキー(JBS)ダイオードが知られているが、p型のGaは製造が困難であるため、Gaはp型領域が必要なJBSダイオードの材料に向いていない。 Junction barrier Schottky (JBS) diodes are known as Schottky diodes with high breakdown voltage and low loss . The area is not suitable for the JBS diode material required.

第1の半導体層10は、ドナーとしてのSi、Sn等のIV族元素を含むn型のGa系単結晶からなる。第1の半導体層10のドナー濃度は、例えば、1.0×1018以上かつ1.0×1020cm-3以下である。第1の半導体層10の厚さTは、例えば、10~600μmである。第1の半導体層10は、例えば、Ga系単結晶基板である。 The first semiconductor layer 10 is made of an n-type Ga 2 O 3 system single crystal containing a group IV element such as Si or Sn as a donor. The donor concentration of the first semiconductor layer 10 is, for example, 1.0×10 18 or more and 1.0×10 20 cm −3 or less. The thickness T s of the first semiconductor layer 10 is, for example, 10-600 μm. The first semiconductor layer 10 is, for example, a Ga 2 O 3 -based single crystal substrate.

ここで、Ga系単結晶とは、Ga単結晶、又は、Al、In等の元素が添加されたGa単結晶をいう。例えば、Al及びInが添加されたGa単結晶である(GaAlIn(1-x-y)(0<x≦1、0≦y<1、0<x+y≦1)単結晶であってもよい。Alを添加した場合にはバンドギャップが広がり、Inを添加した場合にはバンドギャップが狭くなる。なお、上記のGa単結晶は、例えば、β型の結晶構造を有する。 Here, the Ga 2 O 3 -based single crystal refers to a Ga 2 O 3 single crystal or a Ga 2 O 3 single crystal to which an element such as Al or In is added. For example, a Ga 2 O 3 single crystal doped with Al and In (Ga x Al y In (1−x−y) ) 2 O 3 (0<x≦1, 0≦y<1, 0<x+y ≤1) It may be a single crystal. When Al is added, the bandgap widens, and when In is added, the bandgap narrows. The above Ga 2 O 3 single crystal has, for example, a β-type crystal structure.

第2の半導体層11は、ドナーとしてのSi、Sn等のIV族元素を含むn型のGa系単結晶からなる。第2の半導体層11は、例えば、Ga系単結晶基板である第1の半導体層10上にエピタキシャル成長したエピタキシャル層である。 The second semiconductor layer 11 is made of an n-type Ga 2 O 3 system single crystal containing a group IV element such as Si or Sn as a donor. The second semiconductor layer 11 is, for example, an epitaxial layer epitaxially grown on the first semiconductor layer 10, which is a Ga 2 O 3 -based single crystal substrate.

なお、第1の半導体層10と第2の半導体層11との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、基板である第1の半導体層10上に第2の半導体層11をエピタキシャル成長させる場合に用いられる。第2の半導体層11の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第1の半導体層10からのアクセプタ不純物の拡散があったりするため、第1の半導体層10上に第2の半導体層11を直接成長させると、第2の半導体層11の第1の半導体層10との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第2の半導体層11よりも高い濃度に設定され、より好ましくは、第1の半導体層10よりも高い濃度に設定される。 A high donor concentration layer containing a high concentration of donors may be formed between the first semiconductor layer 10 and the second semiconductor layer 11 . This high donor concentration layer is used, for example, when the second semiconductor layer 11 is epitaxially grown on the first semiconductor layer 10 which is the substrate. In the early stage of growth of the second semiconductor layer 11, the amount of dopant taken in is unstable, and the acceptor impurity diffuses from the first semiconductor layer 10, which is the substrate. If the second semiconductor layer 11 is grown directly on the substrate, the resistance of the region of the second semiconductor layer 11 near the interface with the first semiconductor layer 10 may increase. To avoid such problems, a high donor concentration layer is used. The concentration of the high-donor-concentration layer is, for example, set higher than that of the second semiconductor layer 11 , and more preferably higher than that of the first semiconductor layer 10 .

第2の半導体層11は、アノード電極13側の上層11aと、第1の半導体層10側の下層11bとから構成される。上層11aは、下層11bよりも高いドナー濃度を有する。また、上層11a及び下層11bのドナー濃度は、第1の半導体層10のドナー濃度よりも低い。 The second semiconductor layer 11 is composed of an upper layer 11a on the anode electrode 13 side and a lower layer 11b on the first semiconductor layer 10 side. Upper layer 11a has a higher donor concentration than lower layer 11b. Also, the donor concentrations of the upper layer 11 a and the lower layer 11 b are lower than the donor concentration of the first semiconductor layer 10 .

第2の半導体層11のドナー濃度が増加するほど、トレンチMOS型ショットキーダイオード1の各部の電界強度が増加する。このため、比較的小さな逆方向電圧が印加されたときでも大きなリーク電流が流れるようになる。すなわち、トレンチMOS型ショットキーダイオード1の耐圧が低下する。 As the donor concentration in the second semiconductor layer 11 increases, the electric field strength in each portion of the trench MOS Schottky diode 1 increases. Therefore, a large leak current flows even when a relatively small reverse voltage is applied. That is, the withstand voltage of the trench MOS Schottky diode 1 is lowered.

しかしながら、本発明者は、鋭意研究の結果、第2の半導体層11中のトレンチ12が形成された層のドナー濃度は、ある特定の濃度までは増加させてもアノード電極13直下の第2の半導体層11中の(ショットキー界面近傍の)電界強度にほとんど影響がないことを見出した。一方で、第2の半導体層11中のトレンチ12が形成された層のドナー濃度を増加させることにより、第2の半導体層11の電気抵抗が低下してトレンチMOS型ショットキーダイオード1の損失が低減される。 However, as a result of intensive research, the present inventor found that even if the donor concentration in the layer in which the trench 12 is formed in the second semiconductor layer 11 is increased to a certain concentration, It was found that the electric field strength (in the vicinity of the Schottky interface) in the semiconductor layer 11 is hardly affected. On the other hand, by increasing the donor concentration in the layer in which the trench 12 is formed in the second semiconductor layer 11, the electrical resistance of the second semiconductor layer 11 is lowered and the loss of the trench MOS Schottky diode 1 is reduced. reduced.

このため、第2の半導体層11を上層11aと下層11bに分けて、上層11aのドナー濃度を下層11bのドナー濃度よりも高くすることにより、アノード電極13直下の第2の半導体層11中の(ショットキー界面近傍の)電界強度を0.8MV/cm未満に抑えつつ、トレンチMOS型ショットキーダイオード1の損失を低減することができる。 Therefore, the second semiconductor layer 11 is divided into an upper layer 11a and a lower layer 11b, and the donor concentration in the upper layer 11a is higher than that in the lower layer 11b. The loss of the trench MOS Schottky diode 1 can be reduced while suppressing the electric field intensity (in the vicinity of the Schottky interface) to less than 0.8 MV/cm.

上層11aと下層11bの界面の高さがトレンチ12の底の高さ以上である場合に、上層11aのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層11aと下層11bの界面の高さがトレンチMOSゲート16の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。 When the height of the interface between the upper layer 11a and the lower layer 11b is equal to or higher than the height of the bottom of the trench 12, it is possible to effectively suppress an increase in the electric field strength near the Schottky interface due to an increase in the donor concentration of the upper layer 11a. . Furthermore, when the height of the interface between upper layer 11a and lower layer 11b is equal to or higher than the height of the lowest portion of trench MOS gate 16, the increase in electric field intensity near the Schottky interface can be suppressed more effectively.

トレンチMOS型ショットキーダイオード1の耐圧にほとんど影響を与えない第2の半導体層11の上層11aのドナー濃度の範囲の上限値は、隣接するトレンチ12の間の第2の半導体層11のメサ形状部分の幅Wに依存する。このため、幅Wを第2の半導体層11の上層11aのドナー濃度に応じて設定することが好ましい。 The upper limit of the donor concentration range of the upper layer 11a of the second semiconductor layer 11, which has little effect on the breakdown voltage of the trench MOS Schottky diode 1, is determined by the mesa shape of the second semiconductor layer 11 between adjacent trenches 12. Depends on the width W m of the part. Therefore, it is preferable to set the width Wm according to the donor concentration of the upper layer 11 a of the second semiconductor layer 11 .

第2の半導体層11中のアノード電極13直下の領域中の最大電界強度、第2の半導体層11中の最大電界強度、及び絶縁膜15中の最大電界強度を低く抑えるためには、第2の半導体層11の下層11bのドナー濃度がおよそ6.0×1016cm-3以下であることが好ましい。一方、下層11bのドナー濃度が小さくなるほど第2の半導体層11の抵抗が大きくなり、順方向損失が増加してしまうため、例えば1200V以下の耐圧を得るためには、3.0×1016cm-3以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば1.0×1016cm-3程度まで下げることが好ましい。 The second It is preferable that the donor concentration of the lower layer 11b of the semiconductor layer 11 is approximately 6.0×10 16 cm −3 or less. On the other hand, the lower the donor concentration in the lower layer 11b, the higher the resistance of the second semiconductor layer 11, which increases the forward loss. -3 or more is preferable. Also, in order to obtain a higher withstand voltage, it is preferable to lower the donor concentration to about 1.0×10 16 cm −3 , for example.

第2の半導体層11の厚さTが増加するほど、第2の半導体層11中の最大電界強度及び絶縁膜15中の最大電界強度が低減する。第2の半導体層11の厚さTをおよそ6μm以上にすることにより、第2の半導体層11中の最大電界強度及び絶縁膜15中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチMOS型ショットキーダイオード1の小型化の観点から、第2の半導体層11の厚さTはおよそ5.5μm以上かつ9μm以下であることが好ましい。 As the thickness Te of the second semiconductor layer 11 increases, the maximum electric field strength in the second semiconductor layer 11 and the maximum electric field strength in the insulating film 15 decrease. By setting the thickness T e of the second semiconductor layer 11 to about 6 μm or more, the maximum electric field strength in the second semiconductor layer 11 and the maximum electric field strength in the insulating film 15 can be effectively reduced. From the viewpoint of reducing the electric field intensity and miniaturizing the trench MOS Schottky diode 1, the thickness T e of the second semiconductor layer 11 is preferably about 5.5 μm or more and 9 μm or less.

トレンチ12の深さDによってトレンチMOS型ショットキーダイオード1の各部の電界強度が変化する。第2の半導体層11中のアノード電極13直下の領域中の最大電界強度、第2の半導体層11中の最大電界強度、及び絶縁膜15中の最大電界強度を低く抑えるためには、トレンチ12の深さDがおよそ2μm以上かつ6μm以下であることが好ましく、およそ3μm以上かつ4μm以下であることがより好ましい。また、本明細書では、トレンチ12の幅をWとする。 The electric field intensity of each portion of the trench MOS Schottky diode 1 changes depending on the depth Dt of the trench 12 . In order to suppress the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11, the maximum electric field strength in the second semiconductor layer 11, and the maximum electric field strength in the insulating film 15, the trench 12 is preferably about 2 μm or more and 6 μm or less, more preferably about 3 μm or more and about 4 μm or less. Also, in this specification, the width of the trench 12 is Wt .

絶縁膜15の誘電率が増加するほど、絶縁膜15中の最大電界強度が低減するため、絶縁膜15は誘電率が高い材料からなることが好ましい。例えば、絶縁膜15の材料としてAl(比誘電率がおよそ9.3)、HfO(比誘電率がおよそ22)を用いることができるが、誘電率の高いHfOを用いることが特に好ましい。 As the dielectric constant of the insulating film 15 increases, the maximum electric field strength in the insulating film 15 decreases. Therefore, the insulating film 15 is preferably made of a material having a high dielectric constant. For example, Al 2 O 3 (having a dielectric constant of approximately 9.3) and HfO 2 (having a dielectric constant of approximately 22) can be used as the material of the insulating film 15, but HfO 2 having a high dielectric constant can be used. Especially preferred.

また、絶縁膜15の厚さTが増加するほど、第2の半導体層11中の最大電界強度が低減するが、絶縁膜15中の最大電界強度およびアノード電極13直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜15の厚さは小さい方が好ましく、300nm以下であることがより好ましい。ただし、当然ながら、トレンチMOSゲート16と第2の半導体層11の間に直接電流がほとんど流れない程度の厚さは必要である。 Further, as the thickness T i of the insulating film 15 increases, the maximum electric field strength in the second semiconductor layer 11 decreases. Strength increases. From the viewpoint of ease of manufacture, the thickness of the insulating film 15 is preferably as small as possible, more preferably 300 nm or less. However, as a matter of course, the thickness must be such that almost no current flows directly between the trench MOS gate 16 and the second semiconductor layer 11 .

トレンチMOSゲート16の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Siや、Ni、Au等の金属を用いることができる。 The material of the trench MOS gate 16 is not particularly limited as long as it has conductivity. For example, highly doped polycrystalline Si or metals such as Ni and Au can be used.

トレンチMOS型ショットキーダイオード1中の電界強度は、上述のように、隣接する2つのトレンチ12の間のメサ形状部分の幅、トレンチ12の深さD、絶縁膜15の厚さT等の影響を受けるが、トレンチ12の平面パターンにはほとんど影響を受けない。このため、第2の半導体層11のトレンチ12の平面パターンは特に限定されない。 As described above, the electric field strength in the trench MOS Schottky diode 1 depends on the width of the mesa-shaped portion between two adjacent trenches 12, the depth Dt of the trenches 12, the thickness Ti of the insulating film 15 , and the like. , but the planar pattern of the trenches 12 is hardly affected. Therefore, the planar pattern of the trenches 12 of the second semiconductor layer 11 is not particularly limited.

図2(a)、(b)は、それぞれトレンチ12の平面パターンの典型例を示す、第2の半導体層11の面17の上面図である。 2A and 2B are top views of the surface 17 of the second semiconductor layer 11, respectively showing typical examples of planar patterns of the trenches 12. FIG.

図2(a)に示されるトレンチ12は、ライン状の平面パターンを有する。図2(b)に示されるトレンチ12は、隣接する2つのトレンチ12の間のメサ形状部分の平面パターンがドット状になるような平面パターンを有する。 The trenches 12 shown in FIG. 2(a) have a linear planar pattern. The trench 12 shown in FIG. 2(b) has a planar pattern such that the planar pattern of the mesa-shaped portion between two adjacent trenches 12 is dot-like.

図1に示されるトレンチMOS型ショットキーダイオード1の断面は、図2(a)に示されるトレンチMOS型ショットキーダイオード1においては切断線A-Aに沿った切断面、及び図2(b)に示されるトレンチMOS型ショットキーダイオード1においては切断線B-Bに沿った切断面に相当する。 The cross section of the trench MOS Schottky diode 1 shown in FIG. 1 is the cross section along the cutting line AA in the trench MOS Schottky diode 1 shown in FIG. corresponds to the cut plane along the cut line BB in the trench MOS type Schottky diode 1 shown in FIG.

アノード電極13は、第2の半導体層11とショットキー接触する。アノード電極13は、Pt、Pd、Au、Ni、Ag、Cu、Al、Mo、In、Ti、多結晶Siおよびそれらの酸化物や窒化物、合金等の材料からなる。アノード電極13と第2の半導体層11のショットキー界面の逆方向リーク電流は、アノード電極13と第2の半導体層11との界面の障壁の高さ(バリアハイト)が高いほど小さくなる。一方、バリアハイトが高い金属をアノード電極13に用いた場合、順方向の立ち上がり電圧が上昇するため、順方向損失が増加する。よって、逆方向リーク電流が最大で1μA程度となるバリアハイトを持つ材料を選択することが好ましい。例えば逆方向耐圧が600Vから1200Vの場合、バリアハイトを0.7eV程度とすることで、逆方向リーク電流を1μA程度に抑えたまま、最も順方向損失を低減できる。アノード電極13は、異なる金属膜を積層した多層構造、例えば、Pt/Au、Pt/Al、Pd/Au、Pd/Al、又はPt/Ti/AuおよびPd/Ti/Auを有してもよい。 The anode electrode 13 makes Schottky contact with the second semiconductor layer 11 . The anode electrode 13 is made of materials such as Pt, Pd, Au, Ni, Ag, Cu, Al, Mo, In, Ti, polycrystalline Si, oxides, nitrides and alloys thereof. The reverse leakage current at the Schottky interface between the anode electrode 13 and the second semiconductor layer 11 decreases as the barrier height at the interface between the anode electrode 13 and the second semiconductor layer 11 increases. On the other hand, when a metal having a high barrier height is used for the anode electrode 13, the forward rise voltage increases, resulting in an increase in forward loss. Therefore, it is preferable to select a material having a barrier height such that the maximum reverse leakage current is about 1 μA. For example, when the reverse breakdown voltage is from 600 V to 1200 V, the barrier height is set to about 0.7 eV, which makes it possible to reduce the forward loss most while keeping the reverse leak current at about 1 μA. The anode electrode 13 may have a multilayer structure in which different metal films are laminated, such as Pt/Au, Pt/Al, Pd/Au, Pd/Al, or Pt/Ti/Au and Pd/Ti/Au. .

カソード電極14は、第1の半導体層10とオーミック接触する。カソード電極14は、Ti等の金属からなる。カソード電極14は、異なる金属膜を積層した多層構造、例えば、Ti/Au又はTi/Al、を有してもよい。カソード電極14と第1の半導体層10を確実にオーミック接触させるため、カソード電極14の第1の半導体層10と接触する層がTiからなることが好ましい。 The cathode electrode 14 makes ohmic contact with the first semiconductor layer 10 . The cathode electrode 14 is made of metal such as Ti. The cathode electrode 14 may have a multilayer structure in which different metal films are laminated, such as Ti/Au or Ti/Al. In order to ensure ohmic contact between the cathode electrode 14 and the first semiconductor layer 10, the layer of the cathode electrode 14 that contacts the first semiconductor layer 10 is preferably made of Ti.

図3は、トレンチMOS型ショットキーダイオード1の変形例の垂直断面図である。図3に示されるように、トレンチMOS型ショットキーダイオード1は、フィールドプレート構造を有してもよい。 FIG. 3 is a vertical sectional view of a modification of the trench MOS Schottky diode 1. FIG. As shown in FIG. 3, trench MOS Schottky diode 1 may have a field plate structure.

図3に示される変形例においては、第2の半導体層11の面17の縁に沿って、SiO等からなる誘電体膜18が設けられ、その誘電体膜18の上にアノード電極13の縁が乗り上げている。 In the modification shown in FIG. 3, a dielectric film 18 made of SiO 2 or the like is provided along the edge of the surface 17 of the second semiconductor layer 11, and the anode electrode 13 is formed on the dielectric film 18. The rim is up.

このようなフィールドプレート構造を設けることにより、アノード電極13の端部への電界集中を抑制することができる。また、誘電体膜18は、第2の半導体層11の面17を流れる表面リーク電流を抑制するパッシベーション膜としても機能する。なお、フィールドプレート構造の有無は、上記のトレンチMOS型ショットキーダイオード1の構造における各パラメータ(メサ形状部分の幅W、トレンチ12の深さD、絶縁膜15の厚さT等)の最適値には影響を与えない。 By providing such a field plate structure, electric field concentration at the end of anode electrode 13 can be suppressed. The dielectric film 18 also functions as a passivation film that suppresses surface leak current flowing through the surface 17 of the second semiconductor layer 11 . The presence or absence of the field plate structure depends on each parameter in the structure of the trench MOS Schottky diode 1 (the width W m of the mesa-shaped portion, the depth D t of the trench 12, the thickness T i of the insulating film 15, etc.). does not affect the optimal value of

〔第2の実施の形態〕
第2の実施の形態は、絶縁膜15を構成する絶縁体とは別の絶縁体がトレンチの底部に埋め込まれる点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
[Second embodiment]
The second embodiment differs from the first embodiment in that an insulator other than the insulator forming the insulating film 15 is embedded in the bottom of the trench. Descriptions of the same points as in the first embodiment will be omitted or simplified.

(トレンチMOS型ショットキーダイオードの構成)
図4は、第2の実施の形態に係るトレンチMOS型ショットキーダイオード2の垂直断面図である。
(Structure of Trench MOS Schottky Diode)
FIG. 4 is a vertical sectional view of a trench MOS Schottky diode 2 according to a second embodiment.

トレンチMOS型ショットキーダイオード2の第2の半導体層11は、面17に開口するトレンチ21を有する。トレンチ21の底部には絶縁体22が埋め込まれ、絶縁膜15は、絶縁体22の上面とトレンチ21の内側側面を覆う。トレンチMOSゲート16は、トレンチ21内に絶縁膜15に覆われるように埋め込まれている。 The second semiconductor layer 11 of the trench MOS Schottky diode 2 has a trench 21 opening into the plane 17 . An insulator 22 is embedded in the bottom of the trench 21 , and the insulator 15 covers the upper surface of the insulator 22 and the inner side surfaces of the trench 21 . Trench MOS gate 16 is embedded in trench 21 so as to be covered with insulating film 15 .

例えば、トレンチ21の底部に絶縁体22を埋め込んだ後、エッチングにより絶縁体22の上部をラウンド状に削り、トレンチ12を形成する。そして、トレンチ12内に絶縁膜15及びトレンチMOSゲート16を形成する。トレンチ21の底面は平坦であってもよいし、トレンチ12のようにラウンドしていてもよい。 For example, after embedding the insulator 22 in the bottom of the trench 21 , the trench 12 is formed by etching the upper portion of the insulator 22 in a round shape. Then, an insulating film 15 and a trench MOS gate 16 are formed inside the trench 12 . The bottom surface of the trench 21 may be flat or rounded like the trench 12 .

絶縁体22は、絶縁膜15よりも誘電率の低い絶縁体からなる。このため、アノード電極13とカソード電極14の間に電圧を印加したときに、絶縁膜15に印加される電界よりも絶縁体22に印加される電界の方が大きくなる。 The insulator 22 is made of an insulator having a dielectric constant lower than that of the insulating film 15 . Therefore, when a voltage is applied between the anode electrode 13 and the cathode electrode 14 , the electric field applied to the insulator 22 is greater than the electric field applied to the insulating film 15 .

第1の実施の形態に係るトレンチMOS型ショットキーダイオード1において、絶縁膜15中で最も電界強度が高くなる領域は、トレンチ12の底部近傍の領域である。また、第2の半導体層11中で最も電界強度が高くなる領域は、トレンチ12の直下の領域である。 In the trench MOS Schottky diode 1 according to the first embodiment, the region in the insulating film 15 where the electric field strength is the highest is the region near the bottom of the trench 12 . Also, the region where the electric field strength is the highest in the second semiconductor layer 11 is the region immediately below the trench 12 .

第2の実施の形態に係る絶縁体22を設けることにより、絶縁膜15中のトレンチ12の底部近傍の領域における電界強度、及び第2の半導体層11中のトレンチ12の直下の領域における電界強度を低減することができる。すなわち、絶縁膜15中の最大電界強度及び第2の半導体層11中の最大電界強度を低減することができる。 By providing the insulator 22 according to the second embodiment, the electric field strength in the region near the bottom of the trench 12 in the insulating film 15 and the electric field strength in the region immediately below the trench 12 in the second semiconductor layer 11 can be reduced. That is, the maximum electric field strength in the insulating film 15 and the maximum electric field strength in the second semiconductor layer 11 can be reduced.

絶縁体22の材料として、SiO(比誘電率がおよそ4)等の誘電率が低い材料を用いることが好ましい。絶縁膜15の最下部の直下における絶縁体22の厚さTは、およそ200nm以上であることが好ましい。絶縁体22は、トレンチ12と同じ平面パターンを有し、典型的には、トレンチ12の幅Wとほぼ等しい幅を有する。 As a material for the insulator 22, it is preferable to use a material with a low dielectric constant such as SiO 2 (having a dielectric constant of approximately 4). It is preferable that the thickness Tb of the insulator 22 immediately below the lowermost portion of the insulating film 15 is approximately 200 nm or more. Insulator 22 has the same planar pattern as trench 12 and typically has a width approximately equal to width Wt of trench 12 .

トレンチMOS型ショットキーダイオード2においては、上層11aと下層11bの界面の高さがトレンチ21の底の高さ以上である場合に、上層11aのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層11aと下層11bの界面の高さがトレンチMOSゲート16の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。 In the trench MOS Schottky diode 2, when the height of the interface between the upper layer 11a and the lower layer 11b is equal to or higher than the height of the bottom of the trench 21, the electric field intensity near the Schottky interface increases with the increase in the donor concentration of the upper layer 11a. can effectively suppress the increase in Furthermore, when the height of the interface between upper layer 11a and lower layer 11b is equal to or higher than the height of the lowest portion of trench MOS gate 16, the increase in electric field intensity near the Schottky interface can be suppressed more effectively.

(実施の形態の効果)
上記第1、2の実施の形態によれば、トレンチが形成されるGaからなる半導体層を上層と下層に分け、上層のドナー濃度を下層のドナー濃度よりも高くすることにより、高耐圧かつ低損失のトレンチMOS型ショットキーダイオードを提供することができる。
(Effect of Embodiment)
According to the first and second embodiments, the semiconductor layer made of Ga 2 O 3 in which the trench is formed is divided into an upper layer and a lower layer, and the donor concentration of the upper layer is higher than that of the lower layer. It is possible to provide a trench MOS type Schottky diode with withstand voltage and low loss.

シミュレーションにより、第1の実施の形態に係るトレンチMOS型ショットキーダイオード1の構造において、第2の半導体層11を上層11aと下層11bに分けることによる効果を調べた。 By simulation, the effect of dividing the second semiconductor layer 11 into the upper layer 11a and the lower layer 11b in the structure of the trench MOS Schottky diode 1 according to the first embodiment was examined.

以下に、例として、トレンチMOS型ショットキーダイオード1の耐圧を1200Vに設定する場合と、600Vに設定する場合の評価結果を述べる。 Evaluation results when the breakdown voltage of the trench MOS Schottky diode 1 is set to 1200V and 600V will be described below as examples.

(耐圧を1200Vに設定する場合)
トレンチMOS型ショットキーダイオード1の耐圧を1200Vに設定する場合、第2の半導体層11とアノード電極13との間に形成されるショットキー接合のバリアハイトが0.7eVであるとすると、リーク電流を抑えるため、アノード電極13の直下の電界強度は0.4MV/cm以下であることが求められる。
(When setting the withstand voltage to 1200V)
When the breakdown voltage of the trench MOS Schottky diode 1 is set to 1200 V, and the barrier height of the Schottky junction formed between the second semiconductor layer 11 and the anode electrode 13 is 0.7 eV, the leak current is In order to suppress it, the electric field intensity right under the anode electrode 13 is required to be 0.4 MV/cm or less.

この条件を満たすために、隣接するトレンチ12の間の第2の半導体層11のメサ形状部分の幅Wを第2の半導体層11の上層11aのドナー濃度に応じて設定する。例えば、上層11aのドナー濃度が4.5×1016cm-3の場合は幅Wを1.4μm以下に設定し、上層11aのドナー濃度が6.0×1016cm-3の場合は幅Wを1.0μm以下に設定し、上層11aのドナー濃度が9.0×1016cm-3の場合は幅Wを0.7μm以下に設定し、上層11aのドナー濃度が1.2×1017cm-3の場合は幅Wを0.5μm以下に設定する。 In order to satisfy this condition, the width Wm of the mesa-shaped portion of the second semiconductor layer 11 between adjacent trenches 12 is set according to the donor concentration of the upper layer 11a of the second semiconductor layer 11 . For example, when the donor concentration of the upper layer 11a is 4.5×10 16 cm −3 , the width W m is set to 1.4 μm or less, and when the donor concentration of the upper layer 11a is 6.0×10 16 cm −3 When the width W m is set to 1.0 μm or less and the donor concentration of the upper layer 11a is 9.0×10 16 cm −3 , the width W m is set to 0.7 μm or less and the donor concentration of the upper layer 11a is set to 1.0 μm. In the case of 2×10 17 cm −3 , the width W m is set to 0.5 μm or less.

また、このときの第2の半導体層11の下層11bのドナー濃度及び厚さは、例えば、それぞれ3×1016cm-3、4.0μmに設定すればよい。 Also, the donor concentration and thickness of the lower layer 11b of the second semiconductor layer 11 at this time may be set to, for example, 3×10 16 cm −3 and 4.0 μm, respectively.

図5は、上述の2層構造の第2の半導体層11を有するトレンチMOS型ショットキーダイオード1(以下、実施例1と呼ぶ)と、第2の半導体層11の代わりに単層の半導体層を有する比較例としてのトレンチMOS型ショットキーダイオード(以下、比較例1と呼ぶ)の順方向特性を示すグラフである。 FIG. 5 shows a trench MOS Schottky diode 1 (hereinafter referred to as Example 1) having the second semiconductor layer 11 of the two-layer structure described above and a single semiconductor layer instead of the second semiconductor layer 11. 10 is a graph showing forward characteristics of a trench MOS Schottky diode (hereinafter referred to as Comparative Example 1) as a comparative example having .

ここで、実施例1について、上層11aのドナー濃度、厚さをそれぞれ6.0×1016cm-3、3μm、下層11bのドナー濃度、厚さをそれぞれ3.0×1016cm-3、4μm、トレンチ12の幅Wを0.5μm、第2の半導体層11のメサ形状部分の幅Wを1μmと設定した。また、比較例1について、第2の半導体層11の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ3.0×1016cm-3、7μm、トレンチ12の幅Wを1.0μm、第2の半導体層11のメサ形状部分の幅Wを2μmと設定した。また、実施例1、比較例1のいずれについても、ショットキー接合のバリアハイトを0.7eV、トレンチ12の深さDを3μm、絶縁膜15を厚さが50nmのHfO膜と設定した。 Here, for Example 1, the donor concentration and thickness of the upper layer 11a are 6.0×10 16 cm −3 and 3 μm, respectively, and the donor concentration and thickness of the lower layer 11b are 3.0×10 16 cm −3 and 3.0×10 16 cm −3 , respectively. The width Wt of the trench 12 was set at 0.5 μm, and the width Wm of the mesa-shaped portion of the second semiconductor layer 11 was set at 1 μm. In Comparative Example 1, the donor concentration and thickness of the single-layer semiconductor layer instead of the second semiconductor layer 11 were 3.0×10 16 cm −3 and 7 μm, respectively, and the width W t of the trench 12 was 1.0×10 16 cm −3 . The width Wm of the mesa-shaped portion of the second semiconductor layer 11 was set to 0 μm and 2 μm. In both Example 1 and Comparative Example 1, the barrier height of the Schottky junction was set to 0.7 eV, the depth Dt of the trench 12 was set to 3 μm, and the insulating film 15 was set to a HfO 2 film having a thickness of 50 nm.

図5は、実施例1の方が比較例1よりもオン抵抗が小さいことを示している。このことから、第2の半導体層11を上層11aと下層11bに分け、上層11aのドナー濃度を下層11bのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。 FIG. 5 shows that the on-resistance of Example 1 is smaller than that of Comparative Example 1. FIG. From this, it was confirmed that the on-resistance is reduced by dividing the second semiconductor layer 11 into the upper layer 11a and the lower layer 11b and making the donor concentration of the upper layer 11a higher than that of the lower layer 11b.

(耐圧を600Vに設定する場合)
トレンチMOS型ショットキーダイオード1の耐圧を600Vに設定する場合、第2の半導体層11とアノード電極13との間に形成されるショットキー接合のバリアハイトが0.7eVであるとすると、耐圧を1200Vに設計する場合と同様に、アノード電極13の直下の電界強度は0.4MV/cm以下であることが求められる。
(When setting the withstand voltage to 600V)
When the breakdown voltage of the trench MOS Schottky diode 1 is set to 600 V, and the barrier height of the Schottky junction formed between the second semiconductor layer 11 and the anode electrode 13 is 0.7 eV, the breakdown voltage is 1200 V. In the same way as in the case of designing for .theta.

この条件を満たすために、隣接するトレンチ12の間の第2の半導体層11のメサ形状部分の幅Wを第2の半導体層11の上層11aのドナー濃度に応じて設定する。例えば、上層11aのドナー濃度が9.0×1016cm-3の場合は幅Wを1.4μm以下に設定し、上層11aのドナー濃度が1.2×1017cm-3の場合は幅Wを1.0μm以下に設定し、上層11aのドナー濃度が1.89×1017cm-3の場合は幅Wを0.67μm以下に設定し、上層11aのドナー濃度が2.4×1017cm-3の場合は幅Wを0.5μm以下に設定する。 In order to satisfy this condition, the width Wm of the mesa-shaped portion of the second semiconductor layer 11 between adjacent trenches 12 is set according to the donor concentration of the upper layer 11a of the second semiconductor layer 11 . For example, when the donor concentration of the upper layer 11a is 9.0×10 16 cm −3 , the width W m is set to 1.4 μm or less, and when the donor concentration of the upper layer 11a is 1.2×10 17 cm −3 When the width W m is set to 1.0 μm or less and the donor concentration of the upper layer 11a is 1.89×10 17 cm −3 , the width W m is set to 0.67 μm or less and the donor concentration of the upper layer 11a is set to 2.0 μm. In the case of 4×10 17 cm −3 , the width W m is set to 0.5 μm or less.

また、このときの第2の半導体層11の下層11bのドナー濃度及び厚さは、例えば、それぞれ3×1016cm-3、1.5μmに設定すればよい。 Also, the donor concentration and thickness of the lower layer 11b of the second semiconductor layer 11 at this time may be set to, for example, 3×10 16 cm −3 and 1.5 μm, respectively.

図6は、上述の2層構造の第2の半導体層11を有するトレンチMOS型ショットキーダイオード1(以下、実施例2と呼ぶ)と、第2の半導体層11の代わりに単層の半導体層を有する比較例としてのトレンチMOS型ショットキーダイオード(以下、比較例2と呼ぶ)の順方向特性を示すグラフである。 FIG. 6 shows a trench MOS Schottky diode 1 (hereinafter referred to as Example 2) having the second semiconductor layer 11 of the two-layer structure described above and a single semiconductor layer instead of the second semiconductor layer 11. 10 is a graph showing forward characteristics of a trench MOS Schottky diode (hereinafter referred to as Comparative Example 2) as a comparative example having .

ここで、実施例2について、上層11aのドナー濃度、厚さをそれぞれ1.2×1017cm-3、3μm、下層11bのドナー濃度、厚さをそれぞれ3.0×1016cm-3、1.5μm、トレンチ12の幅Wを0.5μm、第2の半導体層11のメサ形状部分の幅Wを1μmと設定した。また、比較例2について、第2の半導体層11の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ3.0×1016cm-3、4.5μm、トレンチ12の幅Wを1.0μm、第2の半導体層11のメサ形状部分の幅Wを2μmと設定した。また、実施例2、比較例2のいずれについても、ショットキー接合のバリアハイトを0.7eV、トレンチ12の深さDを3μm、絶縁膜15を厚さが50nmのHfO膜と設定した。 Here, for Example 2, the donor concentration and thickness of the upper layer 11a are 1.2×10 17 cm −3 and 3 μm, respectively, and the donor concentration and thickness of the lower layer 11b are 3.0×10 16 cm −3 and 3.0×10 16 cm −3 , respectively. The width Wt of the trench 12 was set at 0.5 μm, and the width Wm of the mesa-shaped portion of the second semiconductor layer 11 was set at 1 μm. In Comparative Example 2, the donor concentration and thickness of the single-layer semiconductor layer instead of the second semiconductor layer 11 were 3.0×10 16 cm −3 and 4.5 μm, respectively, and the width W t of the trench 12 was The width Wm of the mesa-shaped portion of the second semiconductor layer 11 was set to 1.0 μm, and the width Wm to 2 μm. In both Example 2 and Comparative Example 2, the barrier height of the Schottky junction was set to 0.7 eV, the depth Dt of the trench 12 was set to 3 μm, and the insulating film 15 was set to a HfO 2 film having a thickness of 50 nm.

図6は、実施例2の方が比較例2よりもオン抵抗が小さいことを示している。このことから、第2の半導体層11を上層11aと下層11bに分け、上層11aのドナー濃度を下層11bのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。 FIG. 6 shows that the on-resistance of Example 2 is smaller than that of Comparative Example 2. FIG. From this, it was confirmed that the on-resistance is reduced by dividing the second semiconductor layer 11 into the upper layer 11a and the lower layer 11b and making the donor concentration of the upper layer 11a higher than that of the lower layer 11b.

以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 Although the embodiments and examples of the present invention have been described above, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made without departing from the scope of the invention.

また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 Moreover, the embodiments and examples described above do not limit the invention according to the scope of claims. Also, it should be noted that not all combinations of features described in the embodiments and examples are essential to the means for solving the problems of the invention.

1、2…トレンチMOS型ショットキーダイオード、 10…第1の半導体層、 11…第2の半導体層、 11a…上層、 11b…下層、 12、21…トレンチ、 13…アノード電極、 14…カソード電極、 15、22…絶縁膜、 16…トレンチMOSゲート

Reference Signs List 1, 2 Trench MOS type Schottky diode 10 First semiconductor layer 11 Second semiconductor layer 11a Upper layer 11b Lower layer 12, 21 Trench 13 Anode electrode 14 Cathode electrode , 15, 22... insulating film, 16... trench MOS gate

Claims (2)

β型のGa系単結晶からなる第1の半導体層と、
前記第1の半導体層に積層される層であって、その前記第1の半導体層と反対側の面に開口する複数のトレンチを有する、β型のGa系単結晶からなる第2の半導体層と、
前記第2の半導体層の前記第1の半導体層と反対側の面上に形成されたアノード電極と、
前記第1の半導体層の前記第2の半導体層と反対側の面上に形成されたカソード電極と、
前記第2の半導体層の前記トレンチの内面を覆う絶縁膜と、
前記第2の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチMOSゲートと、
を有し、
前記第2の半導体層が、前記第1の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成され、
1μAのリーク電流が流れるときの逆方向電圧が600V以上1200V以下である、
トレンチMOS型ショットキーダイオード。
a first semiconductor layer made of a β-type Ga 2 O 3- based single crystal;
A second layer laminated on the first semiconductor layer and made of β-type Ga 2 O 3 system single crystal having a plurality of trenches opening on a surface opposite to the first semiconductor layer. a semiconductor layer of
an anode electrode formed on a surface of the second semiconductor layer opposite to the first semiconductor layer;
a cathode electrode formed on a surface of the first semiconductor layer opposite to the second semiconductor layer;
an insulating film covering the inner surface of the trench of the second semiconductor layer;
a trench MOS gate embedded in the trench of the second semiconductor layer so as to be covered with the insulating film and in contact with the anode electrode;
has
the second semiconductor layer is composed of a lower layer on the first semiconductor layer side and an upper layer on the anode electrode side having a donor concentration higher than that of the lower layer;
The reverse voltage is 600 V or more and 1200 V or less when a leakage current of 1 μA flows.
Trench MOS type Schottky diode.
前記第2の半導体層と前記アノード電極との間に形成されるショットキー接合のバリアハイトが0.7eV以上であり、
前記上層のドナー濃度が4.5×1016cm-3以上、2.4×1017cm-3以下であり、
隣接する前記トレンチの間の前記第2の半導体層のメサ形状部分が、前記第2の半導体層の前記上層のドナー濃度に応じた1.4μm以下の幅を有する、
請求項1に記載のトレンチMOS型ショットキーダイオード。
A Schottky junction formed between the second semiconductor layer and the anode electrode has a barrier height of 0.7 eV or more,
the upper layer has a donor concentration of 4.5×10 16 cm −3 or more and 2.4×10 17 cm −3 or less;
a mesa-shaped portion of the second semiconductor layer between adjacent trenches has a width of 1.4 μm or less depending on the donor concentration in the upper layer of the second semiconductor layer;
2. The trench MOS Schottky diode according to claim 1.
JP2022068429A 2017-02-27 2022-04-18 Trench MOS type Schottky diode Active JP7291331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022068429A JP7291331B2 (en) 2017-02-27 2022-04-18 Trench MOS type Schottky diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017034835A JP7116409B2 (en) 2017-02-27 2017-02-27 Trench MOS type Schottky diode
JP2022068429A JP7291331B2 (en) 2017-02-27 2022-04-18 Trench MOS type Schottky diode

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017034835A Division JP7116409B2 (en) 2017-02-27 2017-02-27 Trench MOS type Schottky diode

Publications (2)

Publication Number Publication Date
JP2022087348A JP2022087348A (en) 2022-06-09
JP7291331B2 true JP7291331B2 (en) 2023-06-15

Family

ID=87885248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022068429A Active JP7291331B2 (en) 2017-02-27 2022-04-18 Trench MOS type Schottky diode

Country Status (1)

Country Link
JP (1) JP7291331B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140968A (en) 2006-12-01 2008-06-19 Shindengen Electric Mfg Co Ltd Trench schottky barrier diode
JP2015227279A (en) 2014-05-08 2015-12-17 株式会社Flosfia Crystalline laminated structure and semiconductor device
WO2016013554A1 (en) 2014-07-22 2016-01-28 株式会社Flosfia Crystalline semiconductor film, plate-like body and semiconductor device
JP2016031953A (en) 2014-07-25 2016-03-07 株式会社タムラ製作所 Semiconductor device and method for manufacturing the same, semiconductor substrate, and crystal laminate structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140968A (en) 2006-12-01 2008-06-19 Shindengen Electric Mfg Co Ltd Trench schottky barrier diode
JP2015227279A (en) 2014-05-08 2015-12-17 株式会社Flosfia Crystalline laminated structure and semiconductor device
WO2016013554A1 (en) 2014-07-22 2016-01-28 株式会社Flosfia Crystalline semiconductor film, plate-like body and semiconductor device
JP2016031953A (en) 2014-07-25 2016-03-07 株式会社タムラ製作所 Semiconductor device and method for manufacturing the same, semiconductor substrate, and crystal laminate structure

Also Published As

Publication number Publication date
JP2022087348A (en) 2022-06-09

Similar Documents

Publication Publication Date Title
JP7116409B2 (en) Trench MOS type Schottky diode
JP6845397B2 (en) Trench MOS type Schottky diode
JP4314277B2 (en) SiC Schottky barrier semiconductor device
CN112005384B (en) Schottky barrier diode
US9184229B2 (en) Semiconductor device and method for manufacturing same
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
CN111279490A (en) Schottky barrier diode
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
US20200287060A1 (en) Schottky barrier diode
WO2020204019A1 (en) Schottky diode
JP7433611B2 (en) Trench MOS type Schottky diode
US8502237B2 (en) Semiconductor rectifying device
JP7291331B2 (en) Trench MOS type Schottky diode
JP5106008B2 (en) Manufacturing method of semiconductor device
JP2022061885A (en) Schottky diode
JP2022061884A (en) Schottky diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220425

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7291331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150