JPH0862307A - 高精度電圧試験装置 - Google Patents
高精度電圧試験装置Info
- Publication number
- JPH0862307A JPH0862307A JP6215283A JP21528394A JPH0862307A JP H0862307 A JPH0862307 A JP H0862307A JP 6215283 A JP6215283 A JP 6215283A JP 21528394 A JP21528394 A JP 21528394A JP H0862307 A JPH0862307 A JP H0862307A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- lcd driver
- amplifiers
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】高精度電圧測定装置において、基準電圧と被測
定用電圧を比較測定するなかで隣接する２つの出力を差
動アンプを介して規定倍数拡大させ高精度で高速度で経
済性の良い電圧測定装置を提供する。 【構成】基準電圧と被測定用電圧を比較測定するなかで
例えば被測定用ＬＣＤドライバＩＣ１の出力電圧偏差を
測定する場合、当該ＩＣピンＰ１〜Ｐｎの各々に接続す
るバッフアアンプＢ１〜Ｂｎを設け、隣接するバッフア
アンプＢ１〜Ｂｎの２つを一組として接続する差動アン
プＳ１〜Ｓｎを設け、差動アンプＳ１〜Ｓｎに接続する
電圧測定ユニットＶｕ１〜Ｖｎを設けた構成である。バ
ッフアアンプＢ１〜Ｂｎと差動アンプＳ１〜Ｓｎの間に
マルチプレクサＭｏを接続する構成である。
定用電圧を比較測定するなかで隣接する２つの出力を差
動アンプを介して規定倍数拡大させ高精度で高速度で経
済性の良い電圧測定装置を提供する。 【構成】基準電圧と被測定用電圧を比較測定するなかで
例えば被測定用ＬＣＤドライバＩＣ１の出力電圧偏差を
測定する場合、当該ＩＣピンＰ１〜Ｐｎの各々に接続す
るバッフアアンプＢ１〜Ｂｎを設け、隣接するバッフア
アンプＢ１〜Ｂｎの２つを一組として接続する差動アン
プＳ１〜Ｓｎを設け、差動アンプＳ１〜Ｓｎに接続する
電圧測定ユニットＶｕ１〜Ｖｎを設けた構成である。バ
ッフアアンプＢ１〜Ｂｎと差動アンプＳ１〜Ｓｎの間に
マルチプレクサＭｏを接続する構成である。
Description
【０００１】
【産業上の利用分野】本発明は、例えば液晶パネルの駆
動用としてＬＣＤドライバ・ＩＣの多ピンがある、この
ような多チャンネル出力電圧偏差を高精度に高速に効率
よく試験する高精度電圧測定装置に関する。
動用としてＬＣＤドライバ・ＩＣの多ピンがある、この
ような多チャンネル出力電圧偏差を高精度に高速に効率
よく試験する高精度電圧測定装置に関する。
【０００２】
【従来の技術】従来型半導体ＩＣ試験装置の電圧測定装
置の一実施例を図５、図６に示す。 （１）被試験半導体ＩＣの出力電圧の測定は当該ＩＣの
ピンの数だけコンパレータを接続して、基準電圧と被試
験半導体ＩＣの各ピンより出力された電圧の比較を行
う、基準電圧より上か下かの判定であり絶対値が測定出
来なかったので精度は良くなかった。 （２）被試験半導体ＩＣの出力電圧の測定は被試験半導
体ＩＣの各ピンよりマルチプレクサを使用して逐次各ピ
ンより出力された電圧を電圧測定ユニットによって絶対
値を測定した、図５にブロック図を示す。被試験半導体
ＩＣの各ピンＰ１、Ｐ２、Ｐ３、Ｐｎに出力する出力電
圧Ｖ１、Ｖ２、Ｖ３、Ｖｎは各ピンＰ１、Ｐ２、Ｐ３、
Ｐｎと接続しているマルチプレクサＭｏによって選択さ
れ、順次測定される。マルチプレクサＭｏの作用によっ
て電圧測定ユニットＶｕ１は少なくて、安価ですむが測
定に長時間掛かる欠点がある。 （３）被試験半導体ＩＣの出力電圧の測定は被試験半導
体ＩＣの各ピン個別に専用の電圧測定ユニットＶｕ１〜
Ｖｕｎを装着した、各ピンより出力された電圧を電圧測
定ユニットによって絶対値を一度に測定した、図６にブ
ロック図を示す。被試験半導体ＩＣの各ピンＰ１、Ｐ
２、Ｐ３、Ｐｎに出力する出力電圧Ｖ１、Ｖ２、Ｖ３、
Ｖｎは各ピンＰ１、Ｐ２、Ｐ３、Ｐｎに接続している電
圧測定ユニットＶｕ１〜Ｖｕｎによってそれぞれ測定さ
れる。各ピン個別に専用の電圧測定ユニットＶｕ１〜Ｖ
ｕｎを装着したので高速で高精度に測定できるが装置が
高価となる欠点があった。
置の一実施例を図５、図６に示す。 （１）被試験半導体ＩＣの出力電圧の測定は当該ＩＣの
ピンの数だけコンパレータを接続して、基準電圧と被試
験半導体ＩＣの各ピンより出力された電圧の比較を行
う、基準電圧より上か下かの判定であり絶対値が測定出
来なかったので精度は良くなかった。 （２）被試験半導体ＩＣの出力電圧の測定は被試験半導
体ＩＣの各ピンよりマルチプレクサを使用して逐次各ピ
ンより出力された電圧を電圧測定ユニットによって絶対
値を測定した、図５にブロック図を示す。被試験半導体
ＩＣの各ピンＰ１、Ｐ２、Ｐ３、Ｐｎに出力する出力電
圧Ｖ１、Ｖ２、Ｖ３、Ｖｎは各ピンＰ１、Ｐ２、Ｐ３、
Ｐｎと接続しているマルチプレクサＭｏによって選択さ
れ、順次測定される。マルチプレクサＭｏの作用によっ
て電圧測定ユニットＶｕ１は少なくて、安価ですむが測
定に長時間掛かる欠点がある。 （３）被試験半導体ＩＣの出力電圧の測定は被試験半導
体ＩＣの各ピン個別に専用の電圧測定ユニットＶｕ１〜
Ｖｕｎを装着した、各ピンより出力された電圧を電圧測
定ユニットによって絶対値を一度に測定した、図６にブ
ロック図を示す。被試験半導体ＩＣの各ピンＰ１、Ｐ
２、Ｐ３、Ｐｎに出力する出力電圧Ｖ１、Ｖ２、Ｖ３、
Ｖｎは各ピンＰ１、Ｐ２、Ｐ３、Ｐｎに接続している電
圧測定ユニットＶｕ１〜Ｖｕｎによってそれぞれ測定さ
れる。各ピン個別に専用の電圧測定ユニットＶｕ１〜Ｖ
ｕｎを装着したので高速で高精度に測定できるが装置が
高価となる欠点があった。
【０００３】
【発明が解決しようとする課題】液晶パネルの技術の進
歩はめざましくより美しいフルカラー表示に向けて高精
細大画面対応の液晶パネル駆動用多ピンＬＣＤドライバ
・ＩＣの出現は色ムラと大きな係わりをもつ、色ムラの
原因となる当該ＩＣの駆動用電圧偏差を正確に測定する
ことが課題であった。液晶パネル駆動用多ピンＬＣＤド
ライバ・ＩＣの出力電圧の電圧偏差を測定するにはは下
記のように多くの問題点があった。 （１）コンパレータを用いて基準電圧と比較する際、多
ピンＬＣＤドライバ・ＩＣの出力電圧を基準電圧より上
か下かの比較であって、絶対値の測定は構造上上出来な
かった、高精度の測定に問題があった。 （２）多ピンＬＣＤドライバ・ＩＣの出力電圧の電圧偏
差を電圧測定ユニットを用いて基準電圧と比較する際、
マルチプレクサを使用するため電圧測定ユニットの数は
少なくて良いがＬＣＤドライバ・ＩＣは一個に対して数
百もピンがあり絶対値の測定に時間が掛かるという課題
があった。 （３）多ピンＬＣＤドライバ・ＩＣの出力電圧の電圧偏
差を電圧測定ユニットを用いて基準電圧と比較する際、
電圧測定ユニットを液晶パネル駆動用多ピンＬＣＤドラ
イバ・ＩＣの出力を行う数百のピンと一対一で対応させ
ると高速に高精度に測定出来るが、高精度な電圧測定ユ
ニット装置が必要で当該ユニットがピンの数だけ装着す
るため高価となる問題があった。高精度に電圧を測定す
るためにはピン当たり１０マイクロ秒程度必要とした。
図４は従来の一例としてＬＣＤドライバ・ＩＣが１９２
ピンの場合の基準電圧対出力電圧の比較状況、即ちピン
ごとの出力電圧を表にした、この表を出力偏差表と呼
ぶ。Ｙ軸に出力偏差をＸ軸にＬＣＤドライバ・ＩＣのピ
ン番号を示す。図のゼロは基準電圧を示す、基準電圧に
対して出力電圧の差をプロットした表である。この偏差
を見るに＋０．００５Ｖと−０．００５Ｖの間のバラツ
キである。液晶パネルを美しく作動させるためには駆動
用ＬＣＤドライバ・ＩＣの出力電圧偏差を出来るだけ小
さくする必要がある、このためにはＬＣＤドライバ・Ｉ
Ｃの出力電圧偏差を正確に精度良く測定する必要があっ
た。
歩はめざましくより美しいフルカラー表示に向けて高精
細大画面対応の液晶パネル駆動用多ピンＬＣＤドライバ
・ＩＣの出現は色ムラと大きな係わりをもつ、色ムラの
原因となる当該ＩＣの駆動用電圧偏差を正確に測定する
ことが課題であった。液晶パネル駆動用多ピンＬＣＤド
ライバ・ＩＣの出力電圧の電圧偏差を測定するにはは下
記のように多くの問題点があった。 （１）コンパレータを用いて基準電圧と比較する際、多
ピンＬＣＤドライバ・ＩＣの出力電圧を基準電圧より上
か下かの比較であって、絶対値の測定は構造上上出来な
かった、高精度の測定に問題があった。 （２）多ピンＬＣＤドライバ・ＩＣの出力電圧の電圧偏
差を電圧測定ユニットを用いて基準電圧と比較する際、
マルチプレクサを使用するため電圧測定ユニットの数は
少なくて良いがＬＣＤドライバ・ＩＣは一個に対して数
百もピンがあり絶対値の測定に時間が掛かるという課題
があった。 （３）多ピンＬＣＤドライバ・ＩＣの出力電圧の電圧偏
差を電圧測定ユニットを用いて基準電圧と比較する際、
電圧測定ユニットを液晶パネル駆動用多ピンＬＣＤドラ
イバ・ＩＣの出力を行う数百のピンと一対一で対応させ
ると高速に高精度に測定出来るが、高精度な電圧測定ユ
ニット装置が必要で当該ユニットがピンの数だけ装着す
るため高価となる問題があった。高精度に電圧を測定す
るためにはピン当たり１０マイクロ秒程度必要とした。
図４は従来の一例としてＬＣＤドライバ・ＩＣが１９２
ピンの場合の基準電圧対出力電圧の比較状況、即ちピン
ごとの出力電圧を表にした、この表を出力偏差表と呼
ぶ。Ｙ軸に出力偏差をＸ軸にＬＣＤドライバ・ＩＣのピ
ン番号を示す。図のゼロは基準電圧を示す、基準電圧に
対して出力電圧の差をプロットした表である。この偏差
を見るに＋０．００５Ｖと−０．００５Ｖの間のバラツ
キである。液晶パネルを美しく作動させるためには駆動
用ＬＣＤドライバ・ＩＣの出力電圧偏差を出来るだけ小
さくする必要がある、このためにはＬＣＤドライバ・Ｉ
Ｃの出力電圧偏差を正確に精度良く測定する必要があっ
た。
【０００４】
【問題を解決するための手段】数百ピンもある液晶パネ
ル駆動用ＬＣＤドライバ・ＩＣの出力電圧の電圧偏差を
高精度に高速度に経済性のある電圧測定器を提供するた
めに次の手段を講ずる。多ピンＬＣＤドライバ・ＩＣの
出力電圧をピンに対応したバッファアンプを設け、バッ
ファアンプに差動アンプを設け、差動アンプ１個に対し
てバッファアンプ２個接続する。ＬＣＤドライバ・ＩＣ
の出力電圧を隣接したバッファアンプに差動アンプを介
して比較、差動アンプで２つの電圧差を増幅拡大して電
圧測定ユニット装置で測定する手段を設けた。変形実施
例では電圧測定ユニット装置の装着台数を軽減させるた
め、差動アンプと電圧測定ユニットの間に接続したマル
チプレクサを設けた。さらに多ピンＬＣＤドライバ・Ｉ
Ｃの出力電圧差の最初のＶ１と最後Ｖｎの出力電圧差を
確認する手段を設けた。
ル駆動用ＬＣＤドライバ・ＩＣの出力電圧の電圧偏差を
高精度に高速度に経済性のある電圧測定器を提供するた
めに次の手段を講ずる。多ピンＬＣＤドライバ・ＩＣの
出力電圧をピンに対応したバッファアンプを設け、バッ
ファアンプに差動アンプを設け、差動アンプ１個に対し
てバッファアンプ２個接続する。ＬＣＤドライバ・ＩＣ
の出力電圧を隣接したバッファアンプに差動アンプを介
して比較、差動アンプで２つの電圧差を増幅拡大して電
圧測定ユニット装置で測定する手段を設けた。変形実施
例では電圧測定ユニット装置の装着台数を軽減させるた
め、差動アンプと電圧測定ユニットの間に接続したマル
チプレクサを設けた。さらに多ピンＬＣＤドライバ・Ｉ
Ｃの出力電圧差の最初のＶ１と最後Ｖｎの出力電圧差を
確認する手段を設けた。
【０００５】
【作用】多ピンＬＣＤドライバ・ＩＣの出力電圧差を差
動アンプで規定倍数拡大するため電圧測定ユニット装置
に要求される精度が差動アンプの増幅率だけ軽減され
る。例えば、＋５ｍｖの測定誤差を有する電圧測定ユニ
ットをもちいた場合、従来方法ではＩＣの出力電圧偏差
の測定精度は＋５ｍｖが限界であったが、差動アンプで
規定倍数拡大するため１００倍の場合は＋５０ｕｖの精
度まで測定が可能となる。差動アンプと電圧測定ユニッ
トの間に接続したマルチプレクサを設けることによっ
て、当該ユニットの装着台数を軽減できる。
動アンプで規定倍数拡大するため電圧測定ユニット装置
に要求される精度が差動アンプの増幅率だけ軽減され
る。例えば、＋５ｍｖの測定誤差を有する電圧測定ユニ
ットをもちいた場合、従来方法ではＩＣの出力電圧偏差
の測定精度は＋５ｍｖが限界であったが、差動アンプで
規定倍数拡大するため１００倍の場合は＋５０ｕｖの精
度まで測定が可能となる。差動アンプと電圧測定ユニッ
トの間に接続したマルチプレクサを設けることによっ
て、当該ユニットの装着台数を軽減できる。
【０００６】
【実施例】図１に本発明の一実施例のブロック図を、図
２は本発明の変形一実施例のブロック図を示す。ＬＣＤ
ドライバ・ＩＣピンＰ１〜Ｐｎすなわち当該ＩＣに数百
のピンがある。このピンと対応してバッフアアンプＢ１
〜Ｂｎを設け、基準電圧に対するＬＣＤドライバ・ＩＣ
出力電圧をバッフアアンプＢ１〜Ｂｎより差動アンプＳ
１〜ＳＮに入力出来るように構成した、差動アンプＳ１
〜ＳＮはバッフアアンプＢ１〜Ｂｎの隣合わせた２組が
差動アンプ１個と接続し、差動アンプＳ１〜Ｓｎ−１は
隣合わせた２組の出力電圧差を増幅して出力する、最初
の出力電圧差はＶ１−Ｖ２より始まりＶｎ−１ーＶｎま
での各電圧差を電圧測定ユニットＶｕ１〜Ｖｕｎー１ま
で測定するように設け。差動アンプＳｎは一方の入力に
バッフアアンプＢｎをもう一方の入力には測定の基準と
なる電位例えばＧＮＤを接続して、この電位差を電圧測
定ユニットＶｕｎで測定するように設けた。変形一実施
例は図２に示す。差動アンプＳ１〜Ｓｎと電圧測定ユニ
ットＶｕ１の間に接続したマルチプレクサＭｏを設け、
マルチプレクサＭｏ上を用いると測定時間は掛かるが高
価な電圧測定ユニットＶｕ１〜ＶｕＮは軽減される。
２は本発明の変形一実施例のブロック図を示す。ＬＣＤ
ドライバ・ＩＣピンＰ１〜Ｐｎすなわち当該ＩＣに数百
のピンがある。このピンと対応してバッフアアンプＢ１
〜Ｂｎを設け、基準電圧に対するＬＣＤドライバ・ＩＣ
出力電圧をバッフアアンプＢ１〜Ｂｎより差動アンプＳ
１〜ＳＮに入力出来るように構成した、差動アンプＳ１
〜ＳＮはバッフアアンプＢ１〜Ｂｎの隣合わせた２組が
差動アンプ１個と接続し、差動アンプＳ１〜Ｓｎ−１は
隣合わせた２組の出力電圧差を増幅して出力する、最初
の出力電圧差はＶ１−Ｖ２より始まりＶｎ−１ーＶｎま
での各電圧差を電圧測定ユニットＶｕ１〜Ｖｕｎー１ま
で測定するように設け。差動アンプＳｎは一方の入力に
バッフアアンプＢｎをもう一方の入力には測定の基準と
なる電位例えばＧＮＤを接続して、この電位差を電圧測
定ユニットＶｕｎで測定するように設けた。変形一実施
例は図２に示す。差動アンプＳ１〜Ｓｎと電圧測定ユニ
ットＶｕ１の間に接続したマルチプレクサＭｏを設け、
マルチプレクサＭｏ上を用いると測定時間は掛かるが高
価な電圧測定ユニットＶｕ１〜ＶｕＮは軽減される。
【０００７】図３は本発明による一実施例の出力偏差図
を示す。各出力ピンの電圧は、測定された電圧差をｎ番
目の電圧測定ユニットＶｕｎから順に累積加算すること
によって得られる。
を示す。各出力ピンの電圧は、測定された電圧差をｎ番
目の電圧測定ユニットＶｕｎから順に累積加算すること
によって得られる。
【０００８】また今までは半導体ＩＣ試験装置に用いる
高精度電圧測定装置を例にとり詳述してきたが、本発明
はこれに限るものでは無く、高精度電圧測定装置を使用
する全ての電子機器装置に及ぶものである。
高精度電圧測定装置を例にとり詳述してきたが、本発明
はこれに限るものでは無く、高精度電圧測定装置を使用
する全ての電子機器装置に及ぶものである。
【０００９】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に掲載されるような効果を奏する。 １、高精度な電圧測定ユニットは微小電圧を正確に測定
するため従来から構造的に大変高価な装置であった、そ
れを多ピンＬＣＤドライバ・ＩＣの出力電圧差を差動ア
ンプで規定倍数拡大するため電圧測定ユニットに要求さ
れる精度が差動アンプの増幅率だけ軽減される効果とな
った。出力電圧偏差を従来方法より高精度に測定するこ
とが可能となり電圧測定ユニットを従来より安価に制作
できる。 ２、多ピンＬＣＤドライバ・ＩＣの出力電圧差を最初の
バッフアアンプと最後のバッフアアンプの出力電圧差を
測定できる構造によって全体の出力電圧偏差の測定値の
妥当性をかくにんすることが出来る。 ３、差動アンプと電圧測定ユニットの間に接続したマル
チプレクサを設けることによって、当該ユニットの装着
台数を軽減できる。
ているので以下に掲載されるような効果を奏する。 １、高精度な電圧測定ユニットは微小電圧を正確に測定
するため従来から構造的に大変高価な装置であった、そ
れを多ピンＬＣＤドライバ・ＩＣの出力電圧差を差動ア
ンプで規定倍数拡大するため電圧測定ユニットに要求さ
れる精度が差動アンプの増幅率だけ軽減される効果とな
った。出力電圧偏差を従来方法より高精度に測定するこ
とが可能となり電圧測定ユニットを従来より安価に制作
できる。 ２、多ピンＬＣＤドライバ・ＩＣの出力電圧差を最初の
バッフアアンプと最後のバッフアアンプの出力電圧差を
測定できる構造によって全体の出力電圧偏差の測定値の
妥当性をかくにんすることが出来る。 ３、差動アンプと電圧測定ユニットの間に接続したマル
チプレクサを設けることによって、当該ユニットの装着
台数を軽減できる。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一変形実施例のブロック図である。
【図３】本発明の一実施例の出力偏差図である。
【図４】従来の一実施例の出力偏差図である。
【図５】従来の一変形実施例のブロック図である。
【図６】従来の一実施例のブロック図である。
１ 被測定用多ピンＬＣＤドライバ・ＩＣ １０ 基準電圧 Ｐ１、Ｐ２、Ｐ３、Ｐｎ−１、Ｐｎ ピン Ｖ１、Ｖ２、Ｖ３、Ｖｎ−１、Ｖｎ 出力電圧 Ｂ１、Ｂ２、Ｂ３、Ｂｎ−１、Ｂｎ バッフアアンプ Ｓ１、Ｓ２、Ｓ３、Ｓｎ−1 、Ｓｎ 差動アンプ Ｖｕ１、Ｖｕ２、Ｖｕ３、Ｖｕｎ−１ 、Ｖｕｎ 電圧
測定ユニット Ｍｏ マルチプレクサ
測定ユニット Ｍｏ マルチプレクサ
Claims (3)
- 【請求項１】 被測定用ＬＣＤドライバＩＣ（１）のピ
ン（Ｐ１、Ｐ２、Ｐ３、Ｐｎ−１、Ｐｎ）より出力され
る電圧を測定する電圧測定ユニット（Ｖｕ１、Ｖｕ２、
Ｖｕ３、Ｖｕｎ−１、Ｖｕｎ）において、 被測定用ＬＣＤドライバＩＣ（１）のピン（Ｐ１、Ｐ
２、Ｐ３、Ｐｎ−１、Ｐｎ）の各々に接続するバッフア
アンプ（Ｂ１、Ｂ２、Ｂ３、Ｂｎ−１、Ｂｎ）を設け、 隣接するバッフアアンプ（Ｂ１、Ｂ２、Ｂ３、Ｂｎ−
１、Ｂｎ）の出力側を２個一組として差動アンプの入力
側と接続した差動アンプ（Ｓ１、Ｓ２、Ｓ３、Ｓｎ−
１、Ｓｎ）を設け、 差動アンプ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓｎ−１、Ｓｎ）の出
力側に電圧測定ユニット（Ｖｕ１、Ｖｕ２、Ｖｕ３、Ｖ
ｕｎ−１、Ｖｕｎ）を接続する、 以上の構成を具備することを特徴とする高精度電圧試験
装置。 - 【請求項２】差動アンプ（Ｓ１、Ｓ２、Ｓ３、Ｓｎ−
１、Ｓｎ）の出力側と電圧測定ユニット（Ｖｕ１）の間
を接続したマルチプレクサ（Ｍ O）を設け、 以上の構成を具備することを特徴とする請求項１記載の
高精度電圧試験装置。 - 【請求項３】バッフアアンプ（Ｂ１）の最初の出力側と
最後の差動アンプ（Ｓｎ）に接続した回路（Ｃ１）を設
け、 以上の構成を具備することを特徴とする請求項１、２記
載の高精度電圧試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6215283A JPH0862307A (ja) | 1994-08-17 | 1994-08-17 | 高精度電圧試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6215283A JPH0862307A (ja) | 1994-08-17 | 1994-08-17 | 高精度電圧試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0862307A true JPH0862307A (ja) | 1996-03-08 |
Family
ID=16669759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6215283A Withdrawn JPH0862307A (ja) | 1994-08-17 | 1994-08-17 | 高精度電圧試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0862307A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483327B1 (ko) * | 2001-06-29 | 2005-04-14 | (주) 현대테크 | 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치 |
| JP2006259945A (ja) * | 2005-03-16 | 2006-09-28 | Nec Corp | 冗長システム及びその構成制御方法並びにプログラム |
| KR100824158B1 (ko) * | 2003-11-07 | 2008-04-21 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 반도체 장치의 시험 방법 |
| KR20220167212A (ko) | 2021-06-11 | 2022-12-20 | 주식회사 아도반테스토 | 시험 장치 |
| KR20220167213A (ko) | 2021-06-11 | 2022-12-20 | 주식회사 아도반테스토 | 시험 방법, 시험 장치 및 프로그램 |
-
1994
- 1994-08-17 JP JP6215283A patent/JPH0862307A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483327B1 (ko) * | 2001-06-29 | 2005-04-14 | (주) 현대테크 | 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치 |
| KR100824158B1 (ko) * | 2003-11-07 | 2008-04-21 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 반도체 장치의 시험 방법 |
| JP2006259945A (ja) * | 2005-03-16 | 2006-09-28 | Nec Corp | 冗長システム及びその構成制御方法並びにプログラム |
| KR20220167212A (ko) | 2021-06-11 | 2022-12-20 | 주식회사 아도반테스토 | 시험 장치 |
| KR20220167213A (ko) | 2021-06-11 | 2022-12-20 | 주식회사 아도반테스토 | 시험 방법, 시험 장치 및 프로그램 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100504974C (zh) | 显示装置的驱动器电路 | |
| US8217923B2 (en) | Data driver for display device, test method and probe card for data driver | |
| JP3312423B2 (ja) | 平面表示装置、アクティブマトリクス基板および検査方法 | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US5402666A (en) | Method and apparatus for precise measurement of differential pressures | |
| JPH0862307A (ja) | 高精度電圧試験装置 | |
| JP3522662B2 (ja) | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 | |
| KR20010015401A (ko) | 반도체 집적회로의 검사장치 및 검사방법 | |
| CN108305576B (zh) | 显示装置 | |
| JP2003322673A (ja) | 基準電圧発生装置及びそれを備えた半導体集積回路、半導体集積回路の検査装置及び検査方法 | |
| IT9068063A1 (it) | Circuito per il trattamento del segnale fornito da un sensore di ossigeno del tipo allo zirconio. | |
| WO2011048723A1 (ja) | 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置 | |
| JP4624109B2 (ja) | 半導体装置の検査回路 | |
| US20020121917A1 (en) | Apparatus and method for testing electrode structure for thin display device using FET function | |
| JP2009074850A (ja) | 半導体集積回路の検査方法及び半導体集積回路 | |
| KR101065416B1 (ko) | 원장 검사 장치 및 그 검사 방법 | |
| US6363508B1 (en) | Method for testing reflection LCD projector and display panel pixel area thereof | |
| JP3131585B2 (ja) | 半導体検査回路および半導体回路の検査方法 | |
| US3602809A (en) | High speed function tester for integrated circuits | |
| US20040100299A1 (en) | Apparatus and method for testing electrode structure for thin display device using FET function | |
| US6084578A (en) | Device for generating drive signal of matrix display device | |
| JPH02154292A (ja) | アクティブマトリックスアレイとその検査方法 | |
| JPH05288812A (ja) | 集積回路素子及びこれを用いた電子装置 | |
| KR100430096B1 (ko) | 구동회로검사방법및그장치 | |
| JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |