IT9068063A1

IT9068063A1 - Circuito per il trattamento del segnale fornito da un sensore di ossigeno del tipo allo zirconio.

Info

Publication number: IT9068063A1
Application number: IT068063A
Authority: IT
Inventors: Cesario Cianci; Franco Salerno
Original assignee: Marelli Autronica
Priority date: 1990-12-27
Filing date: 1990-12-27
Publication date: 1992-06-27
Also published as: IT9068063A0; EP0492431A1; US5313121A; IT1241373B; JPH04315043A

Description

DESCRIZIONE dell'invenzione industriale dal titolo! "Circuito per il trattamento del segnale fornito da un sensore di ossigeno del tipo allo zirconio"

TESTO DELLA DESCRIZIONE

La presente invenzione riguarda un circuito per il trattamento del segnale fornito da un sensore di ossigeno al biossido di zirconio, o sonda lambda, in particolare per l'impiego come circuito di interfaccia fra un tale sensore ed un'unità elettronica di comando in un sistema di controllo delle emissioni in un motore a combustione interna per autoveicoli.

Più specificamente l'invenzione è diretta ad un circuita comprendente un convertitore tensione/eorrente con due terminali di ingresso destinati ad essare collegati ai terminali del sensore di ossigeno, ed un circuito amplificatore collegato all'uscita di tale convertitoro.

Un circuito di tale tipo è costituito da dispositivo integrato LM1964 prodotto e commercializzato dalla National Semiconductors. La struttura di tale dispositivo noto è descritta nell'articolo "Instrumentation Amplifier IC Designed for Oxygen Senior Interface Requirements" di B.D. Miller e L.R. Sample» IEEE Journal of Solid-state Circuite» Voi. SC~16» n. 6» dicembre 1981.

11 circuito noto descritto in tale articolo comprende un convertitore tensione/corrente in cui il segnale di ingresso» proveniente dal sensore» viene elaborato in modo differenziale» ma la conversione tensione/corrente è effettuata ad anello aperto ed in modo non differenziale» con l’introduzione di errori che dipendono dal processo di integrazione del circuito (errori sistematici di corrente e di offset» amplificazione dei transistor ri» effetto Early). A tale convertitore tensione/ corrente è collegato un amplificatore non-invertente» che amplifica ulteriormente gli errori introdotti nella conversione. Nel circuito integrato LM1964 le caratteristiche di amplificazione dipendono quindi non esclusivamente dal rapporto delle resistenze di taluni resistor!» ma anche dal “matching" dei componenti attivi. Cosi il dispositivo» che ai fini delle connessioni esterne presenta sette terminali o pin, presenta nel suo complesso ben venti terminali o pin, tredici dei quali servono per l'effettuazione di operazioni di taratura di caratteristiche di generatori interni, dell'offset e dei guadagni. A causa delle numerose operazioni di taratura necessarie il dispositivo risulta costoso e crìtico. Esso richiede inoltre due diverse tensioni di alimentazione (+5 e 12V).

Lo scopo della presente invenzione è di realizzare un circuito del tipo sopra indicato, il quale consenta di risolvere i problemi del circuito precedente sopra considerato.

‘Tale scopo viene realizzato secondo l'invenzione mediante un circuito di trattamento del tipo sopra specificato, caratterizzato dal fatto che

il suddetto convertitore tensione/corrente è di tipo differenziale e presenta due terminali di uscita ai quali nel funzionamento sono disponibili due correnti uguali e contrarie, di intensità proporzionale alla tensione fra .gli ingressi del convertitore, e che

detto circuito amplificatore 6 un amplificatore differenziale di transresistenza a guadagno elevato, con due ingressi collegati alle uscite di detto convertitore e con due terminali di uscita tra i quali nel funzionamento risulta disponibile una tensione differenziale proporzionale all'intensità delle correnti fornite in uscita da detto convertitore.

Alle uscite di detto amplificatore pub essere convenientemente collegato un circuito di conversione dappio/singolo <double-ended/single-ended) .

Il circuito secondo l'invenzione pub operare con collegamento al sensore di tipo bilanciato oppure sbilanciato o semi-differenziale.

'Convenientemente il circuito secondo l'invenzione pub essere realizzato come circuito integrato in tecnologia CMOS-P well.

Il convertitore differenziale tensione/corrente pub essere .vantaggiosamente realizzato con uno stadio differenziale di ingresso a transistori CMOS—P well a canale n con il source collegato al P-well, 1 source di tali transistori costituendo gli ingressi di tale convertitore. Questa soluzione consente al circuito di trattare segnali che diventano negativi rispetto alla massa, senza clamping di tali segnali.

Ulteriori caratterietiche e vantaggi del circuito secondo l'invenzione appariranno dalla descrizione dettagliata che segua, effettuata con riferimento ai disegni allegati, forniti a puro titolo di esempio non limitativo, nei quali:

la figura 1 è uno schema a blocchi che mostra la struttura di un sistema per il controllo delle emissioni di un motore a combustione interna, includente un sensore di ossigeno al biossido di zirconio ed un circuito secando l'invenzione,

la figura 2 è uno schema della struttura interna del circuito per il trattamento del segnale fornito da un sensore di ossigeno, realizzato secóndo l'invenzione,

la figura 3 i una schema circuitale relativo ad un modo di realizzazione di un convertitore differenziale tensione/corrente compreso nel circuito della figura 2,

la figura 4 è uno schema che mastra un modo di realizzazione di un circuito di controllo della tensione di modo comune compreso nel circuito della figura,

la figura 3 mostra un modo di realizzazione di un generatore di tensione di soglia per il circuito mostrato nella figura 4.

Nella figura 1 è mostrato lo schema di un sistema per il controlla delle emissioni di un motore. Tale sistema comprende, in modo per sé noto, un sensore di ossigeno 5, del tipo al biossido di zirconio, noto anche correntemente con il nome di sonda lambda. Tale sensore è essenzialmente una cella elettrochimica sensibile alla differenza nel contenuto di ossigeno fra l'atmosfera ed i gas di scarico del motore. Da un punto di vista elettrico esso pub essere sostanzialmente considerato come un generatore di una tensione che varia in funzione della temperatura e del rapporto fra le pressioni parziali dell'ossigeno nell'atmosfera e nei gas di scarico.

Nel sistema della figura 1 il sensore S è accoppiato ad un'unità elettronica di controllo ECU attraverso un circuito di interfaccia IC. Tale circuito presenta due terminali di ingresso indicati con A e B, collegati ai terminali del sensore S, due terminali C e D per il collegamento ad una sorgente di tensione e alla massa, due ulteriori terminali E e F per il collegamento di un condensatore di filtro CF, ed un terminale di uscita G tipicamente destinato ad essere collegato ad un convertitore analogico/digitale A/D dell'unità di controllo ECU.

Nel -funzionamento il circuito di interfaccia in estrema sintesi amplifica e filtra il segnale fornito dal sensore e passa dunque il segnale amplificato e filtrato all'unità di controllo ECU. Tale unità» che tipicamente pub essere .realizzata con l'impiego di un microprocessore, provvede a pilotare corrispondentemente dispositivi attuatori H, di tipo per sé noto, associati al motore a combustione interna ICE. Tali attuatori sono in particolare atti a modificare il rapporto arla/combustiblle o titolo della miscela alimentata al motore a combustione interna.

Tipicamente il sensore S risulta montato ad una certa distanza dal circuito di interfaccia IC ed è collegato alla massa del motore» indicata con GND1 nella figura 1- Per contro, il circuito di interfaccia IC e l'unità ECU sono collegati ad un altro conduttore di massa, indicato con GND nella figura 1. Di conseguenza il circuito di interfaccia IC sente al suo ingresso non .solo il segnale effettivamente proveniente dal sensore S, bensì anche una tensione di errore di modo comune Vmc rappresentata dalla differenza dì potenziale esistente fra la massa GND1 e la massa GND- Tale differenza di potenziale pub assumere valori tutt'altro che trascurabili, dell'ordine di 1 V.

Al circuito di interfaccia IC si richiede inoltre che esso possa funzionare anche nel caso in cui si interrompa il collegamento fra uno o l'altro dei terminali del sensore ed il circuito. In tali circostanze si richiede che il circuito IC continui ad operare, fornendo all'unità EGU un segnale di caratteristiche atte a consentire una diagnosi del guasto intervenuto.

Nella figura 2 è mostrata una struttura di principio di un circuito di interfaccia IC secondo l'invenzione. In tale figura è stato indicata soltanto il conduttore di massa GNDs della tensione di errore di modo comune Vcm si tiene conto mediante un generatore di tensione fittizio. 'indicato con Vcm, collegato fra il sensore S e la massa GND.

Come mostra la figura 2, un circuito di interfaccia IC secondo l'Invenzione comprende fondamentalmente un convertitore differenziale tenslone/corrente V/I con due ingressi rispettivamente collegati ai terminali A e B (e dunque al sensore S) e con due uscite rispettivamente collegate a due ingressi di un amplif icatore differenziale di transresistenza complessivamente indicato con TDA. Tale amplificatore presenta due uscite collegate agli ingressi di un circuito D/S, avente la funzione di convertitore dopplo/singolo (double-ended/single--ended) e di filtro. A tale circuito è collegato il condensatore di filtraggio FC.

L'uscita del circuito D/S rappresenta di fatto l'uscita dell'intero circuito di interfaccia.

Il convertitore differenziale tensione/corrente V/l comprende essenzialmente due amplificatori di ingresso A1 e A2 le cui uscite sono collegate ai gate di due transistori M3 e M4. Convenientemente tali transistori sono di tipo CMOS. Come si potrà meglio apprezzare nel seguito, l'intero circuito di interfaccia IC 6 convenientemente realizzabile sotto forma .di circuito integrato in tecnologia CMOS-P wall, con una singola tensione di alimentazione a 5V.

Fra 1 source dei transistori M3 e M4 è interposto un resistore Ri. I drain di V/I e M4 rappresentano le uscite del convertitore V/l, e sono collegate agli ingressi dell'ampiificatore differenziale di transresistenza TDA.

Indicando con la tensione generata dal sensore S, nel funzionamento il convertitore V/I rende disponibile in uscita due segnali di corrente di segno contrario e di uguale intensità I

L'amplificatore TDA comprende essenzialmente un amplificatore di transresistenza TA con due resistori di retroazione Rf fra gli ingressi e le uscite .

Se con i si indica la corrente fluente tra gli ingressi dell'amplificatore TA, tale amplificatore fornisce nel funzionamento in uscita un segnale di tensione differenziale · i in cui Rm è il guadagno (transresistenza} di tale amplificatore.

'Con riferimento alla figura 2, si pub agevolmente verificare che la tensione differenziale fornita in uscita dall'amplificatore TDA assume la seguente espressione:

Se la transresistenza m dell'amplificatore TA è assai elevata ed in particolare molto maggiore di Rf l'espressione della tensione si riduce alla seguente:

Questa espressione mostra che se il guadagno di transresistenza dell 'amplificatore TA è sufficientemente elevato, il guadagno complessivo Vd/Vi dipende in pratica soltanto dal rapporto fra le resistenze RF e Ri. Con le usuali tecniche di integrazione è possibile realizzare dette resistenze in modo tale che il loro rapporto risulti preciso all'1%, senza necessità di richiedere tarature esterne. Conseguentemente il circuito di interfaccia IC secondo l'invenzione pub essere convenientemente realizzato sotto forma di circuito integrato con soli sette pin ed una singola alimentazione (ad es. 5V) e cioè con i soli sette terminali indicati con A a G nelle figure 1 e 2, senza la necessità di prevedere ulteriori pin per la realizzazione delle tarature interne. Ciò rappresenta un vantaggio sostanziale della soluzione secondo l'invenzione.

Il segnale viene applicato all'ingressa del convertitore D/S. Questo comprende un amplificatore operazione OA con l'ingressa non-invertente collegato ad un'uscita dell'amplificatore differenziale di transresistenza TDA attraverso un resistere R1. Un resistore R2 è collegato fra .l'ingresso noninvertente dell'amplificatore OA e la massa GND.

L'ingresso invertente di DA è collegato all'altra uscita di TDA tramite due reslstori R3 e R4.

Fra l'ingresso invertente e l'uscita di OA è collegato un resistere di retroazione R5.

I terminali E e F sono collegati alla giunzione di R1e R2 e, rispettivamente, alla giunzione fra

R3 e R4

Indicando con Vdp e Vdn le tensioni esistenti fra le uscite di TDA e la massa GND, l'espressione della tensione VO fornita in uscita dal circuita di conversione e filtraggio D/S assume la seguente espressione:

Se il circuito D/S b realizzato in modo tale che'si abbia

si ottiene

Poiché il resistere R2 è collegato alla massa, la caratteristica di uscita del circuita D/S è tale per cui quando il segnale differenziale Vd nullo. si hanno 0 volt in uscita

Il condensatore FC esterno al circuito di interfaccia IC determina la caratteristica di filtraggio di tipo passa-basso della funzione di trasferimento complessiva VO/Vi, cortocircuitando l'ingresso dell'amplificatore di uscita OA alla frequenza , in cui CFC è la capacità del condensatore FC.

Con T è complessivamente indicato un circuito generatore di tensione di riferimento, collegato fra i terminali di ingresso A e B- Tale circuito consente al dispositivo nel suo complesso di poter funzionare anche in caso di distacco del sensore dall*ingresso A di IC e nella realizzazione schematica mostrata nella figura 2 esso comprende essenzialmente un resistore RT in serie ad un generatore di tensione ΕT, atto a generare una tensione dell'ordine di ad esempio 300 mV. La resistenza del resistore deve essere molto maggiore della resistenza interna del sensore 5, cosicché quando tale sensore è effettivamente collegato al terminale A il circuito T risulta praticamente ininfluente.

Quando invece il sensore S dovesse essere scollegato dal terminale A il circuito T fa si che la tensione d'uscita Vo assuma un valore costante predeterminato.

Lo schema del circuito T presentato nella figura 2 è puramente concettuale. Nella realizzazione pratica l'azione del generatore viene surrogata con generatori di correnter secondo un accorgimento peraltro di par sé già applicato nel dispositivo integrato LM1964 e descritto nell'articolo menzionata nell'introduzione della presente descrizione.

Nella figura 2 con Rcm è indicato un resistore interposto fra i terminali B e D atto a determinare la polarizzazione del circuito IC quando il suo ingressa 6 completamente bilanciato.

Sebbene nello schema della figura 2 il resistore Rcm appaia come interno al circuito IC, è di per sé evidente che esso potrebbe essere anche previsto all'esterno di tale circuito, fra il terminale D e la massa GND.

Nella realizzazione mostrata nella figura 3, il convertitore differenziale V/l comprende due transistori di ingresso M1 e M2 di tipo CMOS-P well a canale n, con i terminali di source collegati ai rispettivi P-well ed terminali A e B. Ai gate di M1 e MS sono rispettivamente collegati i drain di altri due transistori CMOS—P well a canale n M5 e M&, operanti da generatori di corrente, aventi i terminali di source e P-well collegati al terminale B. 1 drain di MS e M6 sono collegati al terminali di source di M3 e M4, i gate dei quali sono collegati ai drain di M1 e MS.

Il resistere è collegato fra i source di M3 e M4.

I gate di M5 e M6 sono interconnessi fra loro, e collegati al gate di un ulteriore transistore M30, anch'esso di tipo CMDS-P well a canale n avente il source collegato al P-well ed al terminale B, ed il drain collegato al gate. Al drain di M30 è collegato un generatore di corrente di intensità IB.

II collegamento dei source di M5 e M6 al terminale B assicura che M5 e M6 che fungono da generatori di corrente di polarizzazione, siano sempre assoggettati ad una tensione che è almeno uguale alla tensione gate-source di M1 o M2, indipendentemente dalla tensione di modo comune applicata al terminale di ingresso B.

Ai drain di M1 e MS sono collegati due generatori di corrente IT. Tali generatori di corrente forniscono la corrente di polarizzazione ai transistori di ingresso M1 e MS, e allo stesso tempo determinano sul resistore RT una caduta di tensione funzionalmente equivalente a quella indotta dal generatore ET nello schema della figura 2.

I transistori M5 e M6 assicurano la polarizzazione dei transistori M3 e MA, consentendo escursioni negative del segnale di modo comune di ingresso sino ad un valore prefissato, che pub essere ad esempio di circa -5 V.

I drain di M3 e MA sono collegati ai drain di due ulteriori transistori M9 e M10 che hanno i terminali di source collegati alla sorgente di tensione VDD, ed i gate interconnessi tra loro e collegati all'uscita di un circuito CMC di controllo della tensione di modo comune all'ingresso dell'amplificatore operazionale TA. Il circuita di controllo CMC ha due ingressi collegati ai drain di M9 e M10.

Nel funzionamento il convertitore V/l opera in sintesi nel modo seguente.

Per effetto della retroazione sui transistori M1 e M2, la tensione di ingresso Vi viene trasferita sul resistore Ri, generando uno sbilanciamento differenziale delle correnti di drain dei transistori M3 e MA. Tale corrente differenziale viene raccolta dai resistori di retroazione RF dell'amplificatore differenziale di transresistenza TDA dando luogo ad una tensione di uscita differenziale Vd. la cui espressione è stata data in precedenza.

I transistori M9 e M10, unitamente al circuito di controllo CMC, determinano la tensione di modo comune all'ingresso dell'amplificatore operazionale TA, nel modo che verrà ara ulteriormente descritto con riferimento alle figure 4 e 3.

Come appare nella figura 4, il circuito di controllo CMC comprende un circuito Q collegato ai drain di M9 e M10 per misurare le variazioni della tensione di modo comune Vcmi all'ingresso dell'amplificatore TDA. Il circuito Q nella realizzazione illustrata comprende due transistori CMOS, indicati con M2B e M29, aventi i gate collegati ai drain di M9 e M10, i drain collegati alla sorgente e i source connessi tra loro e collegati ad un generatore di corrente I1.

I source di M28 e M29 rappresentano l'uscita del circuito Q, la quale uscita è collegata ad un primo ingresso di un amplificatore Acm la cui uscita 6 collegata ai gate di M9 e M10. L'altro ingresso dell'amplificatore differenziale Acm è collegato all'uscita di un circuito di riferimento complessivamente indicato con R.

Nel complesso l'amplificatore Acm ed i circuiti Q e R costituiscono un anello di retroazione che tende a stabilizzare la tensione di modo comune Vcmi. L'amplificatore Acm controlla i gate di M9 e M10 in modo tale da tendere ad annullare la tensione tra i suoi terminali di ingresso.

Al fine di massimizzare la dinamica del segnale di ingressa Vi, è opportuno che i transistori M9 e M10 operino al limite della condizione di saturazione.Pertanto il circuito CMC impone una tensione di modo comune·

in cui V1 e V2 sono le tensioni del drain di M9 e M10 rispetto alla massa GND, e vdssat è la tensione drain-source di saturazione dei transistori M9 e M10.

Il circuito di riferimento R genera corrispondentemente una tensione di riferimento Vcr pari a A tale scopo il circuito R comprende un primo transistore M23 che è una replica di M9 (M10), ed un transistore M27 che è una replica di M28 (M29). Il source di M23 è collegato alla sorgente VDDr mentre il suo gate è collegato al gate di M27.Quest'ultimo ha il drain collegato a VDD, ed il source collegato ad un generatore di corrente I1·

Nello schema della figura 4 fra M23 ed M27 è interposto un circuito generatore di tensione di polarizzazione complessivamente indicato con TC. Nella soluzione concettuale mostrata nella figura 4 il circuito TC comprende un generatore di tensione di soglia fra il gate di M27 ed il drain di M23, inoltre i gate di M23 ed M27 sono connessi fra loro e un generatore di corrente ΙB è interposto fra TC e la massa. Tale generatore di corrente IB corrispondente ai generatori parimenti indicati con IB raffigurati nella figura 4 fra i drain di M9 ed M10 ed equivalenti alla circuiteria che nello schema della figura 3 è compresa fra i drain di detti transistori e la massa.

'Il generatore fa si che il transistore M23 sia polarizzata ad una tensione di saturazione uguale alla tensione di saturazione che si vuole imporre sul transistori M9 e M10.

Nella figura 5 è mostrata una versione realizzativa del circuito TC della figura 4, comprendente cinque transistori indicati con M21, M22, Μ24, Μ25 e M26 di tipo CMOS-P well a canale p. M21 ed M24 hanno i rispettivi gate collegati con i rispettivi drain. M21 ha il source collegato alla sorgente di tensione VDD e il drain connesso al source di M24 che ha a sua volta il gate collegato a quello di 1125 ed il drain collegato al generatore di corrente Ig. M22 ha il source collegato VDD, il gate collegato al gate di M21, ed il drain collegato al Bouree di M25. M25 ha il drain connesso alla massa GND ed il source collegato al drain di M26, il quale ha il drain collegato a massa ed il source collegato al drain di M23. Il gate di M23 è connesso ai gate di M21 ed M22. 1 transistori M21, M22, M25 ed M26 sono dimensionati in modo da poter portare la stessa corrente. Si suppone inoltro che abbiano una stessa tensione di soglia Vt. Il transistore M24 è realizzato in modo tale che il suo rapporto di aspetto K = W/L (W -ampiezza del canale; L = lunghezza del canale) sia pari ad un quarto di quello di M21, M22, M25 ed M26.

In tali ipotesi, come si pub agevolmente verificare, il circuito TC nel funzionamento fa si che fra il source ed in drain di MZ3 si abbia una tensione V = Vdssat-Naturalmente lo schema sopra descritto con riferimento alla figura 5 è solo un esempio del vari modi in cui si pub fare in modo che fra drain e source di M23 si abbia proprio la tensione Il circuito secondo l'invenzióne presenta numerosi vantaggi.

In primo luogo, come si é già visto, il guadagno di amplificazione dipende in pratica esclusivamente dal rapporto fra i valori di resistenza di due resistori e può essere realizzato in modo sufficientemente preciso senza richiedere successive tarature dall'esterno.

Come appare nella figura 2, la struttura del circuito è perfettamente simmetrica e differenziale, ed il dispositivo risulta nel suo complesso altamente immune da errori sistematici (di guadagno, di off-set e derive) e presenta valori elevati di reiezione della variazione di modo comune di ingresso (CMRR) e dei disturbi sulla tensione di alimentazione (PSRR).

Il circuito può essere realizzato sotto forma di circuito integrato, con un numero estremamente ridotto di pin e con una sola tensione di alimentazione. L'adozione della tecnologia CMOS-P well consente di limitare le escursioni della tensione di modo comune a valori estremamente bassi.

Naturalmente, fermo restando il principio del trovato, le forme di attuazione ed i particolari di realizzazione potranno essere ampiamente variati rispetto a quanto è stato descritto ed illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito della presente invenzione.

Claims

RIVENDICAZIONI 1. Circuito per il trattamento del segnale fornito da un sensore di ossigeno (3) al biossido di zirconio o sonda lambda, in particolare per l'impiego come circuito di interfaccia (IC)fra un tale sensore (S) ed un'unità elettronica di comando (ECU) in un sistema di controllo delle emissioni di motore a combustione interna; il circuito comprendendo un convertitore tensione/corrente (V/l) con due terminali di ingresso (A, B) destinati ad essere collegati ai terminali del sensore (S),.ed un circuito amplificatore (TDA) collegato all'uscita di detto convertitore (V/l); caratterizzato dal fatto che - detto convertitore tensione/corrente (V/l) è dì tipo differenziale e presenta .due terminali di uscita ai quali nel funzionamento sono disponibili due segnali di corrente (Ii) uguali e contrari, di intensità (Vi.·/Ri.) proporzionale alla tensione (Vi.) fra gli ingressi (A, B) del convertitore (V/l), e che - detto circuito amplificatore (TDA) è un amplificatore differenziale di trans-resistenza, a guadagno (Rm) elevato, con due ingressi collegati alle uscite di detto convertitore (V/l) e con due terminali d'uscita fra i quali nel funzionamento risulta disponibile una tensione differenziale (Vd) proporzionale all'intensità delle correnti fornite in uscita da detto convertitore (V/l).
2. Circuito secondo la rivendicazione 1, caratterizzato dal fatto che alle uscite di detto amplificatore (TDA) è collegato un circuito di conversione doppio/singolo (D/S).
3. Circuito secondo la rivendicazione 1 o 2, caratterizzato dal fatto che è realizzato come circuito integrato in tecnologia CMOS-P well.
4. Circuito . secando una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che il convertitore differenziale tensione/corrente (V/l) presenta uno stadio differenzlale di ingresso realizzato con transistori CMOS-P . well a canale n (M1, M2, M5, M6, M30) aventi ciascuno il source collegato al P—well; i source di detti transistori fungendo da ingressi per detto convertitore (V/l).
5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che comprende inoltre un circuito di controllo della tensione di modo comune (CMC; M9, M10) all'ingresso dell'amplificatore differenziale di transresistenza (TDA).
6. Circuito secondo le rivendicazioni 4 e 9, caratterizzato dal fatto che il circuito di controllo dalla tensione di modo comune comprende una coppia di transistori (M9, M10) di tipo CM08 aventi il source collegato ad una sorgente di tensione di polarizzazione (VDD), i drain collegati agli ingressi dell'amplificatore differenziale di transresistenza (TDA) ed 1 gate collegati ad un circuito di controllo in retroazione (CMC) predisposto per pilotare detta coppia di transistori (M9, M10) in modo tale da mantenere la tensione di modo comune ad un valore sostanzialmente costante.
7. Circuito secondo la rivendicazione 6, caratterizzato dal fatto che detto circuito di controllo in retroazione (CMC) predisposto per pilotare detta coppia di transistori (M9, M10) in modo tale da mantenere la tensione di modo comune all’ingresso dell'amplificatore di transresistenza (TDA) sostanzialmente uguale alla differenza fra la tensione (VDD) di detta sorgente di polarizzazione e la caduta di tensione fra drain e source alla saturazione (Vdssat) di detta coppia di transistori (M9, M10).
8. Circuito secondo la rivendicazione 7, caratterizzato dal fatto che detto circuito di controllo in retroazione (CMC) comprende un circuito misuratore (Q) delle variazioni della tensione di modo comune, un circuito generatore (R) per fornire una tensione di riferimento per la tensione di modo comune, e 'un amplificatore (Acm) di comando con un primo ed un secondo ingresso collegati al circuito misuratore (Q) ed al circuito generatore (R) e predisposto per pilotare detta coppia di transistori (M9, M10) in modo tale da tendere ad annullare la tensione fra detti suoi primo e secondo ingresso.
9. Circuito secondo la rivendicazione 8, caratterizzato dal fatto che ·detto circuito misuratore (Q) comprende due transistori CMOS (MSB, M29) aventi i drain connessi alla sorgente di tensione (V DD) , i source connessi ad un medesimo primo generatore di corrente (1.) ed i gate connessi ai drain della suddetta coppia di transistori (M9, M10), i source di detti transistori (M28, Μ29) essendo connessi al primo ingresso di detto amplificatore di comando (Acm).
10. Circuito secondo la rivendicazione 9, caratterizzato dal fatto che detto circuito generatore (R) comprende un primo transistore (M23) costituente una replica di uno dei transistori di detta coppia (M9, M10) ed avente il source connesso alla sorgente di polarizzazione (VDD) ed un secondo transistore (M27), costituente una replica di uno di detti due transistori (Μ28, Μ29) ed avente il drain connesso a detta sorgente (VDD), il source connesso ad un generatore di corrente di intensità sostanzialmente uguale a quella di detto primo generatpre di corrente (Ii); detto secondo transistore essendo accoppiato a detto primo transistore (Μ23) tramite un circuito generatore di tensione di polarizzazione (TC; figure 4 e 5). Il tutto sostanzialmente come descritto ed illustrato e per gli scopi specificati.