JPH0851372A - 無線送信出力制御回路 - Google Patents
無線送信出力制御回路Info
- Publication number
- JPH0851372A JPH0851372A JP6205984A JP20598494A JPH0851372A JP H0851372 A JPH0851372 A JP H0851372A JP 6205984 A JP6205984 A JP 6205984A JP 20598494 A JP20598494 A JP 20598494A JP H0851372 A JPH0851372 A JP H0851372A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- output
- control circuit
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 198
- 238000001514 detection method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Transmitters (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 小型化と消費電力の低減化とを図りつつ、安
定した送信出力制御を行うことができる無線送信出力制
御回路を提供する。 【構成】 データ書込制御回路９によって、次に送信す
る送信スロットＳのレベルの偏差を計算し、この偏差と
出力制御情報とを含むデータＤをＲＡＭ８に書込み、次
に送信する送信スロットＳの直前のガードタイム内でデ
ータＤをＲＡＭ８から出力させる。そして、Ｄ／Ａコン
バータ１０により、このデータＤをラッチし、次に送信
する送信スロットＳの送信タイミングに合せてこのデー
タＤをアナログ変換して出力する。すると、ドライバア
ンプ１１により駆動された電圧制御可変減衰器４が、デ
ータＤが示す偏差を無くすように次に送信する送信スロ
ットＳの出力レベルを制御する。
定した送信出力制御を行うことができる無線送信出力制
御回路を提供する。 【構成】 データ書込制御回路９によって、次に送信す
る送信スロットＳのレベルの偏差を計算し、この偏差と
出力制御情報とを含むデータＤをＲＡＭ８に書込み、次
に送信する送信スロットＳの直前のガードタイム内でデ
ータＤをＲＡＭ８から出力させる。そして、Ｄ／Ａコン
バータ１０により、このデータＤをラッチし、次に送信
する送信スロットＳの送信タイミングに合せてこのデー
タＤをアナログ変換して出力する。すると、ドライバア
ンプ１１により駆動された電圧制御可変減衰器４が、デ
ータＤが示す偏差を無くすように次に送信する送信スロ
ットＳの出力レベルを制御する。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＤＭＡ通信における
各スロットの送信出力を制御する無線送信出力制御回路
に関する。
各スロットの送信出力を制御する無線送信出力制御回路
に関する。
【０００２】
【従来の技術】従来の無線送信出力制御回路としては、
実開昭６４−５１３３０号公報記載のものがある。図５
は、この無線送信出力制御回路を示すブロック図であ
る。この無線送信出力制御回路は、予め各チャンネル毎
に送信出力切換信号をＲＯＭ１００に記憶させておく。
そして、チャンネル設定スイッチ１０１によるチャンネ
ル設定時に、マイクロコンピュータ１０２の制御で、Ｒ
ＯＭ１００から送信出力切換信号を読み出して自動電力
制御回路１０３に入力する。これにより、自動電力制御
回路１０３が送信出力切換信号に基づいて、送信部１０
４に接続された電力増幅器１０５の送信出力を制御する
ようになっている。
実開昭６４−５１３３０号公報記載のものがある。図５
は、この無線送信出力制御回路を示すブロック図であ
る。この無線送信出力制御回路は、予め各チャンネル毎
に送信出力切換信号をＲＯＭ１００に記憶させておく。
そして、チャンネル設定スイッチ１０１によるチャンネ
ル設定時に、マイクロコンピュータ１０２の制御で、Ｒ
ＯＭ１００から送信出力切換信号を読み出して自動電力
制御回路１０３に入力する。これにより、自動電力制御
回路１０３が送信出力切換信号に基づいて、送信部１０
４に接続された電力増幅器１０５の送信出力を制御する
ようになっている。
【０００３】ところで、近年の通信では、デジタル通信
が急速に多用されるようになってきており、しかも、デ
ジタル通信における変調方式では、π／４シフトＱＰＳ
ＫのＴＤＭＡ方式が主流となっている。ＴＤＭＡ方式に
おいては、変調成分にＡＭ（振幅変調）成分を含むの
で、図５に示した無線送信出力制御回路のように電力増
幅器１０５に直接作用させて出力制御するのは好ましく
ない。そこで、リニアリティの良い出力レベル可変回路
を送信部１０４と電力増幅器１０５の間に介設し、この
出力レベル可変回路を用いて、電力増幅器１０５の送信
出力を制御すると共にそのレベルの安定化を図ってい
る。
が急速に多用されるようになってきており、しかも、デ
ジタル通信における変調方式では、π／４シフトＱＰＳ
ＫのＴＤＭＡ方式が主流となっている。ＴＤＭＡ方式に
おいては、変調成分にＡＭ（振幅変調）成分を含むの
で、図５に示した無線送信出力制御回路のように電力増
幅器１０５に直接作用させて出力制御するのは好ましく
ない。そこで、リニアリティの良い出力レベル可変回路
を送信部１０４と電力増幅器１０５の間に介設し、この
出力レベル可変回路を用いて、電力増幅器１０５の送信
出力を制御すると共にそのレベルの安定化を図ってい
る。
【０００４】
【発明が解決しようとする課題】しかし、上記した従来
の無線送信出力制御回路では、次のような問題点があ
る。上記のようなπ／４シフトＱＰＳＫの変調方式でＴ
ＤＭＡ通信を行う通信機として、デジタルコードレス電
話がある。この電話は、４スロット多重通信のＴＤＭＡ
−ＴＤＤである。ところで、π／４シフトＱＰＳＫの変
調方式では、変調成分にＡＭ成分が含まれているので、
スロット内で送信出力のレベルを変化させると、データ
誤りが生じる。したがって、スロットとスロットとの間
のガードタイム内において、送信信号の送信出力を制御
しかつ送信出力レベルを安定させる制御を行わなければ
ならない。このガードタイムは、上記デジタルコードレ
ス電話では約３０μｓであり、非常に短い。このため、
デジタルコードレス電話における上記送信出力制御と送
信出力レベル安定化制御とを３０μｓという短い時間内
に行わなければならない。
の無線送信出力制御回路では、次のような問題点があ
る。上記のようなπ／４シフトＱＰＳＫの変調方式でＴ
ＤＭＡ通信を行う通信機として、デジタルコードレス電
話がある。この電話は、４スロット多重通信のＴＤＭＡ
−ＴＤＤである。ところで、π／４シフトＱＰＳＫの変
調方式では、変調成分にＡＭ成分が含まれているので、
スロット内で送信出力のレベルを変化させると、データ
誤りが生じる。したがって、スロットとスロットとの間
のガードタイム内において、送信信号の送信出力を制御
しかつ送信出力レベルを安定させる制御を行わなければ
ならない。このガードタイムは、上記デジタルコードレ
ス電話では約３０μｓであり、非常に短い。このため、
デジタルコードレス電話における上記送信出力制御と送
信出力レベル安定化制御とを３０μｓという短い時間内
に行わなければならない。
【０００５】しかしながら、送信出力制御と送信出力レ
ベル安定化制御を行うには、次のスロットに対してどの
レベルの出力制御をすべきかを決定し、かつこの決定し
たレベルが予め決められたレベルに対してどの程度の偏
差を有するかを判断し、しかる後、偏差を小さくするよ
うな制御データを出力するという一連の処理を、３０μ
ｓという短い時間内で行わなければならないので、その
処理に高速化が要求される。しかし、このような処理の
高速化を図るには、無線送信出力制御回路の構造を複雑
にしなければならないので、装置の大型化と消費電力の
増大とを招くこととなり、このような無線送信出力制御
回路をデジタルコードレス電話等の携帯機器に適用する
ことはできない。
ベル安定化制御を行うには、次のスロットに対してどの
レベルの出力制御をすべきかを決定し、かつこの決定し
たレベルが予め決められたレベルに対してどの程度の偏
差を有するかを判断し、しかる後、偏差を小さくするよ
うな制御データを出力するという一連の処理を、３０μ
ｓという短い時間内で行わなければならないので、その
処理に高速化が要求される。しかし、このような処理の
高速化を図るには、無線送信出力制御回路の構造を複雑
にしなければならないので、装置の大型化と消費電力の
増大とを招くこととなり、このような無線送信出力制御
回路をデジタルコードレス電話等の携帯機器に適用する
ことはできない。
【０００６】本発明は、上記問題点にかんがみてなされ
たもので、小型化と消費電力の低減化とを図りつつ、安
定した送信出力制御を行うことができる無線送信出力制
御回路を提供することを目的とする。
たもので、小型化と消費電力の低減化とを図りつつ、安
定した送信出力制御を行うことができる無線送信出力制
御回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の無線送信出力制御回路は、所定のタイミン
グで順次送信される送信スロットの信号を変調する変調
手段と、次に送信する送信スロットの出力制御情報及び
出力レベルの偏差等を示すデータをこの送信スロットよ
りも前の送信スロットの送信中に作成し、この送信スロ
ットの送信タイミングに合せて上記データを出力するデ
ータ作成手段と、このデータ作成手段からのデータに基
づいて上記次に送信する送信スロットの出力レベルを制
御する電圧制御手段とを備える構成としてある。
め、本発明の無線送信出力制御回路は、所定のタイミン
グで順次送信される送信スロットの信号を変調する変調
手段と、次に送信する送信スロットの出力制御情報及び
出力レベルの偏差等を示すデータをこの送信スロットよ
りも前の送信スロットの送信中に作成し、この送信スロ
ットの送信タイミングに合せて上記データを出力するデ
ータ作成手段と、このデータ作成手段からのデータに基
づいて上記次に送信する送信スロットの出力レベルを制
御する電圧制御手段とを備える構成としてある。
【０００８】請求項２記載の無線送信出力制御回路は、
上記変調手段を、ベースバンド信号をπ／４シフトＱＰ
ＳＫの送信変調信号に変調する直交変調器で構成してあ
る。
上記変調手段を、ベースバンド信号をπ／４シフトＱＰ
ＳＫの送信変調信号に変調する直交変調器で構成してあ
る。
【０００９】請求項３記載の無線送信出力制御回路は、
上記データ作成手段が、ＲＡＭと、上記次に送信する送
信スロットのレベルの偏差を計算し、この偏差と上記出
力制御情報とを含む上記データを上記ＲＡＭに書込み、
上記次に送信する送信スロットの直前のガードタイム内
にこのＲＡＭから上記データを出力させるデータ書込制
御回路と、上記ＲＡＭからのデータをラッチし、上記次
に送信する送信スロットの送信タイミングに合せて上記
データをアナログ変換して出力するＤ／Ａコンバータと
を備え、上記電圧制御手段が、上記Ｄ／Ａコンバータか
らのデータを入力するドライバアンプにより駆動され、
上記データが示す偏差を無くすように上記次に送信する
送信スロットの出力レベルを制御する電圧制御可変減衰
器で構成してある。
上記データ作成手段が、ＲＡＭと、上記次に送信する送
信スロットのレベルの偏差を計算し、この偏差と上記出
力制御情報とを含む上記データを上記ＲＡＭに書込み、
上記次に送信する送信スロットの直前のガードタイム内
にこのＲＡＭから上記データを出力させるデータ書込制
御回路と、上記ＲＡＭからのデータをラッチし、上記次
に送信する送信スロットの送信タイミングに合せて上記
データをアナログ変換して出力するＤ／Ａコンバータと
を備え、上記電圧制御手段が、上記Ｄ／Ａコンバータか
らのデータを入力するドライバアンプにより駆動され、
上記データが示す偏差を無くすように上記次に送信する
送信スロットの出力レベルを制御する電圧制御可変減衰
器で構成してある。
【００１０】請求項４記載の無線送信出力制御回路は、
上記電圧制御可変減衰器から出力される送信スロットの
出力レベルを検出し、その検出結果を上記データ書込制
御回路に出力する出力レベル検出器を備える構成として
ある。
上記電圧制御可変減衰器から出力される送信スロットの
出力レベルを検出し、その検出結果を上記データ書込制
御回路に出力する出力レベル検出器を備える構成として
ある。
【００１１】
【作用】上記無線送信出力制御回路によれば、変調手段
によって、所定のタイミングで順次送信される送信スロ
ットの信号が変調される。また、データ作成手段によっ
て、次に送信する送信スロットの出力制御情報及び出力
レベルの偏差等を示すデータがこの送信スロットよりも
前の送信スロットの送信中に作成され、この送信スロッ
トの送信タイミングに合せて出力される。そして、電圧
制御手段によって、データ作成手段からのデータに基づ
いて次に送信する送信スロットの出力レベルが制御され
る。
によって、所定のタイミングで順次送信される送信スロ
ットの信号が変調される。また、データ作成手段によっ
て、次に送信する送信スロットの出力制御情報及び出力
レベルの偏差等を示すデータがこの送信スロットよりも
前の送信スロットの送信中に作成され、この送信スロッ
トの送信タイミングに合せて出力される。そして、電圧
制御手段によって、データ作成手段からのデータに基づ
いて次に送信する送信スロットの出力レベルが制御され
る。
【００１２】請求項２記載の無線送信出力制御回路によ
れば、直交変調器によって、ベースバンド信号がπ／４
シフトＱＰＳＫの送信変調信号に変調される。また、請
求項３記載の無線送信出力制御回路によれば、データ書
込制御回路によって、次に送信する送信スロットのレベ
ルの偏差が計算され、この偏差と上記出力制御情報とを
含むデータが上記ＲＡＭに書込まれる。そして、次に送
信する送信スロットの直前のガードタイム内でＲＡＭか
らデータが出力される。そして、Ｄ／Ａコンバータによ
って、データがラッチされた後、次に送信する送信スロ
ットの送信タイミングに合せてデータがアナログ変換さ
れてＤ／Ａコンバータから出力される。すると、電圧制
御可変減衰器によって、データが示す偏差を無くすよう
に次に送信する送信スロットの出力レベルが制御され
る。
れば、直交変調器によって、ベースバンド信号がπ／４
シフトＱＰＳＫの送信変調信号に変調される。また、請
求項３記載の無線送信出力制御回路によれば、データ書
込制御回路によって、次に送信する送信スロットのレベ
ルの偏差が計算され、この偏差と上記出力制御情報とを
含むデータが上記ＲＡＭに書込まれる。そして、次に送
信する送信スロットの直前のガードタイム内でＲＡＭか
らデータが出力される。そして、Ｄ／Ａコンバータによ
って、データがラッチされた後、次に送信する送信スロ
ットの送信タイミングに合せてデータがアナログ変換さ
れてＤ／Ａコンバータから出力される。すると、電圧制
御可変減衰器によって、データが示す偏差を無くすよう
に次に送信する送信スロットの出力レベルが制御され
る。
【００１３】請求項４記載の無線送信出力制御回路によ
れば、出力レベル検出器によって、電圧制御可変減衰器
から出力される送信スロットの出力レベルが検出され、
その検出結果がデータ書込制御回路に出力される。
れば、出力レベル検出器によって、電圧制御可変減衰器
から出力される送信スロットの出力レベルが検出され、
その検出結果がデータ書込制御回路に出力される。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例に係る無線送信
出力制御回路を示すブロック図であり、図２は電圧制御
可変減衰器の回路図である。図１において、１はベース
バンド信号入力端子であり、６は送信出力端子であり、
７は送信タイミング信号入力端子である。ベースバンド
信号入力端子１は直交変調器２の入力側に接続されてい
る。直交変調器２は、ベースバンド信号入力端子１から
入力されたベースバンド信号をπ／４シフトＱＰＳＫの
送信変調信号Ｓに変調するためのものである。
て説明する。図１は、本発明の一実施例に係る無線送信
出力制御回路を示すブロック図であり、図２は電圧制御
可変減衰器の回路図である。図１において、１はベース
バンド信号入力端子であり、６は送信出力端子であり、
７は送信タイミング信号入力端子である。ベースバンド
信号入力端子１は直交変調器２の入力側に接続されてい
る。直交変調器２は、ベースバンド信号入力端子１から
入力されたベースバンド信号をπ／４シフトＱＰＳＫの
送信変調信号Ｓに変調するためのものである。
【００１５】この直交変調器２の出力側にはバッファア
ンプ３を介して電圧制御可変減衰器４が接続されてい
る。電圧制御可変減衰器４は、直交変調器２からの送信
変調信号Ｓを電圧制御するためのものである。電圧制御
可変減衰器４の出力側は、送信用増幅器５を介して送信
出力端子６に接続されており、送信用増幅器５によって
増幅された送信変調信号Ｓをこの送信出力端子６から送
信波として出力するようになっている。
ンプ３を介して電圧制御可変減衰器４が接続されてい
る。電圧制御可変減衰器４は、直交変調器２からの送信
変調信号Ｓを電圧制御するためのものである。電圧制御
可変減衰器４の出力側は、送信用増幅器５を介して送信
出力端子６に接続されており、送信用増幅器５によって
増幅された送信変調信号Ｓをこの送信出力端子６から送
信波として出力するようになっている。
【００１６】一方、送信タイミング信号入力端子７はＲ
ＡＭ８に接続されている。ＲＡＭ８は、データ書込制御
回路９からのデータＤを記憶するためのメモリであり、
送信タイミング信号入力端子７からの送信タイミング信
号入力に対応してデータＤを出力する。データ書込制御
回路９は、送信スロットの送信出力制御の情報と偏差と
を含むデータＤを作成してＲＡＭ８に格納する回路であ
る。
ＡＭ８に接続されている。ＲＡＭ８は、データ書込制御
回路９からのデータＤを記憶するためのメモリであり、
送信タイミング信号入力端子７からの送信タイミング信
号入力に対応してデータＤを出力する。データ書込制御
回路９は、送信スロットの送信出力制御の情報と偏差と
を含むデータＤを作成してＲＡＭ８に格納する回路であ
る。
【００１７】具体的には、送信スロットに対してどのレ
ベルの出力制御をすべきかを決定し、かつこの決定した
レベルが予め決められたレベルに対してどの程度の偏差
を有するかを判断する。例えば、図３に示す４つ送信ス
ロットにおいて、第２送信スロットＳ２の出力レベルを
制御する場合には、第１送信スロットＳ１の送信中に、
以前の送信第２スロットＳ２のレベルとこれから送信す
る送信第２スロットＳ２のレベルとの偏差を計算し、そ
の偏差をデータＤに含ませる。
ベルの出力制御をすべきかを決定し、かつこの決定した
レベルが予め決められたレベルに対してどの程度の偏差
を有するかを判断する。例えば、図３に示す４つ送信ス
ロットにおいて、第２送信スロットＳ２の出力レベルを
制御する場合には、第１送信スロットＳ１の送信中に、
以前の送信第２スロットＳ２のレベルとこれから送信す
る送信第２スロットＳ２のレベルとの偏差を計算し、そ
の偏差をデータＤに含ませる。
【００１８】ＲＡＭ８内に格納されたデータＤは、デー
タ書込制御回路９に制御によって、送信タイミング信号
入力端子７に次に送信する送信スロットの送信タイミン
グ信号が入力される直前のガードタイム内で読み出され
る。ＲＡＭ８の出力側には、Ｄ／Ａコンバータ１０が接
続されている。Ｄ／Ａコンバータ１０は、ＲＡＭ８から
入力されたデータＤをラッチし、次に送信する送信スロ
ットの送信タイミング入力時に、データＤをアナログ変
換して出力する。Ｄ／Ａコンバータ１０の出力側には、
ドライバアンプ１１が接続されている。ドライバアンプ
１１は、Ｄ／Ａコンバータ１０からのデータＤに基づい
て電圧制御可変減衰器４を駆動させるたものものであ
る。
タ書込制御回路９に制御によって、送信タイミング信号
入力端子７に次に送信する送信スロットの送信タイミン
グ信号が入力される直前のガードタイム内で読み出され
る。ＲＡＭ８の出力側には、Ｄ／Ａコンバータ１０が接
続されている。Ｄ／Ａコンバータ１０は、ＲＡＭ８から
入力されたデータＤをラッチし、次に送信する送信スロ
ットの送信タイミング入力時に、データＤをアナログ変
換して出力する。Ｄ／Ａコンバータ１０の出力側には、
ドライバアンプ１１が接続されている。ドライバアンプ
１１は、Ｄ／Ａコンバータ１０からのデータＤに基づい
て電圧制御可変減衰器４を駆動させるたものものであ
る。
【００１９】電圧制御可変減衰器４は、Ｄ／Ａコンバー
タ１０からのデータＤが示す偏差を無くすようにバッフ
ァアンプ３からの送信変調信号Ｓの電圧の減衰量を制御
して出力する。この電圧制御可変減衰器４は、図２に示
すような回路構成になっている。
タ１０からのデータＤが示す偏差を無くすようにバッフ
ァアンプ３からの送信変調信号Ｓの電圧の減衰量を制御
して出力する。この電圧制御可変減衰器４は、図２に示
すような回路構成になっている。
【００２０】図２において、２００はバッファアンプ３
の出力側に接続された信号入力端子であり、この信号入
力端子２００と、送信用増幅器５の入力側に接続された
信号出力端子２０１との間に、コンデンサ２０２，２０
３とピンダイオード２０４とコンデンサ２０５とが直列
に接続されている。そして、コンデンサ２０３とピンダ
イオード２０４に対して、ピンダイオード２０６，２０
７が並列に接続されている。このピンダイオード２０
６，２０７の間には、接地されたコンデンサ２０８が接
続され、ピンダイオード２０７の出力側には接地された
抵抗器２０９が接続されている。
の出力側に接続された信号入力端子であり、この信号入
力端子２００と、送信用増幅器５の入力側に接続された
信号出力端子２０１との間に、コンデンサ２０２，２０
３とピンダイオード２０４とコンデンサ２０５とが直列
に接続されている。そして、コンデンサ２０３とピンダ
イオード２０４に対して、ピンダイオード２０６，２０
７が並列に接続されている。このピンダイオード２０
６，２０７の間には、接地されたコンデンサ２０８が接
続され、ピンダイオード２０７の出力側には接地された
抵抗器２０９が接続されている。
【００２１】一方、コンデンサ２０３とピンダイオード
２０４の間には、ドライバアンプ１１の出力側に接続さ
れた制御電圧入力端子２１０とコンデンサ２１１とチョ
ークコイル２１２とが接続されている。これにより、バ
ッファアンプ３から信号入力端子２００を介して入力さ
れた送信変調信号Ｓの電圧レベルが、ドライバアンプ１
１から制御電圧入力端子２１０を介して入力された制御
信号によって制御され、信号出力端子２０１を介して送
信用増幅器５に出力されるようになっている。なお、２
１３は電源端子であり、抵抗器２１４を介してコンデン
サ２０３とピンダイオード２０６の入力側に接続されて
いる。
２０４の間には、ドライバアンプ１１の出力側に接続さ
れた制御電圧入力端子２１０とコンデンサ２１１とチョ
ークコイル２１２とが接続されている。これにより、バ
ッファアンプ３から信号入力端子２００を介して入力さ
れた送信変調信号Ｓの電圧レベルが、ドライバアンプ１
１から制御電圧入力端子２１０を介して入力された制御
信号によって制御され、信号出力端子２０１を介して送
信用増幅器５に出力されるようになっている。なお、２
１３は電源端子であり、抵抗器２１４を介してコンデン
サ２０３とピンダイオード２０６の入力側に接続されて
いる。
【００２２】また、図１において、送信用増幅器５の出
力側とデータ書込制御回路９との間には、出力レベル検
出回路１２が介設されている。この出力レベル検出回路
１２は、送信用増幅器５から出力される送信変調信号Ｓ
の出力レベルを検出し、その検出結果をデータ書込制御
回路９に出力するための回路である。
力側とデータ書込制御回路９との間には、出力レベル検
出回路１２が介設されている。この出力レベル検出回路
１２は、送信用増幅器５から出力される送信変調信号Ｓ
の出力レベルを検出し、その検出結果をデータ書込制御
回路９に出力するための回路である。
【００２３】次に、本実施例の動作について説明する。
図３は送信スロットを示す概略図であり、図４は動作を
示すタイムチャート図である。送信スロットは、図４の
（ａ）に示すように、送信第１スロットＳ１，送信第２
スロットＳ２，第３送信スロット，第４送信スロットの
順で送信される。いま、送信第１スロットＳ１を送信中
であり、次に送信される送信第２スロットＳ２の送信変
調信号Ｓのレベルを制御する動作について説明する。
図３は送信スロットを示す概略図であり、図４は動作を
示すタイムチャート図である。送信スロットは、図４の
（ａ）に示すように、送信第１スロットＳ１，送信第２
スロットＳ２，第３送信スロット，第４送信スロットの
順で送信される。いま、送信第１スロットＳ１を送信中
であり、次に送信される送信第２スロットＳ２の送信変
調信号Ｓのレベルを制御する動作について説明する。
【００２４】送信第１スロットＳ１が送信されると、デ
ータ書込制御回路９において以前の送信第２スロットの
レベルとこれから送信する送信第２スロットＳ２のレベ
ルとの偏差が計算され、その偏差と送信第２スロットＳ
２の送信出力の情報とがデータＤとして作成される。そ
して、図４の（ｃ）に示すように、送信第１スロットＳ
１の送信中に、データ書込制御回路９によってこのデー
タＤがＲＡＭ８に書込まれる。
ータ書込制御回路９において以前の送信第２スロットの
レベルとこれから送信する送信第２スロットＳ２のレベ
ルとの偏差が計算され、その偏差と送信第２スロットＳ
２の送信出力の情報とがデータＤとして作成される。そ
して、図４の（ｃ）に示すように、送信第１スロットＳ
１の送信中に、データ書込制御回路９によってこのデー
タＤがＲＡＭ８に書込まれる。
【００２５】そして、図４の（ｂ）及び（ｄ）に示すよ
うに、送信タイミング信号入力端子７に第２送信スロッ
トＳ２の送信タイミング信号が入力される直前になる
と、データ書込制御回路９の制御によってＲＡＭ８に格
納された送信第２スロットＳ２のデータＤが読み出さ
れ、Ｄ／Ａコンバータ１０に出力される。データＤがＤ
／Ａコンバータ１０に入力されると、図４の（ｅ）に示
すように、データＤがＤ／Ａコンバータ１０にラッチさ
れる。そして、図４の（ｂ）及び（ｆ）に示すように、
送信第２スロットＳ２の送信タイミング信号が送信タイ
ミング信号入力端子７に入力されると、データＤがアナ
ログ変換されてドライバアンプ１１に出力される。
うに、送信タイミング信号入力端子７に第２送信スロッ
トＳ２の送信タイミング信号が入力される直前になる
と、データ書込制御回路９の制御によってＲＡＭ８に格
納された送信第２スロットＳ２のデータＤが読み出さ
れ、Ｄ／Ａコンバータ１０に出力される。データＤがＤ
／Ａコンバータ１０に入力されると、図４の（ｅ）に示
すように、データＤがＤ／Ａコンバータ１０にラッチさ
れる。そして、図４の（ｂ）及び（ｆ）に示すように、
送信第２スロットＳ２の送信タイミング信号が送信タイ
ミング信号入力端子７に入力されると、データＤがアナ
ログ変換されてドライバアンプ１１に出力される。
【００２６】これと並行して、ベースバンド信号入力端
子１から入力された送信第２スロットＳ２のベースバン
ド信号が、直交変調器２によってπ／４シフトＱＰＳＫ
の送信変調信号Ｓに変調され、この送信変調信号Ｓがバ
ッファアンプ３を介して電圧制御可変減衰器４に入力さ
れる。
子１から入力された送信第２スロットＳ２のベースバン
ド信号が、直交変調器２によってπ／４シフトＱＰＳＫ
の送信変調信号Ｓに変調され、この送信変調信号Ｓがバ
ッファアンプ３を介して電圧制御可変減衰器４に入力さ
れる。
【００２７】すると、ドライバアンプ１１がデータＤに
基づいて電圧制御可変減衰器４を駆動させ、データＤが
示す偏差を無くすように、電圧制御可変減衰器４がバッ
ファアンプ３からの送信変調信号Ｓの電圧の減衰量を制
御して送信用増幅器５に出力する。
基づいて電圧制御可変減衰器４を駆動させ、データＤが
示す偏差を無くすように、電圧制御可変減衰器４がバッ
ファアンプ３からの送信変調信号Ｓの電圧の減衰量を制
御して送信用増幅器５に出力する。
【００２８】このように電圧制御可変減衰器４で所定の
レベルに制御された送信変調信号Ｓは、送信用増幅器５
で増幅されて送信出力端子６と出力レベル検出回路１２
とに出力される。送信変調信号Ｓが出力レベル検出回路
１２に入力されると、その出力レベルが検出され、その
検出結果がデータ書込制御回路９に出力される。データ
書込制御回路９では、この検出結果に基づいて送信用増
幅器５から所望のレベルの送信変調信号Ｓが出力されて
いるか否かを判断し、所望のレベルで出力されていない
と判断した場合には、所望のレベルになるような偏差を
再度計算して、データＤとしてＲＡＭ８に出力する。こ
れにより、電圧制御可変減衰器４が送信変調信号Ｓの電
圧の減衰量を新たな偏差に対応させて制御し、所望のレ
ベルの送信変調信号Ｓを生成して送信用増幅器５に出力
する。
レベルに制御された送信変調信号Ｓは、送信用増幅器５
で増幅されて送信出力端子６と出力レベル検出回路１２
とに出力される。送信変調信号Ｓが出力レベル検出回路
１２に入力されると、その出力レベルが検出され、その
検出結果がデータ書込制御回路９に出力される。データ
書込制御回路９では、この検出結果に基づいて送信用増
幅器５から所望のレベルの送信変調信号Ｓが出力されて
いるか否かを判断し、所望のレベルで出力されていない
と判断した場合には、所望のレベルになるような偏差を
再度計算して、データＤとしてＲＡＭ８に出力する。こ
れにより、電圧制御可変減衰器４が送信変調信号Ｓの電
圧の減衰量を新たな偏差に対応させて制御し、所望のレ
ベルの送信変調信号Ｓを生成して送信用増幅器５に出力
する。
【００２９】このように、送信第２スロットＳ２の送信
変調信号Ｓを送信している間に、図４の（ｃ）に示すよ
うに、次の送信第３スロットＳ３のデータＤが作成さ
れ、ＲＡＭ８に書込まれる。このような動作が順行わ
れ、送信第１スロットＳ１から送信第４スロットＳ４ま
で安定した送信出力制御が行われる。
変調信号Ｓを送信している間に、図４の（ｃ）に示すよ
うに、次の送信第３スロットＳ３のデータＤが作成さ
れ、ＲＡＭ８に書込まれる。このような動作が順行わ
れ、送信第１スロットＳ１から送信第４スロットＳ４ま
で安定した送信出力制御が行われる。
【００３０】このように、本実施例によれば、前の送信
スロットの送信中に、次の送信スロットの偏差や制御情
報を作成しておき、次の送信スロットの出力タイミング
に合せてレベル制御を行う構造であるので、これらの一
連の処理を短時間で高速に処理する必要がなく、この結
果、無線送信出力制御回路の小型化と消費電力の低減化
とを図りつつ、安定した送信出力制御を行うことができ
る。したがって、本実施例の無線送信出力制御回路をデ
ジタルコードレス電話等の携帯機器に適用すれば、大型
化及び消費電力の増大を招くことなく、安定した送信出
力制御と送信出力レベル制御を行うことができる。
スロットの送信中に、次の送信スロットの偏差や制御情
報を作成しておき、次の送信スロットの出力タイミング
に合せてレベル制御を行う構造であるので、これらの一
連の処理を短時間で高速に処理する必要がなく、この結
果、無線送信出力制御回路の小型化と消費電力の低減化
とを図りつつ、安定した送信出力制御を行うことができ
る。したがって、本実施例の無線送信出力制御回路をデ
ジタルコードレス電話等の携帯機器に適用すれば、大型
化及び消費電力の増大を招くことなく、安定した送信出
力制御と送信出力レベル制御を行うことができる。
【００３１】なお、本実施例では、直前の送信スロット
の送信中に次の送信スロットのデータＤをＲＡＭ８に書
込むようにしたが、直前の送信スロットではなく、もっ
と前の送信スロットの送信中に該当送信スロットのデー
タＤをＲＡＭ８に書込むようにしても良い。また、温度
センサによる情報を得て、温度による偏差が小さくなる
ようにデータＤを作成して、ＲＡＭ８に書込むようにし
ても良い。
の送信中に次の送信スロットのデータＤをＲＡＭ８に書
込むようにしたが、直前の送信スロットではなく、もっ
と前の送信スロットの送信中に該当送信スロットのデー
タＤをＲＡＭ８に書込むようにしても良い。また、温度
センサによる情報を得て、温度による偏差が小さくなる
ようにデータＤを作成して、ＲＡＭ８に書込むようにし
ても良い。
【００３２】
【発明の効果】以上のように本発明の無線送信出力制御
回路によれば、前の送信スロットの送信中に、次の送信
スロットの偏差や制御情報を作成しておき、次の送信ス
ロットの出力タイミングに合せてレベル制御を行う構成
であるので、これらの一連の処理を短時間で高速に処理
する必要がない。したがって、無線送信出力制御回路の
小型化と消費電力の低減化とを図りつつ、安定した送信
出力制御を行うことができ、この結果、本発明の無線送
信出力制御回路をデジタルコードレス電話等の携帯機器
に適用すれば、大型化及び消費電力の増大を招くことな
く、安定した送信出力制御と送信出力レベル制御を行う
ことができるという効果がある。
回路によれば、前の送信スロットの送信中に、次の送信
スロットの偏差や制御情報を作成しておき、次の送信ス
ロットの出力タイミングに合せてレベル制御を行う構成
であるので、これらの一連の処理を短時間で高速に処理
する必要がない。したがって、無線送信出力制御回路の
小型化と消費電力の低減化とを図りつつ、安定した送信
出力制御を行うことができ、この結果、本発明の無線送
信出力制御回路をデジタルコードレス電話等の携帯機器
に適用すれば、大型化及び消費電力の増大を招くことな
く、安定した送信出力制御と送信出力レベル制御を行う
ことができるという効果がある。
【図１】本発明の一実施例に係る無線送信出力制御回路
を示すブロック図である。
を示すブロック図である。
【図２】データ書込制御回路の回路図である。
【図３】送信スロットを示す概略図である。
【図４】動作を示すタイムチャート図であり、図４の
（ａ）は送信スロットの送信状態を示し、図４の（ｂ）
は送信タイミング信号を示し、図４の（ｃ）はデータの
書込状態を示し、図４の（ｄ）はデータの読出状態を示
し、図４の（ｅ）はデータのラッチ状態を示し、図４の
（ｆ）はデータの出力状態を示す。
（ａ）は送信スロットの送信状態を示し、図４の（ｂ）
は送信タイミング信号を示し、図４の（ｃ）はデータの
書込状態を示し、図４の（ｄ）はデータの読出状態を示
し、図４の（ｅ）はデータのラッチ状態を示し、図４の
（ｆ）はデータの出力状態を示す。
【図５】従来例に係る無線送信出力制御回路を示すブロ
ック図である。
ック図である。
２ 直交変調器 ４ 電圧制御可変減衰器 ８ ＲＡＭ ９ データ書込制御回路 １０ Ｄ／Ａコンバータ １１ ドライバアンプ １２ 出力レベル検出回路
Claims (4)
- 【請求項１】 所定のタイミングで順次送信される送信
スロットの信号を変調する変調手段と、 次に送信する送信スロットの出力制御情報及び出力レベ
ルの偏差等を示すデータをこの送信スロットよりも前の
送信スロットの送信中に作成し、この送信スロットの送
信タイミングに合せて上記データを出力するデータ作成
手段と、 このデータ作成手段からのデータに基づいて上記次に送
信する送信スロットの出力レベルを制御する電圧制御手
段と、 を備えることを特徴とした無線送信出力制御回路。 - 【請求項２】 上記変調手段が、ベースバンド信号をπ
／４シフトＱＰＳＫの送信変調信号に変調する直交変調
器である請求項１記載の無線送信出力制御回路。 - 【請求項３】 上記データ作成手段が、ＲＡＭと、上記
次に送信する送信スロットのレベルの偏差を計算し、こ
の偏差と上記出力制御情報とを含む上記データを上記Ｒ
ＡＭに書込み、上記次に送信する送信スロットの直前の
ガードタイム内にこのＲＡＭから上記データを出力させ
るデータ書込制御回路と、上記ＲＡＭからのデータをラ
ッチし、上記次に送信する送信スロットの送信タイミン
グに合せて上記データをアナログ変換して出力するＤ／
Ａコンバータとを備え、 上記電圧制御手段は、上記Ｄ／Ａコンバータからのデー
タを入力するドライバアンプにより駆動され、上記デー
タが示す偏差を無くすように上記次に送信する送信スロ
ットの出力レベルを制御する電圧制御可変減衰器であ
る、請求項１または請求項２記載の無線送信出力制御回
路。 - 【請求項４】 上記電圧制御可変減衰器から出力される
送信スロットの出力レベルを検出し、その検出結果を上
記データ書込制御回路に出力する出力レベル検出器を備
える請求項３記載の無線送信出力制御回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6205984A JP2611673B2 (ja) | 1994-08-08 | 1994-08-08 | 無線送信出力制御回路 |
| GB9516062A GB2292276B (en) | 1994-08-08 | 1995-08-04 | Radio transmission output control circuit for TDMA communication |
| SG9501089A SG82517A1 (en) | 1994-08-08 | 1995-08-08 | Radio transmission output control circuit for tdma communication |
| CN95115826.0A CN1092895C (zh) | 1994-08-08 | 1995-08-08 | Tdma通信的无线传输输出控制电路 |
| US08/512,548 US5631930A (en) | 1994-08-08 | 1995-08-08 | Radio transmission output control circuit for TDMA communication |
| HK98109594A HK1008855A1 (en) | 1994-08-08 | 1998-07-31 | Radio transmission output control circuit for tdma communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6205984A JP2611673B2 (ja) | 1994-08-08 | 1994-08-08 | 無線送信出力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851372A true JPH0851372A (ja) | 1996-02-20 |
| JP2611673B2 JP2611673B2 (ja) | 1997-05-21 |
Family
ID=16515976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6205984A Expired - Fee Related JP2611673B2 (ja) | 1994-08-08 | 1994-08-08 | 無線送信出力制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5631930A (ja) |
| JP (1) | JP2611673B2 (ja) |
| CN (1) | CN1092895C (ja) |
| GB (1) | GB2292276B (ja) |
| HK (1) | HK1008855A1 (ja) |
| SG (1) | SG82517A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7570709B2 (en) * | 2001-03-08 | 2009-08-04 | Siemens Aktiengesellschaft | Automatic transmit power control loop with modulation averaging |
| DE10250613B4 (de) * | 2002-10-30 | 2007-02-08 | Advanced Micro Devices, Inc., Sunnyvale | Integrierter RF-Signalpegeldetektor, der für die automatische Leistungspegelsteuerung verwendbar ist |
| DE10250612B4 (de) * | 2002-10-30 | 2014-01-16 | Advanced Micro Devices, Inc. | Automatische Leistungspegelsteuerschaltung für ein Sende/Empfangselement |
| AT512523B1 (de) * | 2011-11-22 | 2013-09-15 | Art Asamer Rubber Technology Gmbh | Fundamentlose Lärmschutzvorrichtung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112849A (ja) * | 1992-03-26 | 1994-04-22 | Nec Corp | 無線送信機の送信信号レベル制御装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3061827B2 (ja) * | 1990-02-05 | 2000-07-10 | 日本電気株式会社 | 自動利得制御回路 |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| KR950000054B1 (ko) * | 1990-07-27 | 1995-01-07 | 가부시끼가이샤 도시바 | 자동파워 콘트롤장치 |
| US5187809A (en) * | 1990-08-24 | 1993-02-16 | Motorola, Inc. | Dual mode automatic gain control |
| BR9106405A (pt) * | 1990-12-20 | 1993-05-04 | Motorola Inc | Circuidade de controle de energia,telefone celular de acesso multiplo de divisao de tempo |
| US5287555A (en) * | 1991-07-22 | 1994-02-15 | Motorola, Inc. | Power control circuitry for a TDMA radio frequency transmitter |
| US5222104A (en) * | 1991-12-30 | 1993-06-22 | Motorola, Inc. | Gain control circuit for radio transmitter |
| DE4313152A1 (de) * | 1993-04-22 | 1994-10-27 | Sel Alcatel Ag | HF-Verstärker mit Signalpegelregelung und damit ausgestatteter Funksender |
-
1994
- 1994-08-08 JP JP6205984A patent/JP2611673B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-04 GB GB9516062A patent/GB2292276B/en not_active Expired - Fee Related
- 1995-08-08 SG SG9501089A patent/SG82517A1/en unknown
- 1995-08-08 CN CN95115826.0A patent/CN1092895C/zh not_active Expired - Fee Related
- 1995-08-08 US US08/512,548 patent/US5631930A/en not_active Expired - Fee Related
-
1998
- 1998-07-31 HK HK98109594A patent/HK1008855A1/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112849A (ja) * | 1992-03-26 | 1994-04-22 | Nec Corp | 無線送信機の送信信号レベル制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1008855A1 (en) | 1999-05-21 |
| GB2292276A (en) | 1996-02-14 |
| GB2292276B (en) | 1999-09-22 |
| CN1092895C (zh) | 2002-10-16 |
| US5631930A (en) | 1997-05-20 |
| SG82517A1 (en) | 2001-08-21 |
| JP2611673B2 (ja) | 1997-05-21 |
| GB9516062D0 (en) | 1995-10-04 |
| CN1122542A (zh) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205189B1 (en) | Digital automatic gain control method and device for use in communication terminal of mobile radio communication system | |
| US5303268A (en) | Automatic power control apparatus | |
| US5659893A (en) | Transmission circuit with improved gain control loop | |
| JPH0394522A (ja) | 出力波形制御回路 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JPH09326749A (ja) | パケット通信用移動機の制御装置 | |
| JP2611673B2 (ja) | 無線送信出力制御回路 | |
| JP2823485B2 (ja) | バースト送信装置 | |
| US20010000504A1 (en) | Radio transmitter and power supply control unit incorporated in the radio transmitter | |
| JPH05235760A (ja) | ディジタル／アナログ変換器のオフセット補正方法および回路装置 | |
| JP2003318748A (ja) | 携帯端末およびその周波数特性調整方法 | |
| KR20060032287A (ko) | 이동통신 단말기에서의 알에프 송신 전력 보상 장치 및 방법 | |
| JPH0198304A (ja) | 電力増幅回路装置 | |
| JP3320427B2 (ja) | 電力制御装置 | |
| JPH0771011B2 (ja) | 無線通信装置 | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| JP4443745B2 (ja) | 無線方式による操作入力送信装置 | |
| GB2343312A (en) | GSM mobile telephone transmitter with amplifier used in an efficient non-linear mode during data transmission and in a linear mode during ramp-up or ramp-down | |
| JP3388460B2 (ja) | 送信出力制御回路およびこれを用いた無線装置 | |
| JPH0927723A (ja) | 送信電力制御方式 | |
| JPH09199960A (ja) | 電力増幅器 | |
| JPH0730175A (ja) | レーザダイオード駆動装置 | |
| KR19980057423A (ko) | 이동통신단말기에서 진동 회로 | |
| JPH05218885A (ja) | 送信電力制御装置 | |
| JPH11220426A (ja) | 周波数ホッピング送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |