JP3257083B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP3257083B2 JP3257083B2 JP29755592A JP29755592A JP3257083B2 JP 3257083 B2 JP3257083 B2 JP 3257083B2 JP 29755592 A JP29755592 A JP 29755592A JP 29755592 A JP29755592 A JP 29755592A JP 3257083 B2 JP3257083 B2 JP 3257083B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- timing signal
- controller
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は自動利得制御回路に関
し、特に時分割多元接続通信方式等に用いられるバース
ト出力の出力電力を制御する自動利得制御回路に関す
る。
し、特に時分割多元接続通信方式等に用いられるバース
ト出力の出力電力を制御する自動利得制御回路に関す
る。
【０００２】
【従来の技術】従来、この種の自動利得制御回路は、出
力信号が連続的でないために、連続的な自動利得制御回
路を使用することが出来ず、通常出力信号の出ている期
間のみループを形成するサンプルホールド型の自動利得
制御回路が用いられる。
力信号が連続的でないために、連続的な自動利得制御回
路を使用することが出来ず、通常出力信号の出ている期
間のみループを形成するサンプルホールド型の自動利得
制御回路が用いられる。
【０００３】図３は、従来のサンプルホールド型の自動
利得制御回路の構成図であり、１，２はデータ入力端
子、３は変調器、４はスイッチ、５は電圧制御可変利得
増幅器、６は出力端子、７は検波器、８は低域ろ波器、
９はサンプルホールド回路、１０は差動増幅器、１１は
制御器である。変調信号入力端子１，２に加えられるデ
ータ信号によって変調をかけられた変調器３の出力変調
信号は、スイッチ４を経て電圧制御可変利得増幅器５で
増幅されて、出力端子６に出力される。同時に電圧制御
可変利得増幅器５の出力電力は、検波器７で検波されそ
の検波電圧は低域ろ波器８で帯域制限された後に、サン
プルホールド回路９に加えられる。さらにサンプルホー
ルド回路９の出力電圧は差動増幅器１０で基準電圧Ｖｒ
ｅｆとの差分が電圧増幅され、この出力電圧によって電
圧制御可変利得増幅器５の利得が制御される。制御器１
１はバースト出力のタイミングを指定しており、そのタ
イミング信号１１５の出力波形は図４に示す通りであ
り、出力が“Ｈ”のときスイッチ４とサンプルホールド
回路９は動作し、ループが形成される。出力が“Ｌ”の
ときはスイッチ４とサンプルホールド回路９は断となり
ループが開放されるとともに、サンプルホールド回路９
にはループが形成されたときの検波電圧が保持され、次
回のバースト出力が出た場合の初期出力を一定に保って
いる。
利得制御回路の構成図であり、１，２はデータ入力端
子、３は変調器、４はスイッチ、５は電圧制御可変利得
増幅器、６は出力端子、７は検波器、８は低域ろ波器、
９はサンプルホールド回路、１０は差動増幅器、１１は
制御器である。変調信号入力端子１，２に加えられるデ
ータ信号によって変調をかけられた変調器３の出力変調
信号は、スイッチ４を経て電圧制御可変利得増幅器５で
増幅されて、出力端子６に出力される。同時に電圧制御
可変利得増幅器５の出力電力は、検波器７で検波されそ
の検波電圧は低域ろ波器８で帯域制限された後に、サン
プルホールド回路９に加えられる。さらにサンプルホー
ルド回路９の出力電圧は差動増幅器１０で基準電圧Ｖｒ
ｅｆとの差分が電圧増幅され、この出力電圧によって電
圧制御可変利得増幅器５の利得が制御される。制御器１
１はバースト出力のタイミングを指定しており、そのタ
イミング信号１１５の出力波形は図４に示す通りであ
り、出力が“Ｈ”のときスイッチ４とサンプルホールド
回路９は動作し、ループが形成される。出力が“Ｌ”の
ときはスイッチ４とサンプルホールド回路９は断となり
ループが開放されるとともに、サンプルホールド回路９
にはループが形成されたときの検波電圧が保持され、次
回のバースト出力が出た場合の初期出力を一定に保って
いる。
【０００４】
【発明が解決しようとする課題】この従来の自動利得制
御回路では、バースト出力が何回か出た後であれば前の
バーストの検波電圧がホールドされているために、出力
電圧を一定に保つことが可能であるが、電源を印加した
後の第１回目のバースト出力やホールド時間を超えた後
に出るバースト出力の出力電力レベルを一定に保つこと
は極めて困難であった。またこの改善策として、平均的
な出力電力レベルが得られると予測される固定電圧を記
憶させておき、第１回目もしくはホールド期間を過ぎた
後のバースト時にはこの固定電圧により出力電圧レベル
を制御する方法も行なわれているが、増幅器等の温度変
動等により出力電力が一定もしくは規定範囲内に保たれ
る保証はなく、完全な対策とはならない欠点があった。
御回路では、バースト出力が何回か出た後であれば前の
バーストの検波電圧がホールドされているために、出力
電圧を一定に保つことが可能であるが、電源を印加した
後の第１回目のバースト出力やホールド時間を超えた後
に出るバースト出力の出力電力レベルを一定に保つこと
は極めて困難であった。またこの改善策として、平均的
な出力電力レベルが得られると予測される固定電圧を記
憶させておき、第１回目もしくはホールド期間を過ぎた
後のバースト時にはこの固定電圧により出力電圧レベル
を制御する方法も行なわれているが、増幅器等の温度変
動等により出力電力が一定もしくは規定範囲内に保たれ
る保証はなく、完全な対策とはならない欠点があった。
【０００５】
【課題を解決するための手段】本発明の自動利得制御回
路は、外部からのタイミング信号によりバースト的に制
御用のタイミング信号を出力する制御器と、外部からの
データ信号により変調された出力信号を生成する変調器
と、この変調器の出力を前記制御器のタイミング信号に
より接続又は断とするスイッチと、このスイッチの出力
信号を入力して出力電圧を一定にする電圧制御可変利得
増幅器と、この電圧制御可変利得増幅器の出力電圧を検
波し出力信号の出ている期間のみ前記電圧制御可変利得
増幅器の自動利得制御（ＡＧＣ）を行うために狭帯域の
第１のフィルタ，第１のサンプルホールド回路，差動増
幅器からなる第１のＡＧＣループとを有し、前記制御器
のタイミング信号により前記第１のＡＧＣループを接又
は断とする自動利得制御回路において、前記制御器が外
部からのタイミング信号より所定のクロック数だけ遅延
させた第１および第２のタイミング信号を生成する手段
と、前記第１のタイミング信号により前記外部から入力
されるデータ信号に代り固定電圧を前記変調器に入力す
るスイッチ手段と、前記制御器の第２のタイミング信号
により前記第１のＡＧＣループを断から接にする制御手
段と、前記第１のＡＧＣループの第１のフィルタ，第１
のサンプルホールド回路と並列に前記第１のフィルタよ
り広帯域の第２のフィルタ，第２のサンプルホールド回
路からなる第２のＡＧＣループとを有し、前記第２のＡ
ＧＣループが前記制御器の第１のタイミング信号により
接続状態とし、前記制御器の第１のタイミング信号が出
力されるパルス幅の間だけ前記電圧制御可変利得増幅器
の出力信号を断とする電力スイッチを有することを特徴
としている。
路は、外部からのタイミング信号によりバースト的に制
御用のタイミング信号を出力する制御器と、外部からの
データ信号により変調された出力信号を生成する変調器
と、この変調器の出力を前記制御器のタイミング信号に
より接続又は断とするスイッチと、このスイッチの出力
信号を入力して出力電圧を一定にする電圧制御可変利得
増幅器と、この電圧制御可変利得増幅器の出力電圧を検
波し出力信号の出ている期間のみ前記電圧制御可変利得
増幅器の自動利得制御（ＡＧＣ）を行うために狭帯域の
第１のフィルタ，第１のサンプルホールド回路，差動増
幅器からなる第１のＡＧＣループとを有し、前記制御器
のタイミング信号により前記第１のＡＧＣループを接又
は断とする自動利得制御回路において、前記制御器が外
部からのタイミング信号より所定のクロック数だけ遅延
させた第１および第２のタイミング信号を生成する手段
と、前記第１のタイミング信号により前記外部から入力
されるデータ信号に代り固定電圧を前記変調器に入力す
るスイッチ手段と、前記制御器の第２のタイミング信号
により前記第１のＡＧＣループを断から接にする制御手
段と、前記第１のＡＧＣループの第１のフィルタ，第１
のサンプルホールド回路と並列に前記第１のフィルタよ
り広帯域の第２のフィルタ，第２のサンプルホールド回
路からなる第２のＡＧＣループとを有し、前記第２のＡ
ＧＣループが前記制御器の第１のタイミング信号により
接続状態とし、前記制御器の第１のタイミング信号が出
力されるパルス幅の間だけ前記電圧制御可変利得増幅器
の出力信号を断とする電力スイッチを有することを特徴
としている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。図１
において図３の従来例と同一の符号は同一の機能と構成
を有する。すなわち本実施例では第１の切替器１２、第
２の切替器１３、第２の低域ろ波器１４、第２のサンプ
ルホールド回路１５、電力スイッチ１７を新しく備えて
いる。図２は制御器１１による制御信号の動作を示すタ
イミング波形図である。
る。図１は本発明の一実施例のブロック図である。図１
において図３の従来例と同一の符号は同一の機能と構成
を有する。すなわち本実施例では第１の切替器１２、第
２の切替器１３、第２の低域ろ波器１４、第２のサンプ
ルホールド回路１５、電力スイッチ１７を新しく備えて
いる。図２は制御器１１による制御信号の動作を示すタ
イミング波形図である。
【０００７】次に本実施例の動作を説明する。データ入
力端子１，２に加えられたデータは、スイッチ１２，１
３を経て変調器３に加えられ、このデータによって変調
された変調器３の出力変調信号は、スイッチ４を経て電
圧制御可変利得増幅器５で増幅された後に、電力スイッ
チ１７を経て出力端子６に出力される。電圧制御可変利
得増幅器５の出力電力は検波器７で検波され、その検波
電圧は、帯域の狭い第１の低域ろ波器８で帯域制限を受
けた後、第１のサンプルホールド回路９に加えられる。
第１のサンプルホールド回路９の出力電圧は差動増幅器
１０で基準電圧Ｖｒｅｆとの差分が電圧増幅され、この
出力電力によって電圧制御可変利得増幅器５の利得が制
御される。同時に検波器７の出力電圧は広帯域の第２の
低域ろ波器１４に加えられ、帯域制限を受けた後に第２
のサンプルホールド回路１５に加えられる。第１のサン
プルホールド回路９及び第２のサンプルホールド回路１
５の出力電圧は共に差動増幅器１０に加えられるが、そ
の切替は、図２に示すようなタイミングで行われる。制
御器１１にタイミング信号１１１が加えられると、Ｎク
ロック遅れたバースト信号１１２と、Ｎ−ｎクロック遅
れたバースト信号１１３が制御器１１の内部で生成さ
れ、バースト信号１１３はスイッチ４に加えられる。次
にタイミング信号１１４，１１５が生成され、タイミン
グ信号１１４は切替器１２及び第２のサンプルホールド
回路１５に加えられ、タイミング信号１１５は第１のサ
ンプルホールド回路９に加えられる。このときバースト
信号１１３の最初のｎクロックの期間は、タイミング信
号１１４によって第１，第２の切替器１２，１３は固定
電圧Ｖ１，Ｖ２を変調器３に加える様に動作する。この
ために変調器３の出力信号は無変調信号となる。同時に
第２のサンプルホールド回路１５も動作しており、低域
ろ波器１４の帯域が広いので、ループは高速で動作して
出力電力を直ちに整定させる。また同時に電力スイッチ
１７にはタイミング信号１１６が加えられ、この無変調
期間は出力端子６に出力信号が出ない様断にする。
力端子１，２に加えられたデータは、スイッチ１２，１
３を経て変調器３に加えられ、このデータによって変調
された変調器３の出力変調信号は、スイッチ４を経て電
圧制御可変利得増幅器５で増幅された後に、電力スイッ
チ１７を経て出力端子６に出力される。電圧制御可変利
得増幅器５の出力電力は検波器７で検波され、その検波
電圧は、帯域の狭い第１の低域ろ波器８で帯域制限を受
けた後、第１のサンプルホールド回路９に加えられる。
第１のサンプルホールド回路９の出力電圧は差動増幅器
１０で基準電圧Ｖｒｅｆとの差分が電圧増幅され、この
出力電力によって電圧制御可変利得増幅器５の利得が制
御される。同時に検波器７の出力電圧は広帯域の第２の
低域ろ波器１４に加えられ、帯域制限を受けた後に第２
のサンプルホールド回路１５に加えられる。第１のサン
プルホールド回路９及び第２のサンプルホールド回路１
５の出力電圧は共に差動増幅器１０に加えられるが、そ
の切替は、図２に示すようなタイミングで行われる。制
御器１１にタイミング信号１１１が加えられると、Ｎク
ロック遅れたバースト信号１１２と、Ｎ−ｎクロック遅
れたバースト信号１１３が制御器１１の内部で生成さ
れ、バースト信号１１３はスイッチ４に加えられる。次
にタイミング信号１１４，１１５が生成され、タイミン
グ信号１１４は切替器１２及び第２のサンプルホールド
回路１５に加えられ、タイミング信号１１５は第１のサ
ンプルホールド回路９に加えられる。このときバースト
信号１１３の最初のｎクロックの期間は、タイミング信
号１１４によって第１，第２の切替器１２，１３は固定
電圧Ｖ１，Ｖ２を変調器３に加える様に動作する。この
ために変調器３の出力信号は無変調信号となる。同時に
第２のサンプルホールド回路１５も動作しており、低域
ろ波器１４の帯域が広いので、ループは高速で動作して
出力電力を直ちに整定させる。また同時に電力スイッチ
１７にはタイミング信号１１６が加えられ、この無変調
期間は出力端子６に出力信号が出ない様断にする。
【０００８】次にバースト信号１１２の期間は第１，第
２の切替器１２，１３はデータを変調器３に加えるべく
動作し、第１のサンプルホールド回路９がタイミング信
号１１５によって動作しており、第１の低域ろ波器８の
帯域が狭いので、出力電力の平均値を検出しながら緩慢
なサンプルホールド型のループ動作を行ない出力電力レ
ベルを一定値に保つ。従って、出力電力の包絡線が変動
する様な変調方式の場合でも、最初のｎクロックの無変
調信号によって出力電力を一定に制御することにより、
最初のバースト出力から出力電力を一定に保つことが可
能となる。また、本来のバースト出力の期間の前に付随
しているｎクロック分の無変調の期間は、電力スイッチ
１７によって外部にその出力電力が漏れるのを防止して
いるために、出力端子６には本来のバースト出力のみし
か出ておらず、不要輻射等の発生もない。
２の切替器１２，１３はデータを変調器３に加えるべく
動作し、第１のサンプルホールド回路９がタイミング信
号１１５によって動作しており、第１の低域ろ波器８の
帯域が狭いので、出力電力の平均値を検出しながら緩慢
なサンプルホールド型のループ動作を行ない出力電力レ
ベルを一定値に保つ。従って、出力電力の包絡線が変動
する様な変調方式の場合でも、最初のｎクロックの無変
調信号によって出力電力を一定に制御することにより、
最初のバースト出力から出力電力を一定に保つことが可
能となる。また、本来のバースト出力の期間の前に付随
しているｎクロック分の無変調の期間は、電力スイッチ
１７によって外部にその出力電力が漏れるのを防止して
いるために、出力端子６には本来のバースト出力のみし
か出ておらず、不要輻射等の発生もない。
【０００９】
【発明の効果】以上説明した様に本発明は、所要のバー
スト出力の前に所定のクロック数の無変調期間を付加す
ることにより、出力電力を最初のバースト出力から一定
に保つことが可能にすることができる効果がある。特に
１／４πシフトＱＰＳＫ変調の如く変調出力信号の包絡
線が変化する変調方式にあっても、包絡線の平均化のた
めの低域ろ波器によるループの応答遅れに影響されるこ
となく、最初のバースト出力から一定に保つことが出来
る効果がある。さらに無変調期間は最終出力としては外
部には出力されないので、他の無線機器に妨害を与えな
いという効果もある。
スト出力の前に所定のクロック数の無変調期間を付加す
ることにより、出力電力を最初のバースト出力から一定
に保つことが可能にすることができる効果がある。特に
１／４πシフトＱＰＳＫ変調の如く変調出力信号の包絡
線が変化する変調方式にあっても、包絡線の平均化のた
めの低域ろ波器によるループの応答遅れに影響されるこ
となく、最初のバースト出力から一定に保つことが出来
る効果がある。さらに無変調期間は最終出力としては外
部には出力されないので、他の無線機器に妨害を与えな
いという効果もある。
【図１】本発明による一実施例のブロック図である。
【図２】本実施例の動作を示すタイミング波形図であ
る。
る。
【図３】従来の自動利得制御回路のブロック図である。
【図４】従来例のタイミング波形図である。
１，２ 入力端子 ３ 変調器 ４ スイッチ ５ 電圧制御可変利得増幅器 ６ 出力端子 ７ 検波器 ８ 低域ろ波器又は第１の低域ろ波器 ９ サンプルホールド回路 １０ 差動増幅器 １１ 制御器 １２ 第１の切替器 １３ 第２の切替器 １４ 第２の低域ろ波器 １５ 第２のサンプルホールド回路 １６ タイミング信号入力端子 １７ 電力スイッチ
Claims (2)
- 【請求項１】 外部からのタイミング信号によりバース
ト的に制御用のタイミング信号を出力する制御器と、外
部からのデータ信号により変調された出力信号を生成す
る変調器と、この変調器の出力を前記制御器のタイミン
グ信号により接続又は断とするスイッチと、このスイッ
チの出力信号を入力して出力電圧を一定にする電圧制御
可変利得増幅器と、この電圧制御可変利得増幅器の出力
電圧を検波し出力信号の出ている期間のみ前記電圧制御
可変利得増幅器の自動利得制御（ＡＧＣ）を行うために
狭帯域の第１のフィルタ，第１のサンプルホールド回
路，差動増幅器からなる第１のＡＧＣループとを有し、
前記制御器のタイミング信号により前記第１のＡＧＣル
ープを接又は断とする自動利得制御回路において、 前記制御器が外部からのタイミング信号より所定のクロ
ック数だけ遅延させた第１および第２のタイミング信号
を生成する手段と、前記第１のタイミング信号により前
記外部から入力されるデータ信号に代り固定電圧を前記
変調器に入力するスイッチ手段と、前記制御器の第２の
タイミング信号により前記第１のＡＧＣループを断から
接にする制御手段と、前記第１のＡＧＣループの第１の
フィルタ，第１のサンプルホールド回路と並列に前記第
１のフィルタより広帯域の第２のフィルタ，第２のサン
プルホールド回路からなる第２のＡＧＣループとを有
し、前記第２のＡＧＣループが前記制御器の第１のタイ
ミング信号により接続状態とし、前記制御器の第１のタ
イミング信号が出力されるパルス幅の間だけ前記電圧制
御可変利得増幅器の出力信号を断とする電力スイッチを
有することを特徴とする自動利得制御回路。 - 【請求項２】 前記制御器から出力される前記第１のタ
イミング信号が前記第２のタイミング信号より所定ビッ
トだけ速く立ち上がり前記第２のタイミング信号が立ち
上がった時点で停止することを特徴とする請求項１記載
の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29755592A JP3257083B2 (ja) | 1992-11-09 | 1992-11-09 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29755592A JP3257083B2 (ja) | 1992-11-09 | 1992-11-09 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152286A JPH06152286A (ja) | 1994-05-31 |
| JP3257083B2 true JP3257083B2 (ja) | 2002-02-18 |
Family
ID=17848067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29755592A Expired - Fee Related JP3257083B2 (ja) | 1992-11-09 | 1992-11-09 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269759A (ja) | 1999-03-18 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 |
-
1992
- 1992-11-09 JP JP29755592A patent/JP3257083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06152286A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5054116A (en) | Feed-forward automatic level control circuit for a high-frequency source | |
| KR100577652B1 (ko) | 이동국용 다중 대역폭 증폭기 제어 시스템 및 그 방법 | |
| KR920003689A (ko) | 자동파워콘트롤장치 | |
| US5440113A (en) | Apparatus for servo-controlling the bias voltage of a light source | |
| US5659893A (en) | Transmission circuit with improved gain control loop | |
| JPH03131129A (ja) | 無線電話用の送信装置 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| JPH0363262B2 (ja) | ||
| EP0895363B1 (en) | Control of spurious emissions during transient states | |
| JPH0653765A (ja) | 自動利得制御回路 | |
| JP2973258B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JPS62278823A (ja) | 電力制御回路 | |
| JP3457787B2 (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JP2973257B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JPH05191301A (ja) | バーストｔｄｍａ送信機の自動出力制御装置 | |
| JPH1023089A (ja) | 送信出力制御回路 | |
| JP2738213B2 (ja) | 送信電力制御装置 | |
| JPH0851372A (ja) | 無線送信出力制御回路 | |
| JP3460861B2 (ja) | 自動送信電力制御回路 | |
| JPH04288716A (ja) | 自動レベル制御回路の出力レベル可変装置 | |
| JPH04342315A (ja) | バースト信号受信回路 | |
| KR20000044158A (ko) | 셋업시간을 단축시킬 수 있는 자동이득제어 방법 및 회로 | |
| JP2000341347A (ja) | Ａｓｋ変調器およびそれを用いた通信装置 | |
| JPH09135178A (ja) | 送信出力制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| LAPS | Cancellation because of no payment of annual fees |