JPH08511932A

JPH08511932A - パケットビデオ通信のための最小遅延ジッタ平滑化装置および方法

Info

Publication number: JPH08511932A
Application number: JP7526950A
Authority: JP
Inventors: ズー・クイン−ファン; ヤン・メイ
Original assignee: モトローラ・インコーポレーテッド
Priority date: 1994-04-14
Filing date: 1995-02-16
Publication date: 1996-12-10
Also published as: EP0704134A1; EP0704134A4; WO1995028802A1; US5534937A

Abstract

(57)【要約】本発明の方法（１１００）および装置（２００，９００，１４００）はパケット交換ネットワークを通して送信されるビデオパケットに平滑化遅延を適用するメカニズムを提供する。この方法を使用した方法および装置はパケットレベルの代わりに、ビデオフレームレベルで平滑化遅延を行うから、平滑化遅延が最小化でき、かつ同時にビデオデコーダのオーバフローが防止できる。本発明はおのおののパケットに対する時間スタンプを復元する必要性を除去することによりシステムの複雑さを低減する。さらに、本発明は最悪のネットワーク遅延Ｄの前もっての知識を必要としない。従って、本発明は最小化された構成上の複雑さと同時に最小化されたジッタ平滑化遅延を提供できる。

Description

【発明の詳細な説明】パケットビデオ通信のための最小遅延ジッタ平滑化装置および方法発明の分野この発明は、一般的にはパケットビデオ通信に関し、かつより特定的には、パケットビデオ通信における遅延ジッタ平滑化（ｄｅｌａｙｊｉｔｔｅｒｓｍｏｏｔｈｉｎｇ）に関する。発明の背景パケットビデオ伝送における重要な問題は、変化し得るまたは可変遅延、または遅延ジッタである。遅延ジッタはネットワークにおける可変キューイング遅延及び可変パッケット化遅延によって生じる。可変パッケット化遅延は可変ビットレート（ＶＢＲ）符号化から生じ、かつ通常可変キューイング遅延と比較して小さい。これに対し、可変キューイング遅延はネットワークの渋滞のレベルに依存し、かつ広い範囲で変化しうる。そのような遅延ジッタはビデオビットストリームの一定の再生を確実に行なうようにしおよび／または受信ビデオターミナルにおけるデコーダバッファが確実にオーバーフローしないようにするために補償される必要がある。遅延ジッタ問題に対する現在の到達水準はいわゆる時間スタンプを使用することであり、該時間スタンプはエンコーダにおいて発生されかつソースからディスティネイションへのそのルートに沿って各ネットワークノードによって変更される。ソースノードからデスティネイションノードへの最大の端から端までの遅延が知られかつ各々のパケットに対して前記時間スタンプが復元できれば、通常平滑化遅延（ｓｍｏｏｔｈｉｎｇｄｅｌａｙ）と称される、余分の遅延が各パケットに加えられて総合的な遅延（キューイング遅延に平滑化遅延を加えたもの）がすべてのパケットに対して一定の値に等しくなるようにされる。図１における、参照数字１００は、技術的に知られた遅延ジッタ平滑化システムの概略的なブロック回路図である。このシステムの入力変化し得る遅延を備えたビデオパケットである。これらのパケットは初めにパケットバッファ（１０２）に格納される。各パケットの時間スタンプが時間復元装置（１０８）により復元されかつ平滑化またはスムージング遅延ユニット（１０４）が平滑化遅延を前記パケットに加える。前記時間復元装置（１０８）はパケットバッファ（１０２）に結合されかつその出力を平滑化遅延ユニット（１０４）に提供し、該平滑化遅延ユニット（１０４）はまたパケットバッファ（１０２）に結合されている。平滑化またはスムージング遅延は所定の最大遅延と各パケットが受ける実際の遅延との間の差に等しい。次に平滑化されたパケットは所定の方法でデパケッタイザユニット（１０６）によってビットストリームへとパケット化解除される（ｄｅｐａｃｋｅｔｉｚｅｄ）。上記システムにおいては、時間復元システムを構成するために複雑な手順が含まれており、それは上記システムは中間ネットワークノードが時間スタンプをネットワークキューにおいて遭遇した遅延に基づき更新することを必要とするためである。さらに、ネットワークの最大遅延は受信ノードにおいて正しい量の平滑化遅延を加えるために予め知られていなければならない。これに対し、異なる時間における異なるサービスに対する最悪の遅延はネットワークの渋滞に応じて変わり得る。ネットワーク・トラフィック負荷が全サービス期間の間比較的低ければ、すべてのパケットに対するキューイング遅延は前記最大遅延よりもずっと小さくなり得る。しかしながら、前記ジッタスムーザは総合的な遅延を一定に保つためにさらに余分の遅延を追加することになる。この場合、改善された平滑化アルゴリズムを使用することによってより短い総合遅延を得ることができるものと考えられる。従って、構成上の複雑さを最少にしながら同時に平滑化遅延を提供する装置および方法の必要性が存在する。図面の簡単な説明図１は、技術的に知られたジッタ平滑化システムの概略的ブロック図である。図２は、本発明に係わる装置の一つの実施例の概略的ブロック図である。図３は、図２の実施例のより詳細なブロック図である。図４は、エンコーダにおいてＶＢＲ符号化が使用されるデコーダバッファ検証器（ＤＢＶ）のバッファ充填状態の変遷を示す説明図である。図５は、一定ビットレート（ＣＢＲ）のチャネルの場合に対するＤＢＶバッファ充填状態の変遷を示す説明図である。図６は、Ｈ．２６１ビデオエンコーダの概略的ブロック図である。図７は、Ｈ．２６１ビデオデコーダの概略的ブロック図である。図８は、Ｈ．２６１ビデオ符号化を使用したデコーダバッファ検証器に対する時間の関数としてのＤＢＶバッファ充填率を示す説明図である。図９は、非同期転送モード（ＡＴＭ）ネットワークによるＶＢＲＨ．２６１ビデオ通信システムに導入された本発明に係わる装置の一実施例を示す概略的ブロック図である。図１０は、Ｈ．２６１エラー訂正フレームにおいて使用するためのフレームフォーマットを示す説明図である。図１１は、本発明に係わる方法の各ステップの一実施例のフローチャートである。図１２は、デコーダバッファ検証器（ＤＢＶ）による仮説的デコーダバッファ（ＨＤＢ）の充填率を監視するためのステップをより詳細に示すフローチャートである。図１３は、ビデオ情報バッファから所定のレートで、ビットストリーム発生器によって、ビデオ情報ビットを読取り、かつ、ビットストリーム発生器により、実質的に最小化された遅延ジッタ平滑化を提供するために所定の機構に従って決定される数のスタッフィングビットをビデオ情報ビットストリームに挿入するステップを、より詳細に、示すフローチャートである。図１４は、本発明に係わるパケットビデオ通信システムにおける平滑化遅延を最小化するための仮説的バッファベースのジッタ平滑化装置の他の実施例を示すブロック図である。好ましい実施例の詳細な説明本発明のジッタ平滑化方法および装置は、該装置はここでは「最小遅延ジッタスムーザ（ｍｉｎｉｍｕｍ−ｄｅｌａｙｊｉｔｔｅｒｓｍｏｏｔｈｅｒ）」と称するが、受信されたビットストリームに対し最小の遅延を付加しかつ同時にデコーダバッファがオーバフローしないことを保証する。個々のセルレベルでジッタ平滑化を行なう代りに、本発明はビデオフレームレベルでジッタの平滑化を行なう。ビデオ通信の非常に重要な特徴はビデオフレームが該フレームに対する全ての情報が受信された後にのみ表示できることであり、同じビデオフレームに属する情報を含むパケットに対していくらかの遅延ジッタが許容されることを意味する。本発明は各々のパケットに対して時間スタンプを復元する必要性を除去しかつ従ってシステムの複雑さを低減する。さらに、本発明は最悪のネットワーク遅延“ Ｄ”の前もっての知識を必要としない。従って、本発明は同時に構成の複雑さを最小にしながら最小化されたジッタ平滑化遅延を可能にする。図２の参照数字２００は、本発明に係わる装置、すなわち最小遅延ジッタスムーザ、の一実施例の概略的ブロック図である。本発明では、受信されたビデオパケットをパケット化解除（ｄｅｐａｃｋｅｔｉｚｅ）するためにビデオデパケッタイザ（２０２）が使用される。パケット化解除されたビットストリームはビデオ情報バッファ（２０４）に格納される。異なるパケットが受ける変化しうる遅延のため、このプロセスの間に何らの対応策も適用されなければ外部デコーダバッファはオーバフローまたはアンダフローを生じるかもしれない。そのようなオーバフローを避けるため、デコーダバッファ検証器（ＤＢＶ）（２０８）がビデオ情報バッファ（２０４）に取付けられてＤＢＶバッファの充填率を監視する。従って、デコーダバッファ検証器（ＤＢＶ）（２０８）は外部エンコーダにおいて使用されるデコーダバッファ検証器と実質的に同じ機能を提供する。各々のフレームインターバルにおいて、ＤＢＶバッファの充填率が調べられかつ所定の条件がチェックされる。該所定の条件に違反すれば、所定の機構によって決定される数のスタッフィングビットがビデオ情報バッファ（２０４）からビデオビットを送り出す前に前記ビットストリーム発生器（２０６）に出力される。ＤＢＶに対する前記所定の条件はデコーダにおいて生じる遅延を最小にするために最小の数のスタッフィングビットを決定するものである。スタッフィングは外部デコーダにおいてデコードの曖昧さを導入することなく行なわれる。本発明が最小の平滑化遅延を発生する場合、遅延ジッタのためデコーダバッファのアンダフローが生じ得る。しかしながら、デコーダバッファのアンダフローは通常深刻な問題を生じることはなく、それはデコーダは次のフレームのデータを待機する間に同じビデオフレームの表示を反復できるからである。さらに、デコーダバッファのアンダフローは典型的にはビデオサービスの連続的な送信の期間の間に数回発生するのみである。最悪のネットワーク遅延がＤでありかつフレーム期間がＴであると仮定すると、デコーダバッファのアンダフローの発生する最大数ＵはＤ／Ｔより大きくない最も小さな整数である。例えば、Ｄ＝１２０ｍｓ（ミリセカンド）でありかつＴ＝６７ｍｓである場合は、Ｕ＝２となる。本発明はパケット交換ネットワークによって送信されるビデオパケットの遅延ジッタを平滑化する。従って、本発発明に係わる装置はビデオデパケッタイザ（２０２）、該ビデオデパケッタイザ（２０２）に動作可能に結合されたビデオ情報バッファ（２０４）、該ビデオ情報バッファ（２０２）に動作可能に結合されたデコーダバッファ検証器（ＤＢＶ）（２０６）、および前記ビデオ情報バッファ（２０４）にかつ前記ＤＢＶ（２０６）に動作可能に結合されたビットストリーム発生器（２０８）を含む。ビデオデパケッタイザ（２０２）はビデオパケットを受信しかつパケット化解除するために使用される。ビデオ情報バッファ（２０４）は前記ビデオデパケッタイザ（２０２）からの出力ビットを格納するために使用される。前記ＤＢＶ（２０８）は推測的または仮説的デコーダバッファ（ｈｙｐｏｔｈｅｔｉｃａｌｄｅｃｏｄｅｒｂｕｆｆｅｒ：ＨＤＢ）の充填率を更新しかつあらかじめ定められた基準に基づきＨＤＢ条件を検証する。前記ビットスリーム発生器（２０６）は所定のレートでビデオ情報バッファ（２０４）からビットを読取り、かつ以下に説明するＨＤＢ条件が違反したかあるいはビデオ情報バッファ（２０４）が空である場合にスタッフィングビットを出力ビットストリームに挿入する。図２の最小遅延ジッタスムーザの一実施例が図３に参照数字３００でより詳細に示されている。該装置は、（Ａ）ビデオパケットを受信しかつパケット化解除するよう動作可能に結合されたビデオデパケッタイザ（３０２）、（Ｂ）ビデオデパケッタイザ（３０２）から出力ビットを受けるよう動作可能に結合されたビデオ情報バッファ（３０４）、（Ｃ）前記ビデオ情報バッファ（３０４）に動作可能に結合されかつフレームビットカウンタ（３１０）、仮説的デコーダバッファ充填率カウンタ（３１２）およびバッファ条件検証器（３１４）を含むデコーダバッファ検証器（ＤＢＶ）（３０８）、そして（Ｄ）前記ビデオ情報バッファ（３０４）にかつ前記ＤＢＶ（３０８）に動作可能に結合されかつスタッフィングビット発生器（３２０）、スタッフィングビットバッファ（３１８）、および出力スイッチ（３１６）を含むビットストリーム発生器（３０６）を含んでいる。前記ＨＤＢ充填率カウンタ（３１２）は外部デコーダバッファにおけるオーバフローを防止するためにビデオ情報バッファ（３０４）からの出力ビットを監視するＤＢＶにおける仮想的な（ｉｍａｇｉｎａｒｙ）バッファである。前記フレームビットカウンタ（３１０）およびＨＤＢ充填率カウンタ（３１２）は各々ビデオ情報バッファ（３０４）に動作可能に結合され、それぞれ、各々のフレームに対するビットの数Ｅｎおよびデコーダバッファの充填率Ｂｎをカウントするために使用される。前記フレームビットカウンタ（３１０）にかつ前記ＨＤＢ充填率カウンタ（３１２）に動作可能に結合された、バッファ条件検証器（３１４）はそれぞれのフレームインターバルで作動される（ａｃｔｉｖａｔｅｄ）。もし前記フレームビットカウンタ（３１０）がＨＤＢ充填率カウンタにおいて少なくとも一つのフレーム数のビットがあることを示せば、ＨＤＢ充填率カウンタにおける最も古いフレームに対応するビットの数が除去され或いはＨＤＢ充填率カウンタから減算される。次に所定のＨＤＢ条件がバッファ条件検証器においてチェックされる。該所定のＨＤＢ条件が違反していれば、バッファ条件検証器（３１４）が前記スタッフィングビット発生器（３２０）に対しスタッフィングビットの数Ｓｎに等しい数を与える。該スタッフィングビット発生器（３２０）はビデオ情報バッファ（３０４）、バッファ条件検証器（３１４）、およびスタッフィングビットバッファ（３１８）に動作可能に結合され、かつビデオ情報バッファ（３０４）およびスタッフィングビットバッファ（３１８）の双方の充填率を監視するために使用される。前記スタッフィングビット発生器（３２０）は二つの状況のもとでスタッフィングビットを発生するために作動される。第１の状況では、フレームが前記ＨＤＢフルネス（ｆｕｌｌｎｅｓｓ）カウンタから除去された後、ゼロでないＳ_nがバッファ状態検証器（ｂｕｆｆｅｒｃｏｎｄｉｔｉｏｎｖｅｒｉｆｉｅｒ）（３１４）から入力される。この場合、Ｓ_nのスタッフィングビットを発生するために前記スタッフィングビット発生器（３２０）が使用される。スタッフィングビットは必ずあらかじめ選択されたデコーダビットストリームのシンタックスに適合して発生されなければならないから、発生されるスタッフィングビットの数＾Ｓ_n はＳ_nと異なり得る。従って、＾Ｓ_nはデコーダにおいて受ける遅延を低減するためにＳ_nより小さくない最も小さな可能な数となるよう選択される。第２の状況では、ビデオ情報バッファ（３０４）およびスタッフィングビットバッファ（３１８）の双方が空である場合、スタッフィングビット発生器（３２０）はそのチャネルがアイドルにならないことを保証するために前記あらかじめ選択されたデコーダのビットストリームのシンタックスに適合する最小数のスタッフィングビットを発生することになる。前記スタッフィングビットバッファ（３１８）は前記スタッフィングビット発生器（３２０）に動作可能に結合され、かつスタッフィングビット発生器（３２０）からの発生されたビットを格納する。前記出力スイッチはビデオ情報バッファ（３０４）および前記スタッフィングビットバッファ（３１８）に動作可能に結合されかつ出力チャネルへのビットを得るために使用される。スタッフィングビットバッファが少なくとも１つのビットを含む場合、出力スイッチ（３１６）はスタッフィングビットバッファ（３１８）から入力を受ける。そうでない場合は、出力スイッチ（３１６）はビデオ情報バッファ（３０４）から入力を受ける。バッファ状態検証器（３１４）は、フレームビットカウンタ（３１０）およびＨＤＢフルネスカウンタ（３１２）とともに、外部エンコーダにおいて使用されるいわゆるデコーダバッファ検証器（ｄｅｃｏｄｅｒｂｕｆｆｅｒｖｅｒｉｆｉｅｒ：ＤＢＶ）と称されるものと同じ機能を実質的に行う。図４の参照数字４００はＶＢＲ符号化がエンコーダにおいて使用される場合のＤＢＶバッファ充填状態の変遷を示す説明図である。ｔ軸はビデオフレーム表示インターバルとして示されている。ＣＩＦ（共通中間フォーマット：ＣｏｍｍｏｎＩｎｔｅｒｍｅｄｉａｔｅＦｏｒｍａｔ）では、フレームインターバルはほぼ３３ｍｓである。時間ｔ_n-1におけるバッファ充填率（４０２）がＢ_n-1である場合、フレームｎ−１が仮説的デコーダから除去された直後には、フレームｎに対する符号化ビットの数はＥ_nであり、かつ出力チャネルレートは毎秒Ｒ（ｔ）ビットである。従って、デコーダバッファがオーバフローしないためには、以下の不等式が満足されなければならない。この場合Ｓ（４０４）はバッファのサイズであり、かつはチャネルに送られる時間ｔ_n-1からｔ_n+1までの出力ビットの数である。従って、デコーダバッファがオーバフローするのを防止するために、Ｅ_nおよびＲ（ｔ）の１つが調整することができる。もしＥ_nがエンコーダによって発生されたものと同じに保たれれば、Ｒ_n-1,n+1より多くないビットがｔ_n-1からｔ_n+1までの時間インターバルの間にチャネルに送信でき、すなわち、となる。これに対し、該チャネルのビットレートが調整できなければ、以下の不等式が維持されなければならない。上の関係が違背する場合、スタッフィングビットの数Ｓ_nが加えられ、がバッファ状態を維持するために使用される。ＭＰＥＧ１のような、固定の一定のビットレート（ＣＢＲ）チャネルの場合は、Ｒ_n-1,n+1は次のように簡単化される。この場合、ＲはチャネルレートでありかつＴはフレームのインターバルである。従って、前記所定のバッファ状態が違背する場合は、デコーダバッファのオーバフローを避けるためにビットのスタッフィングを使用しなければならない。図５の参照数字５００は、ＣＢＲチャネルの場合に対するバッファ充填率の変遷を示す説明図である。バッファ充填率（５０２）は、Ｓ（５０４）、バッファサイズ、オーバーにあらかじめ選択された時間インターバルに関して示される。本発明の装置および方法はＡＴＭネットワークによるＨ．２６１ビットストリームの伝送において遅延ジッタの平滑化を提供するために利用できる。ＩＴＵ− Ｔ勧告Ｈ．２６１がｐ×６４のＣＢＲレートでのビデオ会議の用途のために開発され、ここでｐは１から３０までの任意の整数とすることができる。入力ビデオ信号のフォーマットはＣＩＦまたはＱＣＩＦ（クオータＣＩＦ）のいずれでもよく、フレームレートは毎秒３０／ｎフレームであり、ここでｎは１，２，３，４とすることができる。図６の参照数字６００は、Ｈ．２６１エンコーダの概略的ブロック図である。ビデオフレームを受信するよう動作可能に結合された、ロスのあるエンコーダ（ｌｏｓｓｙｅｎｃｏｄｅｒ）（６０２）が入力ビデオ信号の冗長性を低減するために使用される。時間的な冗長性を低減するために移動補償された予測（Ｍｏｔｉｏｎ−ｃｏｍｐｅｎｓａｔｅｄｐｒｅｄｉｃｔｉｏｎ）が使用され、かつ離散的コサイン変換（ＤｉｓｃｒｅｔｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ：ＤＣＴ）が空間的な冗長性を低減するために利用される。さらに、ロスのない可変長コーダ（ＬｏｓｓｌｅｓｓＶＬＣＥｎｃｏｄｅｒ）（６０４）が前記ロスのあるエンコーダ（６０２）に動作可能に結合されて使用され前記ロスのあるエンコーダ（６０２）からの出力情報の統計的な冗長性を低減する。出力チャネルのビットレートは一定でありかつ符号化されたビデオのビットレートは可変であるため、前記ロスのないＶＬＣエンコーダ（６０４）に動作可能に結合されたバッファ（６０６）がビットレートの変動をなめらかにするため前記符号化ビットストリームを格納するために使用される。バッファ（６０６）に動作可能に結合された、順方向エラー制御（ＦＥＣ）符号化およびフレーミングユニット（６１２）がチャネルエラーを防止するために任意選択的に使用される。前記バッファ（６０６）に動作可能に結合され、Ｈ．２６１において仮説的基準デコーダ（ｈｙｐｏｔｈｅｔｉｃａｌｒｅｆｅｒｅｎｃｅｄｅｃｏｄｅｒ：ＨＲＤ）（６０８）と称される、デコーダバッファ検証器が前記ビデオ情報バッファから読み取られたビデオ情報の量にもとづきＨＲＤ（６１０）における仮説的デコーダバッファの充填率の追跡を行いかつ前記ロスのあるエンコーダ（６０２）に対しＨＲＤ出力を提供するために使用される。ロスのあるエンコーダはその出力ビットレートを前記ＨＲＤからのフィードバックに従って調整しデコーダバッファ（６０６）がオーバフローするのを防止する。図７の参照数字７００はＨ．２６１エンコーダの逆動作を行いかつもとの信号の複製を再構築する、Ｈ．２６１デコーダの概略的ブロック図である。Ｈ．２６１デコーダは任意選択的なＦＥＣ検査およびデフレーミング（Ｄｅ−Ｆｒａｍｉｎｇ）ユニット（７０２）、バッファ（７０４）、ロスレスＶＬＣデコーダ（７０６）、およびロスのあるデコーダ（７０８）を具備しチャネルからの入力を処理して前記複製のビデオフレームを提供する。図８の参照数字８００は、Ｈ．２６１ビデオ符号化を使用したデコーダバッファ検証器のための時間の関数としてのＨＲＤバッファ充填率の変遷を示す。Ｈ．２６１勧告において規定されたバッファ状態または条件は次のようになる。この式における各記号は上に述べたものと同じである。バッファ充填率（８０２）は、Ｓ（８０４）、バッファサイズ、およびあらかじめ選択された時間インターバルにわたるＢ＝４＊Ｒ／２９．９７（８０６）に関して示される。図９の参照数字９００は、ＡＴＭネットワークによるＶＢＲＨ．２６１ビデオ通信システムに導入された本発明に係わる装置の１実施例の概略的ブロック図である。ビデオソース（９０２）はビデオデータをＨ．２６１エンコーダ（９０４）に送り、該Ｈ．２６１エンコーダ（９０４）は所定の機構に従ってデータを符号化し符号化されたビットストリームを提供しかつ該符号化されたビットストリームを送信ノード（９０６）に送る。該送信ノード（９０６）は少なくとも第１の符号化されたビットストリームをＨ．２６１エンコーダ（単数または複数）から受信し、該ビットストリーム（単数または複数）を処理して送信のためのセルを形成し、かつ該セルを受信ノード（９０８）に送信する。該受信ノード（９０８）は受信したセルをデコードのためのビットストリームに変換しかつ該ビットストリームをＨ．２６１デコーダ（９１０）に送信する。Ｈ．２６１デコーダ（９１０）は該ビットストリームをデコードしかつそれをビデオ表示器（９１２）に送りビデオ表示を提供する。前記送信ノード（９０６）は典型的にはＨ．２６１エンコーダ（９０４）から定ビットレート（ＣＢＲ）の符号化情報を受信するよう動作可能に結合されたトランスコーダ（ｔｒａｎｓｃｏｄｅｒ）（９１４）、該トランスコーダ（９１４）から可変ビットレートのビットストリームを受信するために該トランスコーダ（９１４）に動作可能に結合されたパケッタイザ（ｐａｃｋｅｔｉｚｅｒ）（９１６）、該パケッタイザ（９１６）に動作可能に結合されたマルチプレクサ（ＭＵＸ）（９１８）、および前記ＶＢＲ符号化情報を含むセルを送信するために前記マルチプレクサ（９１８）に動作可能に結合された第１のＡＴＭノード（９２０）を含む。前記受信ノード（９０８）は典型的には前記セルを受信するため動作可能に結合された第２のＡＴＭスイッチ（９２２）、前記第２のＡＴＭスイッチ（９２２）に動作可能に結合されたデマルチプレクサ（ＤＥＭＵＸ）（９２４）、および該ＤＥＭＵＸ（９２４）に動作可能に結合された最小遅延ジッタスムーザ（９２８）を含む。前記送信ノード（９０６）においては、前記トランスコーダ（９１４）はＨ．２６１エンコーダ（９０４）が発生したＣＢＲビットストリームをＶＢＲＨ．２６１ビットストリームに変換して統計的多重化（ｓｔａｔｉｓｔｉｃａｌｍｕｌｔｉｐｌｅｘｉｎｇ）による最小の帯域幅をＲはＨ．２６１コーダＲの出力レートより小さくなるよう統計的ゲインである。トランスコーダからの出力は前記パケッタイザ（９１６）によって固定の長さのＡＴＭセルにパケット化される。次に、これらのセルは他のソースからのセルと多重化されかつ前記第１のＡＴＭスイッチ（９２０）によって受信ノード（９０８）に送られる。次に、これらのセルは前記ＤＥＭＵＸ（９２４）において多重化解除される。ＤＥＭＵＸからの出力セルは最小遅延ジッタスムーザ（９２８）に入力され、該最小遅延ジッタスムーザ（９２８）は前に述べたようにパケット化解除および遅延ジッタ平滑化（９２８）を行う。得られたビットストリームはＨ．２６１デコーダ（９１０）に送信され該Ｈ．２６１デコーダ（９１０）は該ビットストリームをデコードしかつ該デコードされたビットストリームをビデオ表示装置（９１２）に送信する。おのおののフレームインターバルにおいて、前記ジッタスムーザ（９２８）におけるＨＤＢバッファ状態がチェックされる。該状態が違背している場合、以下の数のスタッフィングビットが送信される。Ｈ．２６１においてビットスタッフィングを達成するために２つの方法がある。第１のものはＭＢＡ（マクロブロックアドレス：ＭａｃｒｏｂｌｏｃｋＡｄｄｒｅｓｓ）スタッフィングを使用することである。これはマクロブロックアドレスに対するＶＬＣテーブルにおける特別のコードワードによって実現され、すなわち、０００００００１１１１である。ＭＢＡスタッフィングはＧＯＢ（ブロックのグループ：ｇｒｏｕｐｏｆｂｌｏｃｋｓ）または符号化マクロブロックの直後に使用できる。スタッフィングの第２の技術はエラー訂正フレーミングによって実現できる。出力チャネルに送信する前に、前記符号化されたビデオビットストリームは図１０の参照数字１０００で示されるエラー訂正フレームに入れられる。エラー訂正フレームは、（Ａ）１つのフレーミングビット（１００４）、（Ｂ）１つのビット充填指示子（Ｆｉ）ビット（１００８）および４９２ビットの符号化データ（１０１０）を含むデータ（１００６）、および（Ｃ）１８のパリティビット（１０１２）からなる。フレームのアライメントパターン（１００２）は、（Ｓ₁Ｓ₂Ｓ₃Ｓ₄Ｓ₅Ｓ₆Ｓ₇Ｓ₈）＝（０００１１０１１）であり、この場合Ｓ₁，Ｓ₂，Ｓ₃，Ｓ₄，Ｓ₅，Ｓ₆，Ｓ₇およびＳ₈はフレーム送信順序を表す。１８のパリティチェックビットは前記Ｆｉを含む最初の４９３ビットに対して計算される。エラー訂正フレーミングのスタッフィングはＦｉをゼロ（１０１４）にセットすることによって実現される。この場合、４９２の引き続く充填ビット（オール１）（１０１６）のみが送信される。前記ＭＢＡのスタッフィングはより柔軟であり、それはスタッフィングビットの数は１１ビットまたは１１の任意の倍数と同じぐらい少なくできるからである。エラー訂正フレーミングのスタッフィングを使用することは所定の数の少なくとも４９２のスタッフィングビットの挿入を必要とする。これに対し、エラー訂正フレーミングのスタッフィングは実現するのがずっと容易であり、それは、ＭＢＡスタッフィングに対しては、ＧＯＢまたはＭＢの境界を検出しなければならないからである。図１１の参照数字１１００は本発明に係わる方法のステップの１実施例のフローチャートである。この方法はパケットビデオ通信システムのネットワーク受信ノードにおいて実施されかつ受信されたデジタルビデオパケットストリームを実質的に最小化された平滑遅延をもってビデオデコーダに送信するために連続的なビットストリームに変換する。本方法は、（Ａ）受信されたビデオパケットをパケット化解除しかつビデオビットを格納する段階（１１０２）、（Ｂ）デコーダバッファ検証器（ＤＢＶ）によって仮説的デコーダバッファの充填率を監視する段階（１１０４）、および（Ｃ）ビットストリーム発生器によって、所定のレートで前記ビデオ情報バッファからのビデオ情報ビットを読み取りかつ、ビットストリーム発生器によって、スタッフィングビットの数を前記ビデオ情報ビットストリームに挿入し、該スタッフィングビットの数は所定の機構に従って決定される段階（１１０６）を含む。前記所定の機構は、（Ａ）所定の仮説的バッファ条件が違背した場合、および（Ｂ）ビデオ情報バッファが空きである場合、の内の１つである場合に前記スタッフィングビットをビットストリームにスタッフィングするすなわち充填することを含む。１つの実施例では、前記スタッフィングビットおよび前記仮説的デコーダから除去された直前のフレームに対するビットの合計は前記所定の仮説的バッファ条件に従う所定の数に等しくされる。前記装置と同様に、この方法では、所定の仮説的バッファ条件は次式で示されるように選択することができる。この場合、Ｅ_nはフレームｎに対する符号化ビットの数でありＢ_n-1は時間ｔ_n- ₁ におけるバッファ充填率（ｂｕｆｆｅｒｆｕｌｌｎｅｓｓ）であり、Ｒ_n-1,n ₊₁ はチャネルに送られた時間ｔ_n-1からｔ_n+1までのビットの数であり、そしてＳはデコーダのバッファサイズである。前記バッファ条件の違背は次の場合に生じる。おのおののフレームが前記仮説的デコーダバッファから除去された後、ＨＤＢの充填率が調べられ、前記所定の仮説的バッファ条件がチェックされ、かつ前記所定の仮説的バッファ条件が違背している場合、ビデオ情報バッファからビデオビットを送る前にスタッフィングビットがビットストリーム発生器に出力される。一般に、前記最小数のスタッフィングビットＳ_nはＳ_n＝Ｂ_n-1＋Ｒ_n-1,n+1−Ｓ −Ｅ_nによって決定される。Ｈ．２６１ビットストリームに対しては、マクロブロックアドレスのスタッフィングまたはエラー訂正フレーミングのスタッフィングが使用できる。前と同様に、ビデオ情報バッファからビデオ情報ビットを読み取るための前記所定のレートは可変である。図１２のフローチャートに示されるように、参照数字１２００の、デコーダバッファ検証器（ＤＢＶ）による仮説的デコーダバッファの充填率を監視するステップは典型的には、（Ａ）前記ビデオ情報バッファからのおのおののフレームＥ_n に対するビットの数をカウントするためにフレームビットカウンタを使用しかつＨＤＢ充填率Ｂ_nをカウントするためにＨＤＢ充填率カウンタを使用する段階（１２０２）、（Ｂ）前記仮説的デコーダバッファから１フレームのビットが除去された後の各フレームインターバルにおいて前記ＨＤＢ充填率が所定の仮説的デコーダバッファの条件を満足するか否かを検証するためにバッファ条件検証器を使用する段階、および、前記所定の仮説的デコーダバッファ条件が違背している場合、前記ビットストリーム発生器にスタッフィングビットの数（Ｓ_n）に等しい数を提供する段階（１２０４）を含む。図１３の参照数字１３００のフローチャートで示されるように、所定のレートで前記ビデオ情報バッファから、ビットストリーム発生器によって、ビデオ情報ビットを読み取りかつ、前記ビットストリーム発生器によって、実質的に最小化された遅延ジッタ平滑化を提供するために所定の機構に従って決定される数のスタッフィングビットを前記ビデオ情報ビットストリームに挿入する段階は、（Ａ）所定の機構に従ってスタッフィングビットを発生するためにスタッフィングビット発生器を使用する段階（１３０２）、（Ｂ）発生されたスタッフィンクビットを格納するためにスタッフィングビットバッファを使用しかつ該スタッフィングビットを選択された所定の出現の内の１つの出現（ｏｃｃｕｒｒｅｎｃｅ）に従って出力スイッチに提供する段階（１３０４）、（Ｃ）前記出力スイッチを使用して、（Ｃ１）前記選択された所定の発生の１つの発生に応じて前記スタッフィングビットバッファからの入力、および（Ｃ２）前記選択された所定の発生の内の１つの発生しないことに応じて前記ビデオ情報バッファからの入力、の内の１つを受信する段階、を含む。典型的には、前記選択された所定の出現（ｏｃｃｕｒｒｅｎｃｅｓ）は、（Ａ）前記仮説的デコーダバッファから１つのフレームが除去された場合、ゼロでないＳ_nが前記バッファ条件検証器から入力され、前記スタッフィングビット発生器はあらかじめ選択されたデコーダのビットストリームシンタックスに従って＾Ｓ_nのスタッフィングビットを発生し、かつ発生されたスタッフィンクビットの数＾Ｓ_nがＳ_nと異なる場合は、デコーダにおいて受ける遅延を低減するために＾Ｓ_nはＳ_nより小さくない最小の数に選択され、そして（Ｂ）前記ビデオ情報バッファおよびスタッフィングビットバッファの双方が空きである場合は、前記スタッフィングビット発生器はそのチャネルがアイドルとならないことを保証するため前記あらかじめ選択されたデコーダのビットストリームシンタックスに従う最小数のスタッフィングビットを発生する。１つの実施例では、外部のデコーダはＨ．２６１デコーダとなるよう選択することができる。図１４の参照数字１４００は、本発明に係わるパケットビデオ通信システムにおいて平滑化遅延を最小にするための仮説的バッファをベースとしたジッタ平滑化装置の他の実施例のブロック図である。該装置は、Ａ）受信デジタルビデオパケットストリームのデジタルビデオパケットを受信しかつビデオ情報ビットへとパケット化解除するよう動作可能に結合されたビデオデパケッタイザ（１４０２）、Ｂ）前記パケット化解除手段（１４０２）に動作可能に結合され前記ビデオ情報ビットを格納するための情報バッファ（１４０４）、およびＣ）前記情報バッファ（１４０４）に動作可能に結合され所定のレートで連続的なスタッフィングされた（ｓｔｕｆｆｅｄ）ビデオ情報ビットストリームを発生しかつ送信するために仮説的バッファを使用する仮説的バッファをベースとした平滑化ユニット（１４０６）を含んでいる。図３に示されるように、前記仮説的バッファをベースとした平滑化ユニットは（３２２）、（Ａ）前記ビデオ情報バッファに動作可能に結合されおのおののビデオフレーム（Ｅ_n）に対するビットの数をカウントするためのフレームビットカウンタ（３１０）、（Ｂ）前記ビデオ情報バッファ（３０４）に動作可能に結合され仮説的バッファ充填率Ｂ_nをカウントするための仮説的バッファフルネスカウンタ（３１２）、（Ｃ）前記フレームビットカウンタ（３１０）にかつ前記仮説的バッファフルネスカウンタ（３１２）に動作可能に結合され前記仮説的バッファから除去されたあらかじめ選択されたフレームに対するビットの数が所定の仮説的バッファ条件を満足するか否かを検証し、かつ、該所定の仮説的バッファ条件が違背している場合、前記ビットストリーム発生器にスタッフィングビットの数Ｓ_nに等しい数を提供するバッファ条件検証器（３１４）、（Ｄ）前記ビデオ情報バッファ（３０４）、前記バッファ条件検証器（３１４）、およびスタッフィングビットバッファ（３１８）に動作可能に結合され所定の機構に従ってスタッフィングビットを発生するスタッフィングビット発生器（３２０）、（Ｅ）前記スタッフィングビット発生器（３２０）に動作可能に結合され前記発生されたスタッフィングビットを格納しかつ選択された所定の発生の内の１つの発生に従って出力スイッチに前記スタッフィングビットを提供するスタッフィングビットバッファ（３１８）、そして（Ｆ）前記ビデオ情報バッファ（３０４）にかつ前記スタッフィングビットバッファ（３１８）に動作可能に結合され、（Ｆ１）前記選択された所定の発生の内の１つの発生に際しての前記スタッフィングビットバッファからの入力、および（Ｆ２）前記選択された所定の発生の内の１つが発生しないことに応じての前記ビデオ情報バッファからの入力、の内の１つを受けるための出力スイッチ（３１６）、を含んでいる。以上本発明の実施例につき説明したが、当業者には本発明から離れることなく数多くの置き換えおよび修正をなすことができることは明らかであろう。従って、すべてのそのような置き換えおよび修正は添付の請求の範囲に規定される本発明の精神および範囲内に含まれるものと考える。

Claims

【特許請求の範囲】１．ビデオデコーダに送信するために受信デジタルビデオパケットストリームを連続的なビットストリームに変換するためのパケットビデオ通信システムの受信ノードにおける装置であって、（１Ａ）前記受信デジタルビデオパケットストリームのデジタルビデオパケットを受信しかつビデオ情報ビットにパケット化解除するよう動作可能に結合された、ビデオデパケッタイザ、（１Ｂ）前記ビデオデパケッタイザに動作可能に結合され、前記ビデオ情報ビットを格納するためのビデオ情報バッファ、（１Ｃ）前記ビデオ情報バッファに動作可能に結合され、ビデオフレームに対する送信情報ビットの数を決定し、かつ仮説的デコーダバッファ（ＨＤＢ）の充填率を監視するためのデコーダバッファ検証器（ＤＢＶ）、および（１Ｄ）前記ビデオ情報バッファにおよび前記ＤＢＶに動作可能に結合され、前記ビデオ情報バッファからのビデオ情報ビットを所定のレートで送信しかつある数のスタッフィングビットを前記ビデオ情報ビットストリームに挿入するためのビットストリーム発生器であって、前記スタッフィングビットの数は実質的に最小化された平滑化遅延を有する連続的なビットストリームを提供するために所定の機構に従って決定されるもの、を具備する、ビデオデコーダへの送信のために受信デジタルビデオパケットストリームを連続的なビットストリームに変換するためのパケットビデオ通信システムの受信ノードにおける装置。２．少なくとも、（２Ａ）前記所定の機構は、（２Ａ１）所定の仮説的デコーダバッファ条件が違背した場合、および（２Ａ２）前記ビデオ情報バッファが空きである場合、の内の１つである場合に前記スタッフィングビットを前記ビットストリームに挿入するもの、（２Ｂ）時間ｔ_nにおける前記仮説的デコーダバッファ（ＨＤＢ）の充填率Ｂ_n 、がＢ_n＝Ｂ_n-1＋Ｒ_n-1,nに従って決定され、この場合Ｂ_n-1は時間ｔ_n-1におけるバッファ充填率であり、かつＲ_n-1,nは時間ｔ_n-1からｔ_nへのフレームインターバルｎ−１の間に送信されるビデオ情報ビットの数であるもの、（２Ｃ）前記ビデオデコーダはＨ．２６１デコーダであり、かつ、選択された場合には、前記ビットスタッフィングは、（２Ｃ１）マクロブロックアドレスのスタッフィング、および（２Ｃ２）エラー訂正フレーミング、の内の１つを使用して行われるもの、（２Ｄ）前記ビデオ情報バッファからのビデオ情報ビットを読み取るための所定のレートは選択可能であるもの、（２Ｅ）前記デコーダバッファ検証器は、（２Ｅ１）前記ビデオ情報バッファに動作可能に結合され、おのおののビデオフレームＥ_nに対するビットの数をカウントするためのフレームビットカウンタ、（２Ｅ２）前記ビデオ情報バッファに動作可能に結合され、ＨＤＢ充填率Ｂ_nをカウントするためのＨＤＢフルネスカウンタ、そして（２Ｅ３）前記フレームビットカウンタにかつ前記ＨＤＢフルネスカウンタに動作可能に結合され、前記ＨＤＢから除去されたあらかじめ選択されたフレームに対するビットの数が所定の仮説的デコーダバッファ条件を満足するか否かを検証し、かつ、前記所定の仮説的デコーダバッファ条件が違背している場合、前記ビットストリーム発生器にスタッフィングビットの数Ｓ_nに等しい数を提供するためのバッファ条件検証器、である２Ｅ１〜２Ｅ３を含むもの、（２Ｆ）前記ビットストリーム発生器は、（２Ｆ１）前記ビデオ情報バッファに、前記バッファ条件検証器に、およびスタッフィングビットバッファに動作可能に結合され、前記所定の機構に従ってスタッフィングビットを発生するためのスタッフィングビット発生器、（２Ｆ２）前記スタッフィングビット発生器に動作可能に結合され、前記発生されたスタッフィングビットを格納しかつ前記スタッフィングビットを選択された所定の出現の１つの出現に従って出力スイッチに提供するためのスタッフィングビットバッファ、（２Ｆ３）前記ビデオ情報バッファにかつ前記スタッフィングビットバッファに動作可能に結合され、（２Ｆ３ａ）前記選択された所定の出現の内の１つの出現に応じて前記スタッフィングビットバッファからの入力、および（２Ｆ３ｂ）前記選択された所定の出現の内の１つが出現しないことに応じて前記ビデオ情報バッファからの入力、の内の１つを受信するための出力スイッチ、である２Ｆ１〜２Ｆ３を含むもの、である２Ａ〜２Ｆの内の少なくとも１つに該当する請求項１に記載の装置。３．請求項２の装置において、前記（２Ａ）項に対し、前記所定の仮説的デコーダバッファ条件はＥ_n＜Ｂ_n-1＋Ｒ_n-1,n+1−Ｓである場合に違背し、Ｅ_nはフレームｎに対する前記ＨＤＢから除去された情報ビットの数であり、Ｂ_n-1は時間ｔ_n-1における前記ＨＤＢの充填率であり、Ｒ_n-1,n+1は時間ｔ_n-1からｔ_n+1までに送信された情報ビットの数であり、かつＳは前記ＨＤＢのサイズであり、そして選択された場合には、前記所定の仮説的バッファ条件はそれぞれのフレームインターバルごとに１度チェックされ、かつ前記所定の仮説的バッファ条件が違背している場合、前記スタッフィングビットは前記ビデオ情報バッファからのビデオ情報ビットを送信する前に前記ビットストリーム発生器に出力され、そしてさらに選択された場合、前記スタッフィングビットの最小数Ｓ_nはＳ_n＝Ｂ_n-1 ＋Ｒ_n-1,n+1−Ｓ−Ｅ_nによって決定される、請求項２に記載の装置。４．ビデオデコーダに送信するために受信デジタルビデオパケットビットストリームを連続的なビットストリームに変換するためのパケットビデオ通信システムのネットワーク受信ノードにおける方法であって、（４Ａ）前記デジタルビデオパケットストリームを受信しかつ前記パケットに含まれる情報ビットを格納する段階、（４Ｂ）デコーダバッファ検証器（ＤＢＶ）によって仮説的デコーダバッファの充填率を監視する段階、そして（４Ｃ）ビットストリーム発生器によって、所定のレートで前記ビデオ情報バッファからのビデオ情報ビットを読み取りかつ、前記ビットストリーム発生器によって、ある数のスタッフィングビットを前記ビデオ情報ビットストリームに挿入する段階であって、前記スタッフィングビットの数は実質的に最小の平滑化遅延を有する連続的なビットストリームを提供するために所定の機構に従って決定されるもの、を具備するビデオデコーダに送信するために受信デジタルビデオパケットビットストリームを連続的なビットストリームに変換するためのパケットビデオ通信システムのネットワーク受信ノードにおける方法。５．少なくとも、（５Ａ）前記所定の機構は、（５Ａ１）所定の仮説的バッファ条件が違背している場合、および（５Ａ２）前記ビデオ情報バッファが空きである場合、の内の１つの場合に前記スタッフィングビットを前記ビットストリームに挿入する段階を含むもの、（５Ｂ）前記仮説的デコーダからフレームｎが除去される直前である、時間ｔ_n における仮説的デコーダバッファ（ＨＤＢ）の充填率Ｂ_nはＢ_n＝Ｂ_n-1＋Ｒ_n-1, _n に従って決定され、Ｂ_n-1は前記仮説的デコーダからフレームｎ−１が除去された直後のバッファの充填率であり、かつＲ_n-1,nは時間ｔ_n-1からｔ_nまでのフレームインターバルｎ−１の間に送信されるビデオ情報ビットの数であるもの、（５Ｃ）前記外部デコーダはＨ．２６１デコーダであり、かつ選択された場合には、前記ビットスタッフィングは、（５Ｃ１）マクロブロックアドレスのスタッフィング、および（５Ｃ２）エラー訂正フレーミング、の内の１つを使用して行われるもの、（５Ｄ）前記ビデオ情報バッファからビデオ情報ビットを読み取るための所定のレートは選択可能であるもの、（５Ｅ）デコーダバッファ検証器（ＤＢＶ）によって仮説的デコーダバッファの充填率を監視する段階は、（５Ｅ１）前記ビデオ情報バッファから送信される各フレームＥ_nに対するビットの数をカウントするためのフレームビットカウンタを使用する段階、（５Ｅ２）デコーダバッファの充填率Ｂ_nをカウントするためのデコーダバッファ充填率カウンタを使用する段階、（５Ｅ３）前記ＨＤＢから除去されたあらかじめ選択されたフレームに対するビットの数が所定の仮説的デコーダバッファ条件を満足するか否かを検証し、かつ、前記所定の仮説的デコーダバッファ条件が違背している場合、前記ビットストリーム発生器に前記スタッフィングビットの数Ｓ_nに等しい数を提供するためにバッファ条件検証器を使用する段階、である５Ｅ１〜５Ｅ３を含むもの、そして（５Ｆ）ビットストリーム発生器により、所定のレートで前記ビデオ情報バッファからビデオ情報ビットを読み取りかつ、前記ビットストリーム発生器により、実質的に最小化された遅延ジッタ平滑化を提供するために所定の機構に従って決定される数のスタッフィングビットを前記ビデオ情報ビットストリームに挿入する前記段階は、（５Ｆ１）前記所定の機構に従ってスタッフィングビットを発生するためにスタッフィングビット発生器を使用する段階、（５Ｆ２）前記発生されたスタッフィングビットを格納するためにスタッフィングビットバッファを使用しかつ前記スタッフィングビットを選択された所定の発生の内の１つの発生に従って出力スイッチに提供する段階、（５Ｆ３）前記出力スイッチを使用して、（５Ｆ３ａ）前記選択された所定の発生の内の１つの発生に応じた前記スタッフィングビットバッファからの入力、そして（５Ｆ３ｂ）前記選択された所定の発生の内の１つが発生しないことに応じての前記ビデオ情報バッファからの入力、である５Ｆ３ａ〜５Ｆ３ｂの１つを受信するために前記出力スイッチを使用する段階であって、選択された場合には、前記選択された所定の発生は、（５Ｆ３ｃ）前記ＨＤＢから１つのフレームが除去された場合、ゼロでないＳ_nが前記バッファ条件検証器から入力され、前記スタッフィングビット発生器はあらかじめ選択されたデコーダのビットストリームシンタックスに従ってＳ_nのスタッフィングビットを発生し、かつ発生されたスタッフィングビットの数＾Ｓ_nがＳ_nと異なる場合、＾Ｓ_nはデコーダにおいて受ける遅延を低減するためにＳ_nより小さくない最も小さな数となるよう選択されるもの、そして（５Ｆ３ｄ）前記ビデオ情報バッファおよび前記スタッフィングビットバッファの双方が空きである場合、前記スタッフィングビット発生器はそのチャネルがアイドルとならないことを保証するため前記あらかじめ選択されたデコーダのビットストリームシンタックスに適合する最小数のスタッフィングビットを発生するもの、を含むもの、である５Ｆ１〜５Ｆ３を含む前記段階、である５Ａ〜５Ｆの内の少なくとも１つに該当する、請求項４に記載の方法。６．前記請求項５のステップ５Ａにおいて、前記所定の仮説的デコーダバッファ条件はＥ_n＜Ｂ_n-1＋Ｒ_n-1, _n+1 −Ｓである場合に違背し、Ｅ_nはフレームｎに対して前記仮説的デコーダバッファから除去された情報ビットの数であり、Ｂ_n-1は時間ｔ_n-1における前記仮説的デコーダバッファの充填率であり、Ｒ_n-1,n+1は時間ｔ_n-1からｔ_n+1までに送信された情報ビットの数であり、かつＳは仮説的デコーダバッファのサイズであり、そして選択された場合には、前記所定の仮説的バッファ条件はそれぞれのフレームインターバルでチェックされ、かつ前記所定の仮説的バッファ条件が違背した場合、前記ビデオ情報バッファからビデオ情報ビットを送る前に前記スタッフィングビットが前記ビットストリーム発生器に出力され、そしてさらに選択された場合には、スタッフィングビットの最小数Ｓ_nはＳ_n＝Ｂ_n-1 ＋Ｒ_n-1,n+1−Ｓ−Ｅ_nによって決定される、請求項５に記載の方法。７．パケットビデオ通信システムにおける平滑化遅延を最小にするための仮説的バッファをベースとしたジッタ平滑化装置であって、（７Ａ）受信デジタルビデオパケットストリームのデジタルビデオパケットを受信しかつビデオ情報ビットへとパケット化解除するよう動作可能に結合された、ビデオデパケッタイザ、（７Ｂ）前記パケット化解除手段に動作可能に結合され、前記ビデオ情報ビットを格納するための情報バッファ、および（７Ｃ）前記情報バッファに動作可能に結合され、所定のレートで連続的なスタッフィングされたビデオ情報ビットストリームを発生しかつ送信するために仮説的バッファを使用するための仮説的バッファをベースとした平滑化手段、を具備するパケットビデオ通信システムにおける平滑化遅延を最小化するための仮説的バッファをベースとしたジッタ平滑化装置。８．前記ビデオ情報ビットストリームに挿入されるスタッフィングビットの数は所定の機構に従って決定される、請求項７に記載の仮説的バッファをベースとしたジッタ平滑化装置。９．少なくとも、（９Ａ）前記所定の機構は、（９Ａ１）所定の仮説的バッファ条件が違背した場合、および（９Ａ２）前記ビデオ情報バッファが空きである場合、の内の１つの場合に前記スタッフィングビットをビットストリームに挿入し、すなわち、ビットスタフッィングを行うもの、そして選択された場合には、（９Ｂ）前記所定の仮説的バッファ条件はＥ_n＜Ｂ_n-1＋Ｒ_n-1,n+1−Ｓである場合に違背し、Ｅ_nはフレームｎの間に前記仮説的バッファから除去された情報ビットの数であり、Ｂ_n-1は時間ｔ_n+1における前記バッファの充填率であり、Ｒ_n-1,n+1 は時間ｔ_n-1からｔ_n+1までに送信された情報ビットの数であり、かつＳは前記仮説的バッファのサイズであるもの、そして（９Ｃ）前記所定の仮説的バッファ条件はそれぞれのフレームインターバルに１度チェックされ、かつ前記所定の仮説的バッファ条件が違背している場合、前記ビデオ情報バッファからビデオ情報ビットを送る前に前記スタッフィングビットが前記ビデオ情報ビットストリームに挿入され、かつ選択された場合には、前記最小数のスタッフィングビットＳ_nはＳ_n＝Ｂ_n-1＋Ｒ_n-1、n+1−Ｓ−Ｅ_nによって決定されるもの、の内の少なくとも１つに該当する、請求項８に記載の仮説的バッファをベースとしたジッタ平滑化装置。１０．少なくとも、（１０Ａ）前記仮説的バッファをベースとした平滑化手段はビデオフレームの間に送信されるべきスタッフィングビットの数を決定しかつ前記仮説的バッファの充填率を監視し、かつ選択された場合には、（１０Ａ１）時間ｔ_nにおける前記仮説的バッファの充填率、Ｂ_nはＢ_n＝Ｂ_n-1＋Ｒ_n-1,nに従って決定され、Ｂ_n-1は時間ｔ_n-1におけるバッファ充填率であり、かつＲ_n-1,nは時間ｔ_n-1からｔ_nまでのフレームインターバルｎ−１の間に送信されるビデオ情報ビットの数であるもの、（１０Ａ２）前記ビデオフレームの間に送信されるべきスタッフィングビットの数の決定は所定の選択可能なレートで行われるもの、である１０Ａ１〜１０Ａ２の内の少なくとも１つに該当するもの、（１０Ｂ）前記ジッタ平滑化装置から出力される連続的なスタッフィングされたビデオ情報ビットストリームはＨ．２６１デコーダに送信され、かつ選択された場合には、前記ビットスタッフィングは、（１０Ｂ１）マクロブロックアドレスのスタッフィング、および（１０Ｂ２）エラー訂正フレーミング、である１０Ｂ１〜１０Ｂ２の内の１つを使用して行われるもの、そして（１０Ｃ）前記仮説的バッファをベースとした平滑化手段は、（１０Ｃ１）前記ビデオ情報バッファに動作可能に結合され、それぞれのビデオフレームＥ_nに対するビットの数をカウントするためのフレームビットカウンタ、（１０Ｃ２）前記ビデオ情報バッファに動作可能に結合され、仮説的バッファ充填率Ｂ_nをカウントするための仮説的バッファ充填率カウンタ、（１０Ｃ３）前記フレームビットカウンタにかつ前記仮説的バッファ充填率カウンタに動作可能に結合され、前記仮説的バッファから除去されたあらかじめ選択されたフレームに対するビットの数が所定の仮説的バッファ条件を満足するか否かを確認し、かつ、前記所定の仮説的バッファ条件が違背している場合は、前記ビットストリーム発生器にスタッフィングビットの数Ｓ_nに等しい数を提供するためのバッファ条件検証器、（１０Ｃ４）前記ビデオ情報バッファに、前記バッファ条件検証器に、かつ前記スタッフィングビットバッファに動作可能に結合され、前記所定の機構に従ってスタッフィングビットを発生するためのスタッフィングビット発生器、（１０Ｃ５）前記スタッフィングビット発生器に動作可能に結合され、前記発生されたスタッフィングビットを格納しかつ選択された所定の発生の内の１つの発生に従って前記スタッフィングビットを出力スイッチに提供するためのスタッフィングビットバッファ、そして（１０Ｃ６）前記ビデオ情報バッファにかつ前記スタッフィングビットバッファに動作可能に結合され、（１０Ｃ６ａ）前記選択された所定の出現の内の１つの出現に応じて前記スタッフィングビットバッファからの入力、そして（１０Ｃ６ｂ）前記選択された所定の出現の内の１つが出現しないことに応じて前記ビデオ情報バッファからの入力、である１０Ｃ６ａ〜１０Ｃ６ｂの内の１つを受信するための出力スイッチ、である１０Ｃ１〜１０Ｃ６を含むもの、である１０Ａ〜１０Ｃの内の少なくとも１つに該当する、請求項７に記載の仮説的バッファをベーストとしたジッタ平滑化装置。