JPH08511390A - 加入者端末用ディスプレーシステム - Google Patents

Abstract

(57)【要約】 加入者テレビシステム用オンスクリーンディスプレーシステムは、異なるシンボルセット、カラーパレット（スクリーンがテキキスト、グラフィックス、それらの組み合わせからなるかどうかに無関係）及びスクリーンディスプレー領域のサイズならびに配置を含む複数のディスプレー属性で制御プロセッサ（１２８）によりプログラムされるディスプレープロセッサ（１２７）を有する。ディスプレープロセッサ（１２７）は、メモリからのディスプレーデータへアクセスすること及びデータをタイミング調整されたデジタルピクセルへ変換することを制御するデジタルプロセッサ（３０２）、及び、入力ビデオ信号とタイミング調整されてデジタルピクセルからアナログピクセルを生成するデジタル／アナログコンバータ（３１４）と、ディスプレープロセッサが活動状態の際、入力ビデオ信号ピクセルの代わりにアナログピクセルを用いるマルチプレクサ（３１６）とを有するアナログプロセッサ（３００）を含む。

Description

【発明の詳細な説明】 加入者端末用ディスプレーシステム 発明の分野 本発明はＣＡＴＶあるいはその他の加入者テレビシステム用の加入者端末に関 係し、殊に該加入者端末用のオンスクリーンディスプレーシステムに関する。 発明の背景 セットトップターミナルとして知られる加入者端末は加入者テレビシステムの 必須構成要素である。加入者テレビシステムとしては、ケーブルテレビ（ＣＡＴ Ｖ）システム、マルチポイント・マルチ分配加入者（ＭＭＤＳ）システム及びデ ィレクトーツーホーム（ＤＴＨ）システムが挙げられる。従来、端末は加入者の テレビ受信機の能力を超える加入者システムの特定のチャンネルにチューニング する機能を提供した。さらに、契約コードにより特定の加入者サービスへの条件 付きアクセスを可能にする機能を有し、多くのサービスではデスクランブリング 機能により特定のチャンネルの階層化（ｔｉｅｒｉｎｇ）や認可を与える。 近年、加入者端末は対話機能、オンスクリーンディスプレーその他のユーザー 機能を搭載し、加入者がケーブルサービスやテレビ受信機を自身で操作する手段 が加えられ、ユーザーフレンドリーになった。かかる追加操作機能としてボリュ ーム調整、ペイパービューイベント確認操作、好きなチャンネルのリスト表示、 スリープタイマー、教育上問題のある番組の制御機能、ビデオ録画用タイマー設 定機能その他の消費者フレンドリーな操作性を考慮した各種機能がある。 さらに、加入者端末を使用することで、古い受信機に新しいテレビ受信機の機 能を与えることができる。例えば、チャンネル確認、ミュート、ボリューム調整 機能などは加入者端末を使用することで操作可能となり、加入者のテレビ受信機 がかかる機能を備えた新型モデルと同様になる。 これらの優れたユーザー機能をもつ加入者端末の好例としてジョージア州ノー クロス市にあるサイエンティフィックアトランタ社製の加入者端末８６００シリ ーズが挙げられる。 この端末は、一般に、選択したチャンネルからのビデオ信号とビデオジェネレ ータからのオンスクリーンディスプレービデオ信号とを合成し、この合成信号を ３チャンネルあるいは４チャンネルへの再変調することにより、オンスクリーン ディスプレーを提供する。加入者端末はタイミング調整された制御コードをビデ オジェネレータに生成する。この制御コードは、加入者のテレビ画面に与えられ るべき様々なディスプレーを記述する。 しかしながら、新型の加入者端末で使用可能な新機能の全体は、オンスクリー ンディスプレーのための端末の融通性ならびにメモリ能力の限界を越えた。これ は特に鮮明な文字や特殊な大きさの文字を描く際に問題となる。従来のビデオジ ェネレータチップは、通常、限られた文字セットと単一のあるいは厳密に限定さ れた文字フォントとを提供する。しかし、本来的に融通性のあるシステムとなる と、ビットマップモードあるいはフルグラフィックスモードを使用すべきである 。従来の加入者端末では、この種のグラフィックシステムはメモリ集約的且つ計 算集約的であった。さらに、一旦、加入者へ配達されると、ディスプレーのグラ フィックス性能を変更するため加入者端末のリプログラミングを行なう方法は一 般にないのが現状である。このため、ユーザーインターフェースをアップデート あるいはアップグレードするのは非常に困難である。 そこで、加入者端末の今日利用可能な最新機能をサポートするのに十分な融通 性と能力及び加入者端末に将来組み込まれる新機能をサポートする能力を備えた 新型ディスプレーシステムが必要である。 発明の概要 本発明は加入者端末用オンスクリーンディスプレーシステムを改善するもので ある。該ディスプレーシステムは、ディスプレープロセッサと、シンボルスクリ ーン定義部、シンボルセット定義部及びグラフィックススクリーン定義部の３部 からなるディスプレーメモリとで構成される。シンボルスクリーン定義部は、１ つ以上のシンボルセット定義とそれらのシンボルを表示するシーケンスから特定 のシンボルを選択する複数のシンボルポインターでプログラム可能である。また 、 メモリのグラフィックススクリーン定義部は、全スクリーンのピクセルディスプ レーでプログラム可能である。ディスプレーシステムは、加入者端末のメモリと 制御プロセッサを最大限に利用することにより、その多くの機能によってオンス クリーンディスプレーを簡単に作成でき、容易に操作でき、迅速に表示できる点 で非常に融通性に富んでいる。 ディスプレープロセッサはディスプレーメモリからのディスプレー情報を処理 し、加入者端末用のオンスクリーンディスプレーにディスプレーデーターを変換 するのに用いられる。ディスプレープロセッサはテキストあるいはシンボルの表 示、グラフィックス表示、またテキストとグラフィックスの組み合わせ表示を作 成できる。本システムの一つの特徴は、シンボル表示、グラフィックス表示、あ るいはこれらの組み合わせをディスプレーエリアに表示できることである。この 融通性により、純粋なシンボル（全テキスト）の書き込みが許容され、あるいは ロゴ等のグラフィックスの重ね合わせを持つテキストを書き込むことができる。 別の特徴は、各種の異なるディスプレーを異なる大きさで表示したり、ディスプ レーエリアの様々な位置に配置することを可能にする。 ディスプレープロセッサはディスプレーの属性やパラメーターと関連してオン スクリーンディスプレーにディスプレー情報を処理する。ディスプレーパラメー ターには、定義されたシンボルセットの高さ、幅に関する情報が含まれる。シン ボル定義とディスプレーパラメーターは、加入者端末のメモリへプログラムする ことができ、これは、選択すべき多くのシンボル定義が存在することを意味し、 各シンボルセットは異なる大きさである。１つ以上のシンボルセットを定義でき る融通性と、大きさを管理できる機能とにより、中国語、日本語、アラビア語な ど、英語以外の文字の表示を容易にする。こうして、シンボルディスプレーは各 種言語や文字フォントでテキスト表示を生成する点で重要な用途を有する。シン ボルは、例えば、特定の大きさやスタイルの英語文字セットを定義するシンボル セットに形成できる異なる大きさのピクセル配列として提供される。 好ましい実施例では、シンボルはライン属性が与えられる複数のシンボルライ ンでディスプレー上に水平に配置され、こうして、テキストの１つのラインに、 ライン上のすべての文字をリプログラムしなくてもラインの属性を変更すること により、変更可能な共通要素が与えられる。本発明が例えば提供するライン属性 は、各種シンボルセット定義、文字のアンダーラインの色、アンダーラインの色 のパレット選択を含む。シンボルライン用シンボルセットの変更方法を提供する ことにより、各シンボルラインは文字の異なる大きさ又はフォントであるだけで なく異なる言語でもあり得る。こうしたライン属性の各種選択は同一のオンスク リーンディスプレー上に同時に表示できる。こうして、多くの他のライン属性を 提供できることは明白である。 シンボルセット定義の各シンボルは、各ピクセルに対して１以上のビットとし てディスプレーメモリに保存されるｎ×ｍのピクセル配列として定義される。好 ましい実施例では、各ピクセルのビット数は、ビット数の異なる状態として表示 できるピクセル属性数に対応する。例えば、ピクセル当たりの単一ビットの場合 、各ピクセルには２つの状態（２属性）を蓄積できる。図示例では、ピクセル当 たり２ビットを使用してシンボルあるいは文字に対するピクセルの色の属性を定 義している。２ビットの４つの状態により、各ピクセルに対し前景の色、背景の 色、黒、白のいずれかを選択できる。これらの選択により、最小限のメモリに各 種の色合いや濃淡で容易に色付けできるシンボルのスタイルや文字フォントを選 択する大きな融通性が作られる。 ディスプレーメモリのシンボルスクリーン定義部は、表示を作るべき特定のシ ンボルへのポインターでプログラムできる。ポインターは１つのシンボルセット 定義の各シンボルにアドレスする。さらに、図示例においては、ポインターは単 独のシンボルの記述を容易にし、シンボルスタイルを維持したまま変更を加えた いシンボル属性を記述する。図示例では、ポインターは、シンボルの色、前景モ ードビット、アンダーラインの有無、点滅の有無などの表示を含んでいる。 これによって、各シンボルの各ピクセルが黒、白、背景の色あるいは前景の色 のいずれかであるシステムが作られる。シンボルのポインターはパレットレジス ターの組み合わせを選択するので、ポインターはシンボルに対する前景の色と背 景の色、例えば白の背景に青の文字を選択する。かかる色の組み合わせを変更す るために、プログラマーは異なる組み合わせのパレットレジスターのアドレスで 異なる色のを組み合わせを選択する。本ディスプレーシステムでは、１６までの 異なる色の組み合わせを任意の時点に蓄積できる。 シンボル定義へのポインターも前景モードビットを含んでおり、複数の色の背 景上で白と黒の文字を容易に選択できる。このビットが状態１であれば、各色は 通常通り表示される。また、このビットがその他の状態にある場合、白と黒の色 効果は前景パレットレジスター用に反転される。前景パレットレジスター全部が 白であり、背景パレットレジスターが１６色の異なる色でロードされる場合、か かる１６色の着色された背景上に白か黒の文字を表示できる。同一のシンボル定 義を使用したまま白か黒の文字色を選択するには、シンボルポインターの前景モ ードビットだけを変更すればよい。 前景モードビットは、選択された特定のパレットレジスタのルミナンス値を反 転することにより働くので、着色シンボル効果をもたらす。このビットをセット することにより、着色されたシンボルの強度を反転でき、明るい文字を暗く、暗 い文字を明るくできる。 また、ディスプレープロセッサは、アクティブビデオの背景にシンボルを表示 する機能を提供する。通常、シンボルはシンボル配列のシンボルピクセルに対す る前景の色とシンボル配列の背景ピクセルに対する背景の色を有する。シンボル 配列ピクセルはアクティブビデオのピクセルに置換され、青の背景上の白の文字 のように、前景の色と背景の色はスクリーンを満たす。しかし、アクティブビデ オの背景機能は、シンボル配列ピククセル対アクティブビデオピクセルの選択を 反転し、シンボルの背景ピクセルを透明にする。 この選択を行なう独特な方法は、特定の色や特定の色の組み合わせを透明色で あるべきピクセルに割り当てることによって行われる。この色を感知すると、デ ィスプレーシステムは当該ピクセルを色に変換する代わりに、アクティブビデオ ピクセルを選択して置換する。実施例では、透明なピクセルであるべき色の選択 は範囲外の色であり、例えば、非ゼロクロマ要素ＲーＹ、ＢーＹに対してルミナ ンスはゼロに等しい。 ピクセルマップ型配列であるグラフィックススクリーンは、この機能をさらに 利用する。グラフィックススクリーンの各ピクセルは定義済の色をもっているの で、その色は透明色として選択され、アクティブビデオピクセルが選択される。 こうして、グラフィックススクリーンは簡単にアクティブビデオに重ねられ、ア クティブビデオのカットアウト部分やその他の特殊効果を示すことが可能になる 。 図面の簡単な説明 本発明の上記の及び他の目的、特徴及び要素は、添付の図面を参照しながら下 記に示す実施例の詳細な説明を読むことにより明確に理解し、説明できる。 図１は、複数の加入者端末を含むＣＡＴＶタイプの加入者テレビシステムを示 すブロック図である。 図２は、図１に示されたシステムの加入者端末を示す詳細なブロック図である 。 図３から図７は、図２に示された加入者端末のオンスクリーンディスプレーシ ステムの各種モードを図示したものである。 図８は、ディスプレーメモリのシンボルスクリーン定義部のポインターを図示 したものである。 図９は、ディスプレーメモリのシンボルセット定義エリアの一般的なシンボル を表示したものである。 図１０は、シンボルに対する色の選択に使用するパレットレジスターを図示し たものである。 図１１は、図２に示されたディスプレーコントローラーの機能図と、シンボル スクリーン定義部、シンボルセット定義部及びグラフィックススクリーン定義部 に分れているディスプレーメモリとを図示したものである。 図１２は、図１１に示されたアナログプロセッサを詳細に示すブロック図であ る。 図１３は、図１１に示されたプロセッサを詳細に示すブロック図である。 図１４は、図１３に示されたデジタルプロセッサの構成レジスターのマッピン グを図示したものである。 図１５から図２０は、図１３に示されたデジタルプロセッサの各パーツを詳細 に示す電気概略図である。 図２１は、図１２に示されたアナログプロセッサの各パーツを詳細に示す電気 概略図である。 図２２は、図１１に示されたシステムでシンボルを表示するためのデータフロ ーを示す機能フローチャートである。 図２３は、図１１に示されたシステムでグラフィックスを表示するためのデー タフローを示す機能フローチャートである。 好適な実施例の詳細な説明 図１は、ＣＡＴＶタイプの加入者テレビシステムを詳細に示している。加入者 テレビシステムには、ヘッドエンド１０と分配系５２に接続する複数の加入者端 末４０、４４、４８が含まれる。従来と同様に、分配系５２には同軸あるいは光 ファイバーケーブル、システムアンプ、ライン拡張子などが含まれる。ヘッドエ ンド１０は、ハードウェア制御器即ちヘッドエンドコントローラ２２を制御する システムマネジャー１２の制御下にある。ビリング（請求）コンピューター１１ はシステムマネジャーと通信し、加入者の受信を認可し、トランザクションを送 信する。 加入者システム用のテレビその他のプログラミングは衛星ダウンリンクを通じ て受信されることもある。この場合、衛星受信機１８が情報を各々チャンネルに デコード、復調する。各チャンネルは、ヘッドエンドコントローラー２２の制御 下でチャンネルをローカルの加入者システムのチャンネル構成の周波数に再変調 する変調器２４と３０、あるいはスクランブラー・変調器２６と２８に印加され る。プレミアムサービスや限定チャンネルサービス（階層化、ペイパービューな ど）のために、一般に知られるＣＡＴＶ方法を使用してスクランブラー・変調器 ２６、２８で幾つかのチャンネルにスクランブルを施すが、その他のチャンネル は変換することなく送信することができる。プログラムチャンネルはＲＦ結合器 ３４により広帯域テレビ信号として分配系５２上で周波数分割多重化される。プ ログラミングの複数のチャンネルは分配系５２を介して送信することができ、加 入者端末４０、４４、４８のそれぞれに提供される。 スクランブラー・変調器２６、２８はさらに特定のチャンネルへのデータ挿入 機能を含むことができる。チャンネル信号内でデータを提供するこの方法は、通 常、帯域内信号方式（ｉｎ−ｂａｎｄ ｓｉｇｎａｌｉｎｇ）と呼ばれる。デー タはすべてのオーディオ部分、ビデオ部分あるいはそれらの組み合わせ、及びテ レビチャンネルの他の部分に適用できる。多くの加入者テレビシステムはオーデ ィオ副搬送波上に振幅変調されたデータパルスを備えている。さらに、その他の 加入者テレビシステムではビデオ部分の垂直及び／又は水平のブランキング期間 にデータを挿入できる。 このような様式でテレビチャンネルに挿入されたデータは、加入者端末４０、 ４４、４８を全体にあるいは部分的にアドレスし制御する条件付きアクセスデー タ、オンスクリーンテキストデータ、あるいはヘッドエンドコントローラー２２ からの他の情報であり得る。電子プログラムガイドや情報サービスなどその他の データやサービスはデータコントローラー２０から各チャンネルに挿入できる。 データコントローラー２０は地域データあるいは全国データを衛星受信機１８を 介して衛星ダウンリンクから受信できる。 また、データは帯域外信号方式（ｏｕｔ−ｏｆ−ｂａｎｄ ｓｉｇｎａｌｉｎ ｇ）により分配系５２へ送信できる。このモードでは、このデータを送信するト ランザクションにより、システムマネジャー１２はアドレス可能な送信機３２に アクセスする。アドレス可能な送信機３２はテレビプログラミングに関連しない 周波数上でデータ信号を変調するために使用できる。ケーブルシステムの広帯域 ＴＶプログラミングは、一般に５０ＭＨＺから５５０ＭＨＺ以上で使用されてお り、帯域外信号方式は周波数シフトキーイング変調技術により１０８．２ＭＨＺ など、これらの信号の非ビデオ部分で使用される。これらのトランザクションは ３６で広帯域テレビ信号と組み合わされ、加入者端末４０、４４、４８へ送信さ れる。 このシステムのトランザクションは（特定の加入者端末あるいは加入者端末グ ループに）アドレスされたものとして、又は（全加入者端末への）大域として指 示される。これらのトランザクションは上記の通信経路のいずれへも送信するこ とが可能な標準フォーマットになっている。 信号方式及びデータの情報は、加入者端末から分配系５２を通る逆の信号経路 を介してヘッドエンドへと逆流させることもできる。例えば、逆方向の信号はデ ジタルの２相シフトキーイング（ＢＰＳＫ）変調され、５０ＭＨＺ未満の周波数 に適用される。信号は加入者端末からデコードを行なうＩＰＰＶプロセッサーへ と逆流する。これに加えて、加入者端末４０、４４、４８のいずれかは、ヘッド エンド１０にある電話プロセッサ１６へのモデムと電話リンク５２を備えてもよ い。プロセッサ１４と１６から送られる情報はシステムマネジャー１２へ送られ 、認可情報、請求書情報を得るためビリングコンピューター１１と通信を行なう 。逆方向信号方式は一般にペイパービュー（ＰＰＶ）イベントあるいはインパル スペイパービュー（ＩＰＰＶ）イベントを注文する際に使用されていた。将来的 には、逆方向信号経路は数々の追加の対話サービスに使用できる。 ここで、加入者端末を詳細に説明する図２を参照しながら、加入者端末システ ム４０として例示された加入者端末について説明する。信号分配系５２から送ら れる広帯域テレビ信号はアップ／ダウンコンバーター又はチューナー１００の入 力で受信される。帯域外データ受信機１５０も広帯域入力に結合される。従来か ら、アップ／ダウンコンバーター１００はダイプレクサーのような入力フィルタ ーを備え、１０８．２ＭＨＺの帯域外信号と広帯域テレビ信号とを選別する。ア ップ／ダウンコンバーター１００は、不使用時には、予め決定したチャンネルに 同調し、帯域内ビデオ及びオーディオデータを受け取る。チャンネルはシステム マネジャー１２から予め決定でき、ここに記載されたデータ送信方法の一つを使 用することで、予め決定したチャンネルの表示を加入者端末４０に蓄積すること ができる。 アップ／ダウンコンバーター１００は、使用時には、加入者がＩＲ受信機１２ ４、リモコン１２６及び端末キーパッド１２２を有するユーザーインターフェー スから加入者が入力したチャンネルにしたがって同調される。アップ／ダウンコ ンバーター１００は同調制御部１０２の制御下のフェーズロックループを使用し 、選択した信号あるいは所定のデフォルト設定したＲＦチャンネル信号を４５． ７５ＭＨＺの中間周波数信号に変換する。多機能制御回路（ＭＣＣ）１０４はチ ューナー制御部１０２に２方向リンクによりアップ／ダウンコンバーター１００ と接続される。ＭＣＣは、多くの加入者端末制御及びデータ処理機能を一つのパ ッケージに統合したアプリケーションスペシフィックな集積回路（ＡＳＩＣ）で あ ることが望ましい。このようなリンクは同調用の経路と同調過程の制御をフィー ドバックするための戻りリンクとを有する。自動利得制御と自動周波数制御のた めのフィードバック信号はそれぞれフィルター１０１と１０３を介してビデオ復 調器１０９からアップ／ダウンコンバーター１００へ送られる。 ＳＡＷフィルター１０６のようなフィルターは、次の処理のためにＩＦチャン ネル信号をフィルター処理し、信号をビデオ部分とオーディオ部分とに分ける。 ビデオ部分はＭＣＣ１０４のデスクランブラー制御部１１０の制御下でビデオ復 調器により復調されデスクランブリングされる。ビデオデ変調器１０９は同期抑 圧スクランブリングのために同期再生（ビデオ信号のデスクランブリング）を行 なう。次いで、ビデオ信号はバンドパスフィルター１３０を介してビデオインバ ーター１３２へ送られ、そこで逆ビデオ反転（デスクランブリング）が行なわれ る。同期抑圧、同期反転、ビデオライン反転などにかかわらず、ビデオ部分のデ イスクランブリングはＭＣＣ１０４のデスクランブラー制御部１１０の制御下に ある。デスクランブラー制御部１０９は必要なタイミング信号、反転軸レベルお よびビデオがビデオインバーター１３２に対して反転されるかどうかを提供し、 必要なタイミング、再生レベルならびに同期パルスの識別を復調器１０９に伝え る。デスクランブラー制御部１１０は、通常、そうしたデスクランブリング情報 を帯域内オーディオデータとしてのパルスから受け取る。 その他の経路では、オーディオ信号は同期検波器１０５によって４１．２５Ｍ ＨＺのＩＦ搬送波から４．５ＭＨＺの相互変調周波数に変換される。同期検波器 １０５のオーディオ利得制御へのフィードバックはバンドパスフィルター１３１ の出力から得られる。オーディオ信号は、次にＦＭ復調器１１９により復調され る。振幅変調検波器１１１はパルス検波を行ない、オーディオ搬送波に振幅変調 された帯域内オーディオデータを再生する。再生された帯域内パルスはＭＣＣ１ ０４の帯域内オーディオデータデコーダー１１７へ送られ、パルス整形器１１５ で整形されてから処理される。デスクランブリングデータ以外の帯域内データは バッファのためにＤＲＡＭ１３７に蓄積される。デスクランブラー制御部１０４ はビテオデスクランブリング処理のため直接にデスクランブリングデータにアク セスする。 オーディオ信号のボリューム制御は、ＭＣＣ１０４のボリューム制御部１１８ ならびに援用された米国特許第５０５４０７１号に記載されたマイクロプロセッ サ１２８の制御下で処理される。ボリューム制御の後に、オーディオ信号はロー パスフィルター１２３とシュートスイッチ１２５へ送られる。ミュートスイッチ １２５の出力は変調器１４２へ送られる。 ＭＣＣ１０４は復調とデスクランブリングを行った後のビデオ信号を受け取り 、ＢＶＩデコーダー１２９で信号のＶＢＩから帯域内ビデオデータを感知する。 帯域内ビデオデータは一般に知られるテレテキストシステムのオーダーの周波数 、例えば約４．０メガビット／秒で送信される。また、データロックは良く知ら れた技術にしたがいナイキスト周波数よりも高い適当なサンプル周波数を提供す る。帯域内デコーダー１２９はマイクロプロセッサ１２８での処理を行なう前に ＤＲＡＭ１３７にデータを蓄積する。ＤＲＡＭ１２８はデータバッファーとして 動作する。 ビデオ反転回路１３２の出力もＭＣＣ１０４のオンスクリーンディスプレー制 御部１２７へ送られる。オンスクリーンディスプレー制御部１２７はビデオ信号 の代わりに、あるいはビデオ信号に重ねて、オンスクリーン文字とグラフィック ディスプレイーを選択的に発生する。変調器１４２はオンスクリーンディスプレ ー制御部１２７の出力からのビデオ信号とシュート回路１２５の出力からのオー ディオ信号とを組み合わせ、組合わされた信号ををマイクロプロセッサ１２８で 選択したチャンネル周波数、例えば、ＮＴＳＣの場合はチャネル３／４へ変換す る。組み合わされ再変調された信号は一般によく知られた方法でＲＦ出力として テレビ受信機に送信される。 制御マイクロプロセッサ１２８は加入者端末４０の総合的処理を行なう。加入 者はオンスクリーンディスプレーで対話型ユーザーインターフェースを介してマ イクロプロセッサ１２８と通信し、制御する。該ユーザーインターフェースには 、加入者端末４０のフロントパネル上のキーボード１２２や、チャンネル同調、 ボリュームレベル調整、機能選択などのための加入者制御信号を発生するリモコ ン１２６が含まれる。こうした加入者制御コマンドはＭＣＣ１０４の入力スキャ ナーと制御部１４８でデコードされる。ユーザーインターフェースのリモートＩ Ｒ 受信機１２４はこの技術分野で知られる赤外線（ＩＲ）その他のリモコン１２６ からコマンドを受信し、マイクロプロセッサ１２８へコマンドを送信する。さら に、ユーザーインターフェースには４桁７セグメントのＬＥＤディスプレー２０ が含まれ、同調したチャンネル番号や診断を表示する。 キーパッド１２２あるいはＩＲリモコン１２６を使用してコマンドを選択する と、マイクロプロセッサ１２８がそのコマンドを実行する。例えば、チューナー 制御部１０２に対し、選択したチャンネルにアップダウンコンバーター１００を 適宜調整するよう指示するものである。加入者端末は、端末の操作を支援するオ ンスクリーンディスプレーを提供することにより加入者と対話する。オンスクリ ーンディスプレーは端末の多くの複雑な機能により加入者を案内する情報とプロ ンプトとを提供する。 ＭＣＣ１０４のデスクランブラー制御部１１０は、再生されたデスクランブリ ングデータを使用して適当な制御信号、例えば、反転制御、等化、デスクランブ リング用の同期再生あるいは入力ベースバンドテレビ信号の再生を生成する。セ キュアマイクロプロセッサ１３６は、システムマネジャー１２から内部ＮＶＭメ モリにダウンロードされた認可・制御データを（前記の３種のデータ伝送構成、 即ち帯域外オーディオ、帯域内オーディオあるいは帯域内ビデオのいずれかによ り）解釈することにより、ＭＣＣ１０４のデスクランブラー制御部１１０が特定 のチャンネルでデスクランブリングを実行するのか、あるいは特定の時間にどの ようなデスクランブリングが必要なのかなどを判断する。セキュアマイクロプロ セッサ１３６の不揮発性メモリ（ＮＶＭ）は認可データ、スクランブル済みのチ ャンネルデータ、スクランブリングモードデータ、端末構成データ、その他必要 なデータなどセキュアデータを蓄積する。 制御マイクロプロセッサ１２８は制御プログラムを動かすことで動作する。該 プログラムは、プロセッサの内部リードオンリーメモリおよびフラッシュＥＰＲ ＯＭメモリ１３４のような不揮発性メモリに部分的に蓄積されることが望ましい 。これに加えて、制御マイクロプロセッサ１２８の制御プログラムも拡張カード １３８の不揮発性メモリに常駐することができる。マイクロプロセッサ１２８は データライン、アドレスライン及び制御ラインを有するメモリバス１４１を通じ て 不揮発性メモリ１３４、１３８と通信する。さらに、マイクロプロセッサ１２８ はＭＣＣ１０４と制御マイクロプロセッサバス（ＣＭＢ）１３１を介したコマン ドを通じて、データデコーダ１１７、１２９、１４６、チューナー制御部１０２ 、ボリューム制御部１１８、オンスクリーンディスプレー制御部１２７、デスク ランブラー制御部１１０及び入力キースキャナー制御部１４８を制御する。マイ クロプロセッサ１２８はこの他にも、ミュートスイッチ１２５と変調器１４２の 出力周波数選択を直接に制御する。マイクロプロセッサ１２８はデータポート１ ４０を介する他の補助デバイス通信・制御能力を備えている。 メモリ制御部１１２は、３つのデータデコーダー１１７、１２９、１４６から 得たデータをＤＲＡＭ１３７のような揮発性メモリに置くができる。メモリ制御 部１１２は制御プロセッサ１２８によりＣＭＢ１３１を介してアクセスされる。 ＭＣＣ１０４も制御指示を制御マイクロプロセッサ１２８からＭＣＣ１０４のそ の他のパーツへ分配し、加入者端末４０のその他の操作を行なう。この他、ＭＣ Ｃ１０４はセキュアマイクロプロセッサバス（ＳＭＢ）１４３に接続され、セキ ュアマイクロプロセッサ１３６と加入者端末４０のその他の部分との間の通信を 可能にする。ＳＭＢ１４３はさらに拡張カード１３８と組み合わせることで更新 可能なセキュリティーを提供する。 ＭＣＣ１０４のメモリ制御部１１２とマイクロプロセッサ・インターフェース は制御マイクロプロセッサ１２８とセキュアマイクロプロセッサ１３６の中央通 信設備となる。メモリ制御部１１２はマイクロプロセッサ１２８、１３６、およ びその他の制御部とデータデコーダーからメモリへの書き込み、メモリからの読 み出しのリクエストを受け取る。メモリ制御部は実時間のアプリケーションとマ イクロプロセッサに優先性を与えることによりメモリ転送の衝突を回避し、デー タフローのスケジュールを組む。マイクロプロセッサ１２８と１３６はＭＣＣ１ ０４の内部を通じてメモリ制御部１１２とＭＣＣのその他の部分と通信する。 拡張カード１３８は印刷回路カードで、メモリ及び／又はセキュアマイクロプ ロセッサ要素を含んでおり、コネクタ２００に差し込むことができる。コネクタ ２００は電気的に、制御マイクロプロセッサメモリバス１４１とセキュアマイク ロプロセッサ１４３を拡張カード１３８へ延長する。拡張カード１３８を使用す ることで、追加プログラムやデータメモリ、あるいは更新したセキュリティーを 提供できる。 加入者端末には、電話機型１５２かＲＦ−ＩＰＰＶ型１５４のインパルスペイ パービュー（ＩＰＰＶ）モジュールを備えるオプションがある。ＩＰＰＶモジュ ールにより、加入者はペイパービューのイベントを加入者端末４０で受信する許 可を申請し、購入したイベントに関連したデータをセキュアマイクロプロセッサ １３６の不揮発性メモリに蓄積し、信号部分配系５２を通じて電話リターン経路 あるいはＲＦリターン経路を介してシステムマネジャー１２へデータを送る。 以下、図３から図１０を参照しながら、オンスクリーンディスプレーシステム をより詳しく説明する。図３では、各オンスクリーンディスプレーは３２０まで の垂直列と２００までの水平行のピクセル配列として生成される。この２００ｘ ３２０というピクセルサイズは標準ＮＴＳＣ受信機での妥当な解像度を考慮して 選択された。もちろん、各種ＰＡＬ形式などその他のビデオフォーマットも、ピ クセルやラインを追加することでサポートできる。また、その他のディスプレー エリアを形成する異なるサイズのピクセルも任意のテレビ信号形式に対して提供 できる。各オンスクリーンディスプレーは、加入者のテレビ受信機のスクリーン の水平スキャンラインに対しアナロのグピクセルを生成することによりディスプ レーコントローラー１２７で生成される。コントロールプロセッサ１２８の制御 下にあるディスプレーコントローラー１２７はディスプレーの時間ならびに受信 機のクリーン上に生成するディスプレーを制御する。 オンスクリーンディスプレープロセッサ１２７はビデオフィールドベースによ りビデオフィールド上で作動する。ディスプレースクリーンはディスプレー属性 から形成され、ピクセルに関するスクリーンあるいはフィールドを表示するディ スプレーデータを蓄積する。こうして、このフィールドはビデオ以外の目的では ノンインターレース形式で表示され、又はインターレース形式でアクティブビデ オと混合される。フィールドは静止画面を生成するように何度も表示でき、異な るイメージを表示するには、ディスプレーパラメーターやディスプレーデータを 変更できる。どちらの場合も、オンスクリーンディスプレーは制御プロセッサ１ ２８からのコマンドで活性化され、制御プロセッサにより停止されるまで、ディ スプレーメモリに蓄積されたスクリーンを表示し続ける。これにより、制御プロ セッサ１２８とディスプレープロセッサ１２７が制御プロセッサのリソースを完 全に独占することなく並列に作動するとき、特に有益なシステムを構成する。 こうしたディスプレー環境では３種類のディスプレーモードが可能である。つ まり、テキストあるいはシンボルスクリーンモード、グラフィックスクリーンモ ーダ、及び、テキストとグラフィックスクリーンを同時に表示できる組み合わせ モードである。さらに、上記のいずれのモードも境界スクリーンモードへ併用で きる。 図３に記されたようなテキストあるいはシンボルスクリーンモードでは、オン スクリーンディスプレーは複数のシンボルとして定義される。各シンボルはｍ＝ ６、７...１６、ｎ＝６、７...３２、ｍ×ｎ≦５１２のときｍ×ｎのサイズの可 変のピクセル配列である。変更可能なサイズのシンボルを提供することにより、 異なる文字フォントのような多くの異なるシンボルセットとサイズを実現できる 。この方法を使うことで、日本語、アラビア語、中国語など異なる外国語の文字 セットも簡単に表示できる。テキストスクリーンは、完全表示配列を含み、一つ のシンボルまでの任意の大きさでもよい。各テキストスクリーンは垂直の開始点 ＶＳＴＡＲＴ及び終止点ＶＳＴＯＰと水平の開始点ＨＳＴＡＲＴ及び終止点ＨＳ ＴＯＰで定義される。 英語文字セットを使用した例では、テキストスクリーンディスプレー上に最大 限１６のシンボルライン（１ライン当たり４０文字）を生成する８ｘ１２のピク セル配列となる。中国語文字セットを使用した例ではテキストスクリーンディス プレー上に最大限１１のシンボルライン（１ライン当たり２６文字）を生成する １２ｘ１２のピクセル配列となる。それぞれ文字セットの中の特定の文字を定義 する複数のシンボル配列は英語、中国語、フオントＡ、フォントＢなどのシンボ ルセットの定義を生成するためディスプレーメモリ内でグループ化される。加入 者端末４０が複数のシンボルセットの定義を蓄積できることは明白である。 図９は、英語文字セットからの１つの文字で８ｘ１２ピクセル配列の一例を示 す。文字は１ｘ８のピクセルアンダーラインと７ｘ９のピクセル文字フィールド の回りの１ピクセル幅の境界とからなる。文字は特定のパターンで文字フィール ドからピクセルを選択することにより定義される。シンボル定義の各ピクセルは 図のテーブルに記した４種類の可能性のうちの１つを示す２ビットのピクセル属 性フィールドとして蓄積される。各ピクセルは前景ピクセル、背景ピクセル、黒 ピクセルあるいは白ピクセルでる。 テキストスクリーンディスプレーを構築するには、複数のシンボルポインター （それぞれがシンボルセット定義の中から選択したシンボルにアドレスする）は 文字が表示される順序で蓄積される。例えば、スクリーンにＬＩＳＴと表示する には、英語文字セットの要素、Ｌ、Ｉ、Ｓ、Ｔのシンボルポインターが連結され る。また、ポインターは図８に例示したように各文字に対するシンボル属性を含 むことができる。 図を参照するとシンボルポインターは７ビットのシンボル属性フィールドと９ ビットのシンボルアドレスとを持つ１６ビットのワードとして記されている。７ ビットの属性フィールドには、文字の色を定義する４ビットのフィールドがある 。４ビットは、この目的のために蓄積されたカラーパレットレジスターの１６色 の中から１つを選択する。その他の３種のシンボル属性ビットは、文字を点滅さ せるかどうかを決定する１ビット、文字にアンダーラインを引くかどうかを決定 する１ビット及び文字への特殊効果のための前景モードビッドである。 グラフィックススクリーンモードでは、ディスプレーシステムは３００ｘ２０ ０のピクセルディスプレーを、図４に示すようなピクセルマップ型グラフィック としてすべて使用する。各ピクセルは前景又は背景のカラーパレットメモリの１ ６色のうちの１つとして表示される。グラフィックスモードでは、各ピクセルに 対して蓄積された４ビットで色を選択する。 図５に示す組み合わせモードでは、シンボルスクリーンモードとグラフィック ススクリーンモードが同時に使用される。フルスクリーンよりも小さなグラフィ ックススクリーンは通常のグラフィックスモードで定義、表示される。このディ スプレーはグラフィックスウインドウエリアには表示されないテキストモードの ディスプレーに重ねられる。テキストスクリーンがグラフィックススクリーン上 に重ねられる逆の場合もある。 ディスプレープロセッサは、また、特定の色の境界スクリーンがグラフィック スあるいはシンボルスクリーンの回りに位置するような境界スクリーン機能も含 んでいる。この境界機能は図６に例示的に示されている。ここでは、境界ピクセ ルはグラフィックススクリーンとシンボルスクリーンが不活動状態であり且つ境 界スクリーンが作動可能なときはいつでも、活動状態になる。 境界スクリーンの色は境界スクリーンパラメーターレジスターに１２ビットの 色値をロードすることで生成される。境界の位置は水平の開始及び終止位置と垂 直の開始及び終止位置とをスクリーン上にロードすることで設定される。境界ス クリーンはスクリーン上の最大ライン数よりも大きな垂直開始値を蓄積すること で動作停止される。 ディスプレーコントローラーは多くのディスプレーパラメーターを受け取り、 制御レジスターへロードし、ディスプレー機能の処理を調整する。ディスプレー パラメーターの第１のセットはスクリーンの高さと幅である。これは上限ではフ ルスクリーンの３２０ｘ２００ピクセル配列であり、フルスクリーンよりも小さ い場合は、ディスプレースクリーンの位置になる。ディスプレーエリアで活動状 態になるすべてのスクリーンに対して、これらのパラメーターが蓄積されている 。第２のパラメーターセットはｎ×ｍのシンボルセットディメンションで、シン ボル定義セットの一つを定義する。後に詳細にに説明するが、複数のシンボル定 義セットは一つのスクリーンに蓄積、表示できる。 ディスプレーシステムは加入者端末用のオンスクリーンディスプレーを作成す るための非常に協力で融通性のあるツールを提供する。ディスプレーシステムは テキストモードのみ、あるいは完全なピクセルマップ型グラフィックスモードの みで使用できる。また、ディスプレーはテキストとサイズ可変で位置可変の完全 なピクセルマップ型グラフィックスウインドウとの組み合わせとすることもでき る。スクリーンはフルサイズにも、それよりも小さなサイズにも設定できる。 文字あるいはグラフィックスのディスプレーには、文字あるいはピクセルに対 して３２色をプログラムすることができる。カラーパレットレジスターは４０９ ６の選択カラーパレットの中から前景に１６色、背景に１６色を表示するよう変 更できる。また、ラインごとに文字セットの変更もできる。文字毎に背景の色及 び前景の色の選択ができる。また、文字には境界、アンダーライン、点滅、ハイ ライトなどの機能を選択的に付すことができる。 ディスプレーシステムはおよそ４０９６色のカラーパレットを提供する。これ らは４ビットのルミナンス要素、４ビットのＢ−Ｙ（青−ルミナンス）クロミナ ンス要素、４ビットのＲ−Ｙ（赤−ルミナンス）クロミナンス要素をもつ１２ビ ットのデジタルワードとして定義される。これらのビットを組み合わせることに よって、ユーザーは幅広い種類の色を選択できる。１２ビットのすべての４０９ ６の組み合わせが有用な色を定義するわけではない。しかし、これによって豊富 な色合いや濃淡の利用が可能になる。 デジタルプロセッサは、図１０に示すように、色を蓄積する複数のパレットレ ジスターを含む。１６の背景色レジスターと１６の前景色レジスターがあるので 、一度に３２色を蓄積できる。システムはこれらのレジスターを組み合わせ、背 景と前景の１６色の中から１つを４ビットポインターを使って選択する。この機 能は例えば、白い背景上に青い文字を表示するなど、一つの背景色上に一つの色 の複数の文字を表示する際に有用である。この構成は、前景レジスターに青をロ ードされ背景レジスターに白をロードされたパレットレジスターの対を示す、す べての文字に対する同一のカラーポインターにより容易にプログラムできる。 図１１は、オンスクリーンディスプレーコントローラー１２７のシステムブロ ック図を詳しく説明するものである。オンスクリーンディスプレーコントローラ ー１２７は制御マイクロプロセッサ１２８のコマンドの下で作動し、テキストス クリーン、グラフィックススクリーン、あるいはその両方の組み合わせなどを加 入者端末のオンスクリーンディスプレーに提供する。オンスクリーンディスプレ ーコントローラー１２７はアナログプロセッサ３００とデイジタルプロセッサ３ ０２の２つのディスプレープロセッサから構成される。 デジタルプロセッサ３０２はコマンドと構成データをバス３０１を通じて制御 マイクロプロセッサ１２８から受け取り、各水平ラインの開始と各垂直フィール ドの開始とを示すビデオタイミングデータをＶＢＩデコーダー１２９から受け取 る。デジタルプロセッサ３０２は制御マイクロプロセッサ１２８からのディスプ レーパラメーターを使用し、特定のオンスクリーンディスプレーを生成するため にＤＲＡＭ１３７のディスプレー情報にアクセスする。オンスクリーンディスプ レーはテキストのみの場合もある。その場合、ＤＲＡＭ１３７のシンボルスクリ ーン定義部３０５とシンボルセット定義部３０７とがアクセルされる。オンスク リーンディスプレーがグラフィックスのみの場合、ＤＲＡＭ１３７のグラフィッ クススクリーン定義部３０９がアクセスされる。テキストとグラフィックスの両 方のスクリーンが必要な場合にはディスプレーメモリの３つの部分３０５、３０ ７、３０９のすべてがアクセスされる。 デジタルプロセッサ３０２はディスプレーメモリのこれらの部分の情報にニブ ル毎にアクセスする。デジタルプロセッサ３０２は制御ライン、アドレスライン 、データライン３１１を通じメモリ制御部１１２との接続によりＤＲＡＭからデ ータを取り出す。デジタルプロセッサ３０２は演算した開始アドレス、アクセス したメモリ位置の数、メモリ制御部１１２への制御コマンドを提供することによ り、ＤＲＡＭ１３７からのデータをリクエストする。データはデータライン３１ １と３１３を通じて戻される。デジタルプロセッサ３０２はこのデータを、それ ぞれがオンスクリーンディスプレー用のピクセルのルミナンス値とクロミナンス 値を指示する一連のデジタルワードに変換するよう処理を行なう。適当なタイミ ング信号と共に、アナログピクセルを表すデジタルワードはタイミング・データ ライン３１５を介してデジタルプロセッサ３０２からアナログプロセッサ３００ へ送られる。 図１２に示すように、アナログプロセッサ３００は、デジタルピクセルワード をアナログピクセルに変換するための変換手段３１４を含んでいる。アナログプ ロセッサ３００は、また、復調後に入力ビデオ信号ＶＩＤＥＯ ＩＮを受け取り 、それをアナログマルチプレクサ３１６の一部へ入力する。アナログマルチプレ クサ３１６はピクセル単位で、ＶＩＤＥＯ ＩＮ信号からのアナログピクセル、 あるいは、アナログプロセッサ３００のデジタル／アナログピクセルコンバータ ーからのアナログピクセルを選択できる。アナログプロセッサ３００はピクセル 選択信号ＰＩＸＳＥＬにしたがって出力すべきピクセルを選択する。デジタルプ ロセッサ３０２は、ディスプレープロセッサが動作可能状態であって有効色定義 を出力しているかどうかによって、ピクセル選択信号ＰＩＸＳＥＬを生成する。 デジタルプロセッサ３０２は、これらの両方の条件が満たされていない場合、 ピクセル選択信号ＰＩＸＳＥＬにＶＩＤＥＯ ＩＮ信号を選択させる。マルチプ レックスされた出力がＶＩＤＥＯ ＯＵＴ信号として変調器１４２に出力される 。アナログプロセッサ３００はさらに発振器クロックＣＬＫからピクセルクロッ ク信号ＰＩＸＣＬＸを生成する。これがディスプレープロセッサの基本的なトレ ーニング信号であり、水平ラインをおよそ１３９ナノ秒幅の４５５のピクセルに 分割する。加入者端末でＶＩＤＥＯ ＩＮ信号が同調されていない時にディスプ レー用にピクセルクロックが必要な場合は、ピクセルクロックは発振器クロック 信号ＣＬＫから直接に生成される。これが内部ビデオモードである。ビデオ信号 が存在する場合にディスプレーのためにピクセルクロックを使用するならば、ピ クセルクロックは、同期スライサー２９１とフェーズロックルーブ２９３により ＶＩＤＥＯ ＩＮ信号の水平同期との位相同期によって生成される。 デジタルプロセッサ３０２は、図１４に示すとおり、レジスターＲ１〜Ｒ１２ を読み出し、書き込みすることで制御プロセッサ１２８によって制御される。オ ンスクリーンディスプレーに対するディスプレー属性はデジタルプロセッサ３０ ２の特定のレジスターをロードし読み出すことで制御される。 表示するスクリーンのタイプとテレビ受信機のディスプレーエリアの位置は、 境界スクリーンパラメータレジスターＲ２、シンボルスクリーンパラメーターレ ジスターＲ４及びグラフィックススクリーンパラメーターレジスターＲ５により 与えられる。これらのスクリーンレジスターはすべて、それぞれのスクリーンに おける水平の開始点（ＳＨ）及び終了点（ＥＨ）と垂直の開始点（ＳＶ）及び終 了点（ＥＶ）とに関する情報を含んでいる。 シンボルスクリーンやグラフィックススクリーンはディスプレー情報を蓄積す るＤＲＡＭ１３７の開始メモリ位置と関連づけることができる。この情報は、シ ンボルスクリーンに対してはシンボルスクリーンベースアドレスレジスターＲ８ に、グラフィックススクリーンに対してはグラフィックススクリーンベースアド レスレジスターＲ９にロードされる。境界スクリーンは内部で生成され、ＤＲＡ Ｍ１３７には蓄積されないので、レジスターＲ２も境界スクリーンの色を示す１ ２ビットのデジタルワードを含む。境界スクリーンのピクセルはこの色から生成 される。 シンボルスクリーン、グラフィックススクリーンあるいは境界スクリーンを活 性化するには、スクリーンの開始アドレスはディスプレーエリアの制限内でなけ ればならない。逆に、いずれかのスクリーンを不活性化するには、それぞれスク リーンの垂直開始アドレスをディスプレーエリア外のライン番号に設定すればよ い。制限ビットＣＯＮＴＲはレジスターＲ２で使用され、スクリーン境界の機能 を動作可能及び動作不能にする。 スクリーンの選択されたピクセルの色はカラーレジスターＲ６、Ｒ７、Ｒ１０ のいずれかを使用して選択できる。１６の前景パレットレジスター、１６の背景 パレットレジスターＲ１０、黒色レジスターＲ６、白色レジスターＲ７がある。 各レジスターは、パレットのセクションで説明した通り、４ビットのルミナンス と各４ビットの２相のクロミナンスの１２ビットの色を蓄積できる。 シンボルライン属性を制御する２つのレジスターＲ１１とＲ１２がある。シン ボルスクリーンディスプレーの各シンボルラインは、ディスプレーシステムのシ ンボルセット定義として定義される異なるフォント又はスタイルである。最大で １６のシンボルラインが存在し、それぞれのシンボルラインは１６のシンボルラ イン属性レジスターＲ１１に蓄積されたライン属性を有する。シンボルライン属 性レジスターの第１フィールドは４つのシンボルセット定義レジスターＲ１２の うちの一つへのアドレスとなる。第２フィールドは１ビットのライン属性で、こ れがアンダーラインの色に対して前景の色と背景の色を選択する。選択した特定 のカラーパレットレジスターが４ビットフィールドのパレットレジスターに表示 される。アンダーライン用のルミナンスの反転に使用する特殊効果ビットＵＬＩ が設けられ、該ビットがクリアされた場合、通常のアンダーラインのルミナンス が提供され、該ビットがセットされている場合、アンダーラインのルミナンスの 強度が反転される。 ライン属性レジスターＲ１１の２ビットのシンボルライン定義は、４つのシン ボルセット定義レジスターＲ１２のうちの１つつを選択する。各シンボルセット 定義レジスターＲ１２は特定のシンボルセットのサイズ（ｎ×ｍ）、シンボルの ニブル数及びシンボル定義ベースアドレスを蓄積する。シンボルライン属性レジ スターＲ１１とレジスターＲ１２は４種類までの異なるシンボルセット定義をデ ィ スプレーシステムで同時に使用できるようにする。 提供された最後の２種類のレジスターは、ディスプレープロセッサの異なる機 能の制御、選択に使用される。一つはビデオパラメーターレジスターＲ１で、も う一つは制御パラメーターレジスターＲ３である。ビデオパラメーターレジスタ ーＲ１はディスプレープロセッサで生成される特定のビデオ信号の制御タイミン グを定義する。水平同期開始時間ＳＹＮＣ Ｓと終了時間ＳＹＮＣ Ｅは垂直同 期開始時間ＶＳＹＮＣ Ｓと終了時間ＶＳＹＮＣ Ｅと共に蓄積される。また、 カラーバースト開始時間ＣＢ Ｓならびに終了時間ＣＢ Ｅも定義される。垂直 ブランキング期間のタイミング調整のために、ビデオパラメーターレジスターＲ １に等化パルス開始時間ＥＰ Ｓと終了時間ＥＰ Ｅも蓄積される。 制御パラメーターレジスターＲ３はディスプレープロセッサに対するモードと 機能を選択する制御ビットの数を蓄積する２バイトのレジスターである。シンボ ルトとアンダーラインの点滅速度ＢＲは０から４秒の間で０．２５秒刻みで蓄積 される。点滅デューティーサイクルＢＤは、それぞれ２５％、５０％または７５ ％オンのデューティーサイクル、またその逆の７５％、５０％または２５％オフ のデューティーサイクルを示す２ビットで設定できる。空白スクリーンビットＢ Ｋは１にセットされるとスクリーンを白にし、０にセットされると通常のスクリ ーンを表示させるために用いられる。さらに、内部／外部選択ビットＩＮＴは、 １にセットされてビデオ信号を内部で生成するか、あるいは０にセットされて外 部ビデオ信号に同期させるかを決定するのに使用される。 信号が内部で生成されていてインターレースビデオ信号に同期させない場合、 インターレース制御ビットＩＬＣはノンインターレースフィールドに対してセッ トされ、インターレースフィールドに対してクリアされる。さらに、パルＦＯＲ ならびにパル／ＮＴＳＣの２つのフィールドは、ＮＴＳＣあるいはパルフォーマ ットを選択するのに使用される。例えばパルフォーマットの場合、パルフォーマ ットのタイプが選択される。ヒットＧＳＥＬはグラフィックスのカラーパレット が前景パレットか、背景パレットかを選択するのに使用される。制御ビットＥＮ はオンスクリーンディスプレーコントローラを動作可能又は動作不能にするのに 使用される。アンダーライン点滅ビットＵＮＢはシンボルのアンダーラインを点 滅 させるかどうかを指示する。上側アドレスフィールドＵＡの４ビットはデジタル プロセッサ３００が通常アドレスできるＤＲＡＭ１３７のサイズを拡張できるよ うにする。制御ビットＰＲはシンボルスクリーンがグラフィックスクリーンに対 して優先性をもつか、あるいはその逆かを指示するのに使用される。 スクリーンの表示には、実行可能なコードからのスクリーンディスプレールー チンが制御プロセッサ１２８から呼び出される。スクリーンディスプレールーチ ンは不揮発性メモリ（ＲＯＭあるいはフラッシュＲＰＲＯＭ）からＤＲＡＭ１３ ７のディスプレーメモリエリアへ表示するようをプログラムされた特定のスクリ ーン情報を動かす。スクリーンディスプレープログラムは、この後、エネーブル ビットＥＮをクリアすることによりデジタルプロセッサ３００を動作不能にし、 必要なディスプレー属性でプロセッサレジスターＲ１からＲ１２をロードする。 通常は、パレットレジスターやライン属性レジスターのリロードだけが必要な場 合には、スクリーンディスプレールーチンは空白ビットＢＫをセットすることで デジタルプロセッサ１３０２のディスプレーを動作不能にする。 制御プロセッサ１２８は、実際に変更が必要かどうかを決定するようにプロセ ッサレジスターを読み出せるので、すべてのプロセッサレジスターをロードする 必要がない。例えば、ビデオパラメーターレジスターＲ１と制御レジスターＲ３ の大部分がプログラムされると、これを頻繁に変更する必要はない。同様に、希 望のカラーパレットで設定された後は、多くのディスプレーシナリオに対してカ ラーレジスターＲ６、Ｒ７、Ｒ１０も変更されない。さらに、４種類の異なるシ ンボルセット定義あるいはフォントを同時に使用できるので、ライン属性とシン ボルセット定義レジスターＲ１１も、シーンが変わる度に変更する必要はない。 変更する可能性の高いレジスターは、デジタルプロセッサ３００に対しスクリー ンがＤＲＡＭ１３７のどこにあるかを示すためのレジスターＲ８、Ｒ９である。 次に可能性の高いレジスターは、ディスプレーエリア上で異なるスクリーンを位 置付けるスクリーンパラメーターレジスターＲ２、Ｒ４、Ｒ５である。 制御プロセッサ１２８は、レジスターＲ１からＲ１２のディスプレー属性を希 望のディスプレー構成に設定した後、エネーブルビットＥＮをセットするか、あ るいはブランクビットＢＬをクリアにすることによって、デジタルプロセッサ３ ００を再び動作可能にし、その後再び動作不能になるまで、あるいはディスプレ ー情報や構成情報が変更されるまで、蓄積されたスクリーンを表示させる。 図１３は、デジタルプロセッサ３０２のより詳しいブロック図である。制御プ ロセッサ１２８のコマンド下にあるデジタルプロセッサ３０２は、ＤＲＡＭ１３ ７に蓄積された情報からオンスクリーンディスプレー用のデジタルピクセルを生 成する。オンスクリーンディスプレーは、制御プロセッサ１２８からのコマンド でデジタルプロセッサ３０２をプログラミングすることによってその外観を変更 する多くの属性を用いてプログラムできる。一般的には、デジタルプロセッサは 同期回路３０４、制御インターフェース回路３０６、メモリインターフェス・タ イミング回路３０８、アドレス生成回路３１０、およびピクセル生成回路３１２ を含む。 同期回路３０４には内部と外部の２つの動作モードがある。外部モードを使用 すると、回路３０４はＶＢＩデコーダー１２９からタイミング信号Ｈ_sを受け取 り、それを使ってディスプレープロセッサの動作をＶＩＤＥＯ ＩＮ信号と同期 させる。Ｈ_s信号は、また、ピクセル生成回路３１２とその他の回路へ伝達され 、基本的なタイミング情報を提供する。Ｈ_s信号は入力ビデオ信号からのＶＢＩ デコーダー回路１２９により合成され、ＴＶ信号の水平ラインの開始時に１クロ ックパレス幅の信号（２４ＭＨＺ）、フィールド１・ライン１の開始時に２クロ ックパルス幅のクロックパルスを提供する。Ｈ_s信号、ピクセルクロック信号Ｐ ＩＸＣＬＫ、および制御インターフェース回路３０６からのデータから、同期回 路３０４は特定の水平ラインのピクセル番号と現在のビデオフィールドの垂直ラ イン番号とを提供する。 これらのタイミング信号はピクセル時間基準を生成するためにディスプレーコ ントローラーのその他の回路へ送られる。タイミング信号Ｈ_sはピクセルライン 番号をリセットし、拡張されたタイミング信号Hsは水平ライン番号をあらかじめ 設定した開始ラインにリセットする。内部モードを使用すると、同期回路３０４ が外部ビデオ信号と同期することなく、ピクセルクロック信号ＰＩＸＣＬＫから タイミング信号を生成する。これに加え、どちらのモードを使用しても、タイミ ングパルスは水平同期時間、シンクチップ（ｓｙｎｃ ｔｉｐ）時間、カラー バースト時間および等化パルス時間の位置を示すように生成され、ピクセル生成 回路３１２がビデオ出力に適当な信号を挿入できるようにする。 制御インターフェース回路３０６は、制御プロセッサ１２８がデジタルプロセ ッサ３０２の構成レジスターＲ１からＲ１２へアクセスするための手段を提供す る。回路３０６は処理コマンドＯｐＣｏｄｅ及び制御マイクロプロセッサ１２８ のアドレスＡＤＤをデコードし、どのデータでどの構成レジスターを読み書きす べきかを判断する。構成データを提供し、デジタルプロセッサ３０２のステータ スを読み出すため、制御インターフェース回路３０６は、すべての構成レジスタ と結合された書き込み用の８ビットデータバスＤａｔａＩｎと、すべての構成レ ジスターＲ１からＲ１２の出力と結合された読み出し用の８ビットデータバスＤ ａｔａＯｕｔとを有する。構成レジスターＲ１からＲ１２の出力は、次に制御信 号と構成データをその他の回路に伝達するために使用される。 アドレス生成回路３１０とメモリインターフェース・タイミング回路３０８は 共同してＤＲＡＭ１３７からディスプレーデータを取り出し、これをピクセル生 成回路３１２へ供給する。このようにアドレス生成回路３１０はＯｓｄＡＤＤの データブロックの開始アドレスを演算する。メモリインターフェース回路３０８ はメモリ転送をｏｓｄＲＥＱ信号と合わせ、アクティブビデオ時間の期間にｏｓ ｄＡ信号を確認する。メモリインターフェース回路３０８もＤＲＡＭ１３７から 取り出されるべきバイト数ＯｓｄＮを生成する。各バイトは、メモリコントロー ラー１１２からＡＣＫ信号と共に送信され且つデータが４ビットバスｏｓｄＤＡ ＴＡＯＵＴを通じて直接にピクセル生成回路３１２へ送信された時点で肯定応答 される。 メモリコントローラー１１２が転送を終了すると、ｏｓｄＤ信号によりメモリ インターフェース３０８に警告を発する。ピクセル生成回路３１２は、表示可能 な量以上のデータを受け取っていると、休止信号ｏｓｄＨＯＬＤを明示すること でメモリコントローラー１１２からメモリ転送サイクルの停止をリクエストする 。メモリコントローラー１１２はこれに応えて休止し、ｏｓｄＨＯＬＤ信号が停 止するまで転送を再開しない。 ピクセル生成回路３１２は、同期回路３０４からタイミングデータを、ＤＲＡ Ｍ１３７からメモリコントローラー１１２を介してディスプレーデータを受け取 り、これらのデータをアナログプロセッサ３００に対してデジタルピクセルに変 換する。ディスプレーデータは、制御プロセッサ１２８から複数の構成・制御レ ジスターＲ１からＲ１２に蓄積された構成データを使用して修正することにより 、適切に表示される。 図１５〜図２０は、デジタルプロセッサ３０２をより詳しく説明した概略図で ある。デジタルプロセッサ３０２について図を参照しながら、より詳しく説明す る。 図１５と図１６は同期回路３０４をより詳しく説明する回路概略図である。図 １６に関して、ＶＢＩデータデコーダー回路１２９からの水平同期信号Ｈ_sとピ クセルクロック信号ＰＩＸＣＬＫに応じて、同期回路３０４はディスプレーシス テム用の基本的な水平、垂直タイミング信号をその他のプロセッサ回路に対して 生成する。タイミング信号には、導き出された時間基準に同期させる内部方式、 あるいはＶＩＤＥＯＩＮ信号に同期させる外部方式がある。 同期回路３０４はピクセルカウンター２０５と水平ラインカウンター２１３で 構成される。ピクセルカウンター２０５はＰＩＸＣＬＫ信号の時間基準で各水平 ラインのピクセル数即ち４５５までインクリメントされる。コンパレーター２０ ７はカウンター２０５の出力を感知し、それを４５５と比較する。リセツト信号 ＲＥＳはピクセルカウンター２０５がそのピクセル数に達した時点でのコンパレ ーター２０７からの出力である。このリセット信号は内部水平ライン時間長を示 すためにマルチプレクサ２０３への入力の一つとして使用される。 また、マルチプレクサ２０３は水平同期信号Ｈ_sから別の入力を受け取り、カ ウンター２０５を外部水平ラインの開始にリセットすべき時点を指示する。その かわりに、回路の時間基準が内部で生成される場合は、制御レジスターからの内 部ビット信号ＩＮＴ／ＥＸＴはピクセルカウンター２０５をリセットするために コンパレーター２０７の出力を選択する。マルチプレクサ２０３の出力はさらに 水平シンク信号ＨＳＹＮＣをその他の回路に対して生成するが、これは、内部ビ ット信号に応じて、Ｈ_s信号あるいはコンパレーター２０７の出力のどちらかで ある。内部信号ＩＮＴ／ＥＸＴは制御レジスターのビットをセットしあるいはク リ アすることで生成される。一般に、ビデオ信号の外部同期が使用されるが、ビデ オ信号がない場合には、内部ビットは制御プロセッサ１２８でセットされる。ビ デオ信号のない状況としては、電源投入、メニュー表示、ペイパービューのうち のいくつかの機能、チャンネルの変更などが挙げられる。制御プロセッサはこの 状況を感知し、ビデオ信号の欠如にかかわらず、ディスプレー用に時間基準を提 供するため内部ビットをセットする。 垂直同期信号は同様にして生成される。水平ラインカウンター２１３は基本的 にフィールドでの水平ライン数をカウントし、次のフィールドの開始時にリセッ トされる。マルチプレクサ２０９は各水平ライン毎にカウンター２１３をインク リメントする信号を出力する。マルチプレクサへの入力の一つに外部水平同期信 号Ｈ_sがあり、その他の入力には、内部で生成した水平ラインカウントからのコ ンパレーター２０７の出力が挙げられる。次に、時間基準選択信号ＩＮＴ／ＥＸ Ｔは、各水平ライン毎にカウンター２１３をインクリメントするよう、これらの ２つの入力のうちのいずれかを選択する。 各フィールド開始時点でのカウンター２１３のリセット信号はマルチプレクサ ２１１の出力から提供される。カウンター２１３の外部リセットのために、パル ス幅検知器２０１がＶＢＩデータデコーダー回路１２９の２クロック幅のパルス を検知し、外部ビデオ信号のタイミングがフィールド１・ライン１の開始である ことを示す。マルチプレクサ２１１への他の入力マルチプレクサ２１９の出力で ある内部生成されたフィールド番号である。時間基準選択ビットＩＮＴ／ＥＸＴ はこれら２つのリセット信号のどちらかを選択するために使用される。 内部生成されたフィールド番号は、一方の入力がカウンター２１３の出力に接 続され、他方の入力がＮＴＳＣ信号に対する所定の数の水平ライン２６３と２６ ２に接続されたコンパレーター２１５と２１７の出力から得られる。マルチプレ クサ２１９の出力はＤバイステーブル２２１の出力を通してそれ自身の選択信号 を生成する。この出力は、Ｄ入力に戻すよう結合されたＱ出力を有するバイステ ーブル２２１をクロックする。選択信号はマルチプレクサ２１９の入力を切り替 え、コンパレータ２１５で検知した場合は２６３ライン、コンパレータ２１７で 検知した場合は２６２ラインのフィールドを有する内部生成されたビデオ信号の フィールドを交互に選択する。Ｄバイステーブル２２１は、フィードバックを停 止するＮＡＮＤゲート２２０により、２フィールドの交互選択動作を不能にされ る。このモードでは一つのフィールド、フィールド１のみが同期回路３０４で生 成される。ゲート２２０は制御ビットＩＬＣにより開閉され、状態１の場合はイ ンターレース型（２フィールド）ディスプレーを、その他の状態の場合はノンイ ンターレース型（１フィールド）ディスプレーを生成する。水平ライン番号はカ ウンター２１３からマルチプレクサ２１１からの垂直同期信号ＶＳＹＮＣと一緒 にその他の回路へ出力される。 図１５は、ビデオモード信号をピクセル生成回路３１２に生成する同期回路３ ０４の一部を詳しく示す概略図である。ビデオモード信号はビデオ信号を３つの 部分に分け、オンスクリーンディスプレーに対してピクセルを実際に生成するタ イミングを調整するものである。第１部分はアクティブビデオ部分であり、水平 ブランキングパルスのバックッポーチから次の水平ブランキングパルスのフロン トポーチまで伸びている水平ラインの通常のアクティブビデオ区間に対応する。 この実施例では、このアクティブビデオは、各ピクセルが１３９ナノ秒である長 さにおける所定数のピクセルである。ビデオモード信号はさらに水平、垂直ブラ ンキング信号、アクティブビデオ部分及び帰線期間を定義する各種信号を提供す る。復号論理部３９９はバイステーブル３９２、３９４、３９６、３９８からの ４つのビデオアクティブ信号をデコードし、ビデオモード信号をピクセル生成回 路３１２に対して生成する。 シンクチップアクティブ信号はバイステーブル３９２の出力である。これはレ ジスター３６０からのシンクチップ開始を指示するデータと同期回路３０４から のピクセル番号を比較することによりセットされる。シンクチップアクティブ・ バイステーブル３９２はピクセル番号とシンクチップエンドレジスター３６２の 比較でリセットされる。カラーバーストアクティブ信号はバイステーブル３９４ の出力として生成される。カラーバーストアクティブ・バイステーブル３９４は カラーバースト開始レジスター３６４とピクセル番号を比較するコンパレーター ３８０によりセットされる。バイステーブル３９４はピクセル番号とカラーバー ストエンドレジスター３６６の内容を比較することでリセットされる。 ビデオラインアクティブ信号はバイステーブル３９６の出力として生成される 。ビデオラインアクティブ・バイステーブル３９６はＨビデオスタートレジスタ ー３６８とピクセル番号との比較からコンパレーター３８４によりセットされる 。バイステーブル３９６はＨビデオエンドレジスター３７０の内容とピクセル番 号が一致する時点を判断するコンパレーター３８６の出力でリセットされる。４ 番目のアクティブ信号はバイステーブル３９８の出力からのアクティブフィール ド信号である。バイステーブル３９８はＶビデオスタートレジスター３７２の内 容と同期回路３０４からの水平ライン番号の比較によってセットされる。バイス テーブル３９８は水平ライン番号とＶビデオエンドレジスター３７４の内容を比 較するコンパレーター３９０の出力でリセットされる。アクティブビデオ信号は ＮＴＳＣ信号フィールドのタイミングやその他のビデオフォーマットを定義して ピクセルと水平ライン番号を決める。適切なパラメーターを伴うジスターをあら かじめロードすることで、ビデオ信号用の多くのタイミングフォーマットやプロ トコルをディスフレーコントローラーにフログラムできる。 図１７は制御インターフェース回路３０６を詳しく説明する概略図である。制 御インターフェース回路３０６はデジタルプロセッサ３００と制御プロセッサ１ ２８を接続する電気的且つ論理的なデータ経路を提供し、後者が前者を制御し構 成できるようにする。制御インターフェース回路３０６は制御レジスターＲ１か らＲ１２からのデータと制御信号をデジタルプロセッサのその他の回路へ送る。 レジスターＲ１からＲ１３に蓄積されるべき制御データと構成データの入力は８ ビットのデータバスＤａｔａｌｎを介して行なう。ＤａｔａｌｎはレジスターＲ １からＲ１２のデータ入力Ｄに接続される。 制御プロセッサ１２８からのコマンド信号Ｏｐｃｏｄｅとアドレス信号ＡＤＤ は、Ｒ１からＲ１２のうちのどのレジスターのどのバイトを読み書きするかを指 示する。レジスターに対する書き込みは複数の出力制御ラインにより正しいバイ トとレジスターとを選択するデコーダー２３１によりデコードされる。各出力制 御ラインは複数のＡＮＤゲート２３３を通してレジスターＲ１からＲ１２の書き 込み入力Ｗに接続される。ＡＮＤゲート２３３へのその他の入力は制御プロセッ サの書き込み信号Ｐｗｒｉｔｅである。 制御プロセッサ１２８は、データが蓄積されているメモリ位置を選択し、入力 バスにデータを提供し、さらにＰｗｒｉｔｅ信号を生成して書き込みを実行する ことにより、レジスターＲ１からＲ１２のいずれかの位置へ書き込むことができ る。このようにして、制御プロセッサ１２８はデジタルプロセッサ３０２のレジ スターをいつでも構成、変更できる。一旦デジタルプロセッサ３０２が構成され ると、制御プロセッサ１２８は該装置を動作可能にしてがディスプレーを生成し 、その他の制御プロセスへ戻させる。これにより、制御プロセッサ１２８にディ スプレー処理にそのリソースのすべてを使用することを要求することなく、デジ タルプロセッサ３０２の非常に迅速な制御が可能になる。 デジタルプロセッサ３０２を構成することを希望する場合、制御プロセッサ１ ２８はレジスターＲ１からＲ１２のいずれの出力をも読み出すことができるので 、制御プロセッサ１２８は書き込みプロセスを使用する必要がない。メモリ読み 出しと共に、制御プロセッサ１２８はその構成がすでに希望のものになっている かどうかを判断するテストを実行する。読み出しはレジスターＲ１からＲ１２の 出力すべてをマルチプレクサ２３９の入力と結合することにより実行される。読 み出すべきレジスターの特定のバイトはマルチプレクサ２３９の選択入力でのコ マンド信号Ｏｐｃｏｄｅとアドレス信号ＡＤＤとをデコードすることで得られる 。これにより、一群のトリステートバッファー２４１を通じて、出力データバス 上の出力ＤａｔａＯｕｔに対してレジスターＲ１からＲ１２のバイトの一つを選 択する。トリステートバッファー２４１は制御プロセッサ読み出し信号Ｐｒｅａ ｄで動作可能になる。制御プロセッサ１２８は、バイトを選択することにより、 あるいはバスＤａｔａＯｕｔのデータを読みだす準備ができている場合にはＰｒ ｅａｄ信号でトリステートバッファー２４１を動作可能にすることによって、レ ジスターＲ１からＲ１２からの出力を読むことができる。 パレットレジスターＲ１０とライン属性レジスターＲ１１は、ランダムアクセ スメモリ内で実現されるレジスターグループなので、データ入力ラインと書き込 みエネーブルラインの他に、アドレスラインＡを含むことができる。このグルー プの特定のレジスターのアドレスはパレットレジスターＲ１０に対してはマルチ プレクサ２４５の出力から選択される。通常、アドレスはシンボルポインターの 色選択ビットで選択される。しかし、制御プロセッサ１２８がパレットレジスタ ーＲ１０のレジスターを書き込もうとする場合、マルチプレクサ２４５の代替入 力であるインデックスレジスター２３５にこのレジスターのアドレスをロードし なければならない。そして、バスＤａｔａｌｎからパレットレジスターＲ１０に 情報を書き込む際に、Ｐｗｒｉｔｅ信号はマルチプレクサ２４５にインデックス レジスター２３５の内容をアドレスとして選択させる。 同様の方法が、このメモリのアドレス選択ラインＡに接続されたマルチプレク サ２４７の出力でライン属性レジスターＲ１１を書き込むために使用される。通 常、シンボルラインカウンターからのシンボルライン番号はレジスターＲ１１に アドレスする際に使用されるが、レジスターＲ１１が制御プロセッサ１２８によ り書き込まれるべき場合、アドレスはバスＤａｔａｌｎを通してロードされるイ ンデックスレジスター２３７で選択される。ライン属性レジスターＲ１１の出力 の一つはシンボルセット定義レジスターＲ１２からのシンボル定義の選択である 。シンボルセットの定義は４シンボルセット定義レジスターＲ１２の中から１つ を選ぶマルチプレクサ２４３の選択入力に対して使用される。 レジスターＲ１からＲ１２の出力は、デイスプレーの制御に必要なパラメータ ーとデイスプレープロセッサに対して異なるモードを選択する必要がある制御信 号とを提供するために、その他の回路によって使用される。デイスプレーに関す るすべての情報はレジスターＲ１からＲ１２に蓄積されており、特定のレジスタ ーに蓄積されたデイスプレー属性にしたがって変化するデイスプレー構成を形成 する。 各種のスクリーンが活動状態になる時点を決めるタイミング信号の生成に関し て、図１８を参照する。制御インターフェース回路３０６には３種類のスクリー ンの境界と位置を指示する１２のレジスター３０２から３３１がある。レジスタ ー３２０から３２３は、境界スクリーンに対する垂直の開始及び終了と水平の開 始及び終了に関する情報を蓄積する。また、レジスター３２４から３２７は、シ ンボルスクリーンに対する垂直の開始及び終了と水平の開始及び終了に関する情 報を蓄積する。さらにレジスター３２８から３３１は、グラフィックススクリー ンに対する垂直の開始及び終了と水平の開始及び終了に関する情報を蓄積する。 コンパレーター３３２と３３３およびバイステーブル３４４を含む論理部はこ の情報及び水平ライン番号から境界スクリーンが垂直方向で停止又は開始したか どうかを判断する。バイステーブル３４４は、境界スクリーンの開始ライン番号 から境界スクリーンの終了ライン番号までハイの論理レベルを出力する。同様に 、バイステーブル３４５は境界スクリーンが水平方向で活動状態であるかどうか をデコードする。コンパレーター３３４と３３５はレジスター３２２と３２３の 内容をピクセル番号と比較し、ピクセル番号が境界スクリーンの水平開始と終了 との間にある場合、バイステーブル３４５からハイの論理レベルを出力させる。 バイステーブル３４４からのハイのレベルの組み合わせがＡＮＤゲート３４９の 出力からの境界スクリーンアクティブ信号を生成する。同様にして、ＡＮＤゲー ト３５０はバイステーブル３４６と３４７の出力からシンボルスクリーンアクテ ィブ信号を作る。バイステーブル３４６はシンボルスクリーンの垂直開始と終了 との間ハイの論理レベルにセットされる。コンパレーター３３６と３３７はレジ スター３２４と３２５の内容を水平ライン番号と比較し、バイステーブル３４６ をセット、リセットする。レジスター３２６と３２７に蓄積されている。シンボ ルスクリーンの水平範囲は、コンパレーター３３８と３３９の支援によりバイス テーブル３４７をセット、リセットするのに使用される。バイステーブル３４７ からのハイのレベルの出力はピクセル番号がシンボルスクリーンの水平開始位置 と終了位置との間にあることを示している。 同様にして、ＡＮＤゲート３５１はバイステーブル３４８と３４８ａの出力か らグラフィックススクリーンアクティブ信号を作る。バイステーブル３４８はグ ラフィックスクリーンの垂直開始時にセットされ、グラフィックススクリーンの 終了時にリセットされる。バイステーブル３４８ａはグラフィックススクリーン の水平開始の始まり時にセットされ、グラフィックスクリーンの水平終了時にリ セットされる。コンパレーター３４０と３４１は水平ライン番号とレジスター３ ２８と３２９の内容をそれぞれ比較することでバイステーブル３４８をセット、 リセットする。バイステーブル３４８ａはピクセル番号とレジスター３３０と３ ３１の水平開始、終了内容とをそれぞれ比較することでコンパレーター３４２と ３４３によりセット、リセットされる。 これらの信号は、メモリのどの部分からピクセルデータを選択すべきかをアド レス生成回路３１０へ指示するために、論理部３５２において優先度制御回路３ ５２ａからの優先信号と組み合わされる。シンボルスクリーンとグラフィックス スクリーンが両方とも境界スクリーンによりも優先性をもつのが一般的である。 その後、グラフィックススクリーンあるいはシンボルスクリーンは、優先ビット ＰＲに対してレジスターＲ３に蓄積された構成データにしたがった優先度をもつ 。これにより、シンボルスクリーンをグラフィックススクリーン上に重ねること 及びその逆が可能になる。 図７は優先度をもつシンボルスクリーンを示す。シンボルスクリーン上のピク セルが活動状態にある場合、ディスプレーデータはグラフィックススクリーンに 対してではなくシンボルスクリーンに対して取り出される。もう一つの優先度は 空白ビットＢＫが制御レジスターにセットされているかどうかのチェックのため に決定される。空白ビットは両方の他のスクリーンよりも優先性があり、境界ス クリーンを表示することにより、本質的にスクリーンを空白状態にする。これに より、チャンネル間や、シンボルスクリーン、グラフィックススクリーンあるい はアクティブビデオが適当でない状態の間の円滑な変移が可能になる。この優先 度判定に加え、シンボル早期終了信号が論理部３５２に対して生成された場合、 ディスプレープロセッサはエンドスペースを選択された色の境界ピクセルで充填 する。また、これはシンボルスクリーンとグラフィックススクリーンの間にギャ ップがある場合にも境界スクリーンピクセルに対して生じる。 シンボル早期終了信号はコンパレーター３５４と３５６からの入力をもつＯＲ ゲート３５７から生成される。加算器３５３と３５５はコンパレーター３５４と ３５６に１つの入力を提供し、もう一つはライン番号とシンボルサイズである。 コンパレーターへの別の入力はシンボルに対する水平終了信号である。 また、タイミング回路３０８は次ライン信号をコンパレーター３５９の出力と してピクセル生成回路３１２に対して生成する。コンパレーター３５９はシンボ ルラインカウンター３５８の内容とキューブ高さ（ｎ）とを比較する。シンボル ラインカウンター３５８は同期回路３０４からの水平シンク信号ＨＳＹＮＣから の増分によりシンボルのラインをカウントする。シンボルラインカウンターは水 平ラインのキューブ高さに等しい場合、次のシンボルに対して０にリセットされ る。 タイミング回路３０８はデータ経路選択信号をシンボルピクセルカウンター３ １８の出力としてピクセル生成回路３１２に対して生成する。シンボルピクセル カウンターはコンパレーター３１９でキューブ幅（ｍ）と比較され、カウント数 がシンボル幅の大きさに達すると、カウンター３１８はリセットされる。カウン ター３１８はピクセルクロック信号ＰＬＸＣＬＫでクロックされる。 タイミング回路３０８で生成される最後の信号は、アドレス生成回路３１０に 向けられた次グラフィックスピクセル（ｎｅｘｔ ｇｒａｐｈｉｃｓ ｐｉｘｅ ｌ）信号である。次グラフィックスピクセル信号はＡＮＤゲート３１５の出力で ある。ＡＮＤゲート３１５への入力は（ＡＮＤゲート３５１からの）グラフィッ クスアクティブスクリーン信号とピクセルクロック信号ＰＩＸＣＬＫの符合した 組み合わせである。 図１９はアドレス生成回路３１０を詳細に説明する電気概略図である。アドレ ス生成回路３１０は異なる３種のデータに対してＤＲＡＭアドレスを生成する。 上記に説明したように、データはディスプレーメモリの３つのエリアからのポイ ンターデータ、グラフィックスデータ、シンボルデータからなる。マルチプレク サ４２３はこれらのアドレス生成回路の１つを選択し、ＤＲＡＭ１３７に出力す べき特定のデータのアドレスを生成する。タイミング回路３０８からのアドレス 選択信号によりポインターがアドレスされ、指定されたシンボルがシンボルスク リーンディスプレー期間にアドレスされる。または、グラフィックスアドレス生 成回路はグラフィックススクリーンディスプレーに対してＤＲＡＭ１３７からの バイトをアドレスするために使用される。 ポインターはポインターレジスター４３１の出力によりアドレスされる。ポイ ンターレジスター４３１はまずシンボルベースアドレスでビデオフィールド（Ｖ ＳＹＮＣ）の開始時にロードされる。シンボルベースアドレスはシンボルスクリ ーン定義のための第１ポインターのアドレスである。これはＶＳＹＮＣ信号の発 生の際に３入力マルチプレクサ４２９の１経路を通して行なわれる。ポインター はマルチプレクサ４２９へのもう一つの入力である加算器４２５でサイクル毎に ４ニブルを加えることにより、蓄積された順序でアドレスされる。 ポインターアドレスが算出されると、それが示すシンボルがアドレスされる。 ポインターのデータはｏｓｄＤａｔａＯｕｔ経路からシンボル番号レジスター４ ０３へ入り、乗算器４１７においてシンボルサイズと乗算される。シンボル番号 ×シンボルサイズは、加算器４１９でシンボルベースアドレスに加えられると、 シンボルの第１ニブルのアドレスを生じる。次いで、このシンボルデータは、ラ インオフセットからのシンボルラインオフセットを加算器４２１レジスター４１ ５に加えることにより、マルチプレクサ４２３によりシンボルライン毎に入力さ れる。ラインオフセット４１５は加算器４１３からの前のラインとシンボルライ ン幅との和である次ライン（ｎｅｘｔ ｌｉｎｅ）タイミング信号からロードさ れる。 グラフィックスアドレス指定は、グラフィックスベースアドレスレジスターか らＶＳＹＮＣ信号でマルチプレクサ４０７を通してロードされたグラフィックス ポインターレジスター４０９により達成される。グラフィックスポインターレジ スターは、グラフィックススクリーンエリアの第１バイトのアドレスを含む。マ ルチプレクサ４０７は、ＤＲＡＭ１３７のグラフィックスアドレスを通して順番 付けるようピクセルクロック毎にグラフィックスポインターレジスター４０９に １バイトを加える加算器４０５の出力に切り替えられる。グラフィックスポイン ターレジスター４０９はタイミング回路からの次グラフィックスピクセル信号に よりインクリメントされる。 図２０は、ピクセル生成回路３１２を詳しく説明する概略図である。ピクセル 生成回路３１２は基本的に、ビデオフィールドの特定の点のピクセルのアナログ 値を表す１２ビットデジタルワードを生成する回路で、アナログプロセッサ３０ ０へ出力される１２ビットデジタルワードを生成する２つのマルチプレクサ３８ １と３８３から構成される。マルチプレクサ３８３は同期回路３０４からのビデ オモード信号に応答して、メモリ３６１から３６７の位置に蓄積されている一群 の固定値とマルチプレクサ３８１の出力とのどちらかを選択する。メモリ３６１ から３６７に蓄積される値はアナログブラキングレベル３６１、内部カラーバー ストレベル３６３、外部カラーバーストレベル３６５およびシンクチップレベル ３６７のデジタル表示である。水平、垂直のブラキング期間の間、これらの値は テレビ受信機にビデオ信号を出力するのに必要なアナログレベルを生成するため に使用される。 水平ラインのアクティブビデオ部分の期間に、マルチプレクサ３８１は特定の ピクセルの色を含む６つの１２ビットレジスターの１つを選択するのに使用され る。マルチプレクサ３８１はレジスター３６９からの色（白）、レジスター３７ １からの色（黒）、（１６のレジスターで構成される）前景パレット３７３ある いは（１６のレジスターで構成される）背景色パレット３７５のうちの１つを選 択できる。あるいは、境界スクリーンに対して選択した色を蓄積する境界色レジ スター３７７からピクセルの色が提供でき、又はアンダーラインパレットレジス ター３７９から色を選択できる。 これらの色の１つは組み合わせ論理部３９７からの選択信号の複数の状態から マルチプレクサ３８１により選択できる。組み合わせ論理部３９７は、レジスタ ー３６９、３７１、３７３、３７５から１つを選択するため、シンボルの各ピク セルにおける２ビットのピクセル属性データをデコードする。境界レジスターの 色は境界スクリーンアクティブ信号をセットする際に選択される。レジスター３ ７９のアンダーラインパレットの色は特定のシンボルに対するアンダーラインビ ットをシンボルの最終ライン期間にセットする際に選択される。 データは、４ニブルを受け取って１６ビットのデジタルワードに組み合わせる レジスター４０３を介してＤＲＡＭ１３７から入力される。１６ビットワードの うちの１３ビットは、１３ビット幅で８ワード深さのＦＩＦＯバッファー４０５ に書き込まれる。組み合わせ論理部３９７はデジタルワードの１３ビットの内９ ビットを読み出し、その選択論理を提供する。各ワードのその他４ビットは、１ ６の前景パレットレジスター３７３及び背景パレットレジスター３７５の内の１ つを選択するためパレットレジスターへ向けられる。 ピクセル生成回路３１２の出力は、アクティブビデオライン、シンク時間ある いは帰線期間であるかどうかにかかわらず、色（４ビットＹ，４ビットＲ−Ｙ、 ４ビットＢ−Ｙ）を記述する１２ビットのデジタルワードである。該１２ビット デジタルワードはマルチプレクサ３８５により８ビットのデジタルワードの対に マルチプレックスされる。８ビットのデジタルワードは４ビットＹならびに４ビ ットのＲ−ＹあるいはＢ−Ｙとして蓄積される。これは、クロミナンスがルミナ ンスの周波数の半分であるためで、これによりクロミナンス値毎に２倍のルミナ ンス値を出力できる。 マルチプレクサ３８５は、ピクセルクロック信号ＰＩＸＣＬＫからクロックさ れるバイステーブル３９５の出力からのクロック信号で選択される。バイステー ブル３９５の出力はインバーター３９３により反転されてＤ入力に入力される。 これにより、ピクセルクロック速度の半分のクロック信号が提供され、４ビット のＲ−ＹあるいはＢ−ＹがＦＩＦＯバッファー３８７の入力に交互にロードされ る。バイステーブル３９１からの選択信号はＦＩＦＯバッファー３８７に入力さ れ、どの値が送信されているかを識別する。 ＦＩＦＯバッファー３８７の出力の始めの８ビットはマルチプレクサ３８９へ 送られ、バッファー３８７から送られる８ビットのデジタルワードから４ビット の出力を生成する。１ピクセルに対するワードは１つの４ビットワードのルミナ ンス値とクロミナンス値の１つとである。次のピクセルはルミナンス値と他のク ロミナンス値とである。これらはＰＩＸＤとしてピクセルレートでバイステーブ ル３９１によるクロックによりアナログプロセッサ３００に送られる。 ＦＩＦＯバッファー３８８からのビット９および１０の出力は、アナログプロ セッサ３００がディスプレープロセッサピクセルを出力するか、あるいはＶＩＤ ＥＯＩＮ信号からのピクセルを出力するかを判断するピクセル選択信号ＰＩＸＳ ＥＬである。ＰＩＸＳＥＬは、４ビットの出力ワードピクセルがディスプレーピ クセルであるかアクティブビデオピクセルであるかを示すルミナンス、及び、Ｂ −Ｙ（１）とＲ−Ｙ（０）のいずれであるかを示すクロミナンス値とマルチプレ ックスされる。 ＰＩＸＳＥＬのピクセル選択状況に対して、ＡＮＤゲート４３７が２つの条件 の符合を感知する。１つは、制御レジスターＲ３にセットされたエネーブルビッ トＥＮの存在で、これはディスプレープロセッサが活動状態であるべきことを示 す。もう一つの条件は、透明色検知回路４３９による有効な色の検知である。こ の例では、透明として指示された色以外の色はすべて有効である。透明な色は１ と定義されており、ルミナンス値Ｙがゼロであってクロミナンス値Ｂ−Ｙあるい はＲ−Ｙがゼロでない場合、コンパレーター４３１、ＯＲゲート４３３ならびに ＮＡＮＤゲート４３５で検知される。したがって、ピクセル選択信号ＰＩＸＳＥ Ｌはディスプレープロセッサが動作不能状態の場合には状態ゼロを示し、状態ゼ ロはＶＩＤＥＯＩＮ信号ピクセルを選択する。ディスプレープロセッサが動作可 能状態にあり、有効ピクセル色が検知された場合、状態は１に変わり、ディスプ レープロセッサの出力ピクセルを選択する。ディスプレープロセッサが動作可能 状態であるにもかかわらず透明色が検知された場合、ＰＩＸＳＥＬの状態はゼロ になり、表示のためにＶＩＤＥＯＩＮ信号ピクセルとアクティブビデオ背景ピク セルとの選択を生成する。 アナログプロセッサ３００のマルチプレクサ３１６とデジタル／アナログピク セルコンバーター３１４は、図２１で詳細に示されている。図２１の平衡型ＶＩ ＤＥＯＩＮ信号は共通モードである。共通モード排除のための平衡型ＶＩＤＥＯ ＩＮ信号は、アナログマルチプレクサ４１４の１つのポートに入力される。アナ ログマルチプレクサ４１４の他のポートはピクセル変換回路３１４からの平衡型 アナログ信号である。ピクセル変換回路３１４は、デジタルプロセッサ３０２か ら１２ビットのデジタルピクセルワードを受け取り、これをＶＩＤＥＯ ＩＮ信 号のアナログピクセルに選択的に置換できるアナログピクセルに変換する。この 選択は、ピクセル選択信号ＰＩＸＳＥＬで制御され、マルチプレクサ４１４の入 力ポートの一つを状態１の出力ポートに接続し、マルチプレクサ４１４の他の入 力ポートを他の状態の出力ポートに接続する。マルチプレクサ４１４の平衡型出 力はアンプ４１６で線形に増幅されてＶＩＤＥＯＯＵＴ信号として変調器１４２ に送られる。 ピクセル変換回路３１４はデジタル／アナログ変換過程を実行し、ピクセルの ルミナンスとクロミナンスを示すデジタルピクセルは該ピクセルと同等のアナロ グ情報に変換される。変換回路３１４にはルミナンス・デジタル／アナログコン バーター（ＬＤＡＣ）４１０とクロミナンス・デジタル／アナログコンバーター （ＣＤＡＣ）４００がある。ＬＤＡＣ４１０は、４ビットのルミナンスデジタル ワードＹをＤＣ電圧ペデスタルに変換し、平衡型でアナログ加算回路４１２の一 つの入力へ出力される。ＣＤＡＣ４００は４ビットのクロマワードＲ−Ｙと４ビ ットのクロマワードＢ−Ｙを正弦波信号に変換する。この信号は３．５８ＭＨＺ の周波数であり、その値にしたがい入力ＶＩＤＥＯ ＩＮ信号のバーストに関す る代表的色位相を有する。 これは加算回路４２でルミナンスペデスタルと加算される際、ＶＩＤＥＯ Ｉ Ｎ信号のアナログピクセルに代用されるアナログピクセルを提供する従来のクロ マ変調である。ＣＤＡＣ４００はＲ−ＹならびにＢ−Ｙ信号のデジタル値を入力 デジタルクロックＰＨ１からＰＨ４の位相と共に変化する位相表示に変換するこ とにより正弦波信号を生成する。入力デジタルクロックは入力ＶＩＤＥＯ ＩＮ 信号のカラーバーストに参照されるが、その周波数の４倍である。正しい位相で の正弦波のデジタル表示はＣＤＡＣ４００から、デジタル信号をビデオグランド に対して照会するレベル調整アンプ４０４へ出力する。レベル調整器４０４の平 衡出力は整形フィルター４０８に入力される前に線形バッファーアンプ４０６で バッファー処理される。整形フィルター４０８はキャパシターやインダクタなど の周波数応答要素のネットワークを有する。整形フィルター４０８は正弦波のデ ジタル表示を位相を変えることなくアナログ正弦波に変更するように働く。基本 的に整形フィルター４０８は、３．５８ＭＨｚバースト周波数以上のデジタル信 号の高周波数端を取り除く急なロールオフを有するローパスフィルターである。 コンパレーター４０２はＣＤＡＣ４００からの出力の出力電圧範囲に対するレ ベル調整信号を提供する。このレベル補償により、ＶＩＤＥＯ ＩＮ信号からの コンパレーター４０２の一つのポートへ入力されるレベルを変換回路３１４の出 力からのコンパレーター４０２の他のポートへ入力されるレベルと同等にする。 このレベル補償信号は、ＣＤＡＣ４００で生成されるアナログ電圧範囲に対する 上限レベルと下限レベルを調整するために使用される。 シンボルのディスプレーに対するデータフローは、図２２を参照すると一層十 分に理解できる。スクリーン表示の開始時に、スクリーンの水平および垂直の開 始点と水平および垂直の終了点とが適宜のレジスターにロードされる。さらに、 シンボルスクリーンベースアドレスレジスターはシンボルスクリーン定義の始め のシンボルポインターのアドレスでロードされる。シンボルスクリーン定義はＤ ＲＡＭ１３７に蓄積される複数のこれらのポインターで構成される。 デジタルプロセッサ３０２は、制御プロセッサ１２８によりシンボルスクリー ンを表示するコマンドを受けると、ＤＲＡＭ１３７から第１のポインター５００ を取り出す。ポインター５００は、アドレス生成器３１０のピクセルアドレス演 算プロセスへ送られるシンボル定義セットのシンボル番号５０８を含む。ポイン ターは、利用可能な１６のパレットレジスター５１２から一つを選択するために 、ピクセル生成回路へ転送されるパレットレジスターの選択５１０も含む。ビッ トＦ（前景モード）、Ｕ（アンダーライン）、Ｂ（点滅）はこれらの機能の異な る選択のためにピクセル生成回路３１２へ送られる。さらに、デジタルプロセッ サ３０２はシンボルラインカウンターから、選択すべきライン属性レジスター５ １６を指示するスクリーンライン番号５１４を決定する。ライン属性レジスター ５１６は、４つまでの異なる形のシンボル定義セット５１８と、シンボルに対す るアンダーライン５２０の色とを選択するよう、あらかじめプログラムされてい る。これら特定のライン属性が取り出され、アンダーライン５２０の色がピクセ ル生成回路３１２に送られて、前景あるいは背景のパレットレジスター５１２の １６色のうちの１つが選択される。 シンボルセット定義選択５１８はシンボルセット定義レジスター５２２へ送ら れ、シンボル定義選択が読み出される。シンボルセット定義レジスター５２２は シンボルの大きさｎ×ｍ５２４と各シンボルを蓄積するのに必要なニブル５２６ の数とを含む。また、シンボル定義レジスター５２２はシンボルセット定義５２ ８のベースアドレスを含んでいる。このベースアドレスはシンボル番号５０２に 加えられると、ディスプレーに対して選択された特定のシンボルの開始アドレス を与える。ピクセルアドレス演算プロセス５３０により、シンボル５３２は、Ｄ ＲＡＭ１３７からピクセル生成回路３１２に転送されるカラーレジスター５１２ 、５３６、５３８、５４０、５４２からの数々の入力をもつマルチプレクサ５３ ４へ印加される。 各ピクセル毎のピクセル属性データがシンボル５３２から読み出されると、前 景の色の１２ビット、背景の色の１２ビット、黒の１２ビットあるいは白の１２ ビットを選択するため、２ビットがデコードされる。この通常の選択プロセスは 、 通常選択する色を修正させるＦ、Ｕ、Ｂビットによって修正される。 前景モード（Ｆ）ビットは、セットされると、選択した前景の色のルミナンス （始めの４ビット）を反転させる。点滅ビット（Ｂ）は、セットされると、点滅 サイクルの構成部分の期間に前景の色と背景の色の選択を反転させる。さらに、 アンダーラインビット（Ｕ）は、セットされると、シンボル５３２の最終ライン のピクセルをアンダーラインの色５４２として出力させる。各シンボル５３２の ピクセルは連続して読み出され、選択プロセスは特定のシンボルのすべてのピク セルが表示されるまで続行する。デジタルプロセッサ３０２は、次に、シンボル スクリーン定義５０３から別のシンボルポインター５０１を取り出すように戻る 。ポインターの取り出しとシンボルの表示は、シンボルスクリーン定義５０３に 対するすべてのシンボルが表示されるまで順に続けられる。 グラフィックススクリーンの表示のためのデータフローを図２３を参照しなが ら詳しく説明する。スクリーンの表示開始時に、スクリーンの水平および垂直の 開始点と、水平および垂直の終了点とが適宜のレジスターにロードされる。さら に、グラフィックススクリーンベースアドレスレジスター５５０はシンボルスク リーン定義の第１のニブル５５２のアドレスでロードされる。グラフィックスス クリーン定義５５４はＤＲＡＭ１３７に蓄積されている複数のニブルで構成され 、それぞれがグラフィックスディスプレーのピクセルに対応する。デジタルプロ セッサ３０２は制御プロセッサ１２８からグラフィックススクリーンを表示する コマンドを受け取ると、ＤＲＡＭ１３７から第１のニブル５５２を取り出し、そ れをピクセル生成回路３１２へ転送する。各ニブルは、４ビットアドレス５５３ の中のパレットレジスター５５６の１６の組み合わせのうちの１つを表す。ビッ トを制御レジスター５５８にセットすることにより、マルチプレクサ５６０を介 して前景の色あるいは背景の色を選択できる。ニブル５５２、５６２などは完全 なグラフィックススクリーン５５２が表示されるまで順次取り出され、表示され る。 本発明の好適な実施例を図示し説明したが、当業者にとっては、添付した請求 項とその同等事項に記載された本発明の精神と範囲から逸脱することなく、各種 の修正を加えることができることは明白である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ， ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者 ベーコン，キニー・シー アメリカ合衆国ジョージア州30243，ロー レンスヴィル，スプリングタイム・コート 2820 (72)発明者 バールソン，デイヴィッド・ビー アメリカ合衆国ジョージア州30076，ロズ ウェル，グレンクレアーン・コート 110

Claims (1)

1. 【特許請求の範囲】 １．加入者テレビシステムのプログラムを表示する加入者テレビ受信機を含む 加入者テレビシステムの加入者端末用のディスプレーシステムであって、 グラフィックスデータを蓄積する第１グラフィックススクリーン定義部と、シ ンボルデータを蓄積する第２シンボルスクリーン定義部と、シンボルデータを蓄 積する第３シンボルセット定義部とを有するメモリ、 前記メモリに蓄積された前記シンボルデータ及び前記グラフィックスデータに したがって第１ビデオ信号を生成するディスプレープロセッサ、および 加入者端末から第２ビデオ信号を受け取り、前記ディスプレープロセッサから 出力された前記第１ビデオ信号を受け取り、前記第１ビデオ信号と前記第２ビデ オ信号とのいずれかのピクセルを選択的に出力して加入者テレビ受信機上に表示 するためディスプレーマルチプレクサ、 を具備するディスプレーシステム。 ２．請求項１のディスプレーシステムであって、前記メモリの前記第３シンボ ルセット定義部が１つ以上のシンボルセット定義を含むもの。 ３．請求項２のディスプレーシステムであって、各シンボルセット定義がそれ ぞれｎ×ｍの配列（ただし、ｎ、ｍは整数）のピクセルで定義される複数の文字 をもつもの。 ４．請求項３のディスプレーシステムであって、一つのシンボルセット定義に 対するｎ×ｍのパラメーターの内の少なくとも一つが、少なくとも一つの他のシ ンボルセット定義に対してｎ×ｍと同一でないもの。 ５．請求項２のディスプレーシステムであって、前記文字セット定義の少なく とも一つが、少なくとも一つの他の文字セットからの異なる言語を定義する複数 の文字を有するもの。 ６．請求項５のディスプレーシステムであって、前記文字セット定義の少なく とも一つが英語文字セットであるもの。 ７．請求項５のディスプレーシステムであって、前記文字セット定義の少なく とも一つが中国語文字セットであるもの。 ８． 請求項５のディスプレーシステムであって、前記文字セット定義の少な くとも一つがアラビア語文字セットであるもの。 ９． 請求項５のディスプレーシステムであって、前記文字セット定義の少な くとも一つが日本語文字セットであるもの。 １０． 請求項１のディスプレーシステムであって、前記メモリがランダムア クセスメモリであるもの。 １１． 請求項１０のたディスプレーシステムであって、前記ランダムアクセ スメモリが読み出し／書き込みメモリであるもの。 １２． 請求項１のディスプレーシステムであって、前記メモリがピクセルマ ップ型グラフィックス部分を含むもの。 １３． 第１ビデオ信号を生成するディスプレーシステムであって、 グラフィックスデータを蓄積するための第１グラフィックススクリーン定義部 と、シンボルデータを蓄積するための第２シンボルスクリーン定義部と、シンボ ルデータを蓄積するための第３シンボルセット定義部とを有するメモリ、前記メ モリに蓄積された前記シンボルデータと前記グラフィックスデータをピクセルデ ータに変換するためのディスプレー生成手段、 前記ディスプレー生成手段に応答して、前記ピクセルデータをアナログピクセ ル信号に変換するディスプレープロセス手段、及び、 前記アナログピクセル信号と第２ビデオ信号とをピクセル毎にマルチプレック スすることにより前記第１ビデオ信号を生成するディスプレーマルチプレックス 手段、 を具備するディスプレーシステム。 １４． 請求項１３のディスプレーシステムであって、前記シンボルデータが 複数の文字セットを有し、該文字セットそれぞれが複数の文字を定義し、前記文 字のそれぞれがｎ×ｍピクセル配列によって定義されるもの。 １５． 請求項１４のディスプレーシステムであって、前記文字セットの一つ が英語文字セットであるもの。 １６． 請求項１４のディスプレーシステムであって、前記文字セットの一つ が中国語文字セットであるもの。 １７． 請求項１４のディスプレーシステムであって、前記文字セットの一つ がアラビア語文字セットであるもの。 １８． 請求項１４のディスプレーシステムであって、前記文字セットの一つ が日本語文字セットであるもの。 １９．請求項１３のディスプレーシステムであって、前記ディスプレーシステ ムがケーブルテレビシステムの加入者端末のサブシステムであるもの。 ２０． 請求項１３のディスプレーシステムであって、前記ディスプレー生成 手段の動作を制御する制御プロセス手段をさらに含むもの。 ２１． 請求項１３のディスプレーシステムであって、前記ディスプレー生成 手段が前記シンボルデータと前記グラフィックスデータのうちの一方を優先デー タにしたがって前記ピクセルデータに変換するもの。 ２２． 請求項１３のディスプレーシステムであって、前記ディスプレープロ セス手段が前記ピクセルデータを前記アナログピクセル信号に変換するピクセル 変換手段を有し、 前記ディスプレーマルチプレックス手段が、前記ディスプレー生成手段に対応 して、前記アナログピクセル信号と前記第２ビデオ信号の間でマルチプレックス 処理を行なうアナログマルチプレックス手段を有するもの。 ２３． 請求項２２のディスプレーシステムであって、前記ピクセルデータが ルミナンスデータとクロミナンスデータを含み、 前記ピクセル変換手段が、前記ルミナンスデータを代表的ＤＣ電圧レベルを有 するルミナンス信号に変換する第１デジタル／アナログ変換手段と、前記クロミ ナンスデータを代表的色位相を有する正弦波クロミナンス信号に変換する第２デ ジタル／アナログ変換手段と、前記ルミナンス信号と前記クロミナンス信号とを 加算して前記アナログピクセル信号を生成するアナログ加算回路手段とを有する もの。 ２４． 請求項１３のディスプレーシステムであって、複数のサイクルをもつ ピクセルクロック信号を生成するクロック生成回路手段をさらに有し、前記ピク セルクロック信号の各サイクルが単一のピクセルを示すもの。 ２５． 請求項２４のディスプレーシステムであって、前記クロック生成回路 が前記ピクセルクロック信号を前記第２ビデオ信号の水平同期パルスに同期させ るもの。 ２６． 請求項２５のディスプレーシステムであって、前記クロック生成回路 が、同期スライサー回路とフェーズロックループ回路を使用して、前記ピクセル クロック信号を前記第２ビデオ信号の水平同期パルスに同期させるもの。 ２７． 請求項２４のディスプレーシステムであって、前記ディスプレー生成 手段が、 前記ピクセルクロック信号にしたがって第１水平同期信号、垂直同期信号、ピ クセル番号信号、ライン番号信号を生成すると共に、前記第１水平同期信号、前 記垂直同期信号、前記ピクセル番号信号、前記ライン番号信号にしたがって、シ ンクチップタイミング、カラーバーストタイミング、水平ブランキングタイミン グおよび垂直ブランキングタイミングを定義するビデオモード信号を生成する同 期回路手段、及び 前記ビデオモード信号を前記同期回路手段から受け取り、前記ビデオモード信 号により前記シンボルデータと前記グラフィックスデータを前記ピクセルデータ に変換するピクセル生成回路手段、 とを備えるもの。 ２８． 請求項２７のディスプレーシステムであって、前記第２ビデオ信号の 水平同期パルスに同期させた第２水平同期信号を合成する手段をさらに有し、前 記同期回路手段が前記第１水平同期信号、前記垂直同期信号、前記ピクセル番号 信号及び前記ライン番号信号を前記第２水平同期信号に同期させるもの。 ２９． 請求項２７のディスプレーシステムであって、前記同期回路手段がピ クセルカウンターと水平ラインカウンターを有するもの。 ３０． 請求項２７のディスプレーシステムであって、前記ピクセル生成回路 手段が、前記ピクセルデータが透明色を示す場合を検知すると共に、前記透明色 を表す前記ピクセルデータが検知された場合に前記第２ビデオ信号を選択するよ うに、前記ビデオプロセス手段を制御する手段を有するもの。 ３１． 請求項２７のディスプレーシステムであって、前記シンボルデータと グラフィックスデータを前記ピクセル生成回路手段に共同して供給するよう動作 するメモリインターフェース回路とアドレス生成回路をさらに有するもの。 ３２． 請求項２０のディスプレーシステムであって、前記ディスプレー生成 手段が前記制御プロセス手段に構成レジスターへのアクセスを与える制御インタ ーフェース回路手段を有するもの。 ３３． 第１ビデオ信号を生成するために、グラフィックスデータを蓄積する ための第１グラフィックススクリーン定義部分と、シンボルデータを蓄積するた めの第２シンボルスクリーン定義部分と、シンボルデータを蓄積するための第３ シンボルセット定義部分とを有するメモリを備えるディスプレーシステムで使用 される方法であって、 前記メモリの前記第２部分及び前記第３部分に蓄積された前記シンボルデータ と前記メモリの前記第１部分に蓄積された前記グラフィックスデータのいずれか をピクセルデータに変換する段階、 前記ピクセルデータをアナログピクセル信号に変換する段階、及び、 前記アナログピクセル信号と第２ビデオ信号との間でピクセル毎にマルチプレ ックス処理することにより前記第１ビデオ信号を生成する段階、 を具備する方法。 ３４． 請求項３３のディスプレーシステムで使用される方法であって、 前記シンボルデータが複数の文字セットを有し、それぞれの文字セットが複数 の文字を定義し、前記文字のそれぞれがｎ×ｍピクセル配列で定義されるもの。 ３５． 請求項３４のディスプレーシステムで使用される方法であって、前記 文字セットの一つが英語文字セットであるもの。 ３６． 請求項３４のディスプレーシステムで使用される方法であって、前記 文字セットの一つが中国語文字セットであるもの。 ３７． 請求項３４のディスプレーシステムで使用される方法であって、前記 文字セットの一つがアラビア語文字セットであるもの。 ３８． 請求項３４のディスプレーシステムで使用される方法であって、前記 文字セットの一つが日本語文字セットであるもの。 ３９． 請求項３３のディスプレーシステムで使用される方法であって、前記 ディスプレーシステムがケーブルテレビシステムの加入者端末のサブシステムで あるもの。 ４０． 請求項３３のディスプレーシステムで使用される方法であって、前記 シンボルデータと前記グラフィックスデータのいずれかを前記ピクセルデータへ の変換する前記段階が優先データにより実行されるもの。