JPH0851088A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0851088A JPH0851088A JP18581994A JP18581994A JPH0851088A JP H0851088 A JPH0851088 A JP H0851088A JP 18581994 A JP18581994 A JP 18581994A JP 18581994 A JP18581994 A JP 18581994A JP H0851088 A JPH0851088 A JP H0851088A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chipping
- semiconductor substrate
- disconnection
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体の製造工程でオーバーエッッチングに
よりチッピング保護部が断線するのを防止し、半導体本
体部にチッピングが起きるのを防止する。 【構成】 半導体基板上には、碁盤目状に複数の半導体
本体部３が搭載されている。さらに半導体基板上には、
半導体本体部３を囲み、半導体基板の切断方向に沿って
チッピング保護部２が形成されている。半導体本体部３
とチッピング保護部２との間の溝には、梯子状に両者を
接続する断線保護部１が設けられている。この断線保護
部１により溝の長さを短くし、溝を形成する際に、チッ
ピング保護部２が断線するようなオーバーエッチングを
生じ難くする。これにより、ダイシング工程で、チッピ
ング保護部２の断線に起因する半導体本体部３のチッピ
ングを防止する。
よりチッピング保護部が断線するのを防止し、半導体本
体部にチッピングが起きるのを防止する。 【構成】 半導体基板上には、碁盤目状に複数の半導体
本体部３が搭載されている。さらに半導体基板上には、
半導体本体部３を囲み、半導体基板の切断方向に沿って
チッピング保護部２が形成されている。半導体本体部３
とチッピング保護部２との間の溝には、梯子状に両者を
接続する断線保護部１が設けられている。この断線保護
部１により溝の長さを短くし、溝を形成する際に、チッ
ピング保護部２が断線するようなオーバーエッチングを
生じ難くする。これにより、ダイシング工程で、チッピ
ング保護部２の断線に起因する半導体本体部３のチッピ
ングを防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に複数の
半導体本体部を搭載した半導体装置に関するものであ
る。
半導体本体部を搭載した半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来より、半導体装置の製造工程では、
図２に示すように、半導体基板上に同種の半導体本体部
を碁盤目状に配置した後、半導体基板を縦横に切断し
て、１つの半導体チップを得るようにしている。図３
は、図２に示す半導体チップＴ１，Ｔ２のみを抜き出し
て拡大した図である。図３において、半導体本体部３の
周囲には、半導体本体部３と同程度の厚みを持ったチッ
ピング保護部２が設けられている。これは、図４に示す
ように、半導体基板をダイシング工具５で切断する際
に、半導体基板を補強し、半導体本体部３まで及ぶよう
なチッピングが生じるのを防止するものである。図５
は、図３に示すチッピング保護部２で囲まれた半導体基
板上の部分４のみを示す斜視図である。
図２に示すように、半導体基板上に同種の半導体本体部
を碁盤目状に配置した後、半導体基板を縦横に切断し
て、１つの半導体チップを得るようにしている。図３
は、図２に示す半導体チップＴ１，Ｔ２のみを抜き出し
て拡大した図である。図３において、半導体本体部３の
周囲には、半導体本体部３と同程度の厚みを持ったチッ
ピング保護部２が設けられている。これは、図４に示す
ように、半導体基板をダイシング工具５で切断する際
に、半導体基板を補強し、半導体本体部３まで及ぶよう
なチッピングが生じるのを防止するものである。図５
は、図３に示すチッピング保護部２で囲まれた半導体基
板上の部分４のみを示す斜視図である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の構造では、図５に示すように、半導体本体部３とチ
ッピング保護部２とは、長く延びる溝を隔てた構造とな
っているために下記のような問題があった。
来の構造では、図５に示すように、半導体本体部３とチ
ッピング保護部２とは、長く延びる溝を隔てた構造とな
っているために下記のような問題があった。
【０００４】すなわち、上記チッピング保護部２を形成
するには、半導体本体部３とチッピング保護部２との間
をエッチングにより除去するようにしている。その際、
エッチングされる溝の部分が長いために、エッチングの
バラツキによりオーバーエッチが起った場合、チッピン
グ保護部２が断線してしまうことがあった。そして、こ
のチッピング保護部２の一部に断線が生じると、ダイシ
ング工程で、半導体本体にチッピングが起きてしまう虞
れがあった。
するには、半導体本体部３とチッピング保護部２との間
をエッチングにより除去するようにしている。その際、
エッチングされる溝の部分が長いために、エッチングの
バラツキによりオーバーエッチが起った場合、チッピン
グ保護部２が断線してしまうことがあった。そして、こ
のチッピング保護部２の一部に断線が生じると、ダイシ
ング工程で、半導体本体にチッピングが起きてしまう虞
れがあった。
【０００５】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体の製造工程でオーバーエッッ
チングによりチッピング保護部が断線するのを防止し、
半導体本体部にチッピングが起きるのを防止することに
ある。
あり、その目的は、半導体の製造工程でオーバーエッッ
チングによりチッピング保護部が断線するのを防止し、
半導体本体部にチッピングが起きるのを防止することに
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、半導体装置として、半導体基
板上で、互いに一定の間隔を隔てて碁盤目状に配置され
た複数の半導体本体部と、上記半導体基板の周囲に半導
体本体部毎に切断する切断方向に沿って設けられ半導体
本体部と切断部との間の半導体基板上に形成されたチッ
ピング保護部と、上記半導体本体部とチッピング保護部
との間の溝を梯子状に接続する断線保護部とを設ける構
成としたものである。
に本発明が講じた手段は、半導体装置として、半導体基
板上で、互いに一定の間隔を隔てて碁盤目状に配置され
た複数の半導体本体部と、上記半導体基板の周囲に半導
体本体部毎に切断する切断方向に沿って設けられ半導体
本体部と切断部との間の半導体基板上に形成されたチッ
ピング保護部と、上記半導体本体部とチッピング保護部
との間の溝を梯子状に接続する断線保護部とを設ける構
成としたものである。
【０００７】
【作用】以上の構成により、本発明では、半導体本体部
とチッピング保護部との間のすべての領域が溝で隔てら
れているのではなく、梯子状の断線保護部で接続された
構造となっている。言い換えると、個々の溝の長さが短
くなっている。したがって、半導体製造工程で、チッピ
ング保護部と半導体本体部との間に溝を形成すべく、半
導体本体部とチッピング保護部との間の半導体基板をエ
ッチングにより除去する際、溝の幅が拡大してチッピン
グ保護部を断線させるようなオーバーエッチングは極め
て生じ難くなる。その結果、チッピング保護部の断線が
防止されることになる。
とチッピング保護部との間のすべての領域が溝で隔てら
れているのではなく、梯子状の断線保護部で接続された
構造となっている。言い換えると、個々の溝の長さが短
くなっている。したがって、半導体製造工程で、チッピ
ング保護部と半導体本体部との間に溝を形成すべく、半
導体本体部とチッピング保護部との間の半導体基板をエ
ッチングにより除去する際、溝の幅が拡大してチッピン
グ保護部を断線させるようなオーバーエッチングは極め
て生じ難くなる。その結果、チッピング保護部の断線が
防止されることになる。
【０００８】
【実施例】以下、本発明の実施例について説明する。
【０００９】本実施例においても、図２に示すような半
導体基板上に半導体本体部が碁盤目状に配置されてい
る。図１は、上記従来例で説明した図３の符号４で示さ
れる部分、つまりチッピング保護部２で囲まれる半導体
基板上の部分を示す斜視図である。同図に示すように、
半導体基板上には、半導体本体部３と、上記半導体本体
部３を囲むようにある一定の距離を開けて半導体本体部
３の各辺に対し平行に（つまり切断線に沿って）一定の
幅で形成されたチッピング保護部２とが設けられている
とともに、半導体本体部３とチッピング保護部２との溝
には、ある一定の距離ごとに一定の幅で半導体本体部３
とチッピング保護部２とを梯子状に接続する断線保護部
１が設けられている。
導体基板上に半導体本体部が碁盤目状に配置されてい
る。図１は、上記従来例で説明した図３の符号４で示さ
れる部分、つまりチッピング保護部２で囲まれる半導体
基板上の部分を示す斜視図である。同図に示すように、
半導体基板上には、半導体本体部３と、上記半導体本体
部３を囲むようにある一定の距離を開けて半導体本体部
３の各辺に対し平行に（つまり切断線に沿って）一定の
幅で形成されたチッピング保護部２とが設けられている
とともに、半導体本体部３とチッピング保護部２との溝
には、ある一定の距離ごとに一定の幅で半導体本体部３
とチッピング保護部２とを梯子状に接続する断線保護部
１が設けられている。
【００１０】したがって、本実施例では、半導体装置の
半導体本体部３とチッピング保護部２との間の溝に、両
者を梯子状に接続する断線保護部１が形成されているの
で、溝の長さが短くなるのと同様の結果となる。すなわ
ち、溝を形成するためのエッチングを行う際に、エッチ
ングのバラツキが生じても、チッピング保護部２を断線
するようなオーバーエッチングは極めて生じ難くなる。
よって、チッピング保護部の断線に起因するダイシング
工程における半導体本体部のチッピングの発生を有効に
防止することができる。
半導体本体部３とチッピング保護部２との間の溝に、両
者を梯子状に接続する断線保護部１が形成されているの
で、溝の長さが短くなるのと同様の結果となる。すなわ
ち、溝を形成するためのエッチングを行う際に、エッチ
ングのバラツキが生じても、チッピング保護部２を断線
するようなオーバーエッチングは極めて生じ難くなる。
よって、チッピング保護部の断線に起因するダイシング
工程における半導体本体部のチッピングの発生を有効に
防止することができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
半導体装置をエッチング工程におけるチッピング保護部
の断線を防止しうる構造としたので、チッピング保護部
を正常に形成することができ、ダイシング工程における
半導体本体部のチッピングの発生を有効に低減すること
ができる。
半導体装置をエッチング工程におけるチッピング保護部
の断線を防止しうる構造としたので、チッピング保護部
を正常に形成することができ、ダイシング工程における
半導体本体部のチッピングの発生を有効に低減すること
ができる。
【図１】実施例における半導体装置のチッピング保護部
で囲まれる半導体基板上の部分の構造を示す斜視図であ
る。
で囲まれる半導体基板上の部分の構造を示す斜視図であ
る。
【図２】半導体基板の平面図である。
【図３】従来の半導体チップの構成を示す平面図であ
る。
る。
【図４】半導体基板を切断する際の半導体基板及びダイ
シング工具の状態を示す断面図である。
シング工具の状態を示す断面図である。
【図５】従来の半導体装置のチッピング保護部で囲まれ
る半導体基板上の部分の構造を示す斜視図である。
る半導体基板上の部分の構造を示す斜視図である。
１ 断線保護部 ２ チッピング保護部 ３ 半導体本体部 ４ チッピング保護部で囲まれる半導体基板上の部分
Claims (1)
- 【請求項１】 半導体基板上で、互いに一定の間隔を隔
てて碁盤目状に配置された複数の半導体本体部と、 上記半導体基板の周囲に半導体本体部毎に切断する切断
方向に沿って設けられ、半導体本体部と切断部との間の
半導体基板上に形成されたチッピング保護部と、 上記半導体本体部とチッピング保護部との間の溝を梯子
状に接続する断線保護部とを備えたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18581994A JPH0851088A (ja) | 1994-08-08 | 1994-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18581994A JPH0851088A (ja) | 1994-08-08 | 1994-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851088A true JPH0851088A (ja) | 1996-02-20 |
Family
ID=16177439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18581994A Withdrawn JPH0851088A (ja) | 1994-08-08 | 1994-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220030358A (ko) * | 2020-08-28 | 2022-03-11 | 에스. 피. 엘 (주) | 자동차 범퍼용 센서브래킷 설치 장치 및 방법 |
-
1994
- 1994-08-08 JP JP18581994A patent/JPH0851088A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220030358A (ko) * | 2020-08-28 | 2022-03-11 | 에스. 피. 엘 (주) | 자동차 범퍼용 센서브래킷 설치 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496777A (en) | Method of arranging alignment marks | |
| US6025214A (en) | Fusible link structure for semiconductor devices | |
| US9443808B2 (en) | Semiconductor wafer, semiconductor IC chip and manufacturing method of the same | |
| US6465872B2 (en) | Semiconductor device | |
| US6368943B1 (en) | Semiconductor method of manufacture | |
| JPH09330891A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JPH05267449A (ja) | 半導体装置及びその製造方法 | |
| JPH0851088A (ja) | 半導体装置 | |
| JP4581158B2 (ja) | 半導体基板の切断方法 | |
| EP1211723B1 (en) | Optimized metal fuse process in semiconductor device | |
| KR100696762B1 (ko) | 반도체 제조 방법 | |
| JP3632111B2 (ja) | 半導体装置 | |
| US11094601B2 (en) | Semiconductor element and method for producing the same | |
| KR20010045021A (ko) | 반도체칩 파손 방지구조 | |
| KR200163131Y1 (ko) | 반도체소자의 칩(Chip)구조 | |
| JP2002093750A (ja) | 半導体装置 | |
| KR20030001880A (ko) | 반도체 웨이퍼 | |
| KR100266000B1 (ko) | 테스트패턴 패드 구조 및 그의 형성방법 | |
| JP2006269747A (ja) | Ｉｃチップ | |
| US20020190357A1 (en) | Semiconductor circuit device and process for manufacturing the same | |
| JPH03139862A (ja) | 半導体装置 | |
| KR20230028186A (ko) | 반도체 칩들을 제조하기 위한 방법 | |
| JPH04192421A (ja) | 半導体装置 | |
| JPH02100340A (ja) | 半導体装置の製造方法 | |
| KR19990008510A (ko) | 테스트패턴 패드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |