JPH08503815A - 三層誘電体のゲート絶縁体を有する薄膜トランジスタ、このような薄膜トランジスタの製造方法、及び複数のこのような薄膜トランジスタを有するアクティブなマトリクスディスプレイ - Google Patents

Abstract

(57)【要約】 ディスプレイのピクセルを選択的にイネーブル及びディスエイブルするための複数の薄膜トランジスタを有するアクティブなマトリクスディスプレイが提供される。上記薄膜トランジスタの各々に対するゲート絶縁体は三層誘電体を有するように改良される。

Description

【発明の詳細な説明】 三層誘電体のゲート絶縁体を有する薄膜トランジスタ、このような薄膜 トランジスタの製造方法、及び複数のこのような薄膜トランジスタ を有するアクティブなマトリクスディスプレイ発明の分野 本発明は一般に薄膜トランジスタ（ＴＦＴ）のゲート絶縁体に係り、より詳細 には、アクティブなマトリクス液晶ディスプレイ（ＡＭＬＣＤ）のＴＦＴゲート 絶縁体として使用する三層誘電体に係る。先行技術の説明 アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）は、航空電子工学や、 コンピュータモニタや、テレビジョン等の分野において益々利用されるようにな ってきている。ＡＭＬＣＤは、製造コストが低減し、視野角が良好となり等々に より商業的な成長性が高まるにつれて、テレビジョンやコンピュータターミナル モニタのような用途において公知のＣＲＴ技術に次第に取って代わられることが 予想される。というのは、ＡＭＬＣＤは、消費電力、重量及び体積に関してＣＲ Ｔ技術に勝る顕著な利点を有するからである。 ＴＦＴベースのＡＭＬＣＤは、通常、上下の偏光板と、ＴＦＴプレートとを備 え、このＴＦＴプレートは、関連ＬＣＤピクセルを選択的にイネーブル及びディ スエイブルするためのトランジスタのマトリクスを含んでいる。 アクティブマトリクスディスプレイのゲート誘電体は、ゲートとデータライン との間の高いブレークダウン電圧と、ＴＦＴスイッチングデバイスの充分な相互 コンダクタンスとを備えていなければならない。ゲート誘電体の完全性は、エレ クトロルミネセンスフィルムやＮＣＡＰ（ネマチック曲線整列相）材料のような 電子−光学ディスプレイ媒体にとって特に重要である。というのは、これらは、 １００Ｖに近いか又はそれを上回る動作電圧を必要とするからである。 慣例的に、ＴＦＴのゲート絶縁層は、Ｓｉ₃Ｎ₄、ＳｉＯ₂、ＳｉＯ_xＮ_Y、Ｔａ₂ Ｏ₅又はＡｌ₂Ｏ₃のような適当な誘電体材料の単一層又は二重層で構成されてい る。発明の要旨 本発明によれば、アクティブなマトリクスディスプレイのＴＦＴゲート絶縁体 として使用するための三層誘電体が提供される。 積層フィルムの形態で三層誘電体を使用することにより、電子−光学ディスプ レイ媒体に対し単層誘電体に勝る独特の利点が発揮される。というのは、超大規 模集積回路において三層誘電体により高い信頼性と高い絶縁耐力が与えられるか らである。 本発明の特徴によれば、表示ピクセルを選択的にイネーブル及びディスエイブ ルするための複数の薄膜トランジスタを有するアクティブなマトリクスディスプ レイであって、上記薄膜トランジスタの各々のゲート絶縁体が三層誘電体を有す ることを特徴とするアクティブなマトリクスディスプレイが提供される。図面の簡単な説明 以下、添付図面を参照し、本発明の好ましい実施例を詳細に説明する。 図１ａ、１ｂ及び１ｃは、本発明の好ましい実施例により三層ゲート誘電体を 有するＴＦＴの製造プロセスの次々のステップを示す図である。 図２は、単層誘電体と三層誘電体との間でブレークダウンフィールドを測定す るために形成されたキャパシタ構造を示す断面図である。 図３及び４は、アルミニウム及びクロミウム電極をもつ図２のＳｉＯ₂及び三 層絶縁体に対するブレークダウンフィールド分布を各々示す図である。 図５は、ＳｉＯ₂及び三層ゲート絶縁体をもつＣｄＳｅのＴＦＴに対しゲート 電圧の関数としてドレイン電流を示したグラフである。 図６は、本発明による三層ゲート絶縁体を有するＴＦＴに対し、高いドレイン 電圧におけるＣｄＳｅのＴＦＴのドレイン電流特性を示す図である。 図７は、本発明によるＳｉＯ₂及び三層ゲート絶縁体をもつ更に別のテスト用 のＣｄＳｅのＴＦＴに対しゲート電圧の関数としてドレイン電流を示したグラフ である。 図８は、ＳｉＯ₂及びＯＮＯゲート絶縁材をもつＣｄＳｅのＴＦＴに対しオフ 状態からオン状態へ切り換えた後のドレイン電流の時間依存性を示す図である。好ましい実施例の詳細な説明 本発明による製造段階を示した図１ａ、１ｂ及び１ｃを参照すれば、コーニン グ７０５９のガラス基体１３にクロミウム（Ｃｒ）の層が付着され、そしてゲー ト電極１４を形成するようにパターン化される。次いで、ゲート絶縁体１５とし て働く三層誘電体の５０００Åのフィルムが付着された後に、蒸着ＣｄＳｅ半導 体の５００Åの層が付着される。アニール処理の後に、半導体層１６がパターン 化され、次いで、ＳｉＯ_x層１７で不動態化される。これに続いて、インジウム ・スズ酸化物（ＩＴＯ）が付着され、ピクセル出力パッド１８を形成するように パターン化される。 製造プロセスの最後の２つの段階は、不動態化酸化物に経路１９ａ及び２０ａ を開け、ソース／ドレイン金属を付着し、そしてソース及びドレイン電極１９及 び２０を形成するよう金属をパターン化することである。接点経路は、反応ガス を用いた乾燥エッチングプロセスによって形成される。反応性イオンエッチング によって半導体が露出されるときには半導体の導電率特性が妨げられるので、本 発明によれば、汚染された領域をエッチング除去するためにスパッタエッチング が行われる。次いで、最終的なアニールが行われ、半導体１６とソース及びドレ イン電極１９及び２０との間に良好なオーミック接触が確保される。 ゲート絶縁体１５は、２つの酸化物層４及び５と、その中間の誘電体層６とを 備えた三層として形成される。 層４、５及び６に細分化される絶縁層１５は、その全厚みが５００ナノメータ であり、これら層４、５及び６の各々に対してほぼ均一な厚みに分割されること を特徴とする。しかしながら、ＰＥＣＶＤでは、以下に詳細に述べるように若干 の圧縮ストレスを生じるように誘電体層６が酸化物層４及び５に対して減少した 厚みとされる。 本発明の一実施例によれば、層４、６及び５は、ＳｉＯ₂／Ｓｉ₃Ｎ₄／ＳｉＯ₂ として形成される。本発明の別の実施例によれば、これらの層は、ＳｉＯ₂／Ａ ｌ₂Ｏ₃／ＳｉＯ₂として形成される。本発明の更に別の実施例によれば、これら の層は、ＳｉＯ₂／Ｔａ₂Ｏ₅／ＳｉＯ₂として形成される。更に、酸化物層及び誘 電体層が、ＳｉＯ_x、ＡｌＯ_x、ＳｉＮ_x、ＴａＯ_x等として指定されるような非化 学量論的フィルムが使用されることが意図される。 半導体材料の層１６は、ゲート絶縁体層に通常の仕方で付着される。次いで、 金属のソース及びドレイン電極１９及び２０が、半導体層に接触するように付着 される。ＴＦＴをＡＭＬＣＤに使用すべき場合には、ソース電極２０に接触する ように付加的なピクセルパッド電極１８が付着される。最後に、全構造体を覆う ように透明層が付着される。 好ましい実施例によれば、三層ゲート絶縁体１５は、プラズマ増強の化学蒸着 （ＰＥＣＶＤ）によって付着されるが、他の製造技術を使用してもよい。フィル ム４、５及び６は、高電圧動作に充分な全合成厚みまで３００℃において付着さ れるのが好ましい。以下で詳細に述べるように、本発明の三層ゲート絶縁体は、 ＳｉＯ₂の公知の単一層よりも絶縁耐力が相当に高く、且つ同様の相互コンダク タンスをＴＦＴ装置に与えることを特徴とする。 本発明の三層誘電体に対しブレークダウンフィールド測定を行うために、図２ のキャパシタ構造体が形成された。より詳細には、２つのキャパシタが製造され た。その１つは、単層酸化物のブレークダウン特性を測定するものであり、そし て第２のキャパシタは、本発明の三層誘電体のブレークダウン特性をテストする ために製造された。ＳｉＨ₄、Ｈｅ、Ｎ₂Ｏの気相組合せを用いてＳｉＯ₂層が付 着された。同じ反応炉においてＳｉＨ₄、Ｈｅ、ＮＨ₃及びＮ₂を用いてＳｉＮ_xフ ィルムが付着された。付着装置は、１３．５６ＭＨｚを励起周波数とする容量性 結合の並列プレート設計を使用するものであった。接地された下方電極に基体が 配置され、付着率は、ＳｉＯ₂の場合に８．５ｎｍ／分でありそしてＳｉＮ_xの場 合に２．３ｎｍ／分であった。 これにより形成された図２の構造は、第１のテストキャパシタによるＳｉＯ₂ か又は第２のテストキャパシタによるＯＮＯ（酸化物−窒化物−酸化物）のいず れかの「供試層」２１がガラス基体２０上に付着されたものを示している。誘電 体層２１は、ＳｉＯ₂を用いた第１キャパシタの場合には１５０ｎｍの厚みであ り、そして第２キャパシタとしてＯＮＯを用いた場合には６０／６０／６０ｎｍ であった。これらの厚みは、両方の装置形式に対し単位面積当たり同じキャパシ タンスを生じ、そして所与の印加電圧に対して同じ酸化物フィールドを生じた。 電極２２及び２３は、０．０１２ｃｍ²の装置エリアをカバーするように付着 され、１つの例ではスパッタリングされたＡｌで構成されそして別の例ではスパ ッタリングされたＣｒで構成された。 電極２２及び２３にはアルミニウム接点２４及び２５が各々付着され、完成し たキャパシタは、通常のやり方でアニールされた（図示せず）。電極２２及び２ ３がＡｌで製造される場合には、付加的な付着接点２４及び２５は省略してもよ く、電極２３が更に大きな厚みで付着される。 以下で詳細に述べるように、ブレークダウンテスト中の平均傾斜率は１Ｖ／ｓ であった。 本発明の三層誘電体の特性を検討するために、楕円偏光及びストレス測定用と してフィルムが付着された。これらのフィルムは、両面が研磨されたＳｉウェハ に付着された。全てのサンプルは、４００℃のＮ₂雰囲気中で４５分間アニール された。フィルムの付着及びアニールによって生じるウェハの曲率の変化を測定 することによりストレスが測定された。分解能が１６ｃｍ^-1のＮｉｃｏｌｅｔｔ ｅ（登録商標）５ＤＸＣ分光計を用いて赤外線吸収スペクトルを得た。サンプル 基体と同じＳｉウェハを基準として使用した。 テーブルＩは、付着したフィルムに対する楕円偏光及びストレスの測定結果を 要約したものである。ＳｉＯ₂の屈折率（６３３ｎｍにおける）は、熱的に成長 した酸化物よりも大きく、フィルムが酸素欠乏であるか又はある程度の窒素含有 量を有することを示唆している。従って、成長されたフィルムは、実際には、シ リコンオキシニトライド（ＳｉＯ_xＮ_Y）の形態であるが、窒化シリコンよりも二 酸化シリコンに相当に近いことが考えられる。Ｘ及びＹの値を変更することによ り、酸化シリコンと窒化シリコンとの間の連続的な変化が可能であることが分か った。 テーブル１の結果は、ストレスがＳｉＯ₂においては圧縮性でありそしてＳｉ Ｎ_xにおいては伸長性であることを示している。２つの材料をＯＮＯ構造におい て結合したときには、大きさが比較的小さい正味張力ストレスが得られる。窒化 物層の相対的な厚みを減少することにより、張力ストレスの更なる減少と、なお 若干圧縮性のＯＮＯフィルムが得られる。 図２のキャパシタ構造に戻ると、アルミニウム電極をもつ金属−絶縁材−金属 （ＭＩＭ）キャパシタの場合には、絶縁破壊（ブレークダウン）事象が空間的に 局所化されそして自己治癒する。従って、各装置に対し４回までのブレークダウ ン事象が記録された。各装置形式ごとに全部で４０個の装置がテストされ、１６ ０回のブレークダウン事象を生じた。得られたブレークダウンフィールド分布が 図３に示されている。ＯＮＯフィルムの場合には、ＯＮＯフィルムを伴う有効酸 化物厚み（即ち、層全体がＳｉＯ₂であるときに与えられるものと同じ単位面積 当たりのキャパシタンスを与えるのに必要な厚み）を用いてフィールドが計算さ れ、平均ブレークダウンフィールドは、ＳｉＯ₂の場合に４．３ＭＶ／ｃｍであ りそしてＯＮＯの場合に７．８ＭＶ／ｃｍである。 Ｃｒ電極を有するキャパシタに対する絶縁破壊事象は、Ａｌ電極を有するキャ パシタとは多くの観点で質的に異なる。第１に、Ｃｒ電極の場合のほとんどのブ レークダウン事象は、自己治癒ではない。これは、同じ数のブレークダウン事象 を記録するのに、より多くの装置をテストすることを必要とする。又、駆動回路 に直列抵抗が使用されない場合には、ダメージ領域が最初のブレークダウン点か ら伝播することが分かった。ある場合には、ダメージがキャパシタのエリア全体 に及ぶことがある。クロミウム、二酸化シリコン及び周囲の空気の間の化学反応 がおそらくこの作用を担う。最終的に、ブレークダウン事象のほとんどは、上部 の金属が下部の金属の縁上に交差する場所で開始される。実際の表示パネルにお いては、このような事象は、下部の金属の縁の傾斜を改善するか、又はこれらの 縁においてゲート絶縁材にフィールド酸化物を追加することによって回避するこ とができる。 図４は、クロミウム電極を有するキャパシタに対するブレークダウンフィール ド分布を示している。ブレークダウン事象は、より広く分布され、これは欠陥に 関連したブレークダウンに一致している。しかしながら、この場合も、絶縁耐力 は、ＯＮＯフィルムで改善されており、平均ブレークダウンフィールドは、Ｓｉ Ｏ₂の場合に４．３５ＭＶ／ｃｍであり、ＯＮＯの場合に８．７ＭＶ／ｃｍであ る。 図５は、本発明によるＴＦＴトランジスタ（図１）のＯＮＯゲート絶縁体１５ に比較して、単層ＳｉＯ₂ゲート絶縁体をもつＣｄＳｅ型ＴＦＴのゲート電圧の 関数としてドレイン電流を示している。両形式の絶縁体は、１５０ｎｍの同等の 酸化物厚みで、単位面積当たり同じキャパシタンスを示している。これらトラン ジスタは、長さが２５μｍで、巾が３６μｍであった。両方の装置形式に対して 良好なスイッチング特性が得られている。しかしながら、ＯＮＯの曲線は、準ス レッシュホールド領域において若干迅速に立上り、若干高いオン電流を特徴とし ている。 図６は、図１のＣｄＳｅ型ＴＦＴ構造体のドレイン電流特性を高いドレイン電 圧において示している。この装置は、長さが６０μｍで、巾が３６μｍであり、 ＯＮＯゲート絶縁体１５の層厚みは２００／１００／２００ｎｍであった。この 装置は、テスト装置の最大限界である２００ボルトのドレイン電圧まで良好なト ランジスタ特性を示した。 非常に薄いＯＮＯフィルムの場合には、窒化物層における電荷の捕獲により可 逆のスレッシュホールド電圧シフトが形成され得る（Ｓ．Ｋ．リー、Ｊ．Ｈ．チ ェン、Ｙ．Ｈ．クー、Ｄ．Ｌ．ウォン、Ｂ．Ｙ．ニューエン及びＫ．Ｗ．ツェン 著の「ソリッドステートエレクトロン３１」１５０１（１９８８年）を参照され たい）。この作用は、本発明により厚いＯＮＯフィルムを設けて、トンネル効果 電流を相当に減少することにより著しく減少される。更に、ＳｉＯ₂及びＯＮＯ ゲートをもつ薄膜トランジスタの特性を比較し、そして窒化物層の存在によって ＤＣドリフトが低下されるかどうか判断するために、更にテストが行われた。問 題とする厚み範囲に対し、窒化物層は、ＤＣドリフトに影響を及ぼさないことが 分かり、準スレッシュホールドの揺動はＯＮＯフィルムで改善された。 図７は、一方は４４０ｎｍ厚みのＳｉＯ₂ゲート絶縁体を有しそして他方は１ ８０／１３０／１８０ｎｍ厚みのＯＮＯゲート絶縁体を有する２つの更に別のＣ ｄＳｅ型テスト用トランジスタに対し、ゲート電圧の関数としてドレイン電流を 示している。単位面積当たりのキャパシタンスは、両絶縁体形式についてほぼ同 じ（１０％以内）であった。これら装置は、上記のように製造され、その寸法は ４０ｘ３６μｍ（１ｘｗ）であった。ＯＮＯ装置のドレイン電流は、準スレッシ ュホールド領域においてより迅速に上昇し、そしてより高いオン電流に達した。 Ｉ_D＝１ｎＡ付近での準スレッシュホールドの揺動は、ＳｉＯ₂装置の場合は桁当 たり平均で１．３１Ｖであり、そしてＯＮＯ装置の場合は桁当たり平均で０．８ ３Ｖであった。 図８は、オフ状態からオン状態へスイッチングした後の時間の関数として正規 化したドレイン電流を示している。高いドレイン電圧に対しては、初期電流が両 装置形式共に１００μＡを越えた（ＯＮＯの方が若干大きい）。曲線は、両装置 形式共にかなり類似しており、ＯＮＯフィルムの窒化物層がドリフトを低下しな いことを示している。 ゲート誘電体の完全性は、高い動作電圧を必要とするエレクトロルミネセンス フィルム及びＮＣＡＰ（ネマチック曲線整列相）物質のようなディスプレイ媒体 にとって重要なことである。本発明は、ＣｄＳｅ薄膜トランジスタの相互コンダ クタンス又はドリフトを低下することなく単層のＳｉＯ₂に取って代わる高い絶 縁耐力のＯＮＯフィルムを提供する。本発明のＯＮＯフィルムでは準スレッシュ ホールド揺動が実際に改善される。 要約すれば、本発明により、ＰＥＣＶＤで付着されたＯＮＯゲート誘電体は、 単層ＳｉＯ₂よりも低いストレス及び大きな絶縁耐力を示すことが分かった。こ れらの改善は、スイッチング装置の相互コンダクタンスを犠牲にすることなく得 られる。アクティブなマトリクスディスプレイにおいては、ＯＮＯフィルムは、 高電圧動作を行えるようにすると共に、表示媒体の選択について単層のＳｉＯ₂ ゲート絶縁材で可能である以上の融通性を与える。 本発明の他の実施例及び変型が考えられる。例えば、本発明の三層誘電体を有 するＴＦＴは、ＮＣＡＰ材料やエレクトロルミネセンスフィルムのような、ＡＭ ＬＣＤ以外の種々の形式の表示媒体に使用することができる。更に、本発明のＴ ＦＴは、適当な構造のものでよい（例えば、非反転設計、又は底部接点が設けら れたもの）。このような変更や修正は全て、以下の請求の範囲内に包含されるも のとする。

【手続補正書】特許法第１８４条の８ 【提出日】１９９４年１１月２４日 【補正内容】請求の範囲 １．ディスプレイのピクセルを選択的にイネーブル及びディスエイブルするた めの複数の薄膜トランジスタを有するアクティブなマトリクスディスプレイにお いて、上記薄膜トランジスタの各々に対するゲート絶縁体は三層誘電体を有し、 この三層誘電体は、一対のＳｉＯ_xフィルムと、これらの間の異なる誘電体フィ ルムとで構成されることを特徴とするアクティブなマトリクスディスプレイ。 ２．上記異なる誘電体フィルムは、更に、ＳｉＮ_xフィルムより成る請求項１ に記載の改良。 ３．上記異なる誘電体フィルムは、更に、ＡｌＯ_xフィルムより成る請求項１ に記載の改良。 ４．上記異なる誘電体フィルムは、更に、ＴａＯ_xフィルムより成る請求項１ に記載の改良。 ５．ａ）ガラス基体と、 ｂ）上記基体上に付着されたゲート電極と、 ｃ）上記ゲート電極を覆うように上記電極上に付着された三層誘電体を有する ゲート絶縁体層であって、上記三層誘電体は、一対のＳｉＯ_xフィルムと、これ らの間の異なる誘電体フィルムとで構成されるようなゲート絶縁体層と、 ｄ）上記ゲート絶縁体層上に付着されそして上記ゲート電極と実質的に整列さ れた薄膜半導体チャンネル層と、 ｅ）上記薄膜半導体チャンネル層を覆うように上記ゲート絶縁体層に付着され た不動態層と、 ｆ）上記不動態層に付着されそして上記不動態層の一部分を通して延びて上記 半導体チャンネル層に接触する一対のソース及びドレイン電極と、 を備えたことを特徴とする薄膜トランジスタ。 ６．上記異なる誘電体フィルムは、更に、ＳｉＮ_xフィルムより成る請求項５ に記載の薄膜トランジスタ。 ７．上記異なる誘電体フィルムは、更に、ＡｌＯ_xフィルムより成る請求項５ に記載の薄膜トランジスタ。 ８．上記異なる誘電体フィルムは、更に、ＴａＯ_xフィルムより成る請求項５ に記載の薄膜トランジスタ。 ９．上記ゲート電極はクロミウムで形成される請求項５に記載の薄膜トランジ スタ。 １０．上記薄膜半導体チャンネル層は、ＣｄＳｅで形成される請求項５に記載 の薄膜トランジスタ。 １１．上記不動態層と上記ドレイン電極の各部分の中間にピクセル出力パッド を更に備えた請求項５に記載の薄膜トランジスタ。 １２．薄膜トランジスタを製造する方法において、 ａ）基体を用意し、 ｂ）上記基体上にゲート電極を付着し、 ｃ）上記ゲート電極を覆うように上記基体上に三層誘電体を有するゲート絶縁 体層を付着し、上記三層誘電体は、一対のＳｉＯ_xフィルムと、これらの間の異 なる誘電体フィルムとで構成され、 ｄ）上記ゲート電極と実質的に整列されるように上記ゲート絶縁体層上に薄膜 半導体チャンネル層を付着し、 ｅ）上記薄膜半導体チャンネル層を覆うように上記ゲート絶縁体層に不動態層 を付着し、そして ｆ）上記不動態層を通して延びて上記半導体チャンネル層に接触するように上 記不動態層に一対のソース及びドレイン端子を付着する、 という段階を備えたことを特徴とする方法。 １３．上記異なる誘電体フィルムは、更に、窒化物より成る請求項１に記載の 改良。 １４．上記異なる誘電体フィルムは、更に、窒化物より成る請求項請求項５に 記載の薄膜トランジスタ。 １５．上記ＳｉＯ₂フィルムの各々は、実質的に等しい厚みである請求項１に 記載の改良。 １６．上記ＳｉＯ₂フィルムの各々は、実質的に等しい厚みである請求項５に 記載の薄膜トランジスタ。 １７．上記ＳｉＯ₂フィルムの各々は、実質的に等しい厚みである請求項１２ に記載の方法。 【図２】

Claims (1)

1. 【特許請求の範囲】 １．ディスプレイのピクセルを選択的にイネーブル及びディスエイブルするた めの複数の薄膜トランジスタを有するアクティブなマトリクスディスプレイにお いて、上記薄膜トランジスタの各々のゲート絶縁体は三層誘電体を有することを 特徴とするアクティブなマトリクスディスプレイ。 ２．上記三層誘電体は、一対のＳｉＯ_xフィルムと、それらの間のＳｉＮ_xフィ ルムとを更に備えた請求項１に記載の改良。 ３．上記三層誘電体は、一対のＳｉＯ_xフィルムと、それらの間のＡｌＯ_xフィ ルムとを更に備えた請求項１に記載の改良。 ４．上記三層誘電体は、一対のＳｉＯ_xフィルムと、それらの間のＴａＯ_xフィ ルムとを更に備えた請求項１に記載の改良。 ５．ａ）ガラス基体と、 ｂ）上記基体上に付着されたゲート電極と、 ｃ）上記ゲート電極を覆うように上記電極上に付着された三層誘電体を有する ゲート絶縁体層と、 ｄ）上記ゲート絶縁体層上に付着されそして上記ゲート電極と実質的に整列さ れた薄膜半導体チャンネル層と、 ｅ）上記薄膜半導体チャンネル層を覆うように上記ゲート絶縁体層に付着され た整列層と、 ｆ）上記整列層に付着されそして上記整列層の一部分を通して延びて上記半導 体チャンネル層に接触する一対のソース及びドレイン電極と、 を備えたことを特徴とする薄膜トランジスタ。 ６．上記三層誘電体は、一対のＳｉＯ_xフィルムと、それらの間のＳｉＮ_xフィ ルムとを更に備えた請求項５に記載の薄膜トランジスタ。 ７．上記三層誘電体は、一対のＳｉＯ_xフィルムと、それらの間のＡｌＯ_xフィ ルムとを更に備えた請求項５に記載の薄膜トランジスタ。 ８．上記三層誘電体は、一対のＳｉＯ_xフィルムと、それらの間のＴａＯ_xフィ ルムとを更に備えた請求項５に記載の薄膜トランジスタ。 ９．上記ゲート電極はクロミウムで形成される請求項５に記載の薄膜トランジ スタ。 １０．上記薄膜半導体チャンネル層は、ＣｄＳｅで形成される請求項５に記載 の薄膜トランジスタ。 １１．上記整列層と上記ドレイン電極の各部分の中間にピクセル出力パッドを 更に備えた請求項５に記載の薄膜トランジスタ。 １２．薄膜トランジスタを製造する方法において、 ａ）基体を用意し、 ｂ）上記基体上にゲート電極を付着し、 ｃ）上記ゲート電極を覆うように上記基体上に三層誘電体を有するゲート絶縁 体層を付着し、 ｄ）上記ゲート電極と実質的に整列されるように上記ゲート絶縁体層上に薄膜 半導体チャンネル層を付着し、 ｅ）上記薄膜半導体チャンネル層を覆うように上記ゲート絶縁体層に整列層を 付着し、そして ｆ）上記整列層を通して延びて上記半導体チャンネル層に接触するように上記 整列層に一対のソース及びドレイン端子を付着する、 という段階を備えたことを特徴とする方法。