JPH08503357A - スイッチング装置 - Google Patents

Abstract

(57)【要約】 電気回線中に接続用の装置であり、この装置は、（1）その回線のあるライン中に直列に接続された一対のFETであって、それらのソースが一緒に接続され、あるいはそれらのドレインが一緒に接続され、かつそれらの状態はそれらのゲートに印加される電圧により変えられることのできる一対のFETと、および（2）上記FETの少なくとも１つの上記ゲートに接続された制御であって、上記ライン上の過電流に応答し、それにより上記FETのうちの少なくとも１つの状態を変える制御とを具備する。

Description

【発明の詳細な説明】 スイッチング装置 本装置（arrangement）は、過電流、例えば、機器の故障、静電放電あるいは その他の害をもたらす恐れのある事象（threats）により引き起こされる過電流 からの電気回線の保護に関する。この装置は、双方向性、すなわち、この装置を 通ってどちらの方向にも流れる電流を扱うことができることが望ましく、交流を 扱うことができることが望ましい。一般に、この装置は、通常動作状態では閉成 （クローズ）し、過電流故障に応答して開放（オープン）となるスイッチとして 働く。この装置は、電圧が発生され得るDC（直流）バイアスをもつ通信ラインで 特に有益である。 比較的簡単な形態の回線保護装置（circuit protection arrangement）の１つ がヴィックマン−ベルケGmbH（有限責任会社）により１９８７年７月３１日に出 願された独国特許出願番号３７ ２５ ３９０に記載されている。この装置は、 回線電流を制御する直列スイッチングトランジスタと、そのスイッチングトラン ジスタのベース電圧あるいはゲート電圧を制御する制御トランジスタを具備する 。その制御トランジスタのベース電圧あるいはゲート電圧は、スイッチングトラ ンジスタにつながる分圧器により設定され、その結果、その装 置が過電流を経験すると、制御トランジスタは導通状態にバイアスされ、スイッ チングトランジスタをオフ（OFF）に変える。この装置は、特に簡単な構成では あるが、双方向性ではなく、また通常の動作において、電流を通す前にこの装置 の両端に著しい電圧降下を常に生じるという欠点があった。この電圧降下は、バ イポーラ構成の場合にはベース抵抗の両端での電圧降下に加えられるスイッチン グトランジスタのベース−エミッタ間接合電圧によるものである。 我々は、双方向性であって、好ましい実施態様では、少なくともAC（交流）回 線での保護を提供することができる回線保護装置を設計した。特に、我々は一対 の電界効果トランジスタ（FET）を使用する回線保護スイッチを設計し、好まし くはその装置の両端電圧が一方では順方向にバイアスされ、他方は逆方向にバイ アスされるように構成されている。 このように、本発明は、電気回線中に接続される装置であって、次の（1）， （2）を備えている。 （1）上記電気回線のあるライン中に直列に接続された一対のFETであって、そ れらのソースが一緒に接続され、あるいはそれらのドレインが一緒に接続され、 それらの状態がそれらのゲートに印加される電圧により（一般には他方による電 圧の取替えにより）変えられることができる一対のFET； （2）上記FETの少なくとも１つ（好ましくは両方） の上記ゲートに接続された制御（control）であって、上記ライン上の過電流に 応答し、それにより上記FETの状態を変える制御。 この装置は、好ましくは電流制限ばかりではなく（すなわち、それを越えると 電流が一定のままとなるある一定の電圧降下にまでその装置の両端での電圧降下 を増やすことを伴う電流増加を許容する）、むしろその両端でのあるしきい値電 圧に達すると、電流を減少させる。電圧降下は、一般に、この装置の抵抗を通し て流れる電流により生じるので、過電流は後続の電流の流れに著しい減少を生じ る。この振る舞いはフォールドバック（fold back）とみなされ、フォールドバ ックの程度は１００％よりも少なくともよい。 FET単独の振る舞い（動作）は電流制限とみなされ、すなわちそのＩ_D（ドレイ ン電流）対V_DS（ドレイン−ソース間電圧）曲線はV_DS＝０からあるしきい値まで 増加を示し、そのしきい値の所でＩ_Dの値は水平になる。一連のこのような曲線 がV_Gs（ゲート−ソース間電圧）のいろいろな値に対して存在する。 制御の機能は、V_DSが増加するにつれて（また、従って、この装置を通して流 れる電流が増加するにつれて）、（ｎチャンネルFETの場合において）V_GSをより 大きな負値にすることであることが好ましい。これにより、電流が増加するにつ れて、あるI_D−V_DS曲線から他の曲線に動作点がシフトする。その結果、 フォールドバック動作が引き起こされることになる。 これがなされる方法は、一般にエンハンスメントモードのｎチャンネルFETと デプレッションモードのｎチャンネルFETでは異なる。エンハンスメントモード のFETは通常の導電でバイアスを必要とし、故にその制御機能はこのバイアスを 取り除くことにある。例えば、約5Vから0VにV_GSを減らすことをする。一方デプ レッションモードのFETはV_GS＝０ボルトで導電状態であり、故に、制御はV_GSを 約−5Vにまで減らすことをする。 制御は、（ｎチャンネルデプレッションモードのFETの場合には）負電圧を供 給し、あるいは短絡し、さもなければ（ｎチャンネルエンハンスメントモードの FETの場合には）正の電圧を取り去るスイッチを具備し、それ（スイッチ）は、 要求されるフォールドバックの速度に緩やかに依存して、そのことをほぼ瞬時に 行うことができる。制御はその抵抗がそのスイッチを構成するトランジスタを具 備してもよい。 ｐチャンネルFETの場合にはその状況は逆となり、より正の電圧をそのゲート に（エンハンスメントモードのFETでは約−5Vから0Vへ、デプレッションモード のFETでは約0Vから＋5Vへ）印加するとFETはターンオフする。 トランジスタのゲートあるいはベースの電圧は、本 装置の両端での電圧降下に、従って、その値が制御されるべき電流に、自動的に 依存するようにさせることができ、その電圧値がその抵抗値を決定する。 フォールドバックプロセスは、正のフィードバックを含み、従って非常に急速 である。一般に、FETのチャンネル抵抗は、ｎチャンネルFETではゲート電圧が負 になるにつれて増加し、ｐチャンネルFETではゲート電圧が正になるにつれて増 加する。さらに、それはFETの両端での電圧降下であり、そのFETはそれ自身がチ ャンネル抵抗の関数であり、制御内にその入力を形成し、その出力はV_GSの値で ある。したがって、過電流は、制御によりFETの両端での電圧降下として登録さ れ、これによりV_GSは変えられる。V_GSの変更はより大きいチャンネル抵抗をもた らし、それはFETの両端での電圧降下を増加させ、それは更にV_GSを変え、これが 繰り返される。 FETが一緒に接続されていると我々がいうときは、抵抗器のような他の構成要 素がそれら（FET）の間に接続されている可能性を含んでいる。そのような抵抗 器は100KΩより少ない抵抗値を持つことが好ましく、ほぼ０Ωであることがより 好ましい。 単一電圧信号による制御に対してゲートが一緒に接続されることができるので 、FETは、ドレインよりもむしろソースが一緒に接続される構成であることが望 ましい。これは、ソース−ドレイン間抵抗、従って本 装置の抵抗を制御するのは、（ゲート−ドレイン間電圧よりむしろ）ゲート−ソ ース間電圧であるためである。ドレインが一緒に接続されると、ソースは相互に 異なる電圧になり、各ゲート−ソース間電圧が正しければ２つのゲート電圧は一 般に異なる。 本装置は、電話ラインのような通信ライン、あるいは他の通信ラインで、過電 流の保護、および／あるいは遠隔スイッチングのために使用されることが好まし い。本装置は、そのラインの一方の導線（コンダクタ）中に接続された第１の対 のFET（1）と制御（2）と、そのラインの第２の導線に接続された第２の対のFET （1）と制御（2）とを具備してよい。加えて、そのラインの導線を相互接続する シャントスイッチ（分流スイッチ）を備えている。それにより、例えば、回線内 の電話機あるいは他の負荷の両端での過電圧をシャント（分流してにがす）する 。あるいはいずれかの導線を接地させることができる。このようなシャントスイ ッチは上記制御により、あるいは他の制御により活性化させてもよい。 本発明は、また、遠隔通信システムあるいは通信ラインを具備する他のシステ ムを提供し、本発明の装置は、その装置の電圧がそのライン上のDCバイアスから 発生される。本発明は更に、本発明の装置を組み込んだ端末機器、例えば、電話 機、コンピュータ、ネットワークインターフェイス装置、あるいは交換スイッチ を提供する。 一般に、その対の各FETはエンハンスメントモードのFETから構成してよく、あ るいは各々はデプレッションモードのFETから構成してもよい。どちらの場合も 、ｎチャンネルあるいはｐチャンネルのFETである。エンハンスメントモードのF ETは通常スイッチオフされ、電圧が通常それを導電状態にバイアスするために必 要とされる。従って、制御は、過電流に応答して、あるいは任意に別個のゲート 信号に応答して、そのバイアス電圧を取り除くように働くことができる。これは 、FETにバイアス電圧を接続するスイッチを開放（オープン）にすることにより 、あるいはFETのゲートとソースを短絡することにより達成され得る。 デプレッションモードのFETは通常スイッチオンであり、この場合、制御は過 電流に応答して、また任意に別個のゲート信号に応答して、FETにバイアス電圧 を接続するように働いてもよい。 エンハンスメントモードのFETとデプレッションモードのFETとを混ぜて使用す ることは、必要とされる制御が各FET毎に反対の感度（sense）で動作しなければ ならず、従って、より複雑となるので、現在のところ好ましくない。 好適な実施例では、過電流から電気回線を保護するためにその電気回線のライ ン（線路）中に直列に接続 されることができる装置が提供され、その装置は、 （i）一緒に接続されたそれらのソースで、ライン中に直列に接続されたエン ハンスモードの（好ましくはｎチャンネルの）FETの対であって、それらのゲー トに作用する電圧源により導電状態にバイアスされることができるFETの対と、 （ii）各制御トランジスタが上記FETの一方のゲートとソース間に接続された 制御トランジスタの対とを具備する。制御トランジスタは、本装置が過電流を経 験したとき、導電状態にバイアスされ、それによりFETがスイッチオフされる。 本発明は、本装置の両端に表われる電圧降下を低くでき、本装置が、どちらの 方向の電流も扱うことができるという利点を有し、また好適な実施例では、電圧 源の出力を変えることによりそのスイッチが遠隔操作で活性化されることができ るという利点を有する。 50mAの線電流（ライン電流）で、せいぜい1V、例えば、せいぜい0.6V、特に約 0.5Vの電圧降下を有する装置を形成することは全く可能である。この電圧降下は 順方向にバイアスされたFETのチャンネル抵抗と逆方向にバイアスされたFET中に 存在する寄生ダイオードの両端での電圧降下とによる。勿論、低チャンネル抵抗 のＦＥＴは同じ電流で電圧降下が低い。通常、寄生ダイオードは比較的に漏れが あり（それが望ましい）、そのため50mAでは、寄生ダイオードの両端での電圧降 下は約0.1Vにすぎない。少なくとも、エンハンスメントモードのFETの場合には 、ゲートが順方向にバイアスされ、ドレイン−ソース間電流が逆方向のとき、寄 生ダイオードは典型的な非線形ダイオード特性ではなくむしろほぼ線形の特性を 示す。また、本装置は、AC回路で直接使用でき、それにより（さらに1.3Vだけ電 圧降下を増加させる）整流ブリッジの必要を取り除くことができる。 上記のように、本装置は、“フォールドバック”特性を示すことが望ましく、 すなわち、この装置を通して流れる電流が、しきい値電圧として参照されるある 電圧に達するまで、その装置の両端での電圧差を増加させるように増加し、それ からデバイスを通る電流はより低い値に減少する。通常、オフ状態にあるデバイ スの最大漏れ電流の、オン状態にあるそのデバイスの最大電流（トリップ電流） に対する割合はせいぜい0.5、より好ましくはせいぜい0.1、特にせいぜい0.01で ある。多くの場合、この割合は10^-4以下である。FETにバイアスを加えるデバイ スの動作の機構により、本装置は、“遅い”あるいは“速い”フォールドバック 特性を持つことが可能である。本装置はそのオン状態からそのオフ状態に急速に 、例えば、100マイクロ秒より少ない時間でスイッチすれば、高速フォールドバ ック特性を示すと言うことができる。一方、オン状態とオフ状態間の変換がより 長い時間かか れば、遅いフォールドバック特性を示すと言うことができる。どちらの特性が望 ましいかは回線のアプリケーションに依存する。例えば、高速フォールドバック 特性を示す装置は、一般に、負荷が電流変化を受けたとき、より少ないエネルギ ーを負荷に通すようにさせるものであり、一方、遅いフォールドバック特性を示 す装置は、回線が著しく大きいインダクタンスを持つ負荷を有するとき、あるい はその装置が例えば機器がスイッチオンされるために生じる短時間の電流の変化 には感じない必要があるときに好適である。 制御トランジスタは、バイポーラトランジスタであってもFETであってもよい 。各制御トランジスタのベースあるいはゲートは、通常本装置にかかる分圧器で 保持されている。こうして、スイッチングFETのチャンネル抵抗等により本装置 の両端に表われる電圧は各制御トランジスタのベースあるいはゲートに通される 。 ベース・エミッタ間接合電圧が0.6V以上に上昇し、あるいはゲート・ソース電 圧が制御トランジスタのしきい値電圧以上に上昇したときには、それらはスイッ チが入って、スイッチングFETのゲートとソース間を“短絡”し、それによりそ れをスイッチングオフする。 この装置は、望まれるなら、遠隔制御されることができ、あるいは、固定電圧 源にこの装置を接続させる ことも可能である。後者の場合には、本装置は単に過電流保護スイッチとして働 くだけである。電圧源は、例えば、電圧倍加回路等によってそれを線路電圧（あ るいは線路電圧の一部）に拘束し、選択的にそれを反転することにより固定され てもよい。 上記のように定義される装置は、２端子装置である必要があるに過ぎないけれ ども、負荷の両端での電流を分流（シャント）し、あるいは接地端子に分流（シ ャント）するために、過電流が経験されたとき、第３の端子がスイッチオンする 場合には、本発明により３端子装置を形成することも可能である。 電話安全保護産業で共通に使用されるように、一対のラインを保護するための ５端子保護装置も上記のような一対の過電流保護装置を使用して形成でき、それ は、過電流を接地端子に分流（シャント）するための２つのデバイス、および／ またはライン間に渡した単一のシャントデバイスを使用できる。 本発明による装置は、保守終端ユニット（MTU）の直列スイッチとして使用す るのに特に適している。本発明で使用されることができる特徴を有するMTUの如 き形態の１つが、“伝送線路試験装置”という名称の同時継続の英国特許出願第 9223770号に記述されている。その開示内容は参照例として本明細書に含まれる ものである。 本出願では、端末装置のセット間の一対のラインか らなる通信チャンネル中に接続することができるスイッチング装置をクレームし ている。それは、 （1）上記ラインの各々に接続され、好ましくは上記ライン間に現れる電圧か らその電力を取り込む電圧発生器により制御される直列スイッチと、ここで上記 電圧発生器は望ましくは制御回路により制御され、 （2）交換機側あるいは加入者側に上記直列スイッチがあるライン間に接続さ れたシャントスイッチと、 （3）チャンネルに沿って送られる信号の受信時に上記直列スイッチと上記シ ャントスイッチを活性化することができる制御回路とを具備している。 ここで、制御回路は単一の信号の受信時に上記直列スイッチと上記シャントス イッチの両方を活性化することができ、このシャントスイッチは、いろいろな試 験がそのチャンネルについて実行できるようにするために、その直列スイッチが 開放（オープン）のままである期間とは異なる期間にわたって閉成（クローズ） されたままであり、 そのシャントスイッチがその直列スイッチの交換機側にあれば、制御回路によ り直列スイッチが活性化された後に、シャント回路は直列スイッチが閉成（クロ ーズ）する前に開放（オープン）することが望ましく、 そのシャントスイッチが、その直列スイッチの加入者側にあれば、直列スイッ チが制御回路により活性化 された後、シャント回路が開放（オープン）される前に直列スイッチは閉成（ク ローズ）することが望ましい。 次に、本発明を添付図面を参照して実例を挙げて説明する。ここで、 第１図は、２つのエンハンスメントモードのFETを使用する構成を示す回路図 であり、 第２図は、２つのデプレッションモードのFETを使用する装置を示す回路図で あり、 第３図は、２対のFETと２つの制御を使用する装置を示す回路図であり、 第４図はチャージポンプの使用を示す回路図である。 第１図を参照して、回線ライン１に対するスイッチング装置は、一対のｎチャ ンネルエンハンスメントモード電界効果トランジスタQ1とQ2を具備し、それらの ソースは、これらのトランジスタの内の一方が常に順方向にバイアスされ、他方 が常に逆方向にバイアスされるように、一緒に接続されて配設されている（しか し、どちらが順方向でどちらが逆方向にバイアスされているかはそのライン上の 電圧の極性による）。これらのFETの一方が逆方向にバイアスされているとき、 電流はその“寄生”ドレイン−ソース間ダイオードを通して流れ、電圧降下は非 常に低く与えられる。これにより、その回線は実質的に線形AC特性を示すこ とができる。 ２つのFET Q1とQ2のゲートは一緒に接続され、このノード（接続点）は正の電 圧源２に接続されている。このノードは、また、ゲート端子の浮遊（floating） を防ぐために、10MΩの抵抗器Ｒ１を介して２つのFET Q1とQ2のソースに接続さ れている。 一対のNPNバイポーラ制御トランジスタQ3とQ4が付いており、それらは、好ま しくはそれらのエミッタが一緒に接続され、そして各トランジスタQ3とQ4はそれ ぞれのFET Q1とQ2のゲートとソース間に接続されている。これらバイポーラトラ ンジスタのベースは抵抗器R2,R3,R4,R5から形成された一対の分圧器内に保持さ れていて、各分圧器はFET Q1とQ2のうちの一方にかかって（spanning）いる。 動作に際し、電圧源２が電源投入されると、電流がそのラインに流れるように FET Q1とQ2はバイアスされ、電流は逆方向にバイアスされたFETの寄生ダイオー ドを通して流れる。過電流が発生すると、制御トランジスタQ3とQ4のベース−エ ミッタ間電圧が約0.7Vにまで上昇するので、これらのトランジスタはスイッチオ ンして、FET Q1とQ2のゲートとソースを短絡し、それらFETをスイッチオフして 、これにより、ラインを遮断し、それ（ライン）に接続されている機器を保護す る。上記電流は、また、望まれるなら、電圧源２の電圧を変えることにより制御 されても良い。 システム電圧の全体がその装置両端でドロップ（降下）するであろうから、本 装置は、過電流が消えたときでもオフ状態のままである。それにより、制御トラ ンジスタは確実にオンのままである。この状態で、直列に接続された４つの抵抗 器R2からR5のために漏れ電流だけがある。この漏れ電流は、抵抗器R2からR5の各 々を1MΩのような高抵抗値に選ぶことにより十分に小さい値に減らすことができ る。この装置は、線路電圧を取り除くことにより簡単にリセットでき、その結果 、制御トランジスタQ3とQ4はターンオフさせられる。 電源が最初にそのラインに供給されたときこの装置がスイッチングオフするの を防ぐため、また、そのライン上に通常現れる疑似電流スパイクが過電流制御ト ランジスタQ3とQ4を活性化するのを防ぐために、キャパシタ（図示せず）を抵抗 器R2とR4に並列に接続させてもよい。 本装置はバイポーラ過電流制御トランジスタQ3とQ4を使用すると説明したが、 その代わりに、電界効果トランジスタ、リレー、比較器、あるいは他のデバイス （装置）あるいは回路を使用することも全く可能である。 第２図は、２つのデプレッションモードのFET Q2とQ3および制御とを具備する 装置を示している。この装置は、ライン１中に挿入される。制御３は、整流器 D1,D2,D3,D4と、レギュレータ４と、負電圧発生器５とからなる。レギュレータ ４は、FET Q1と抵抗器R1とから作られ、負電圧発生器は7660集積回路とキャパシ タC1とC2に基礎をおいている。可変抵抗器RV1もあり、これによりFET Q2とQ3の ゲートに供給される負電圧を調整（regulating）することにより、フォールドバ ックの程度を選択することができるようになっている。 電流は、J1に接続された電源からJ2に接続された負荷に（リターンラインは図 示せず）FET Q2とQ3を通って流れる。この電流の流れは、FET対の抵抗特性がほ ぼ線形なので、電流にほぼ比例するQ2とQ3の両端での電圧降下を引き起こす。第 １図に示すように、一方のFETは順方向にバイアスされ、他方は電流を逆方向に 流せる寄生ダイオードを有する。 過電流により生ずる障害はFET Q2とQ3の両端により大きな電圧をかけることに なり、これ（電圧）は制御３の負電圧発生器５に供給される。整流器D1,D2,D3,D 4により、負電圧発生器は、ライン１に生ずる電流の向きがどちらであれ動作し 、本装置はＡＣライン上で動作する。 本装置の意図されたトリップ値（trip value）が達成されたとき、負電圧発生 器５は要求された負バイアスをFET Q2とQ3のゲートに供給するので、それら（Q2 ,Q3）はターンオフされる。したがって、ライン１は遮 断され、それ（ライン）に接続された機器は保護される。 第３図は、第１図に実質的に示した２つの装置を具備する回路を示し、２つの ラインの各々の一方は例えば遠隔通信システムのチップリングライン（tip and ring lines）である。この回路では、FETに対するバイアス電圧がオプトエレク トロニック装置６により発生される。ある状況では、このようなオプトエレクト ロニック装置は著しい線電流（ライン電流）を引き越し、これが問題である場合 には、倍電圧装置（voltage doubler）あるいはチャージポンプを使用すること により、必要ならば分圧器等と協力して、バイアス電圧が供給されることが望ま しい。低電流消費についての我々の好みを満足するのにふさわしい回路が第４図 に示されている。ここで、チャージポンプは７として示されている。 種々の定格の構成要素が使用され得るが、以下のものが望ましい。 FETは好ましくは1mAより大きい電流、より好ましくは10mAより大きい電流、特 に好ましくは100mAより大きい電流定格であって、好ましくは、せいぜい500Aよ り少ない、通常は10Aより少ない、しばしば1Aより少ない電流定格を有すること が望ましい。ｎチャンネル型とｐチャンネル型のMOSFETとJFET（接合形電界効果 トランジスタ）を含み、また、これらの混合を含む 種々のタイプのFETが使用できる。 スイッチオンされたときのそれらのチャンネルの抵抗は、1KΩより少ないこと が望ましく、より好ましくは10Ωより少ないことが望ましい。オン抵抗は、一般 に2mΩより大きく、しばしば10OmΩより大きい。 好ましい定格電圧（voltage ratings）は、1500Vから20Vであり、特に400Vか ら20Vであり、好ましい電力消費は1KWから200mWであり、より一般的には1Wから1 00mWである。 好ましいゲートしきい値は10Vから0.8Vであり、特に1Vから4Vである。 制御のためのバイポーラトランジスタは以下の特性を持つことが望ましい。 V_CEO(MAX) 20−400V I_C(MAX) 100mA−500mA h_fe 10−100

Claims (1)

1. 【特許請求の範囲】 １．電気回線中に接続用の装置であって、 （1）前記回線のあるライン中に直列に接続された一対のFETであって、それら のソースが一緒に接続され、あるいはそれらのドレインが一緒に接続され、かつ それらの状態はそれらのゲートに印加される電圧により変えられることのできる 一対のFETと、および （2）前記FETの少なくとも１つの前記ゲートに接続された制御であって、前記 ライン上の過電流に応答し、それにより前記FETのうちの少なくとも１つの状態 を変えるコントロールと を具備する装置。 ２．各ＦＥＴは、そのゲートに印加する電圧により導電状態にバイアスされるこ とができるエンハンスメントモードのFETであり、前記電圧は前記制御により取 り除かれることができる請求の範囲第１項に記載の装置。 ３．各FETは前記制御によりスイッチオフさせることができるデプレッションモ ードのFETである請求の範囲第１項に記載の装置。 ４．前記制御は前記装置の両端での電圧降下により電 が供給される請求の範囲第１項ないし第３項のいずれかに記載の装置。 ５．前記制御は一対の制御トランジスタを具備し、各制御トランジスタは、前記 ＦＥＴの一方の前記ゲートとソース間に接続され、前記制御トランジスタは、前 記装置が過電流を経験するとき、導電状態にバイアスされる請求の範囲第４項に 記載の装置。 ６．前記FETはエンハンスメントモードのFETであり、前記制御トランジスタはそ れらが導電状態にあるとき、それらが前記FETのゲートとソースを短絡させるよ うに構成されている請求の範囲第５項に記載の装置。 ７．前記ＦＥＴはデプレッションモードのFETであり、前記制御トランジスタは 、それらが導電状態にあるとき、それらが前記FETのゲートとソースの間に電圧 源を接続するように構成されている請求の範囲第５項に記載の装置。 ８．前記制御トランジスタの一方あるいは各々のベースあるいはゲートは前記装 置にかかる分圧器内に保持されている請求の範囲第６項または第７項に記載の装 置。 ９．前記制御は、さらに加えて、ゲート上の電圧を変え、それにより前記FETの 状態を変える外部ゲート信号に応答する請求の範囲第１項ないし第８項のいずれ かに記載の装置。 10．通信ラインの１つの導線中に接続された第１の対のFET（1）と制御（2）と 、前記ラインの第２の導線中に接続された第２の対のFET（1）とコントロール（ 2）とを具備する請求の範囲第１項ないし第９項のいずれかに記載の通信ライン 中に接続用の装置。 11．前記制御によるあるいは他の制御による活性化時に、通信ラインの複数の導 線と接地間、あるいは前記ラインの１つの導線と接地間とを相互接続するシャン トスイッチをさらに具備する請求の範囲第１項ないし第10項のいずれかに記載の 通信ライン中に接続用の装置。 12．前記制御は、少なくとも１つのｎチャンネルFETのV_GSを、そのFETのV_DSの増 加につれて減少させ、それによりそのFETにフォールドバック動作を示させ、あ るいは前記制御は、少なくとも１つのｐチャンネルFETのV_GSを、そのFETのV_DSの 増加につれて増加させ、それによりそのFETにフォールドバック動作を示させる 請求の範囲第１項ないし第11項のいずれか に記載の装置。 13．前記フォールドバックのプロセスは、V_GSの値の変化につれて前記FETのチャ ンネル抵抗が増加する結果、正のフィードバックを伴う請求の範囲第12項に記載 の装置。 14．通信ラインと、前記電圧が該ライン上のDCバイアスから生成される請求の範 囲第１項ないし第13項のいずれかに記載の装置とから成る通信システム。 15．請求の範囲第１項ないし第14項のいずれかに記載の装置を組み込んだ、通信 システム用の端末機器。