JPH0846160A - Ｓｏｉウエハの製造方法 - Google Patents
Ｓｏｉウエハの製造方法Info
- Publication number
- JPH0846160A JPH0846160A JP17793094A JP17793094A JPH0846160A JP H0846160 A JPH0846160 A JP H0846160A JP 17793094 A JP17793094 A JP 17793094A JP 17793094 A JP17793094 A JP 17793094A JP H0846160 A JPH0846160 A JP H0846160A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- active layer
- side semiconductor
- layer side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体ウエハの作成方法に関し、簡単な手段
を採ることに依り、接着前に於けるＳｉＯ2 などからな
る絶縁膜表面のラフネスを小さくして強固な接着を容易
に実現できるようにする。 【構成】 活性層側半導体基板１上に例えばＳｉＯ2 な
どからなる絶縁膜２を形成してから、例えば水蒸気雰囲
気中で前記ＳｉＯ2 などからなる絶縁膜２の熱処理を行
い、次に、前記ＳｉＯ2 などからなる絶縁膜２を研削・
研磨などに依って平坦化し、次に、前記ＳｉＯ2 などか
らなる絶縁膜２を介して前記活性層側半導体基板１と支
持側半導体基板３とを貼り合わせるようにしている。
を採ることに依り、接着前に於けるＳｉＯ2 などからな
る絶縁膜表面のラフネスを小さくして強固な接着を容易
に実現できるようにする。 【構成】 活性層側半導体基板１上に例えばＳｉＯ2 な
どからなる絶縁膜２を形成してから、例えば水蒸気雰囲
気中で前記ＳｉＯ2 などからなる絶縁膜２の熱処理を行
い、次に、前記ＳｉＯ2 などからなる絶縁膜２を研削・
研磨などに依って平坦化し、次に、前記ＳｉＯ2 などか
らなる絶縁膜２を介して前記活性層側半導体基板１と支
持側半導体基板３とを貼り合わせるようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせ法を適用し
てＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓ
ｕｌａｔｏｒ）ウエハを製造する方法の改良に関する。
てＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓ
ｕｌａｔｏｒ）ウエハを製造する方法の改良に関する。
【０００２】貼り合わせ法でＳＯＩウエハを製造する場
合、活性層側半導体基板と支持側半導体基板との接着に
は、ボイドの発生や接着不能など、依然として不安定要
素が残っている。本発明を用いれば、前記不安定要素が
解消され、活性層側半導体基板と支持側半導体基板とを
容易に接着することができ、良質のＳＯＩウエハが得ら
れる。
合、活性層側半導体基板と支持側半導体基板との接着に
は、ボイドの発生や接着不能など、依然として不安定要
素が残っている。本発明を用いれば、前記不安定要素が
解消され、活性層側半導体基板と支持側半導体基板とを
容易に接着することができ、良質のＳＯＩウエハが得ら
れる。
【０００３】
【従来の技術】貼り合わせ法を適用してＳＯＩウエハを
製造するには、例えばシリコン半導体基板に化学気相堆
積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉ
ｏｎ：ＣＶＤ）法を適用してＳｉＯ2 からなる絶縁膜を
成膜し、次いで、ドライ酸素雰囲気中或いはドライ窒素
雰囲気中に於いて、前記絶縁膜の成膜温度以上の温度で
ある例えば９００〔℃〕で時間を例えば２０〔分〕とし
て熱処理を行い、前記絶縁膜を緻密化した後、研磨に依
って表面を平坦化してから貼り合わせを行っている。
製造するには、例えばシリコン半導体基板に化学気相堆
積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉ
ｏｎ：ＣＶＤ）法を適用してＳｉＯ2 からなる絶縁膜を
成膜し、次いで、ドライ酸素雰囲気中或いはドライ窒素
雰囲気中に於いて、前記絶縁膜の成膜温度以上の温度で
ある例えば９００〔℃〕で時間を例えば２０〔分〕とし
て熱処理を行い、前記絶縁膜を緻密化した後、研磨に依
って表面を平坦化してから貼り合わせを行っている。
【０００４】
【発明が解決しようとする課題】前記従来の技術に依る
と、絶縁膜の研磨後に於ける表面は、接着には全く問題
を生じない程度に極めて平坦である。
と、絶縁膜の研磨後に於ける表面は、接着には全く問題
を生じない程度に極めて平坦である。
【０００５】然しながら、研磨後の表面に付着している
アルカリ金属などを除去する為の洗浄、即ち、アンモニ
ア過水ボイル、塩酸過水ボイル、アンモニア過水ボイル
を各々１０〔分〕ずつ行うと、表面に大きな凹凸を生ず
る。
アルカリ金属などを除去する為の洗浄、即ち、アンモニ
ア過水ボイル、塩酸過水ボイル、アンモニア過水ボイル
を各々１０〔分〕ずつ行うと、表面に大きな凹凸を生ず
る。
【０００６】これは、アンモニア過水にエッチング作用
がある為、絶縁膜表面がエッチングされて荒れてしまう
ことに起因すると考えられる。
がある為、絶縁膜表面がエッチングされて荒れてしまう
ことに起因すると考えられる。
【０００７】その結果、活性層側半導体基板と支持側半
導体基板とを貼り合わせる際にボイドが発生したり、或
いは接着が不可能になる場合があった。
導体基板とを貼り合わせる際にボイドが発生したり、或
いは接着が不可能になる場合があった。
【０００８】本発明では、簡単な手段を採ることに依
り、接着前に於けるＳｉＯ2 などからなる絶縁膜表面の
ラフネスを小さくして強固な接着を容易に実現できるよ
うにする。
り、接着前に於けるＳｉＯ2 などからなる絶縁膜表面の
ラフネスを小さくして強固な接着を容易に実現できるよ
うにする。
【０００９】
【課題を解決するための手段】本発明では、活性層側半
導体基板と支持側半導体基板との間に介在する例えばＳ
ｉＯ2 などからなる絶縁膜を水蒸気雰囲気、即ち、ウエ
ット酸素中で、温度を例えば９００〔℃〕及び時間を例
えば２０〔分〕として熱処理することで、その全体の緻
密化を効果的に行って均一性を向上させ、洗浄工程を経
ても表面荒れが起こることはなく、洗浄前と殆ど変わら
ない平坦性を維持して接着を容易にすることが基本にな
っている。
導体基板と支持側半導体基板との間に介在する例えばＳ
ｉＯ2 などからなる絶縁膜を水蒸気雰囲気、即ち、ウエ
ット酸素中で、温度を例えば９００〔℃〕及び時間を例
えば２０〔分〕として熱処理することで、その全体の緻
密化を効果的に行って均一性を向上させ、洗浄工程を経
ても表面荒れが起こることはなく、洗浄前と殆ど変わら
ない平坦性を維持して接着を容易にすることが基本にな
っている。
【００１０】図１及び図２は本発明の原理を解説する為
の工程要所に於けるＳＯＩウエハの要部切断側面図であ
り、以下、この図を参照しつつ説明する。
の工程要所に於けるＳＯＩウエハの要部切断側面図であ
り、以下、この図を参照しつつ説明する。
【００１１】（１）〔（Ａ）参照〕 例えばシリコンからなる活性層側半導体基板１、或いは
金属、半導体、絶縁体などからなるパターン１Ａをもっ
た活性層側半導体基板１を用意する。 （２）〔（Ｂ）参照〕 例えばＣＶＤ法を適用することに依り、活性層側半導体
基板１の表面に例えばＳｉＯ2 などからなる絶縁膜２を
形成する。
金属、半導体、絶縁体などからなるパターン１Ａをもっ
た活性層側半導体基板１を用意する。 （２）〔（Ｂ）参照〕 例えばＣＶＤ法を適用することに依り、活性層側半導体
基板１の表面に例えばＳｉＯ2 などからなる絶縁膜２を
形成する。
【００１２】（３）〔（Ｂ）参照〕 例えば水蒸気雰囲気中で熱処理することに依り、絶縁膜
２全体を緻密化する。 （４）〔（Ｃ）参照〕 絶縁膜２の表面を研磨して平坦化する。
２全体を緻密化する。 （４）〔（Ｃ）参照〕 絶縁膜２の表面を研磨して平坦化する。
【００１３】（５）〔（Ｄ）参照〕 絶縁膜２を介して活性層側半導体基板１と例えばシリコ
ンからなる支持側半導体基板３とを貼り合わせる。この
後、活性層側半導体基板１の研削及び研磨を行って、活
性層として必要な厚さに薄膜化する。
ンからなる支持側半導体基板３とを貼り合わせる。この
後、活性層側半導体基板１の研削及び研磨を行って、活
性層として必要な厚さに薄膜化する。
【００１４】本発明を成すにあたり、多くの実験を行っ
たが、活性層側半導体基板１と支持側半導体基板３との
間に介在させる絶縁膜２として、ＢＰＳＧ（ｂｏｒｏｐ
ｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）及びＰＳ
Ｇ（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）
は、水蒸気雰囲気中での緻密化は勿論のこと、ドライ酸
化雰囲気中或いはドライ窒素雰囲気中の緻密化でも良好
な結果を得ることができた。
たが、活性層側半導体基板１と支持側半導体基板３との
間に介在させる絶縁膜２として、ＢＰＳＧ（ｂｏｒｏｐ
ｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）及びＰＳ
Ｇ（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）
は、水蒸気雰囲気中での緻密化は勿論のこと、ドライ酸
化雰囲気中或いはドライ窒素雰囲気中の緻密化でも良好
な結果を得ることができた。
【００１５】然しながら、ＢＰＳＧ或いはＰＳＧは、そ
こに含まれる硼素や燐が活性層側半導体基板１に不所望
に拡散され、設計値通りの微細なデバイスを作り込むこ
とができない虞がある為、本発明の対象からは除外し
た。
こに含まれる硼素や燐が活性層側半導体基板１に不所望
に拡散され、設計値通りの微細なデバイスを作り込むこ
とができない虞がある為、本発明の対象からは除外し
た。
【００１６】前記したところから、本発明に依るＳＯＩ
ウエハの製造方法に於いては、 （１）活性層側半導体基板（例えば活性層側半導体基板
１）上に酸化シリコンからなる絶縁膜（例えばＳｉＯ2
からなる絶縁膜２）を形成してから水蒸気雰囲気中で前
記酸化シリコンからなる絶縁膜の熱処理を行う工程と、
次いで、前記酸化シリコンからなる絶縁膜を平坦化する
工程と、次いで、前記酸化シリコンからなる絶縁膜を介
して前記活性層側半導体基板と支持側半導体基板（例え
ば支持側半導体基板３）とを貼り合わせる工程とが含ま
れてなることを特徴とするか、又は、
ウエハの製造方法に於いては、 （１）活性層側半導体基板（例えば活性層側半導体基板
１）上に酸化シリコンからなる絶縁膜（例えばＳｉＯ2
からなる絶縁膜２）を形成してから水蒸気雰囲気中で前
記酸化シリコンからなる絶縁膜の熱処理を行う工程と、
次いで、前記酸化シリコンからなる絶縁膜を平坦化する
工程と、次いで、前記酸化シリコンからなる絶縁膜を介
して前記活性層側半導体基板と支持側半導体基板（例え
ば支持側半導体基板３）とを貼り合わせる工程とが含ま
れてなることを特徴とするか、又は、
【００１７】（２）前記（１）に於いて、酸化シリコン
或いは窒化シリコン或いは窒化硼素或いは酸化アルミニ
ウムなどから選択された材料からなる絶縁体層が形成さ
れた活性層側半導体基板を用いることを特徴とするか、
又は、
或いは窒化シリコン或いは窒化硼素或いは酸化アルミニ
ウムなどから選択された材料からなる絶縁体層が形成さ
れた活性層側半導体基板を用いることを特徴とするか、
又は、
【００１８】（３）前記（１）に於いて、半導体或いは
金属或いは絶縁体などから選択された材料からなるパタ
ーン（例えばパターン１Ａ）が形成された活性層側半導
体基板を用いることを特徴とするか、又は、
金属或いは絶縁体などから選択された材料からなるパタ
ーン（例えばパターン１Ａ）が形成された活性層側半導
体基板を用いることを特徴とするか、又は、
【００１９】（４）前記（１）或いは（２）或いは
（３）に於いて、酸化シリコンからなる絶縁膜が低温
（例えば４３０〔℃〕）熱ＣＶＤ法を適用して作成され
たものであることを特徴とするか、又は、
（３）に於いて、酸化シリコンからなる絶縁膜が低温
（例えば４３０〔℃〕）熱ＣＶＤ法を適用して作成され
たものであることを特徴とするか、又は、
【００２０】（５）前記（１）或いは（２）或いは
（３）に於いて、酸化シリコンからなる絶縁膜が高温
（例えば８００〔℃〕）熱ＣＶＤ法を適用して作成され
たものであることを特徴とするか、又は、
（３）に於いて、酸化シリコンからなる絶縁膜が高温
（例えば８００〔℃〕）熱ＣＶＤ法を適用して作成され
たものであることを特徴とするか、又は、
【００２１】（６）前記（１）或いは（２）或いは
（３）に於いて、酸化シリコンからなる絶縁膜がプラズ
マＣＶＤ法を適用して作成されたものであることを特徴
とするか、又は、
（３）に於いて、酸化シリコンからなる絶縁膜がプラズ
マＣＶＤ法を適用して作成されたものであることを特徴
とするか、又は、
【００２２】（７）前記（１）或いは（２）或いは
（３）に於いて、酸化シリコンからなる絶縁膜がＳＯＧ
を材料とするものであることを特徴とするか、又は、
（３）に於いて、酸化シリコンからなる絶縁膜がＳＯＧ
を材料とするものであることを特徴とするか、又は、
【００２３】（８）前記（１）或いは（２）或いは
（３）或いは（４）或いは（５）或いは（６）或いは
（７）に於いて、酸化シリコンからなる絶縁膜の平坦化
が化学的機械研磨に依って行われることを特徴とする。
（３）或いは（４）或いは（５）或いは（６）或いは
（７）に於いて、酸化シリコンからなる絶縁膜の平坦化
が化学的機械研磨に依って行われることを特徴とする。
【００２４】
【作用】前記手段を採ることに依り、ＳｉＯ2 などから
なる絶縁膜の表面ラフネスを小さくすることができ、従
って、活性層側半導体基板と支持側半導体基板との貼り
合わせは良好に行われ、その界面にボイドが発生した
り、或いは接着が不可能であるなどの問題は起きず、Ｓ
ＯＩウエハの製造歩留りは向上する。
なる絶縁膜の表面ラフネスを小さくすることができ、従
って、活性層側半導体基板と支持側半導体基板との貼り
合わせは良好に行われ、その界面にボイドが発生した
り、或いは接着が不可能であるなどの問題は起きず、Ｓ
ＯＩウエハの製造歩留りは向上する。
【００２５】
【実施例】図１について説明した製造工程を具体化した
数多くの実験の中から実施例を選択して説明するが、そ
の実験の中には、実施例の有効性を評価する為、本発明
が狙いとする効果が得られない実験も行っているので、
それを比較例として挙げることとする。
数多くの実験の中から実施例を選択して説明するが、そ
の実験の中には、実施例の有効性を評価する為、本発明
が狙いとする効果が得られない実験も行っているので、
それを比較例として挙げることとする。
【００２６】実施例１ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） 低温、例えば４３０〔℃〕の常圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
する。 （２） 低温、例えば４３０〔℃〕の常圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
【００２７】（３） 温度９００〔℃〕の水蒸気雰囲気
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００２８】（５） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
【００２９】比較例１ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） 低温、例えば４３０〔℃〕の常圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
する。 （２） 低温、例えば４３０〔℃〕の常圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
【００３０】（３） 温度９００〔℃〕のドライ窒素雰
囲気中で時間２０〔分〕の熱処理を行う。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
囲気中で時間２０〔分〕の熱処理を行う。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００３１】（５） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
【００３２】実施例２ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） 高温、例えば８００〔℃〕の減圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
する。 （２） 高温、例えば８００〔℃〕の減圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
【００３３】（３） 温度９００〔℃〕の水蒸気雰囲気
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００３４】（５） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
【００３５】比較例２ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） 高温、例えば８００〔℃〕の減圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
する。 （２） 高温、例えば８００〔℃〕の減圧熱ＣＶＤ法を
適用することに依って、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＳｉＯ2 からなる絶縁膜２を形成す
る。
【００３６】（３） 温度９００〔℃〕のドライ窒素雰
囲気中で時間２０〔分〕の熱処理を行う。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
囲気中で時間２０〔分〕の熱処理を行う。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００３７】（５） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
【００３８】実施例３ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） 低温、例えば４３０〔℃〕のプラズマＣＶＤ法
を適用することに依り、活性層側半導体基板１の表面に
厚さが１〔μｍ〕のテトラエトキシシラン（ｔｅｔｒａ
ｅｔｈｏｘｙｓｉｌａｎｅ：ＴＥＯＳ）からなる絶縁膜
２を形成する。
する。 （２） 低温、例えば４３０〔℃〕のプラズマＣＶＤ法
を適用することに依り、活性層側半導体基板１の表面に
厚さが１〔μｍ〕のテトラエトキシシラン（ｔｅｔｒａ
ｅｔｈｏｘｙｓｉｌａｎｅ：ＴＥＯＳ）からなる絶縁膜
２を形成する。
【００３９】（３） 温度９００〔℃〕の水蒸気雰囲気
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＳＵＢＡ８００
（Ｒｏｄｅｌ社製：米国）を用いた。
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＳＵＢＡ８００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００４０】（５） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
【００４１】比較例３ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） 低温、例えば４３０〔℃〕のプラズマＣＶＤ法
を適用することに依り、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＴＥＯＳからなる絶縁膜２を形成す
る。
する。 （２） 低温、例えば４３０〔℃〕のプラズマＣＶＤ法
を適用することに依り、活性層側半導体基板１の表面に
厚さ１〔μｍ〕のＴＥＯＳからなる絶縁膜２を形成す
る。
【００４２】（３） 温度９００〔℃〕のドライ酸素雰
囲気中で時間２０〔分〕の熱処理を行う。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
囲気中で時間２０〔分〕の熱処理を行う。 （４） 絶縁膜２の表面を厚さ３００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＩＣ−１０００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００４３】（５） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
【００４４】実施例４ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） スピン・コート法を適用することに依り、活性
層側半導体基板１の表面に厚さ０．５〔μｍ〕のＳＯＧ
（ｓｐｉｎ ｏｎ ｇｌａｓｓ）からなる絶縁膜２を形
成する。 （３） 温度４５０〔℃〕のウエット酸素雰囲気中で時
間３０〔分〕の熱処理を行う。
する。 （２） スピン・コート法を適用することに依り、活性
層側半導体基板１の表面に厚さ０．５〔μｍ〕のＳＯＧ
（ｓｐｉｎ ｏｎ ｇｌａｓｓ）からなる絶縁膜２を形
成する。 （３） 温度４５０〔℃〕のウエット酸素雰囲気中で時
間３０〔分〕の熱処理を行う。
【００４５】（４） 温度９００〔℃〕の水蒸気雰囲気
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （５） 絶縁膜２の表面を厚さ２００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＳＵＢＡ８００
（Ｒｏｄｅｌ社製：米国）を用いた。
中で時間２０〔分〕の熱処理を行うことに依り、絶縁膜
２全体を緻密化する。 （５） 絶縁膜２の表面を厚さ２００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＳＵＢＡ８００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００４６】（６） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、良好な接着を行うことが
できた。この後、活性層側半導体基板１の研削及び研磨
を行って、活性層として必要な厚さに薄膜化する。
【００４７】比較例４ （１） シリコンからなる活性層側半導体基板１を用意
する。 （２） スピン・コート法を適用することに依り、活性
層側半導体基板１の表面に厚さ０．５〔μｍ〕のＳＯＧ
からなる絶縁膜２を形成する。 （３） 温度４５０〔℃〕のウエット酸素雰囲気中で時
間３０〔分〕の熱処理を行う。
する。 （２） スピン・コート法を適用することに依り、活性
層側半導体基板１の表面に厚さ０．５〔μｍ〕のＳＯＧ
からなる絶縁膜２を形成する。 （３） 温度４５０〔℃〕のウエット酸素雰囲気中で時
間３０〔分〕の熱処理を行う。
【００４８】（４） 温度９００〔℃〕のドライ酸素雰
囲気中で時間２０〔分〕の熱処理を行うことに依り、絶
縁膜２全体を緻密化する。 （５） 絶縁膜２の表面を厚さ２００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＳＵＢＡ８００
（Ｒｏｄｅｌ社製：米国）を用いた。
囲気中で時間２０〔分〕の熱処理を行うことに依り、絶
縁膜２全体を緻密化する。 （５） 絶縁膜２の表面を厚さ２００〔ｎｍ〕研磨して
平坦化する。この場合の研磨剤はＳＣ−１１２（Ｒｉｐ
ｐｅｙ社製：米国）、また、研磨布はＳＵＢＡ８００
（Ｒｏｄｅｌ社製：米国）を用いた。
【００４９】（６） 全体を（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
Ｈ2 Ｏ）ボイル→（ＨＣｌ＋Ｈ2 Ｏ2＋Ｈ2 Ｏ）ボイル
→（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）ボイルで洗浄して
から、絶縁膜２を介して活性層側半導体基板１とシリコ
ンからなる支持側半導体基板３とを静電パルス接着法を
適用して貼り合わせたところ、接着不可能なものが存在
した。
【００５０】図３は各実施例及び各比較例に於ける接着
の可否についての結果を纏めた表である。
の可否についての結果を纏めた表である。
【００５１】図から明らかなように、低温ＣＶＤ法で形
成したＳｉＯ2 からなる絶縁膜、高温ＣＶＤ法で形成し
たＳｉＯ2 からなる絶縁膜、プラズマＣＶＤ法で形成し
たＴＥＯＳからなる絶縁膜、スピン・コート法で形成し
たＳＯＧ膜のそれぞれを用いた場合、水蒸気雰囲気中で
熱処理すると活性層側半導体基板と支持側半導体基板と
の良好な接着が可能である。
成したＳｉＯ2 からなる絶縁膜、高温ＣＶＤ法で形成し
たＳｉＯ2 からなる絶縁膜、プラズマＣＶＤ法で形成し
たＴＥＯＳからなる絶縁膜、スピン・コート法で形成し
たＳＯＧ膜のそれぞれを用いた場合、水蒸気雰囲気中で
熱処理すると活性層側半導体基板と支持側半導体基板と
の良好な接着が可能である。
【００５２】然しながら、ドライ酸素雰囲気中或いはド
ライ窒素雰囲気中で熱処理すると前記両基板の接着は不
可能である。
ライ窒素雰囲気中で熱処理すると前記両基板の接着は不
可能である。
【００５３】図４乃至図８は種々な状態に於けるＳｉＯ
2 からなる絶縁膜の表面ラフネスを測定して表した説明
図である。尚、ここでの測定には、原子間力顕微鏡ナノ
スコープ２（デジタルインスツルメンツ社製）を用い
た。
2 からなる絶縁膜の表面ラフネスを測定して表した説明
図である。尚、ここでの測定には、原子間力顕微鏡ナノ
スコープ２（デジタルインスツルメンツ社製）を用い
た。
【００５４】図４に於いて、（Ａ）はＣＶＤ法で成長さ
せたＳｉＯ2 膜に温度９００〔℃〕のドライ酸化雰囲気
中で２０〔分〕の熱処理を加えてから研磨並びに洗浄を
行った場合であって、表面の凹凸は大きく、表面粗さＲ
A は５〔ｎｍ〕以上になっている。
せたＳｉＯ2 膜に温度９００〔℃〕のドライ酸化雰囲気
中で２０〔分〕の熱処理を加えてから研磨並びに洗浄を
行った場合であって、表面の凹凸は大きく、表面粗さＲ
A は５〔ｎｍ〕以上になっている。
【００５５】また、（Ｂ）はＣＶＤ法で成長させたＳｉ
Ｏ2 膜に温度９００〔℃〕の水蒸気雰囲気中で２０
〔分〕の熱処理を加えてから研磨並びに洗浄を行った場
合であって、表面の凹凸は小さく、表面粗さＲA は４
〔ｎｍ〕以下になっていて、その平坦性は良好であり、
これが接着効果の向上に大きく効いていると考えられ
る。
Ｏ2 膜に温度９００〔℃〕の水蒸気雰囲気中で２０
〔分〕の熱処理を加えてから研磨並びに洗浄を行った場
合であって、表面の凹凸は小さく、表面粗さＲA は４
〔ｎｍ〕以下になっていて、その平坦性は良好であり、
これが接着効果の向上に大きく効いていると考えられ
る。
【００５６】図５に見られるＳｉＯ2 膜はＣＶＤ法で成
長させた直後のものであって、何らの処理或いは加工も
施されていない。
長させた直後のものであって、何らの処理或いは加工も
施されていない。
【００５７】図５から明らかなように、ＳｉＯ2 膜は、
膜全体として不均一になっていることが看取されよう。
膜全体として不均一になっていることが看取されよう。
【００５８】図６に於いて、ここでは、ＣＶＤ法で成長
させたＳｉＯ2 膜を網目構造を付加して表してある。
させたＳｉＯ2 膜を網目構造を付加して表してある。
【００５９】通常、ＣＶＤ法で堆積させたままのＳｉＯ
2 膜は、密度が小さく、所々に原子が存在しない空間が
見られ、疎なものである。
2 膜は、密度が小さく、所々に原子が存在しない空間が
見られ、疎なものである。
【００６０】このようなＳｉＯ2 膜をドライ酸素中或い
はドライ窒素中で緻密化処理をしても、ＳｉＯ2 に於け
るネットワークの組み替えは不完全なものとなり、緻密
化は十分に行われない。
はドライ窒素中で緻密化処理をしても、ＳｉＯ2 に於け
るネットワークの組み替えは不完全なものとなり、緻密
化は十分に行われない。
【００６１】緻密化が不十分なＳｉＯ2 膜は、研磨して
平坦化することは可能であるが、その後の洗浄工程で、
ＳｉＯ2 の結合が弱い部分が急速にエッチングされる
為、表面の凹凸は大きくなる。
平坦化することは可能であるが、その後の洗浄工程で、
ＳｉＯ2 の結合が弱い部分が急速にエッチングされる
為、表面の凹凸は大きくなる。
【００６２】ウエット酸素雰囲気で緻密化を行うと、水
の酸化作用が強い為、結合が弱い部分は切断されて、よ
り安定な構造へと組み替えが促進され、膜の緻密化は効
果的に行われ、従って、洗浄を行っても、表面に凹凸が
増大することはなくなる。
の酸化作用が強い為、結合が弱い部分は切断されて、よ
り安定な構造へと組み替えが促進され、膜の緻密化は効
果的に行われ、従って、洗浄を行っても、表面に凹凸が
増大することはなくなる。
【００６３】図６の（Ａ）は、図５に見られるＳｉＯ2
膜に温度９００〔℃〕のドライ酸化雰囲気中で２０
〔分〕の熱処理を加えた場合であって、膜の緻密化が殆
ど起こらず、全体として疎で不均一である。
膜に温度９００〔℃〕のドライ酸化雰囲気中で２０
〔分〕の熱処理を加えた場合であって、膜の緻密化が殆
ど起こらず、全体として疎で不均一である。
【００６４】また、（Ｂ）は図５に見られるＳｉＯ2 膜
に温度９００〔℃〕の水蒸気雰囲気中で２０〔分〕の熱
処理を加えた場合であって、膜の緻密化が効果的に実現
されていて、膜全体が均質になっている。
に温度９００〔℃〕の水蒸気雰囲気中で２０〔分〕の熱
処理を加えた場合であって、膜の緻密化が効果的に実現
されていて、膜全体が均質になっている。
【００６５】図７に於いて、（Ａ）は図６の（Ａ）につ
いて説明したＳｉＯ2 膜の表面を化学的機械研磨（ｃｈ
ｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉ
ｎｇ：ＣＭＰ）法に依って研磨した直後のものを示して
いる。
いて説明したＳｉＯ2 膜の表面を化学的機械研磨（ｃｈ
ｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉ
ｎｇ：ＣＭＰ）法に依って研磨した直後のものを示して
いる。
【００６６】また、（Ｂ）は図６の（Ｂ）について説明
したＳｉＯ2 膜の表面をＣＭＰ法に依って研磨した直後
のものを示している。
したＳｉＯ2 膜の表面をＣＭＰ法に依って研磨した直後
のものを示している。
【００６７】図７に見られる（Ａ）及び（Ｂ）何れのＳ
ｉＯ2 膜も、その表面はＣＭＰ法に依って充分に平坦化
されている。
ｉＯ2 膜も、その表面はＣＭＰ法に依って充分に平坦化
されている。
【００６８】図８に於いて、（Ａ）は図７の（Ａ）につ
いて説明したＳｉＯ2 膜の表面を薬液洗浄した後のもの
を示している。このＳｉＯ2 膜は、ドライ雰囲気中で熱
処理され、膜の緻密化が完全には実現されていない為、
薬液洗浄で疎な部分が早くエッチングされてしまい、表
面凹凸が増大している。
いて説明したＳｉＯ2 膜の表面を薬液洗浄した後のもの
を示している。このＳｉＯ2 膜は、ドライ雰囲気中で熱
処理され、膜の緻密化が完全には実現されていない為、
薬液洗浄で疎な部分が早くエッチングされてしまい、表
面凹凸が増大している。
【００６９】また、（Ｂ）は図７の（Ｂ）について説明
したＳｉＯ2 膜の表面を薬液洗浄した後のものを示して
いる。このＳｉＯ2 膜は、水蒸気雰囲気中で熱処理さ
れ、膜の緻密化が効果的に実現され、膜が均一化されて
いる為、薬液洗浄で疎な部分が早くエッチングされるこ
とはない為、表面凹凸が増大することはない。
したＳｉＯ2 膜の表面を薬液洗浄した後のものを示して
いる。このＳｉＯ2 膜は、水蒸気雰囲気中で熱処理さ
れ、膜の緻密化が効果的に実現され、膜が均一化されて
いる為、薬液洗浄で疎な部分が早くエッチングされるこ
とはない為、表面凹凸が増大することはない。
【００７０】図４乃至図８について説明した表面ラフネ
スの評価からすれば、ドライ雰囲気中、或いは、水蒸気
雰囲気中で熱処理したＳｉＯ2 からなる絶縁膜の表面凹
凸の違いが活性層側半導体基板と支持側半導体基板との
接着の良否に大きく効いていることが認識されよう。
スの評価からすれば、ドライ雰囲気中、或いは、水蒸気
雰囲気中で熱処理したＳｉＯ2 からなる絶縁膜の表面凹
凸の違いが活性層側半導体基板と支持側半導体基板との
接着の良否に大きく効いていることが認識されよう。
【００７１】本発明に於いては、前記実施例に限られ
ず、他に多くの改変を実現することができる。
ず、他に多くの改変を実現することができる。
【００７２】例えば、前記活性層側半導体基板は、その
表面に予め酸化シリコン或いは窒化シリコン或いは窒化
硼素或いは酸化アルミニウムなどから選択された材料か
らなる絶縁体層が形成されたものを用いることができ
る。
表面に予め酸化シリコン或いは窒化シリコン或いは窒化
硼素或いは酸化アルミニウムなどから選択された材料か
らなる絶縁体層が形成されたものを用いることができ
る。
【００７３】
【発明の効果】本発明に依るＳＯＩウエハの製造方法に
於いては、活性層側半導体基板上に酸化シリコンなどの
絶縁膜を形成してから水蒸気雰囲気中で前記絶縁膜の熱
処理を行い、次に、その絶縁膜を研磨などで平坦化して
から前記活性層側半導体基板と支持側半導体基板とを貼
り合わせる。
於いては、活性層側半導体基板上に酸化シリコンなどの
絶縁膜を形成してから水蒸気雰囲気中で前記絶縁膜の熱
処理を行い、次に、その絶縁膜を研磨などで平坦化して
から前記活性層側半導体基板と支持側半導体基板とを貼
り合わせる。
【００７４】前記構成を採ることに依り、ＳｉＯ2 など
からなる絶縁膜の表面ラフネスを小さくすることがで
き、従って、活性層側半導体基板と支持側半導体基板と
の貼り合わせは良好に行われ、その界面にボイドが発生
したり、或いは接着が不可能であるなどの問題は起き
ず、ＳＯＩウエハの製造歩留りは向上する。
からなる絶縁膜の表面ラフネスを小さくすることがで
き、従って、活性層側半導体基板と支持側半導体基板と
の貼り合わせは良好に行われ、その界面にボイドが発生
したり、或いは接着が不可能であるなどの問題は起き
ず、ＳＯＩウエハの製造歩留りは向上する。
【図１】本発明の原理を解説する為の工程要所に於ける
ＳＯＩウエハの要部切断側面図である。
ＳＯＩウエハの要部切断側面図である。
【図２】本発明の原理を解説する為の工程要所に於ける
ＳＯＩウエハの要部切断側面図である。
ＳＯＩウエハの要部切断側面図である。
【図３】各実施例及び各比較例に於ける接着の可否につ
いての結果を纏めた表である。
いての結果を纏めた表である。
【図４】種々な状態に於けるＳｉＯ2 からなる絶縁膜の
表面ラフネスを測定して表した説明図である。
表面ラフネスを測定して表した説明図である。
【図５】種々な状態に於けるＳｉＯ2 からなる絶縁膜の
表面ラフネスを測定して表した説明図である。
表面ラフネスを測定して表した説明図である。
【図６】種々な状態に於けるＳｉＯ2 からなる絶縁膜の
表面ラフネスを測定して表した説明図である。
表面ラフネスを測定して表した説明図である。
【図７】種々な状態に於けるＳｉＯ2 からなる絶縁膜の
表面ラフネスを測定して表した説明図である。
表面ラフネスを測定して表した説明図である。
【図８】種々な状態に於けるＳｉＯ2 からなる絶縁膜の
表面ラフネスを測定して表した説明図である。
表面ラフネスを測定して表した説明図である。
１ 活性層側半導体基板 １Ａ パターン ２ 絶縁膜 ３ 支持側半導体基板
Claims (8)
- 【請求項１】活性層側半導体基板上に酸化シリコンから
なる絶縁膜を形成してから水蒸気雰囲気中で前記酸化シ
リコンからなる絶縁膜の熱処理を行う工程と、 次いで、前記酸化シリコンからなる絶縁膜を平坦化する
工程と、 次いで、前記酸化シリコンからなる絶縁膜を介して前記
活性層側半導体基板と支持側半導体基板とを貼り合わせ
る工程とが含まれてなることを特徴とするＳＯＩウエハ
の製造方法。 - 【請求項２】酸化シリコン或いは窒化シリコン或いは窒
化硼素或いは酸化アルミニウムなどから選択された材料
からなる絶縁体層が形成された活性層側半導体基板を用
いることを特徴とする請求項１記載のＳＯＩウエハの製
造方法。 - 【請求項３】半導体或いは金属或いは絶縁体などから選
択された材料からなるパターンが形成された活性層側半
導体基板を用いることを特徴とする請求項１記載のＳＯ
Ｉウエハの製造方法。 - 【請求項４】酸化シリコンからなる絶縁膜が低温熱ＣＶ
Ｄ法を適用して作成されたものであることを特徴とする
請求項１或いは２或いは３記載のＳＯＩウエハの製造方
法。 - 【請求項５】酸化シリコンからなる絶縁膜が高温熱ＣＶ
Ｄ法を適用して作成されたものであることを特徴とする
請求項１或いは２或いは３記載のＳＯＩウエハの製造方
法。 - 【請求項６】酸化シリコンからなる絶縁膜がプラズマＣ
ＶＤ法を適用して作成されたものであることを特徴とす
る請求項１或いは２或いは３記載のＳＯＩウエハの製造
方法。 - 【請求項７】酸化シリコンからなる絶縁膜がＳＯＧを材
料とするものであることを特徴とする請求項１或いは２
或いは３記載のＳＯＩウエハの製造方法。 - 【請求項８】酸化シリコンからなる絶縁膜の平坦化が化
学的機械研磨に依って行われることを特徴とする請求項
１或いは２或いは３或いは４或いは５或いは６或いは７
記載のＳＯＩウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793094A JPH0846160A (ja) | 1994-07-29 | 1994-07-29 | Ｓｏｉウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793094A JPH0846160A (ja) | 1994-07-29 | 1994-07-29 | Ｓｏｉウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846160A true JPH0846160A (ja) | 1996-02-16 |
Family
ID=16039561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17793094A Pending JPH0846160A (ja) | 1994-07-29 | 1994-07-29 | Ｓｏｉウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846160A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030370A1 (fr) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours |
-
1994
- 1994-07-29 JP JP17793094A patent/JPH0846160A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030370A1 (fr) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours |
| US6232142B1 (en) | 1997-12-09 | 2001-05-15 | Seiko Epson Corporation | Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5064683A (en) | Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop | |
| KR101298859B1 (ko) | 저온 결합 방법 및 결합된 구조 | |
| US4971925A (en) | Improved method of manufacturing a semiconductor device of the "semiconductor on insulator" type | |
| US20040106268A1 (en) | Thermally stable crystalline defect-free germanium boned to silicon and silicon dioxide | |
| JPH113936A (ja) | 半導体装置の製造方法 | |
| US20030089950A1 (en) | Bonding of silicon and silicon-germanium to insulating substrates | |
| US20100193900A1 (en) | Soi substrate and semiconductor device using an soi substrate | |
| KR100221347B1 (ko) | 층간 절연막의 평탄화를 위한 화학적-기계적 연마법에 의한 반도체 장치 제조방법 | |
| JP4700652B2 (ja) | 層構造の製造方法 | |
| JP2001109136A (ja) | ステンシルマスク及びステンシルマスクの形成方法 | |
| JP7274631B2 (ja) | 絶縁体上半導体構造の製造方法 | |
| JPH0846160A (ja) | Ｓｏｉウエハの製造方法 | |
| US6627492B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| KR100291515B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| JPH07297193A (ja) | 集積回路平坦化方法 | |
| JP3557700B2 (ja) | 配線形成方法 | |
| KR100268800B1 (ko) | 접합형 soi기판의 제조방법 | |
| TW200901305A (en) | Method of manufacturing a semiconductor structure and method of manufacturing a shallow trench isolation structure | |
| KR100268783B1 (ko) | 접합형 soi기판의 제조방법 | |
| KR100224674B1 (ko) | 실리콘 온 인슐레이터 웨이퍼 제작방법 | |
| KR20220005206A (ko) | 반도체 소자의 제조방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| JP2000183153A (ja) | 誘電体分離ウェーハおよびその製造方法 | |
| JPH11260772A (ja) | 表面平坦化法 |