JPH0843512A - ホール素子の特性補正回路 - Google Patents
ホール素子の特性補正回路Info
- Publication number
- JPH0843512A JPH0843512A JP6201495A JP20149594A JPH0843512A JP H0843512 A JPH0843512 A JP H0843512A JP 6201495 A JP6201495 A JP 6201495A JP 20149594 A JP20149594 A JP 20149594A JP H0843512 A JPH0843512 A JP H0843512A
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- voltage
- operational amplifier
- output
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000035945 sensitivity Effects 0.000 claims abstract description 11
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 ホール素子の特性を自動的に補正することが
できるホール素子の特性補正回路を提供する。 【構成】 ホール素子と、ホール素子を駆動する電力を
供給する定電圧源と、ホール素子の駆動電流を制御する
電流制御回路と、ホール素子の出力電圧に依存して、当
該ホール素子の所望の検出感度が得られる駆動電流が流
れるように電流制御回路を駆動する第１駆動手段と、ホ
ール素子の出力電圧のオフセット電圧を設定する電圧制
御回路と、ホール素子の出力電圧に依存して、所望のオ
フセット電圧が得られるように前記電圧制御回路を駆動
する第２駆動手段とを備える。第１駆動手段の制御で、
ホール素子の磁界検出感度を、第２駆動手段の制御で、
ホール素子のオフセットを補正する。
できるホール素子の特性補正回路を提供する。 【構成】 ホール素子と、ホール素子を駆動する電力を
供給する定電圧源と、ホール素子の駆動電流を制御する
電流制御回路と、ホール素子の出力電圧に依存して、当
該ホール素子の所望の検出感度が得られる駆動電流が流
れるように電流制御回路を駆動する第１駆動手段と、ホ
ール素子の出力電圧のオフセット電圧を設定する電圧制
御回路と、ホール素子の出力電圧に依存して、所望のオ
フセット電圧が得られるように前記電圧制御回路を駆動
する第２駆動手段とを備える。第１駆動手段の制御で、
ホール素子の磁界検出感度を、第２駆動手段の制御で、
ホール素子のオフセットを補正する。
Description
【０００１】
【産業上の利用分野】ホール素子の特性のバラツキを補
正するホール素子の特性補正回路に関する。
正するホール素子の特性補正回路に関する。
【０００２】
【従来の技術】磁気的な変化を検出して電気信号を出力
する素子として、ホール素子を挙げることができる。ホ
ール素子は、同一規格の素子であっても特性にバラツキ
を持っている。従って、ホール素子は、ホール素子の特
性を補正する補正回路と対で使用される。
する素子として、ホール素子を挙げることができる。ホ
ール素子は、同一規格の素子であっても特性にバラツキ
を持っている。従って、ホール素子は、ホール素子の特
性を補正する補正回路と対で使用される。
【０００３】図２乃至図４を参照して、ホール素子の従
来の特性補正について説明する。図２乃至図４は、ホー
ル素子の動作を示す第１乃至第３の波形図である。各図
の横軸はホール素子に加えられる磁界Ｂの強度を示し、
縦軸はホール素子の出力電圧Ｖを示す。
来の特性補正について説明する。図２乃至図４は、ホー
ル素子の動作を示す第１乃至第３の波形図である。各図
の横軸はホール素子に加えられる磁界Ｂの強度を示し、
縦軸はホール素子の出力電圧Ｖを示す。
【０００４】ホール素子が望ましい動作を行なうと、図
２に示すように磁界Ｂ1〜Ｂ2の印加にともなって、出力
電圧Ｖ1〜Ｖ2が出力される。
２に示すように磁界Ｂ1〜Ｂ2の印加にともなって、出力
電圧Ｖ1〜Ｖ2が出力される。
【０００５】例えば、ホール素子が−ΔＶのオフセット
を持っていると、図３に示すように、磁界Ｂ1〜Ｂ2の印
加にともなって、望ましい値よりもΔＶ低い出力電圧Ｖ
3〜Ｖ4が出力される。このような出力電圧Ｖ3〜Ｖ4を出
力するホール素子の場合、波形Ｗ2を位置Ｐ1（波形Ｗ1
の位置）に移動する補正が必要である。即ち、オフセッ
ト電圧の補正が必要である。
を持っていると、図３に示すように、磁界Ｂ1〜Ｂ2の印
加にともなって、望ましい値よりもΔＶ低い出力電圧Ｖ
3〜Ｖ4が出力される。このような出力電圧Ｖ3〜Ｖ4を出
力するホール素子の場合、波形Ｗ2を位置Ｐ1（波形Ｗ1
の位置）に移動する補正が必要である。即ち、オフセッ
ト電圧の補正が必要である。
【０００６】また、ホール素子の磁界検出感度（ゲイ
ン）が所望の値と異なると、例えば図４に示すように、
磁界Ｂ1〜Ｂ2の印加にともなって、望ましい値よりもΔ
θ大きい傾斜を持った出力電圧Ｖ1〜Ｖ5が出力される。
このような出力電圧Ｖ1〜Ｖ5を出力するホール素子の場
合、波形Ｗ3を位置Ｐ1（波形Ｗ1の位置）に移動する補
正が必要となる。
ン）が所望の値と異なると、例えば図４に示すように、
磁界Ｂ1〜Ｂ2の印加にともなって、望ましい値よりもΔ
θ大きい傾斜を持った出力電圧Ｖ1〜Ｖ5が出力される。
このような出力電圧Ｖ1〜Ｖ5を出力するホール素子の場
合、波形Ｗ3を位置Ｐ1（波形Ｗ1の位置）に移動する補
正が必要となる。
【０００７】図５に、従来のホール素子の特性補正回路
のブロック図を示す。図に示した特性補正回路１は、オ
ペアンプ２、可変抵抗（ＶＲ）３、ディジタル／アナロ
グ（Ｄ／Ａ）コンバータ４、プロセッサ５、そして抵抗
Ｒａ，Ｒｂ，Ｒｃを備えている。
のブロック図を示す。図に示した特性補正回路１は、オ
ペアンプ２、可変抵抗（ＶＲ）３、ディジタル／アナロ
グ（Ｄ／Ａ）コンバータ４、プロセッサ５、そして抵抗
Ｒａ，Ｒｂ，Ｒｃを備えている。
【０００８】オペアンプ２のプラス入力端子２ｂには、
抵抗Ｒｃを介してＤ／Ａコンバータ４が接続されてい
る。可変抵抗３は、一方の端子がオペアンプ２のマイナ
ス入力端子２ａに、他方の端子が出力端子２ｃに接続さ
れている。オペアンプ２の出力電圧Ｖｏｕｔは、プロセ
ッサ５に入力する。プロセッサ５からは、Ｄ／Ａコンバ
ータ４に向けてディジタルデータＤ0が出力される。オ
ペアンプ２のマイナス入力端子２ａには、抵抗Ｒａを介
してホール素子Ｈのマイナス出力端子Ｈａが、プラス入
力端子２ｂには、抵抗Ｒｂを介してプラス出力端子Ｈｂ
が接続されている。このホール素子Ｈのプラス入力端子
Ｈａには、定電圧Ｖｃが印加され、マイナス入力端子Ｈ
ｂは接地されている。
抵抗Ｒｃを介してＤ／Ａコンバータ４が接続されてい
る。可変抵抗３は、一方の端子がオペアンプ２のマイナ
ス入力端子２ａに、他方の端子が出力端子２ｃに接続さ
れている。オペアンプ２の出力電圧Ｖｏｕｔは、プロセ
ッサ５に入力する。プロセッサ５からは、Ｄ／Ａコンバ
ータ４に向けてディジタルデータＤ0が出力される。オ
ペアンプ２のマイナス入力端子２ａには、抵抗Ｒａを介
してホール素子Ｈのマイナス出力端子Ｈａが、プラス入
力端子２ｂには、抵抗Ｒｂを介してプラス出力端子Ｈｂ
が接続されている。このホール素子Ｈのプラス入力端子
Ｈａには、定電圧Ｖｃが印加され、マイナス入力端子Ｈ
ｂは接地されている。
【０００９】以上の構成の特性補正回路１において、オ
ペアンプ２の出力電圧Ｖｏｕｔのオフセットは、Ｄ／Ａ
コンバータ４が出力する電圧、即ちオペアンプ２のプラ
ス入力端子２ｂに印加する電圧（バイアス電圧）を変更
することにより、所望の値に設定できる。
ペアンプ２の出力電圧Ｖｏｕｔのオフセットは、Ｄ／Ａ
コンバータ４が出力する電圧、即ちオペアンプ２のプラ
ス入力端子２ｂに印加する電圧（バイアス電圧）を変更
することにより、所望の値に設定できる。
【００１０】プロセッサ５は、オペアンプ２から出力さ
れる出力電圧Ｖｏｕｔを監視すると同時に、監視値に依
存したディジタルデータＤ0を生成し、Ｄ／Ａコンバー
タ４に向けて出力する素子で、アナログ／ディジタル
（Ａ／Ｄ）コンバータ、ゲート回路等を備える。具体的
には、例えば、ホール素子Ｈに磁界Ｂ1を加える。この
際、プロセッサ５は、オペアンプ２から出力される出力
電圧Ｖｏｕｔの値が電圧Ｖ1になるようにＤ／Ａコンバ
ータ４に供給するディジタルデータＤ0の値を変更す
る。出力電圧Ｖｏｕｔが電圧Ｖ1に一致した場合、プロ
セッサ５は、Ｄ／Ａコンバータ４に供給するディジタル
データを固定する。
れる出力電圧Ｖｏｕｔを監視すると同時に、監視値に依
存したディジタルデータＤ0を生成し、Ｄ／Ａコンバー
タ４に向けて出力する素子で、アナログ／ディジタル
（Ａ／Ｄ）コンバータ、ゲート回路等を備える。具体的
には、例えば、ホール素子Ｈに磁界Ｂ1を加える。この
際、プロセッサ５は、オペアンプ２から出力される出力
電圧Ｖｏｕｔの値が電圧Ｖ1になるようにＤ／Ａコンバ
ータ４に供給するディジタルデータＤ0の値を変更す
る。出力電圧Ｖｏｕｔが電圧Ｖ1に一致した場合、プロ
セッサ５は、Ｄ／Ａコンバータ４に供給するディジタル
データを固定する。
【００１１】図３に示したように、出力電圧Ｖｏｕｔと
して電圧Ｖ3が出力された場合、プロセッサ５は、ディ
ジタルデータＤ0の値を増加する。そして、出力電圧Ｖ
ｏｕｔが電圧Ｖ1に一致したとき、プロセッサ５はディ
ジタルデータＤ0の増加を停止して固定する。
して電圧Ｖ3が出力された場合、プロセッサ５は、ディ
ジタルデータＤ0の値を増加する。そして、出力電圧Ｖ
ｏｕｔが電圧Ｖ1に一致したとき、プロセッサ５はディ
ジタルデータＤ0の増加を停止して固定する。
【００１２】以上のような処理によりホール素子Ｈのオ
フセットを補正し、図２に示した波形Ｗ1の特性を得
る。
フセットを補正し、図２に示した波形Ｗ1の特性を得
る。
【００１３】一方、オペアンプ２の磁気検出感度（出力
電圧の変化率）は、可変抵抗４の値を調整することによ
り所望の傾斜に設定できる。具体的には、例えばホール
素子Ｈに加える磁界をＢ1とＢ2との間で変化させ、オペ
アンプ２から出力される出力電圧Ｖｏｕｔの変化率（傾
斜）を調整する。即ち、出力電圧Ｖｏｕｔの傾斜が、波
形Ｗ1に一致するように可変抵抗４の値を変更する。こ
の可変抵抗４の値を変更する作業は、オペアンプ２の出
力電圧Ｖｏｕｔを監視しながら人手により実施される。
電圧の変化率）は、可変抵抗４の値を調整することによ
り所望の傾斜に設定できる。具体的には、例えばホール
素子Ｈに加える磁界をＢ1とＢ2との間で変化させ、オペ
アンプ２から出力される出力電圧Ｖｏｕｔの変化率（傾
斜）を調整する。即ち、出力電圧Ｖｏｕｔの傾斜が、波
形Ｗ1に一致するように可変抵抗４の値を変更する。こ
の可変抵抗４の値を変更する作業は、オペアンプ２の出
力電圧Ｖｏｕｔを監視しながら人手により実施される。
【００１４】
【発明が解決しようとする課題】以上説明のように従来
の特性補正回路は、ホール素子の磁界検出感度、即ち出
力電圧の変化率（傾斜）を調整する場合、可変抵抗４を
人手により調整する作業が必須であった。即ち、ホール
素子Ｈの特性補正を完全に自動化することができなかっ
た。
の特性補正回路は、ホール素子の磁界検出感度、即ち出
力電圧の変化率（傾斜）を調整する場合、可変抵抗４を
人手により調整する作業が必須であった。即ち、ホール
素子Ｈの特性補正を完全に自動化することができなかっ
た。
【００１５】本発明は以上の点に着目してなされたもの
で、ホール素子の特性を自動的に補正することができる
ホール素子の特性補正回路を提供する。
で、ホール素子の特性を自動的に補正することができる
ホール素子の特性補正回路を提供する。
【００１６】
【課題を解決するための手段】ホール素子と、ホール素
子を駆動する電力を供給する定電圧源と、ホール素子に
流れる駆動電流を制御する電流制御回路と、ホール素子
の出力電圧に依存して、当該ホール素子の所望の検出感
度が得られる駆動電流が流れるように電流制御回路を駆
動する第１駆動手段と、ホール素子の出力電圧のオフセ
ット電圧を設定する電圧制御回路と、ホール素子の出力
電圧に依存して、所望のオフセット電圧が得られるよう
に前記電圧制御回路を駆動する第２駆動手段とを備え
る。
子を駆動する電力を供給する定電圧源と、ホール素子に
流れる駆動電流を制御する電流制御回路と、ホール素子
の出力電圧に依存して、当該ホール素子の所望の検出感
度が得られる駆動電流が流れるように電流制御回路を駆
動する第１駆動手段と、ホール素子の出力電圧のオフセ
ット電圧を設定する電圧制御回路と、ホール素子の出力
電圧に依存して、所望のオフセット電圧が得られるよう
に前記電圧制御回路を駆動する第２駆動手段とを備え
る。
【００１７】
【作用】第１駆動手段が、ホール素子の出力電圧に依存
して、当該ホール素子に所望の磁界検出感度が得られる
駆動電流が流れるように、電流制御回路を駆動する。第
２駆動手段が、ホール素子の出力電圧に依存して、所望
のオフセット電圧が得られるように、電圧制御回路を駆
動する。第１駆動手段が電流制御回路を駆動することに
より、ホール素子の磁界検出感度に関する補正が実現す
る。さらに、第２駆動手段が電圧制御回路を駆動するこ
とにより、ホール素子のオフセットに関する補正が実現
する。
して、当該ホール素子に所望の磁界検出感度が得られる
駆動電流が流れるように、電流制御回路を駆動する。第
２駆動手段が、ホール素子の出力電圧に依存して、所望
のオフセット電圧が得られるように、電圧制御回路を駆
動する。第１駆動手段が電流制御回路を駆動することに
より、ホール素子の磁界検出感度に関する補正が実現す
る。さらに、第２駆動手段が電圧制御回路を駆動するこ
とにより、ホール素子のオフセットに関する補正が実現
する。
【００１８】
【実施例】図１に、本発明のホール素子の特性補正回路
のブロック図を示す。図に示した特性補正回路１１は、
オペアンプ１２，１３，１４、抵抗（Ｒ）１５、ディジ
タル／アナログ（Ｄ／Ａ）コンバータ１６，１７、プロ
セッサ１８、そして抵抗Ｒｄ，Ｒｅを備えている。
のブロック図を示す。図に示した特性補正回路１１は、
オペアンプ１２，１３，１４、抵抗（Ｒ）１５、ディジ
タル／アナログ（Ｄ／Ａ）コンバータ１６，１７、プロ
セッサ１８、そして抵抗Ｒｄ，Ｒｅを備えている。
【００１９】オペアンプ１２のプラス入力端子１２ｂに
は、定電圧Ｖｃが印加され、マイナス入力端子１２ａに
は、ホール素子Ｈのマイナス出力端子Ｈｃが接続されて
いる。オペアンプ１２の出力端子１２ｃは、ホール素子
Ｈのプラス入力端子Ｈａに接続されている。
は、定電圧Ｖｃが印加され、マイナス入力端子１２ａに
は、ホール素子Ｈのマイナス出力端子Ｈｃが接続されて
いる。オペアンプ１２の出力端子１２ｃは、ホール素子
Ｈのプラス入力端子Ｈａに接続されている。
【００２０】オペアンプ１２のマイナス入力端子Ｈｂ
は、トランジスタＴのコレクタに接続されている。トラ
ンジスタＴのエミッタは、抵抗Ｒｄを介して接地され、
べースにはオペアンプ１３の出力端子１３ｃが接続され
ている。オペアンプ１３のマイナス入力端子１３ａは、
トランジスタＴのエミッタに接続されている。オペアン
プ１３のプラス入力端子１３ｂには、Ｄ／Ａコンバータ
１７が接続されている。
は、トランジスタＴのコレクタに接続されている。トラ
ンジスタＴのエミッタは、抵抗Ｒｄを介して接地され、
べースにはオペアンプ１３の出力端子１３ｃが接続され
ている。オペアンプ１３のマイナス入力端子１３ａは、
トランジスタＴのエミッタに接続されている。オペアン
プ１３のプラス入力端子１３ｂには、Ｄ／Ａコンバータ
１７が接続されている。
【００２１】ホール素子Ｈのプラス出力端子Ｈｄは、オ
ペアンプ１４のプラス入力端子１４ｂに接続されてい
る。オペアンプ１４のマイナス入力端子１４ａには、抵
抗Ｒｅを介してＤ／Ａコンバータ１６の出力端子が接続
されている。オペアンプ１４のマイナス入力端子１４ａ
と出力端子１４ｃとは、抵抗１５を介して相互接続され
ている。出力端子１４ｃは、プロセッサ１８に接続され
ている。
ペアンプ１４のプラス入力端子１４ｂに接続されてい
る。オペアンプ１４のマイナス入力端子１４ａには、抵
抗Ｒｅを介してＤ／Ａコンバータ１６の出力端子が接続
されている。オペアンプ１４のマイナス入力端子１４ａ
と出力端子１４ｃとは、抵抗１５を介して相互接続され
ている。出力端子１４ｃは、プロセッサ１８に接続され
ている。
【００２２】プロセッサ１８からは、第１及び第２のデ
ィジタルデータＤ1，Ｄ2が出力される。第１のディジタ
ルデータＤ1は、Ｄ／Ａコンバータ１６に供給され、第
２のディジタルデータＤ2は、Ｄ／Ａコンバータ１７に
供給される。抵抗１５をマイナス入力端子１４ａと出力
端子１４ｃとの間に配置することにより、オペアンプ１
４の増幅率を一定に設定することができる。
ィジタルデータＤ1，Ｄ2が出力される。第１のディジタ
ルデータＤ1は、Ｄ／Ａコンバータ１６に供給され、第
２のディジタルデータＤ2は、Ｄ／Ａコンバータ１７に
供給される。抵抗１５をマイナス入力端子１４ａと出力
端子１４ｃとの間に配置することにより、オペアンプ１
４の増幅率を一定に設定することができる。
【００２３】以上の構成の特性補正回路１１において、
オペアンプ１２が定電圧源を、トランジスタ及びオペア
ンプ１３が電流制御回路を、そして、オペアンプ１４及
び抵抗１５が電圧制御回路を構築する。また、プロセッ
サ１８の機能とＤ／Ａコンバータ１７との組み合わせが
第１駆動手段を、プロセッサ１８の機能とＤ／Ａコンバ
ータ１６との組み合わせが第２駆動手段を構築する。
オペアンプ１２が定電圧源を、トランジスタ及びオペア
ンプ１３が電流制御回路を、そして、オペアンプ１４及
び抵抗１５が電圧制御回路を構築する。また、プロセッ
サ１８の機能とＤ／Ａコンバータ１７との組み合わせが
第１駆動手段を、プロセッサ１８の機能とＤ／Ａコンバ
ータ１６との組み合わせが第２駆動手段を構築する。
【００２４】オペアンプ１２は、マイナス出力端子Ｈｃ
の出力電圧を定電圧Ｖｃに等しい値に保つ。トランジス
タＴは、オペアンプ１３の制御の基で、マイナス入力端
子Ｈｂを流れる電流ｉを制御する。トランジスタＴを制
御するオペアンプ１３の出力は、Ｄ／Ａコンバータ１７
から出力されるアナログ信号（電圧）に依存して変化す
る。
の出力電圧を定電圧Ｖｃに等しい値に保つ。トランジス
タＴは、オペアンプ１３の制御の基で、マイナス入力端
子Ｈｂを流れる電流ｉを制御する。トランジスタＴを制
御するオペアンプ１３の出力は、Ｄ／Ａコンバータ１７
から出力されるアナログ信号（電圧）に依存して変化す
る。
【００２５】オペアンプ１４のオフセットは、マイナス
入力端子１４ａに印加する電圧を基に決定される。従っ
て、Ｄ／Ａコンバータ１６から出力されるアナログ信号
（電圧）を変更することにより、オペアンプ１４のオフ
セットを所望の値に設定することができる。Ｄ／Ａコン
バータ１６，１７に供給するディジタルデータＤ1，Ｄ2
は、プロセッサ１８から出力される。プロセッサ１８
は、ホール素子Ｈに加えられる磁界Ｂの値と、オペアン
プ１４から出力される出力電圧Ｖｏｕｔとの関係から、
ディジタルデータＤ１，Ｄ２の値を決定する。
入力端子１４ａに印加する電圧を基に決定される。従っ
て、Ｄ／Ａコンバータ１６から出力されるアナログ信号
（電圧）を変更することにより、オペアンプ１４のオフ
セットを所望の値に設定することができる。Ｄ／Ａコン
バータ１６，１７に供給するディジタルデータＤ1，Ｄ2
は、プロセッサ１８から出力される。プロセッサ１８
は、ホール素子Ｈに加えられる磁界Ｂの値と、オペアン
プ１４から出力される出力電圧Ｖｏｕｔとの関係から、
ディジタルデータＤ１，Ｄ２の値を決定する。
【００２６】プロセッサ１８は、Ａ／Ｄコンバータやゲ
ート回路等を備える素子である。具体的には、例えば、
まずホール素子Ｈから出力される出力電圧Ｖの傾きを補
正する場合、プロセッサ１８は、ホール素子Ｈに加える
磁界を磁界Ｂ1から磁界Ｂ2に変化させながら出力電圧Ｖ
ｏｕｔの変化を監視する。プロセッサ１８は、出力電圧
Ｖｏｕｔの変化率（傾斜）を特定し、変化率が所望の値
よりも低い場合、出力するディジタルデータの値を増加
させる。これにより、オペアンプ１３の出力電圧が上昇
して電流ｉが増加する。電流ｉが増加すると、ホール素
子Ｈの出力電圧Ｖ、即ち出力電圧Ｖｏｕｔの変化率を上
昇させることができる。逆に、出力電圧Ｖｏｕｔの変化
率が所望の値よりも高い場合、プロセッサ１８は、ディ
ジタルデータＤ2の値を減少させる。これにより、電流
ｉが減少し、ホール素子Ｈの出力電圧Ｖ、即ち出力電圧
Ｖｏｕｔの変化率を降下させることができる。プロセッ
サ１８は、出力電圧Ｖｏｕｔの変化率が所望の値に到っ
たとき、出力するディジタルデータＤ2の値を固定し、
ホール素子Ｈを流れる電流ｉを一定に保つ。
ート回路等を備える素子である。具体的には、例えば、
まずホール素子Ｈから出力される出力電圧Ｖの傾きを補
正する場合、プロセッサ１８は、ホール素子Ｈに加える
磁界を磁界Ｂ1から磁界Ｂ2に変化させながら出力電圧Ｖ
ｏｕｔの変化を監視する。プロセッサ１８は、出力電圧
Ｖｏｕｔの変化率（傾斜）を特定し、変化率が所望の値
よりも低い場合、出力するディジタルデータの値を増加
させる。これにより、オペアンプ１３の出力電圧が上昇
して電流ｉが増加する。電流ｉが増加すると、ホール素
子Ｈの出力電圧Ｖ、即ち出力電圧Ｖｏｕｔの変化率を上
昇させることができる。逆に、出力電圧Ｖｏｕｔの変化
率が所望の値よりも高い場合、プロセッサ１８は、ディ
ジタルデータＤ2の値を減少させる。これにより、電流
ｉが減少し、ホール素子Ｈの出力電圧Ｖ、即ち出力電圧
Ｖｏｕｔの変化率を降下させることができる。プロセッ
サ１８は、出力電圧Ｖｏｕｔの変化率が所望の値に到っ
たとき、出力するディジタルデータＤ2の値を固定し、
ホール素子Ｈを流れる電流ｉを一定に保つ。
【００２７】一方、プロセッサ１８は、ホール素子Ｈの
オフセットを補正する場合、例えばホール素子Ｈに磁界
Ｂ1を加え、出力電圧Ｖｏｕｔの値を監視する。出力電
圧Ｖｏｕｔが所望の値よりも低い場合、プロセッサ１８
は、ディジタルデータＤ1の値を増加させる。これによ
り、オペアンプ１４のオフセット（バイアス電圧）を上
昇させることができる。逆に、出力電圧Ｖｏｕｔのオフ
セットが所望の値よりも高い場合、プロセッサ１８は、
ディジタルデータＤ1の値を減少させる。これにより、
オペアンプ１４のオフセットを降下させることができ
る。プロセッサ１８は、出力電圧Ｖｏｕｔのオフセット
が所望の値に到ったとき、出力するディジタルデータＤ
1の値を固定し、オペアンプ１４のオフセットを一定に
する。
オフセットを補正する場合、例えばホール素子Ｈに磁界
Ｂ1を加え、出力電圧Ｖｏｕｔの値を監視する。出力電
圧Ｖｏｕｔが所望の値よりも低い場合、プロセッサ１８
は、ディジタルデータＤ1の値を増加させる。これによ
り、オペアンプ１４のオフセット（バイアス電圧）を上
昇させることができる。逆に、出力電圧Ｖｏｕｔのオフ
セットが所望の値よりも高い場合、プロセッサ１８は、
ディジタルデータＤ1の値を減少させる。これにより、
オペアンプ１４のオフセットを降下させることができ
る。プロセッサ１８は、出力電圧Ｖｏｕｔのオフセット
が所望の値に到ったとき、出力するディジタルデータＤ
1の値を固定し、オペアンプ１４のオフセットを一定に
する。
【００２８】
【発明の効果】本発明のホール素子の特性補正回路によ
れば、ホール素子の特性、即ちホール素子の磁界検出感
度及びオフセットの特性を人手によらず自動的に補正す
ることができ、ホール素子を利用した装置の製造工程の
自動化を図ることができる。
れば、ホール素子の特性、即ちホール素子の磁界検出感
度及びオフセットの特性を人手によらず自動的に補正す
ることができ、ホール素子を利用した装置の製造工程の
自動化を図ることができる。
【図１】本発明のホール素子の特性補正回路のブロック
図である。
図である。
【図２】ホール素子の動作を示す第１の波形図である。
【図３】ホール素子の動作を示す第２の波形図である。
【図４】ホール素子の動作を示す第３の波形図である。
【図５】従来のホール素子の特性補正回路のブロック図
である。
である。
１２，１３，１４ オペアンプ １５ 抵抗 １６，１７ ディジタル／アナログ（Ｄ／Ａ）コンバー
タ １８ プロセッサ
タ １８ プロセッサ
Claims (1)
- 【請求項１】 ホール素子と、 前記ホール素子を駆動する電力を供給する定電圧源と、 前記ホール素子の駆動電流を制御する電流制御回路と、 前記ホール素子の出力電圧に依存して、当該ホール素子
の所望の検出感度が得られる前記駆動電流が流れるよう
に、前記電流制御回路を駆動する第１駆動手段と、 前記ホール素子の出力電圧のオフセット電圧を設定する
電圧制御回路と、 前記ホール素子の出力電圧に依存して、所望のオフセッ
ト電圧が得られるように前記電圧制御回路を駆動する第
２駆動手段とを備えたことを特徴とするホール素子の特
性補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6201495A JPH0843512A (ja) | 1994-08-03 | 1994-08-03 | ホール素子の特性補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6201495A JPH0843512A (ja) | 1994-08-03 | 1994-08-03 | ホール素子の特性補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0843512A true JPH0843512A (ja) | 1996-02-16 |
Family
ID=16442010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6201495A Withdrawn JPH0843512A (ja) | 1994-08-03 | 1994-08-03 | ホール素子の特性補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0843512A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292796A (ja) * | 2004-03-08 | 2005-10-20 | Pentax Corp | 像ブレ補正装置 |
| JP2013072849A (ja) * | 2011-09-29 | 2013-04-22 | Alps Green Devices Co Ltd | 電流センサ |
| JP2014183725A (ja) * | 2013-03-21 | 2014-09-29 | Hitachi Ltd | ディジタル保護制御装置の入力変換基板 |
| JP2016161276A (ja) * | 2015-02-26 | 2016-09-05 | 日本セラミック株式会社 | 電流センサ回路 |
-
1994
- 1994-08-03 JP JP6201495A patent/JPH0843512A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292796A (ja) * | 2004-03-08 | 2005-10-20 | Pentax Corp | 像ブレ補正装置 |
| JP4662787B2 (ja) * | 2004-03-08 | 2011-03-30 | Ｈｏｙａ株式会社 | 像ブレ補正装置 |
| JP2013072849A (ja) * | 2011-09-29 | 2013-04-22 | Alps Green Devices Co Ltd | 電流センサ |
| JP2014183725A (ja) * | 2013-03-21 | 2014-09-29 | Hitachi Ltd | ディジタル保護制御装置の入力変換基板 |
| JP2016161276A (ja) * | 2015-02-26 | 2016-09-05 | 日本セラミック株式会社 | 電流センサ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5765661A (en) | Electric power steering apparatus | |
| JPS6159077B2 (ja) | ||
| JPH0843512A (ja) | ホール素子の特性補正回路 | |
| CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
| JP2561023B2 (ja) | 高周波信号レベル検出回路および高周波信号レベル検出方法 | |
| US5014020A (en) | Amplifier for outputting motor controlling signal in motor controlling circuit | |
| JPH0530780A (ja) | モータ制御回路およびモータ制御装置 | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JP2644774B2 (ja) | 増幅回路 | |
| JP2982175B2 (ja) | モータの回転数制御装置 | |
| JP2741845B2 (ja) | 定電圧制御回路 | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JPH0339933Y2 (ja) | ||
| JPH0113645B2 (ja) | ||
| JP2523725Y2 (ja) | 直流電動機の駆動回路 | |
| JPH0141042B2 (ja) | ||
| JP2846747B2 (ja) | モータ駆動用の基準電圧可変回路 | |
| JPH0347769B2 (ja) | ||
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP2638498B2 (ja) | レーザ駆動回路 | |
| JPH0630573A (ja) | モータ制御回路およびこれを用いたモータシステム | |
| JP2000151311A (ja) | ゲイン制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |