JPH0843497A - 互いに短絡されたプローブを含む回路テストの取付装置 - Google Patents
互いに短絡されたプローブを含む回路テストの取付装置Info
- Publication number
- JPH0843497A JPH0843497A JP7113217A JP11321795A JPH0843497A JP H0843497 A JPH0843497 A JP H0843497A JP 7113217 A JP7113217 A JP 7113217A JP 11321795 A JP11321795 A JP 11321795A JP H0843497 A JPH0843497 A JP H0843497A
- Authority
- JP
- Japan
- Prior art keywords
- contacts
- probes
- tester
- circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
- G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 回路ボード上の与えられた数のテスト・ポイ
ントに対して要求されるシステムの接点の数を削減する
ことによって、更なる資源削減を達成する。 【構成】 取付具（２４）の中に、回路内部テストを行
う回路ボード（２６）上のテスト・ポイントに同時に接
触することが可能なように配置された複数のプローブ
（２８）が備え付けられる。ワイアリング（３０）が、
これらのプローブ（２８）を、システム・ピン（２０）
と合致する対応する取付装置のピン（２２）に接続し、
それによって、多目的テスタ（１２）は種々のテスト装
置（１４）への接続を与える。ワイアリング（３０）
は、プローブの中のいくつかが相互にワイヤで接続され
ることによってプローブよりも少ない数のシステム・ピ
ン（２０）を必要とするように、与えられる。
ントに対して要求されるシステムの接点の数を削減する
ことによって、更なる資源削減を達成する。 【構成】 取付具（２４）の中に、回路内部テストを行
う回路ボード（２６）上のテスト・ポイントに同時に接
触することが可能なように配置された複数のプローブ
（２８）が備え付けられる。ワイアリング（３０）が、
これらのプローブ（２８）を、システム・ピン（２０）
と合致する対応する取付装置のピン（２２）に接続し、
それによって、多目的テスタ（１２）は種々のテスト装
置（１４）への接続を与える。ワイアリング（３０）
は、プローブの中のいくつかが相互にワイヤで接続され
ることによってプローブよりも少ない数のシステム・ピ
ン（２０）を必要とするように、与えられる。
Description
【０００１】
【産業上の利用分野】本発明は電子回路ボードのテスト
に関し、更に詳しくは、回路内部テスト（in-circuit t
esting）に用いる取付装置（fixtures）に関する。
に関し、更に詳しくは、回路内部テスト（in-circuit t
esting）に用いる取付装置（fixtures）に関する。
【０００２】
【発明の背景】多くのタイプの複雑な回路ボードに回路
内部テストを行うこと、すなわち、ボードのエッジ・コ
ネクタには至らない「内部」のノードにおける信号の導
入と感知とを行うことが望まれる。このような回路内部
テストでは、ボード上の多数のテスト・ポイントをプロ
ーブで調べる（probing）ことが要求され、テスト・ポ
イントのそれぞれをテスト装置によって駆動又は感知し
なければならない。幸運なことに、回路内部テストのた
めにテスタを使用する必要のある装置の数は、典型的に
はテスト・ポイントの数よりもずっと少ないが、これ
は、典型的にはただ１つのデバイス又はそのグループが
一度にテストされるからであり、テスト・ポイントの中
の比較的小さな部分集合だけが同時に駆動され及び（又
は）感知される必要があるからである。結果として、装
置と、装置とテスト・ポイントとの間で信号を結合する
プローブと、の間の接続は、この技術分野ではしばしば
「スキャナ」と称されるスイッチ回路によって行うこと
ができ、これによって、与えられた装置を与えられた回
路内部テストの間の異なる時点に異なるテスト・ポイン
トに結合させることが可能になる。
内部テストを行うこと、すなわち、ボードのエッジ・コ
ネクタには至らない「内部」のノードにおける信号の導
入と感知とを行うことが望まれる。このような回路内部
テストでは、ボード上の多数のテスト・ポイントをプロ
ーブで調べる（probing）ことが要求され、テスト・ポ
イントのそれぞれをテスト装置によって駆動又は感知し
なければならない。幸運なことに、回路内部テストのた
めにテスタを使用する必要のある装置の数は、典型的に
はテスト・ポイントの数よりもずっと少ないが、これ
は、典型的にはただ１つのデバイス又はそのグループが
一度にテストされるからであり、テスト・ポイントの中
の比較的小さな部分集合だけが同時に駆動され及び（又
は）感知される必要があるからである。結果として、装
置と、装置とテスト・ポイントとの間で信号を結合する
プローブと、の間の接続は、この技術分野ではしばしば
「スキャナ」と称されるスイッチ回路によって行うこと
ができ、これによって、与えられた装置を与えられた回
路内部テストの間の異なる時点に異なるテスト・ポイン
トに結合させることが可能になる。
【０００３】このように、以上のような多重化を用いる
ことにより、テスタ資源の要求される量は制限される
が、最も複雑な回路ボードの中のいくつかに関し十分に
総合的な回路内部テストを実行する能力を有するテスタ
に対する資源上の要求は、依然として高い。
ことにより、テスタ資源の要求される量は制限される
が、最も複雑な回路ボードの中のいくつかに関し十分に
総合的な回路内部テストを実行する能力を有するテスタ
に対する資源上の要求は、依然として高い。
【０００４】
【発明の概要】与えられた数のボードのテスト・ポイン
トに対して要求されるシステムの接点の数を削減するこ
とによって、更なる資源削減を達成し得ることを、本発
明の発明者は見いだした。
トに対して要求されるシステムの接点の数を削減するこ
とによって、更なる資源削減を達成し得ることを、本発
明の発明者は見いだした。
【０００５】典型的なテスタは、装置と、典型的には規
則的であり且つテストされるボードとは独立であるパタ
ーンで物理的に配列されているシステム接点の組との間
に、そのスキャナ回路を提供する。システム接点は、ボ
ードのテスト・ポイントにワイヤで結ばれている内部的
な取付装置によって一対一に接続された対応する取付装
置接点と結合する。（典型的なプローブは、バネでロー
ドされる（spring-loaded）直接接触プローブであり、
典型的にはボードの導電性トラックの中の１つの上に提
供されているテスト・ポイントと実際に物理的に接触す
るように置かれる。しかし、必ずしも実際のボードのト
ラックではなく例えば電子的デバイスのパッケージの内
部のリード・フレーム（lead-frame）導体であり得るテ
スト・ポイントに、容量的又は誘電的に結合するプロー
ブも、用いられ得る。）これとは異なり、プローブの対
を同一の取付装置接点に接続するように取付装置をワイ
ヤで結ぶことができることを認識することにより、本発
明の発明者は、与えられた数のボードのテスト・ポイン
トに要求されるシステムの接点の数を削減することを可
能にした。このように、本発明は、その最も広い特徴に
おいては、複数のプローブを共通の取付装置接点に接続
することである。
則的であり且つテストされるボードとは独立であるパタ
ーンで物理的に配列されているシステム接点の組との間
に、そのスキャナ回路を提供する。システム接点は、ボ
ードのテスト・ポイントにワイヤで結ばれている内部的
な取付装置によって一対一に接続された対応する取付装
置接点と結合する。（典型的なプローブは、バネでロー
ドされる（spring-loaded）直接接触プローブであり、
典型的にはボードの導電性トラックの中の１つの上に提
供されているテスト・ポイントと実際に物理的に接触す
るように置かれる。しかし、必ずしも実際のボードのト
ラックではなく例えば電子的デバイスのパッケージの内
部のリード・フレーム（lead-frame）導体であり得るテ
スト・ポイントに、容量的又は誘電的に結合するプロー
ブも、用いられ得る。）これとは異なり、プローブの対
を同一の取付装置接点に接続するように取付装置をワイ
ヤで結ぶことができることを認識することにより、本発
明の発明者は、与えられた数のボードのテスト・ポイン
トに要求されるシステムの接点の数を削減することを可
能にした。このように、本発明は、その最も広い特徴に
おいては、複数のプローブを共通の取付装置接点に接続
することである。
【０００６】本発明の更なる特徴は、必要なテストを実
行するテスタの能力を損なうようなプローブ接続を防止
する傾向を有するプローブの対作成（ペアリング、pair
ing）に関する排除規則に従いながら、プローブを接続
することを含む。ある排除規則によれば、たとえば、プ
ローブ対は、そのプローブに対応するボードのトラック
が、互いに所定の「物理的距離」よりも小さな間隔でボ
ード上で配置されているデバイスのピンに接続されてい
ない場合に限って、接続が可能である。この場合の「物
理的距離」は、特定の採用された規則に従って定義され
る。これとは別に、又は、これに加えて、プローブの対
の各ノードが、対作成の規則に従って定義される所定の
「電気的距離」よりも大きな間隔で互いに分離されてい
るようなプローブ対にだけ、接続を制限することもあり
得る。典型的には、その他の配置上（トポロジカルな）
又はデバイスのタイプに関する配慮に基づく更なる規則
を課すこともある。
行するテスタの能力を損なうようなプローブ接続を防止
する傾向を有するプローブの対作成（ペアリング、pair
ing）に関する排除規則に従いながら、プローブを接続
することを含む。ある排除規則によれば、たとえば、プ
ローブ対は、そのプローブに対応するボードのトラック
が、互いに所定の「物理的距離」よりも小さな間隔でボ
ード上で配置されているデバイスのピンに接続されてい
ない場合に限って、接続が可能である。この場合の「物
理的距離」は、特定の採用された規則に従って定義され
る。これとは別に、又は、これに加えて、プローブの対
の各ノードが、対作成の規則に従って定義される所定の
「電気的距離」よりも大きな間隔で互いに分離されてい
るようなプローブ対にだけ、接続を制限することもあり
得る。典型的には、その他の配置上（トポロジカルな）
又はデバイスのタイプに関する配慮に基づく更なる規則
を課すこともある。
【０００７】
【実施例】図１は、簡略化した形式で典型的なボード・
テストのセットアップを示し、多目的テスタ１２は種々
のテスト装置１４を含み、適切なスイッチ・マトリクス
１６、あるいは「ピン」２０によってシステム接点に接
続される。（説明のバランスをとるために、以下では、
接点（contact）の代わりに、より一般的な用語である
ピン（pin）を用いるが、本発明の教示するところは、
雄コネクタ部材として提供される接点だけに限定されな
いことが、理解されよう。） 対応する取付装置ピン２２のアレーが、取付装置２４の
片側に提供される。取付装置２４は、テストされる特定
のタイプの回路ボード２６を固定するように個別に（カ
スタムで）作られ、その特定のタイプのボード上のテス
ト・ポイントに固有の位置に、プローブ２８を提供す
る。しかし、取付装置ピン２２は、典型的には、多かれ
少なかれ規則的な（そして、ボードとは無関係な）アレ
ーに物理的に配列され、システム・ピン２０の対応する
規則的なアレーと結合するようになっている。ボードに
固有のプローブの位置と、ボードとは無関係の取付装置
ピンの位置との間の接続は、ワイヤリング（wiring）３
０によってなされている。従来技術の取付装置では、典
型的には、取付装置ピン２２とプローブ２８との間には
一対一の対応が存在する。しかし、本発明によれば、少
なくとも１対のプローブ２８ａ、２８ｂが互いに、即
ち、同一の取付装置ピン２２にワイヤで結ばれている。
これは、取付装置ピンの数、即ち、システムのピンの数
が、このボードを適切にテストするのに要求されるテス
ト・ポイントの数よりも少なくできることを意味する。
テストのセットアップを示し、多目的テスタ１２は種々
のテスト装置１４を含み、適切なスイッチ・マトリクス
１６、あるいは「ピン」２０によってシステム接点に接
続される。（説明のバランスをとるために、以下では、
接点（contact）の代わりに、より一般的な用語である
ピン（pin）を用いるが、本発明の教示するところは、
雄コネクタ部材として提供される接点だけに限定されな
いことが、理解されよう。） 対応する取付装置ピン２２のアレーが、取付装置２４の
片側に提供される。取付装置２４は、テストされる特定
のタイプの回路ボード２６を固定するように個別に（カ
スタムで）作られ、その特定のタイプのボード上のテス
ト・ポイントに固有の位置に、プローブ２８を提供す
る。しかし、取付装置ピン２２は、典型的には、多かれ
少なかれ規則的な（そして、ボードとは無関係な）アレ
ーに物理的に配列され、システム・ピン２０の対応する
規則的なアレーと結合するようになっている。ボードに
固有のプローブの位置と、ボードとは無関係の取付装置
ピンの位置との間の接続は、ワイヤリング（wiring）３
０によってなされている。従来技術の取付装置では、典
型的には、取付装置ピン２２とプローブ２８との間には
一対一の対応が存在する。しかし、本発明によれば、少
なくとも１対のプローブ２８ａ、２８ｂが互いに、即
ち、同一の取付装置ピン２２にワイヤで結ばれている。
これは、取付装置ピンの数、即ち、システムのピンの数
が、このボードを適切にテストするのに要求されるテス
ト・ポイントの数よりも少なくできることを意味する。
【０００８】プローブがこのように対にされる場合に、
問題は、どのプローブをどの別のプローブに接続すべき
かである。プローブの対作成への１つのアプローチは、
すべての可能な対から開始し、以下で述べるような排除
規則を用いてこれらの候補の中のいくつかを考慮から排
除し、次に、残っている対の中のいくつか又はすべてを
接続する、というものである。（ここでは、「対」と称
しているが、これは、排除規則が、典型的には、一度に
２つのプローブに適用されるからである。しかし、３つ
以上のプローブの間の接続が、結果として生じ得る。プ
ローブ対ＡＢが接続でき、かつ、プローブ対ＢＣが接続
できると判断された場合であっても、この両方の接続
は、対ＡＣもまた接続可能であると判断された場合に限
り可能である。） 可能な限りすべての対から出発し排除規則を用いて候補
の数を減らしていくことも理論的には可能であるが、本
発明のほとんどの実施例は、若干異なった態様で行うこ
とによって設計されている。一つには、時間をかけて排
除規則をすべての理論的に可能なプローブ対に適応する
のは、実際的ではないであろうからである。即ち、可能
なプローブ対の数は、Ｎをプローブの数とすると、
（Ｎ）（Ｎ−１）／２であるから、複雑なボードの場合
にはプローブ対の数はかなり多くなる。更に、何らかの
所望の特性を有する対だけで対の組を作り、それに排除
規則を適用するのが便利であり得る。たとえば、２つ
（又は、それより多く）の同一のデバイス上で同時にテ
ストを行うことが望まれ、したがって、その同一のデバ
イスの対応するテスト・ポイントを可能な限り相互に接
続することが便利であろう。
問題は、どのプローブをどの別のプローブに接続すべき
かである。プローブの対作成への１つのアプローチは、
すべての可能な対から開始し、以下で述べるような排除
規則を用いてこれらの候補の中のいくつかを考慮から排
除し、次に、残っている対の中のいくつか又はすべてを
接続する、というものである。（ここでは、「対」と称
しているが、これは、排除規則が、典型的には、一度に
２つのプローブに適用されるからである。しかし、３つ
以上のプローブの間の接続が、結果として生じ得る。プ
ローブ対ＡＢが接続でき、かつ、プローブ対ＢＣが接続
できると判断された場合であっても、この両方の接続
は、対ＡＣもまた接続可能であると判断された場合に限
り可能である。） 可能な限りすべての対から出発し排除規則を用いて候補
の数を減らしていくことも理論的には可能であるが、本
発明のほとんどの実施例は、若干異なった態様で行うこ
とによって設計されている。一つには、時間をかけて排
除規則をすべての理論的に可能なプローブ対に適応する
のは、実際的ではないであろうからである。即ち、可能
なプローブ対の数は、Ｎをプローブの数とすると、
（Ｎ）（Ｎ−１）／２であるから、複雑なボードの場合
にはプローブ対の数はかなり多くなる。更に、何らかの
所望の特性を有する対だけで対の組を作り、それに排除
規則を適用するのが便利であり得る。たとえば、２つ
（又は、それより多く）の同一のデバイス上で同時にテ
ストを行うことが望まれ、したがって、その同一のデバ
イスの対応するテスト・ポイントを可能な限り相互に接
続することが便利であろう。
【０００９】本明細書での説明が進むにつれて、ここで
述べている排除規則は、全体として考えれば、必須であ
るというよりはむしろ制限的であることが明らかになろ
う。従って、それらは修正することが可能であるし、い
くつかは完全に抹消することもできる。それらの目的
は、単に、テスタが種々のタイプのテストを行う能力を
保持するようにすることにある。
述べている排除規則は、全体として考えれば、必須であ
るというよりはむしろ制限的であることが明らかになろ
う。従って、それらは修正することが可能であるし、い
くつかは完全に抹消することもできる。それらの目的
は、単に、テスタが種々のタイプのテストを行う能力を
保持するようにすることにある。
【００１０】この規則の第１は、電源、接地及び基準電
圧のノードが、取付装置においてワイヤで結ばれていな
いプローブによってのみ他のプローブに接触されるべき
である、というものである。
圧のノードが、取付装置においてワイヤで結ばれていな
いプローブによってのみ他のプローブに接触されるべき
である、というものである。
【００１１】もう１つの「物理的距離」の規則は、テス
ト・ポイントの種々の組み合わせの間での短絡回路テス
トを実行するテスタの能力を保持するのに用いられる。
このテストは、これらのテスト・ポイントを接触させる
プローブを取付装置自体が互いに短絡させた場合には、
行われ得ない。実際には、１００％の短絡回路テスト、
すなわち、各テスト・ポイントが、よいボードにおいて
は接続されているべきではないすべてのテスト・ポイン
トへの短絡回路に関して試験されるテストがあり得る場
合には、どのプローブも、ほとんど全く相互にワイヤで
結ばれることはない。
ト・ポイントの種々の組み合わせの間での短絡回路テス
トを実行するテスタの能力を保持するのに用いられる。
このテストは、これらのテスト・ポイントを接触させる
プローブを取付装置自体が互いに短絡させた場合には、
行われ得ない。実際には、１００％の短絡回路テスト、
すなわち、各テスト・ポイントが、よいボードにおいて
は接続されているべきではないすべてのテスト・ポイン
トへの短絡回路に関して試験されるテストがあり得る場
合には、どのプローブも、ほとんど全く相互にワイヤで
結ばれることはない。
【００１２】しかし、本発明の発明者は、短絡回路に対
するこのような１００％のテストは不必要であることを
見いだした。２つのボードのトラックの間で短絡回路が
生じる可能性は、これらのトラックが最も接近した地点
で相互に近接して通過しない場合には、非常に小さい。
よって、プローブが相互に所定の制限距離内を通過する
トラック上のテスト・ポイントに接触させる場合には、
どの２つのプローブが取付装置において互いに接続され
得ないか、に従って排除規則を課することにより、この
事実を利用できるであろう。
するこのような１００％のテストは不必要であることを
見いだした。２つのボードのトラックの間で短絡回路が
生じる可能性は、これらのトラックが最も接近した地点
で相互に近接して通過しない場合には、非常に小さい。
よって、プローブが相互に所定の制限距離内を通過する
トラック上のテスト・ポイントに接触させる場合には、
どの２つのプローブが取付装置において互いに接続され
得ないか、に従って排除規則を課することにより、この
事実を利用できるであろう。
【００１３】しかし、このような排除規則は利用しな
い。短絡回路に対するベアボード（bareboard）のテス
トは、回路内部テストが行われる前に既になされている
のが通常であるから、デバイス・ピンに起因しないすべ
ての短絡回路は既に除外又は排除されてしまっており、
ボード・トラックは、大部分が、絶縁層によってコーテ
ィングされている。この理由で、発明者は、別の排除規
則、すなわち、短絡回路が１つのデバイス・ピン又は露
出した（コーティングされていない）バイアと別のピン
又はバイアとの間で生じる蓋然性にだけ基づく排除規則
を用いることにする。
い。短絡回路に対するベアボード（bareboard）のテス
トは、回路内部テストが行われる前に既になされている
のが通常であるから、デバイス・ピンに起因しないすべ
ての短絡回路は既に除外又は排除されてしまっており、
ボード・トラックは、大部分が、絶縁層によってコーテ
ィングされている。この理由で、発明者は、別の排除規
則、すなわち、短絡回路が１つのデバイス・ピン又は露
出した（コーティングされていない）バイアと別のピン
又はバイアとの間で生じる蓋然性にだけ基づく排除規則
を用いることにする。
【００１４】この規則によれば、第１及び第２のプロー
ブは、第１のプローブのボード・トラックが接続されて
いる露出したバイア又はデバイスが、第２のプローブの
ボード・トラックが接続されているバイア又はデバイス
から所定の制限距離よりも小さい距離に配置されている
場合には、取付装置において接続することはできない。
たとえば、図２では、取付装置において相互に接続され
たプローブはノード３６及び３８に接触させることはで
きないが、これは、これらのノードが相互に物理的に近
接して配置されたデバイスＵ１及びＵ２のピンに接続さ
れているからである。この２つのデバイスが物理的に近
接しているので、ノードが露出している、即ち、デバイ
ス・ピンに接続されている位置もまた、物理的に近接し
ている可能性が大きい。他方、デバイスＵ１、Ｕ３は更
に離れているので、この規則は、互いに接続されたプロ
ーブがノード３６、４０に接触することは禁止しない。
この規則で用いられる制限「距離」は、相対的であり得
る。たとえば、２つのボード・デバイスは、その一方か
ら他方へ引かれた直線が、間に入るいずれのデバイスを
も通過しない場合には、相互に制限距離内にあると考え
られる。
ブは、第１のプローブのボード・トラックが接続されて
いる露出したバイア又はデバイスが、第２のプローブの
ボード・トラックが接続されているバイア又はデバイス
から所定の制限距離よりも小さい距離に配置されている
場合には、取付装置において接続することはできない。
たとえば、図２では、取付装置において相互に接続され
たプローブはノード３６及び３８に接触させることはで
きないが、これは、これらのノードが相互に物理的に近
接して配置されたデバイスＵ１及びＵ２のピンに接続さ
れているからである。この２つのデバイスが物理的に近
接しているので、ノードが露出している、即ち、デバイ
ス・ピンに接続されている位置もまた、物理的に近接し
ている可能性が大きい。他方、デバイスＵ１、Ｕ３は更
に離れているので、この規則は、互いに接続されたプロ
ーブがノード３６、４０に接触することは禁止しない。
この規則で用いられる制限「距離」は、相対的であり得
る。たとえば、２つのボード・デバイスは、その一方か
ら他方へ引かれた直線が、間に入るいずれのデバイスを
も通過しない場合には、相互に制限距離内にあると考え
られる。
【００１５】本発明の更に広義の特徴に従えば、これ以
外の物理的距離の基準を、代わりに用いることができ
る。特に、図２を参照すると、上述した規則は必須のも
のというよりもむしろ制限的なものであり得ることがわ
かる。それによれば、プローブ接触ノード４２と４４を
対にすることは禁止されるが、これは、これらのノード
が物理的に近接したデバイスＵ１、Ｕ６に接続されてい
るからである。しかし、ノード４２及び４４の露出した
部分の間に短絡回路が生じる蓋然性は低く、その理由
は、それらが対応するデバイスの反対側でピンに接続さ
れているからである。明らかに、排除規則を設計する際
にこれらのファクタを考慮に入れることができるが、簡
単にするために、発明者はそうしていない。
外の物理的距離の基準を、代わりに用いることができ
る。特に、図２を参照すると、上述した規則は必須のも
のというよりもむしろ制限的なものであり得ることがわ
かる。それによれば、プローブ接触ノード４２と４４を
対にすることは禁止されるが、これは、これらのノード
が物理的に近接したデバイスＵ１、Ｕ６に接続されてい
るからである。しかし、ノード４２及び４４の露出した
部分の間に短絡回路が生じる蓋然性は低く、その理由
は、それらが対応するデバイスの反対側でピンに接続さ
れているからである。明らかに、排除規則を設計する際
にこれらのファクタを考慮に入れることができるが、簡
単にするために、発明者はそうしていない。
【００１６】排除規則のためのノードは、単一のボード
・トラックだけでなく、取付装置のワイヤリングによっ
てそれと通信するように置かれたすべてのトラックをも
含むことに注意すべきである。したがって、この規則に
従って或るノードに接続されるべきであると考えられる
デバイスの数は、或る対作成が決定された後で増加する
可能性がある。ノードをそのように拡張すべきであると
考える理由は、プローブの対を作成するためには、付加
的な、以前は電気的に離れていたデバイスの入力ポート
への分離がなされることを、潜在的に要求するからであ
る。したがって、候補である対の作成は、この候補であ
る接続を行うことにより、以前には受け入れ可能であり
受け入れられていた対作成が排除規則に違反する原因と
なり得る場合には、それが表面上それ自体が排除規則の
テストに合格したとしても、考慮から排除される可能性
がある。
・トラックだけでなく、取付装置のワイヤリングによっ
てそれと通信するように置かれたすべてのトラックをも
含むことに注意すべきである。したがって、この規則に
従って或るノードに接続されるべきであると考えられる
デバイスの数は、或る対作成が決定された後で増加する
可能性がある。ノードをそのように拡張すべきであると
考える理由は、プローブの対を作成するためには、付加
的な、以前は電気的に離れていたデバイスの入力ポート
への分離がなされることを、潜在的に要求するからであ
る。したがって、候補である対の作成は、この候補であ
る接続を行うことにより、以前には受け入れ可能であり
受け入れられていた対作成が排除規則に違反する原因と
なり得る場合には、それが表面上それ自体が排除規則の
テストに合格したとしても、考慮から排除される可能性
がある。
【００１７】必要な短絡回路テストを実行するテスタの
能力を保持するために物理的距離の排除規則が課せられ
るのに対して、ここでは「電気的距離」の規則と称する
ことにする別の排除規則があり、この規則は、典型的な
回路内部テストにおいて用いられる或る「分離」機能を
実行するテスタの能力を保持することをその目的とす
る。典型的な回路内部テストでは、テストされているデ
バイスの入力ピンによって占有されたノードに信号が印
加され、また、そのデバイスの出力ピンによって占有さ
れたノードにおいて信号が感知される。しかし、回路内
部テストにおいてテストされているデバイスは、定義
上、ボードによって他のデバイスに接続されている。こ
れらの他のデバイスは、不可避的に電力を得ており、所
望の入力信号を印加するプロセスを複雑化する。すなわ
ち、隣接するデバイスが、テストされているデバイスの
入力ノードを、そのテストによって置かれているべき状
態とは異なる状態に置く傾向がある。このような介入を
克服するためになされるステップは、分離（isolatio
n）と称される場合がある。
能力を保持するために物理的距離の排除規則が課せられ
るのに対して、ここでは「電気的距離」の規則と称する
ことにする別の排除規則があり、この規則は、典型的な
回路内部テストにおいて用いられる或る「分離」機能を
実行するテスタの能力を保持することをその目的とす
る。典型的な回路内部テストでは、テストされているデ
バイスの入力ピンによって占有されたノードに信号が印
加され、また、そのデバイスの出力ピンによって占有さ
れたノードにおいて信号が感知される。しかし、回路内
部テストにおいてテストされているデバイスは、定義
上、ボードによって他のデバイスに接続されている。こ
れらの他のデバイスは、不可避的に電力を得ており、所
望の入力信号を印加するプロセスを複雑化する。すなわ
ち、隣接するデバイスが、テストされているデバイスの
入力ノードを、そのテストによって置かれているべき状
態とは異なる状態に置く傾向がある。このような介入を
克服するためになされるステップは、分離（isolatio
n）と称される場合がある。
【００１８】テスタは、逆駆動（backdriving）によっ
て、即ち、テスタにおいて非常に低い出力インピーダン
スのドライバを用い、隣接するデバイスが駆動しようと
しているノードを駆動することによって、部分的に分離
を実現する。テスタは、これによって、隣接するデバイ
スの駆動能力を克服し、ノードをテストが命じるレベル
に駆動する。
て、即ち、テスタにおいて非常に低い出力インピーダン
スのドライバを用い、隣接するデバイスが駆動しようと
しているノードを駆動することによって、部分的に分離
を実現する。テスタは、これによって、隣接するデバイ
スの駆動能力を克服し、ノードをテストが命じるレベル
に駆動する。
【００１９】しかし、この技法を用いることができる程
度には限界がある。一つには、逆駆動は著しい電力消費
を生じさせるが、一般にボード・デバイスはその結果と
して生じる発熱の、限定された量にしか耐えられない。
更に、テスタにおいて用いられる「低出力インピーダン
ス」のドライバは、典型的には、あるパルスのエッジで
生じる高周波成分にはいくぶん高いインピーダンスを有
する。また、その出力インピーダンスが非常に低く逆駆
動を非現実的としてしまうようなデバイスも数タイプ存
在する。
度には限界がある。一つには、逆駆動は著しい電力消費
を生じさせるが、一般にボード・デバイスはその結果と
して生じる発熱の、限定された量にしか耐えられない。
更に、テスタにおいて用いられる「低出力インピーダン
ス」のドライバは、典型的には、あるパルスのエッジで
生じる高周波成分にはいくぶん高いインピーダンスを有
する。また、その出力インピーダンスが非常に低く逆駆
動を非現実的としてしまうようなデバイスも数タイプ存
在する。
【００２０】これらのすべての理由に対して、この逆駆
動の技法は、いくつかの逆駆動を不要とする技法によっ
て補完されなければならない。その技法は、隣接するデ
バイスの入力ポートに、これらのデバイスにテスト入力
を妨害（interference）し逆駆動を必要とするような出
力を生じさせないような態様で、信号を印加することに
よって、これを行う。例えば、隣接するデバイスの出力
イネーブル入力ポートを駆動することが、妨害する出力
ピンを「トライステート」（三状態、tristate）とす
る、すなわち、それを高い出力インピーダンス状態に置
くように消勢する、ことができる場合には、逆駆動はそ
のピンのノードでは必要でなく、よって、結果的な電力
消費とデバイスの発熱は回避できる。
動の技法は、いくつかの逆駆動を不要とする技法によっ
て補完されなければならない。その技法は、隣接するデ
バイスの入力ポートに、これらのデバイスにテスト入力
を妨害（interference）し逆駆動を必要とするような出
力を生じさせないような態様で、信号を印加することに
よって、これを行う。例えば、隣接するデバイスの出力
イネーブル入力ポートを駆動することが、妨害する出力
ピンを「トライステート」（三状態、tristate）とす
る、すなわち、それを高い出力インピーダンス状態に置
くように消勢する、ことができる場合には、逆駆動はそ
のピンのノードでは必要でなく、よって、結果的な電力
消費とデバイスの発熱は回避できる。
【００２１】発明者が「電気的距離」の基準に基づいて
排除規則を課するのは、また、そのような分離の技法を
実行するテスタの能力を保持するためである。ここでの
文脈では、２つのノードの間の電気的距離は、一方のノ
ードから他方のノードへ、それらを接続する信号ノード
又はデバイスだけを含む経路に沿って「歩く（walk）」
ことによって決定される。この「歩く」ことは、１つの
信号ノードから別の信号ノードへ、同一のデバイスがこ
れらのノードの両方に接続されたピンを有する場合に限
り、行うことができる。（ここで用いられている信号ノ
ードとは、接地又は電力ノード以外のノードであるが、
ほとんどすべてのデバイスは同一の接地又は電力ノード
に接続されている。）この定義に従う２つのノードの間
の電気的距離は、この２つのノードの間を「歩く」際に
遭遇するデバイスの数である。そして、電気的距離の排
除規則は、２つのプローブによって接触されるノードが
所定の電気的距離だけ離れていない場合には取付装置は
この２つのプローブを接続することができない、という
ものである。たとえば、発明者は、２という電気的距離
の限度を用いることを提案したい。すなわち、一方のプ
ローブによって接触されるノードから他方のプローブに
よって接触されるノードへの「歩き」において、２つよ
り多くのコンポーネントを交差しないかぎり、この２つ
のプローブは相互に接続できないとするのである。
排除規則を課するのは、また、そのような分離の技法を
実行するテスタの能力を保持するためである。ここでの
文脈では、２つのノードの間の電気的距離は、一方のノ
ードから他方のノードへ、それらを接続する信号ノード
又はデバイスだけを含む経路に沿って「歩く（walk）」
ことによって決定される。この「歩く」ことは、１つの
信号ノードから別の信号ノードへ、同一のデバイスがこ
れらのノードの両方に接続されたピンを有する場合に限
り、行うことができる。（ここで用いられている信号ノ
ードとは、接地又は電力ノード以外のノードであるが、
ほとんどすべてのデバイスは同一の接地又は電力ノード
に接続されている。）この定義に従う２つのノードの間
の電気的距離は、この２つのノードの間を「歩く」際に
遭遇するデバイスの数である。そして、電気的距離の排
除規則は、２つのプローブによって接触されるノードが
所定の電気的距離だけ離れていない場合には取付装置は
この２つのプローブを接続することができない、という
ものである。たとえば、発明者は、２という電気的距離
の限度を用いることを提案したい。すなわち、一方のプ
ローブによって接触されるノードから他方のプローブに
よって接触されるノードへの「歩き」において、２つよ
り多くのコンポーネントを交差しないかぎり、この２つ
のプローブは相互に接続できないとするのである。
【００２２】ここで説明している特定の実施例では、発
明者は、物理的距離の基準に関しては行ったように、電
気的距離の基準を広く課すことはしない。その部分的な
理由は、この実施例では、「周辺的」と発明者が称する
ノードを、「内部的」と発明者が称するノードとは別個
に扱うからである。周辺的なノードとは、１つ又は複数
のデバイス入力ポートだけに、又は、１つ又は複数のデ
バイス出力ポートだけに接続されているが、両方には接
続されていないノードである。発明者がこのようなノー
ドを周辺的と称するのは、それらが典型的にはボードの
コネクタに持っていかれているからである。例えば、ノ
ード４６は、そのようなノードである。診断的な分析を
維持するために、発明者は、周辺的なノードに接触する
取付装置プローブと、発明者が内部的と称するノード、
即ち、デバイス入力及びデバイス出力ピンの両方に接続
されたノードに接触する取付装置プローブとを、ワイヤ
で結ばないようにするのを好む。ノード４７は、そのよ
うなノードである。この別個の扱いによって、周辺的ノ
ードに関する限り分離能力は維持され、よって、発明者
は、電気的距離の基準を内部的ノードにだけ適用する。
明者は、物理的距離の基準に関しては行ったように、電
気的距離の基準を広く課すことはしない。その部分的な
理由は、この実施例では、「周辺的」と発明者が称する
ノードを、「内部的」と発明者が称するノードとは別個
に扱うからである。周辺的なノードとは、１つ又は複数
のデバイス入力ポートだけに、又は、１つ又は複数のデ
バイス出力ポートだけに接続されているが、両方には接
続されていないノードである。発明者がこのようなノー
ドを周辺的と称するのは、それらが典型的にはボードの
コネクタに持っていかれているからである。例えば、ノ
ード４６は、そのようなノードである。診断的な分析を
維持するために、発明者は、周辺的なノードに接触する
取付装置プローブと、発明者が内部的と称するノード、
即ち、デバイス入力及びデバイス出力ピンの両方に接続
されたノードに接触する取付装置プローブとを、ワイヤ
で結ばないようにするのを好む。ノード４７は、そのよ
うなノードである。この別個の扱いによって、周辺的ノ
ードに関する限り分離能力は維持され、よって、発明者
は、電気的距離の基準を内部的ノードにだけ適用する。
【００２３】周辺的ノードと内部的ノードとのクラスに
加えて、発明者は、第３の「プルアップ（pull-up）」
クラスのノードを別に取り扱う。プルアップ・ノードと
は、周辺的又は内部的ノードとして分類されることもあ
り得るが、電力又は接地ノードなどの基準ノードに抵抗
を介して接続されているという理由で、これらのクラス
からは除くものである。ノード４８及び５０は、それぞ
れが別の「Ｒパック」であるＵ４及びＵ５に接続されて
おり、このＲパックはそれらを抵抗を介して電力
（ＶCC）ノード５２に接続しているので、このカテゴリ
に含まれる。同一の接地又は電力ノードに接続されてい
るデバイスのピンに共に接続されている、という理由だ
けで、電気的距離の規則に従って電気的に近接してると
は考えられない他のノードとは異なり、すべてのプルア
ップ・ノードは、互いに接続されたプローブによって接
触するには近接し過ぎていると考えられる。この理由
は、プルアップ抵抗は抵抗値に関してしばしばテストさ
れなければならないからであり、また、プルアップ・ノ
ードを互いに接続することによって、相互に完全に並列
にプルアップ抵抗をワイヤで効率的に結ぶことになり、
それらが別々に測定されることが回避されるからであ
る。
加えて、発明者は、第３の「プルアップ（pull-up）」
クラスのノードを別に取り扱う。プルアップ・ノードと
は、周辺的又は内部的ノードとして分類されることもあ
り得るが、電力又は接地ノードなどの基準ノードに抵抗
を介して接続されているという理由で、これらのクラス
からは除くものである。ノード４８及び５０は、それぞ
れが別の「Ｒパック」であるＵ４及びＵ５に接続されて
おり、このＲパックはそれらを抵抗を介して電力
（ＶCC）ノード５２に接続しているので、このカテゴリ
に含まれる。同一の接地又は電力ノードに接続されてい
るデバイスのピンに共に接続されている、という理由だ
けで、電気的距離の規則に従って電気的に近接してると
は考えられない他のノードとは異なり、すべてのプルア
ップ・ノードは、互いに接続されたプローブによって接
触するには近接し過ぎていると考えられる。この理由
は、プルアップ抵抗は抵抗値に関してしばしばテストさ
れなければならないからであり、また、プルアップ・ノ
ードを互いに接続することによって、相互に完全に並列
にプルアップ抵抗をワイヤで効率的に結ぶことになり、
それらが別々に測定されることが回避されるからであ
る。
【００２４】一般的な配置上の（トポロジカルな）クラ
スに多かれ少なかれ基づくこれらの規則に加え、特定の
デバイスのタイプに基づく規則を適用することによっ
て、可能である対を更に排除する。例えば、異なるロジ
ックのファミリのデバイスによって占有されているノー
ドに接触するプローブは、対にしない。例を挙げれば、
トランジスタ・トランジスタ・ロジック（ＴＴＬ）デバ
イスのピンに接続されたノードと、エミッタ結合ロジッ
ク（ＥＣＬ）デバイスのピンに接続されたノードとは、
取付装置が相互にワイヤで結び付けているプローブによ
って接触させるべきではない。そのようなプローブ対を
作成しても適切なテストを妨げないような状況も疑いな
く生じるのだが、そのような対作成を回避することは、
経験則上、意味がある。
スに多かれ少なかれ基づくこれらの規則に加え、特定の
デバイスのタイプに基づく規則を適用することによっ
て、可能である対を更に排除する。例えば、異なるロジ
ックのファミリのデバイスによって占有されているノー
ドに接触するプローブは、対にしない。例を挙げれば、
トランジスタ・トランジスタ・ロジック（ＴＴＬ）デバ
イスのピンに接続されたノードと、エミッタ結合ロジッ
ク（ＥＣＬ）デバイスのピンに接続されたノードとは、
取付装置が相互にワイヤで結び付けているプローブによ
って接触させるべきではない。そのようなプローブ対を
作成しても適切なテストを妨げないような状況も疑いな
く生じるのだが、そのような対作成を回避することは、
経験則上、意味がある。
【００２５】更に、回路内部テストの当業者であれば、
あるノードに関しては一般に特別な扱いが必要であるこ
とを理解しよう。たとえば、高い駆動電流出力ピンによ
って駆動されるノードは、特に、パワーアップ・シーケ
ンスの際にボードをリセットする前の期間に問題を生じ
ることがある。よって、このようなノードに接触し得る
プローブは、他のノードと対にすべきではない。逆駆動
される際に振動（oscillation）すると認められるノー
ドもあり、そのようなノードを接続するプローブと他の
ノードを接触させるプローブとを、ワイヤで結ぶことを
回避するのは通常の経験則である。同様に、逆駆動され
た場合に結果としてデバイスを損傷させるピンに接続さ
れたノードに接触するプローブは、取付装置において、
他のプローブにワイヤで結ぶべきではない。
あるノードに関しては一般に特別な扱いが必要であるこ
とを理解しよう。たとえば、高い駆動電流出力ピンによ
って駆動されるノードは、特に、パワーアップ・シーケ
ンスの際にボードをリセットする前の期間に問題を生じ
ることがある。よって、このようなノードに接触し得る
プローブは、他のノードと対にすべきではない。逆駆動
される際に振動（oscillation）すると認められるノー
ドもあり、そのようなノードを接続するプローブと他の
ノードを接触させるプローブとを、ワイヤで結ぶことを
回避するのは通常の経験則である。同様に、逆駆動され
た場合に結果としてデバイスを損傷させるピンに接続さ
れたノードに接触するプローブは、取付装置において、
他のプローブにワイヤで結ぶべきではない。
【００２６】接続されたプローブの接点のノードを共通
のデバイスのピンに接続するのを回避するという別の規
則もある。明らかに、電気的距離の規則を適用すれば、
そのような対作成は避けられるが、ここでは、上述した
ように、発明者が提起する規則のほとんどは実際には必
要以上に制限的であり、本発明のより広い特徴がこれら
の規則のすべてを課することなく実現し得るので、言及
しておく。したがって、電気的距離の規則が厳密には守
られない場合には、付加的に、この規則を周辺的ノード
のプローブにだけではなく内部的ノードのプローブに対
しても使用することが望まれる可能性がある。（プルア
ップ・ノードのプローブは相互に接続されていないの
で、この規則をそのようなノードに別個に適用するのは
不必要である。） 効果的なテストは、ボード・デバイスを既知の状態に置
くテスタの能力に依存することが多く、プローブは、こ
れを容易に達成する能力を損なうような態様では相互に
接続されるべきではない。従って、更なる経験則は、イ
ネーブル・ピン、クロック・ピン及びリセット・ピンに
よって占有されているノードを接触させるどのプローブ
も、対にはしない、ということである。
のデバイスのピンに接続するのを回避するという別の規
則もある。明らかに、電気的距離の規則を適用すれば、
そのような対作成は避けられるが、ここでは、上述した
ように、発明者が提起する規則のほとんどは実際には必
要以上に制限的であり、本発明のより広い特徴がこれら
の規則のすべてを課することなく実現し得るので、言及
しておく。したがって、電気的距離の規則が厳密には守
られない場合には、付加的に、この規則を周辺的ノード
のプローブにだけではなく内部的ノードのプローブに対
しても使用することが望まれる可能性がある。（プルア
ップ・ノードのプローブは相互に接続されていないの
で、この規則をそのようなノードに別個に適用するのは
不必要である。） 効果的なテストは、ボード・デバイスを既知の状態に置
くテスタの能力に依存することが多く、プローブは、こ
れを容易に達成する能力を損なうような態様では相互に
接続されるべきではない。従って、更なる経験則は、イ
ネーブル・ピン、クロック・ピン及びリセット・ピンに
よって占有されているノードを接触させるどのプローブ
も、対にはしない、ということである。
【００２７】ある規則は内部的ノードのプローブにだけ
適用することを上述した。これらの規則の中の１つに、
相互接続されたプローブのノードによって課せられた逆
駆動の負荷は、テスタの逆駆動能力を超えるべきではな
い、というものがある。同様に、プローブを相互に接続
することによって、任意のテストされているボード・デ
バイスの出力ポートに、そのファンアウト能力を超えて
負荷を与えることになる場合には、そうすべきではな
い。
適用することを上述した。これらの規則の中の１つに、
相互接続されたプローブのノードによって課せられた逆
駆動の負荷は、テスタの逆駆動能力を超えるべきではな
い、というものがある。同様に、プローブを相互に接続
することによって、任意のテストされているボード・デ
バイスの出力ポートに、そのファンアウト能力を超えて
負荷を与えることになる場合には、そうすべきではな
い。
【００２８】フォールト・カバレッジ（故障からの保
護、fault coverage）を維持するために、内部的ノード
に接触するプローブが相互接続される場合には、注意が
払われる必要がある。そのような場合には、接触された
ノードは、別個にトライステート可能なデバイスのポー
トによってのみ駆動されるものであることが望ましく、
１つがトライステートにされる場合には、その出力は他
方の出力を覆わない。しかし、相互接続されたノードを
駆動するポートがトライステート可能ではない場合で
も、依然として、確立された既知の電流感知の技法を用
いることによってフォールト・カバレッジを維持するこ
とが可能である。そのような技法は、当業者であれば親
しんでいるものであるので、ここでは詳細に述べない。
ここでは、そのような技法では、テスタは出力ノードを
中間的なレベルまで駆動し、その出力ノードを駆動する
ピンのうちの１つのピンの状態がピンのデバイスが適切
に動作している場合に変化するようにデバイスを動作す
る際に、電流の変化が生じるかどうかを観察する、とい
うことだけ述べておく。どのような電流の変化が結果的
に生じるかどうかを観察することによって、共通のノー
ドを駆動する個々のデバイスを個別にテストすることが
可能になる。
護、fault coverage）を維持するために、内部的ノード
に接触するプローブが相互接続される場合には、注意が
払われる必要がある。そのような場合には、接触された
ノードは、別個にトライステート可能なデバイスのポー
トによってのみ駆動されるものであることが望ましく、
１つがトライステートにされる場合には、その出力は他
方の出力を覆わない。しかし、相互接続されたノードを
駆動するポートがトライステート可能ではない場合で
も、依然として、確立された既知の電流感知の技法を用
いることによってフォールト・カバレッジを維持するこ
とが可能である。そのような技法は、当業者であれば親
しんでいるものであるので、ここでは詳細に述べない。
ここでは、そのような技法では、テスタは出力ノードを
中間的なレベルまで駆動し、その出力ノードを駆動する
ピンのうちの１つのピンの状態がピンのデバイスが適切
に動作している場合に変化するようにデバイスを動作す
る際に、電流の変化が生じるかどうかを観察する、とい
うことだけ述べておく。どのような電流の変化が結果的
に生じるかどうかを観察することによって、共通のノー
ドを駆動する個々のデバイスを個別にテストすることが
可能になる。
【００２９】用いられ得る可能性のある規則の中の１つ
の最後の例は、マイクロプロセッサのデータ・バスなど
のマルチラインのバスの各々のノードに接触するプロー
ブは相互接続しない、というものである。この規則の目
的は、そのようなバスは、典型的には、任意の可能なビ
ットの組み合わせを表すレベルを想定することを許容さ
れるべきだからである。取付装置が、それらを接触させ
るプローブを互いに接続する場合には、これは不可能で
ある。
の最後の例は、マイクロプロセッサのデータ・バスなど
のマルチラインのバスの各々のノードに接触するプロー
ブは相互接続しない、というものである。この規則の目
的は、そのようなバスは、典型的には、任意の可能なビ
ットの組み合わせを表すレベルを想定することを許容さ
れるべきだからである。取付装置が、それらを接触させ
るプローブを互いに接続する場合には、これは不可能で
ある。
【００３０】以上の説明から、取付装置のプローブを互
いに接続することで、与えられたボードに対する資源上
の要求を削減させることが可能であり、適切な優先規則
を課することによって依然としてフォールト・カバレッ
ジも維持できることが、明らかである。本発明は、よっ
て、この技術において、著しい進歩を成すものである。
いに接続することで、与えられたボードに対する資源上
の要求を削減させることが可能であり、適切な優先規則
を課することによって依然としてフォールト・カバレッ
ジも維持できることが、明らかである。本発明は、よっ
て、この技術において、著しい進歩を成すものである。
【図１】多目的回路テスタと回路ボード及びボードに特
定のテスト取付装置との組み合わせの図解的な表現であ
る。
定のテスト取付装置との組み合わせの図解的な表現であ
る。
【図２】本発明の教示に従ってテストされ得るタイプの
回路ボードの図解的な表現である。
回路ボードの図解的な表現である。
１２ 多目的テスタ： １４ テスト装置： １６ ス
イッチ・マトリクス：２０ システム・ピン： ２２
取付装置ピン・アレー： ２４ 取付装置：２６ 回路
ボード： ２８、２８ａ、２８ｂ プローブ： ３０
ワイヤリング： ３６、３８、４０、４２、４４、４
６、４７、４８、５０、５２ ノード： Ｕ１〜Ｕ６
デバイス
イッチ・マトリクス：２０ システム・ピン： ２２
取付装置ピン・アレー： ２４ 取付装置：２６ 回路
ボード： ２８、２８ａ、２８ｂ プローブ： ３０
ワイヤリング： ３６、３８、４０、４２、４４、４
６、４７、４８、５０、５２ ノード： Ｕ１〜Ｕ６
デバイス
Claims (3)
- 【請求項１】 接続されたノード上の信号を感知し又は
接続されたノード上に装置の出力信号を駆動する、少な
くとも１つの装置端子をそれぞれが含む複数のテスト装
置を備えた自動回路テスタであって、前記テスタによっ
て前記装置端子に接続可能であり且つ取付装置接点の係
合に適したシステム接点の組を更に含む自動回路テスタ
と共に使用する取付装置において、 （Ａ）前記システム接点の中の対応する接点との同時の
接触が許容されるように、互いに対して配置された取付
装置接点の組と、 （Ｂ）回路ボード上の対応するテスト・ポイントを同時
に接触させることが可能なように、互いに対して配置さ
れたプローブの組と、 （Ｃ）少なくとも１対の前記プローブを同一の取付装置
接点に接続する態様で、複数の前記取付装置接点のそれ
ぞれを対応するプローブに電気的に接続する接続ワイヤ
リングと、を備えることを特徴とする取付装置。 - 【請求項２】 接続されたノード上の信号を感知し又は
接続されたノード上に装置の出力信号を駆動する、少な
くとも１つの装置端子をそれぞれが含む複数のテスト装
置を備えた自動回路テスタであって、前記テスタによっ
て前記装置端子に接続可能であり且つ取付装置接点の係
合に適したシステム接点の組を更に含む自動回路テスタ
と共に使用する回路テスト・アセンブリにおいて、 （Ａ）回路ボードであって、（ｉ）電気的ノードを成
し、その上にテスト・ポイントを提供する導電性のトラ
ックを提供する基板と、（ii）前記トラックの中の対応
するものに固定されたデバイス・ピンを備えた複数の電
気的デバイスと、を備えた回路ボードと、 （Ｂ）前記回路ボードを取り付ける取付装置であって、
（ｉ）前記システム接点の中の対応するものを同時に接
触させることが可能なように、互いに対して配置された
取付装置接点の組と、（ii）前記回路ボード上の対応す
るテスト・ポイントに同時に結合されたプローブの組
と、（iii）対応するトラックが同一の電気的デバイス
のデバイス・ピンに接続された１対のプローブに、いず
れの取付装置接点も接続せずに、少なくとも１対の前記
プローブを同一の取付装置接点に接続するように、複数
の前記取付装置接点のそれぞれを対応するプローブに電
気的に接続する、接続ワイヤリングと、を備えた取付装
置と、 を備えることを特徴とする回路テスト・アセンブリ。 - 【請求項３】 接続されたノード上の信号を感知し又は
接続されたノード上に装置の出力信号を駆動する、少な
くとも１つの装置端子をそれぞれが含む複数のテスト装
置を備えた自動回路テスタであって、前記テスタによっ
て前記装置端子に接続可能であり且つ取付装置接点の係
合に適したシステム接点の組を更に含む自動回路テスタ
と共に使用する回路テスト・アセンブリにおいて、 （Ａ）回路ボードであって、（ｉ）電気的ノードを成
し、その上にテスト・ポイントを提供する導電性のトラ
ックを提供する基板と、（ii）前記トラックの中の対応
するものに固定されたデバイス・ピンを備える複数の電
気的デバイスであって、その中の少なくともいくつかは
互いに所定の制限距離内に配置されている、複数の電気
的デバイスと、を備えた回路ボードと、 （Ｂ）前記回路ボードを取り付ける取付装置であって、
（ｉ）前記システム接点の中の対応するものを同時に接
触させることが可能なように、互いに対して配置された
取付装置接点の組と、（ii）前記回路ボード上の対応す
るテスト・ポイントに同時に結合されたプローブの組
と、（iii）対応するトラックが互いに所定の制限距離
内に位置するボード・デバイスのデバイス・ピンに接続
された１対のプローブに、いずれの取付装置接点も接続
せずに、少なくとも１対の前記プローブを同一の取付装
置接点に接続するように、複数の前記取付装置接点のそ
れぞれを対応するプローブに電気的に接続する、接続ワ
イヤリングと、を備えた取付装置と、を備えることを特
徴とする回路テスト・アセンブリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US240981 | 1994-05-11 | ||
| US08/240,981 US5457380A (en) | 1994-05-11 | 1994-05-11 | Circuit-test fixture that includes shorted-together probes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0843497A true JPH0843497A (ja) | 1996-02-16 |
Family
ID=22908719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7113217A Pending JPH0843497A (ja) | 1994-05-11 | 1995-05-11 | 互いに短絡されたプローブを含む回路テストの取付装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5457380A (ja) |
| EP (1) | EP0682259A1 (ja) |
| JP (1) | JPH0843497A (ja) |
| SG (1) | SG66204A1 (ja) |
| TW (1) | TW401513B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102548232B1 (ko) * | 2023-03-16 | 2023-06-29 | (주)에이알텍 | 검사용 확장 보드 구조체 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| TW360790B (en) * | 1996-10-28 | 1999-06-11 | Atg Test Systems Gmbh | Printed circuit board test apparatus and method |
| US6525526B1 (en) * | 1998-02-18 | 2003-02-25 | Luther & Maelzer Gmbh | Method and device for testing printed circuit boards |
| US6701270B1 (en) * | 2001-09-20 | 2004-03-02 | Lsi Logic Corporation | Method for reliability testing leakage characteristics in an electronic circuit and a testing device for accomplishing the source |
| US7009381B2 (en) * | 2002-03-21 | 2006-03-07 | Agilent Technologies, Inc. | Adapter method and apparatus for interfacing a tester with a device under test |
| US6971045B1 (en) | 2002-05-20 | 2005-11-29 | Cyress Semiconductor Corp. | Reducing tester channels for high pinout integrated circuits |
| KR100512175B1 (ko) * | 2003-03-17 | 2005-09-02 | 삼성전자주식회사 | 출력 신호들을 선택적으로 출력가능한 반도체 집적 회로및 그것의 테스트 방법 |
| US7649366B2 (en) * | 2006-09-01 | 2010-01-19 | Formfactor, Inc. | Method and apparatus for switching tester resources |
| US20090091342A1 (en) * | 2007-10-03 | 2009-04-09 | Agilent Technologies, Inc. | Node Extender for In-Circuit Test Systems |
| CN114019270B (zh) * | 2021-10-12 | 2024-07-19 | 浙江大学台州研究院 | 一种铁轨电参数自动检测设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150047A (en) * | 1989-07-21 | 1992-09-22 | Nippon Steel Corporation | Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements |
| US5198756A (en) * | 1991-07-29 | 1993-03-30 | Atg-Electronics Inc. | Test fixture wiring integrity verification device |
| US5315241A (en) * | 1991-09-18 | 1994-05-24 | Sgs-Thomson Microelectronics, Inc. | Method for testing integrated circuits |
| US5283518A (en) * | 1991-09-18 | 1994-02-01 | Hewlett-Packard Company | Method for the control of ground bounce below an internal ground plane in a short-wire board test fixture |
-
1994
- 1994-05-11 US US08/240,981 patent/US5457380A/en not_active Expired - Lifetime
-
1995
- 1995-05-04 SG SG1995000390A patent/SG66204A1/en unknown
- 1995-05-08 TW TW084104542A patent/TW401513B/zh not_active IP Right Cessation
- 1995-05-09 EP EP95303110A patent/EP0682259A1/en not_active Withdrawn
- 1995-05-11 JP JP7113217A patent/JPH0843497A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102548232B1 (ko) * | 2023-03-16 | 2023-06-29 | (주)에이알텍 | 검사용 확장 보드 구조체 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW401513B (en) | 2000-08-11 |
| US5457380A (en) | 1995-10-10 |
| EP0682259A1 (en) | 1995-11-15 |
| SG66204A1 (en) | 1999-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752448B1 (ko) | 집적 회로 웨이퍼와 웨이퍼 테스터 사이의 신호 경로를테스트하기 위한 방법 및 장치 | |
| EP0087212B1 (en) | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like | |
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US7414418B2 (en) | Method and apparatus for increasing operating frequency of a system for testing electronic devices | |
| TWI432734B (zh) | 於用以測試半導體裝置之系統中分享資源之技術 | |
| JP3565893B2 (ja) | プローブ装置及び電気回路素子計測装置 | |
| JP2004525546A (ja) | シリアル・デバイスのループバック検査の改良 | |
| JPH0843497A (ja) | 互いに短絡されたプローブを含む回路テストの取付装置 | |
| JPH07244114A (ja) | 半導体デバイステスト装置 | |
| US5909034A (en) | Electronic device for testing bonding wire integrity | |
| US7053637B2 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US6260163B1 (en) | Testing high I/O integrated circuits on a low I/O tester | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| Wilkins et al. | Towards a mixed-signal testability bus standard P1149. 4 | |
| GB2104669A (en) | Apparatus for testing electronic devices | |
| JP2021179364A (ja) | 検査データ作成装置および検査データ作成方法 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP3391302B2 (ja) | 半導体試験装置 | |
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPS592355B2 (ja) | 集積回路試験装置における被試験集積回路のピン接続確認方式 | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| JPS62206936A (ja) | 電子機器の試験方法 | |
| JPH09190859A (ja) | コネクタ | |
| JPH02234077A (ja) | リレーマトリックスの接地回路 | |
| JPH02306181A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041210 |