JPH08329816A - 回路接続装置 - Google Patents
回路接続装置Info
- Publication number
- JPH08329816A JPH08329816A JP13443395A JP13443395A JPH08329816A JP H08329816 A JPH08329816 A JP H08329816A JP 13443395 A JP13443395 A JP 13443395A JP 13443395 A JP13443395 A JP 13443395A JP H08329816 A JPH08329816 A JP H08329816A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- wiring
- terminal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】 小型で安価な構成で複数の回路部を選択的に
接続する。 【構成】 ファクシミリ装置のＮＣＵの回路基板に４個
のチップ抵抗R1〜R4と２個の３極のショートコネクタJP
1 ，JP2 とを実装する。各配線部C1，C2にそれぞれ２個
のチップ抵抗R1〜R4の一端を接続し、これらチップ抵抗
R1〜R4の他端を３極のショートコネクタJP1 ，JP2 に装
着するショートソケットＳで切り換える。１対のショー
トコネクタJP1 ，JP2 は、互いに平行に、かつ、位置を
ずらして相対向して配置する。 【効果】 ショートコネクタのピンの数を削減できる。
回路基板を小型化できる。
接続する。 【構成】 ファクシミリ装置のＮＣＵの回路基板に４個
のチップ抵抗R1〜R4と２個の３極のショートコネクタJP
1 ，JP2 とを実装する。各配線部C1，C2にそれぞれ２個
のチップ抵抗R1〜R4の一端を接続し、これらチップ抵抗
R1〜R4の他端を３極のショートコネクタJP1 ，JP2 に装
着するショートソケットＳで切り換える。１対のショー
トコネクタJP1 ，JP2 は、互いに平行に、かつ、位置を
ずらして相対向して配置する。 【効果】 ショートコネクタのピンの数を削減できる。
回路基板を小型化できる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の回路部の中の１
個の回路部を選択的に接続する回路接続装置に関する。
個の回路部を選択的に接続する回路接続装置に関する。
【０００２】
【従来の技術】従来、例えば、図１２および図１３に示
す回路接続装置が知られている。この回路接続装置は、
電子機器のプリント基板１上で、一方の配線部2aと他方
の配線部2bとの間を、あらかじめプリント基板１に実装
された４個の素子R1〜R4の中の１個の素子R1〜R4により
接続するもので、各素子R1〜R4に対してそれぞれ２個
（１対）のショートピン３，３を備えた８極のショート
コネクタ４と、対をなすショートピン３，３同士を接続
するショートソケット５とを備えている。そして、対を
なすショートピン３，３は、それぞれ一方の配線部2a
と、他方の配線部2bに接続された素子R1〜R4とに接続さ
れ、いずれかのショートピン３，３同士をショートソケ
ット５にて接続することにより、特定の素子R1〜R4を選
択して回路に接続できるようになっている。
す回路接続装置が知られている。この回路接続装置は、
電子機器のプリント基板１上で、一方の配線部2aと他方
の配線部2bとの間を、あらかじめプリント基板１に実装
された４個の素子R1〜R4の中の１個の素子R1〜R4により
接続するもので、各素子R1〜R4に対してそれぞれ２個
（１対）のショートピン３，３を備えた８極のショート
コネクタ４と、対をなすショートピン３，３同士を接続
するショートソケット５とを備えている。そして、対を
なすショートピン３，３は、それぞれ一方の配線部2a
と、他方の配線部2bに接続された素子R1〜R4とに接続さ
れ、いずれかのショートピン３，３同士をショートソケ
ット５にて接続することにより、特定の素子R1〜R4を選
択して回路に接続できるようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、各素子R1〜R4に対してそれぞれ２個のシ
ョートピン３が必要で、４個の素子R1〜R4に対しては８
極のショートコネクタ４が必要になり、製造コストの低
減や、プリント基板１の小型化などが困難であるとの問
題を有している。
来の構成では、各素子R1〜R4に対してそれぞれ２個のシ
ョートピン３が必要で、４個の素子R1〜R4に対しては８
極のショートコネクタ４が必要になり、製造コストの低
減や、プリント基板１の小型化などが困難であるとの問
題を有している。
【０００４】本発明は、このような点に鑑みなされたも
ので、複数の回路部を選択的に接続できる小型で安価な
回路接続装置を提供することを目的とする。
ので、複数の回路部を選択的に接続できる小型で安価な
回路接続装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の回路接続装置
は、一方の配線部と他方の配線部との間を、（２ｎ＋
２）個（但しｎは自然数）の回路部の中の１つの回路部
により選択的に接続する回路接続装置において、互いに
等間隔に配置された（２ｎ＋１）個の端子部を備え、互
いに相対向して配置された一対の接続部と、前記各接続
部の隣接する端子部同士を選択的に接続する導通体とを
備え、前記１番目の回路部は、前記一方の接続部の１番
目の端子部と前記他方の配線部との間に接続され、前記
（２ｎ＋２）番目の回路部は、前記一方の配線部と前記
他方の接続部の（２ｎ＋１）番目の端子部との間に接続
され、前記ｍ番目（但しｍは自然数、かつ、１＜ｍ＜２
ｎ＋２）の回路部は、前記一方の接続部のｍ番目の端子
部と、前記他方の接続部の（ｍ−１）番目の端子部との
間に接続され、前記一方の接続部の（２ｋ）番目（但し
ｋは自然数、かつ、１≦ｋ≦ｎ）の端子部は、それぞれ
前記一方の配線部に接続され、前記他方の接続部の（２
ｋ）番目の端子部は、それぞれ前記他方の配線部に接続
されたものである。
は、一方の配線部と他方の配線部との間を、（２ｎ＋
２）個（但しｎは自然数）の回路部の中の１つの回路部
により選択的に接続する回路接続装置において、互いに
等間隔に配置された（２ｎ＋１）個の端子部を備え、互
いに相対向して配置された一対の接続部と、前記各接続
部の隣接する端子部同士を選択的に接続する導通体とを
備え、前記１番目の回路部は、前記一方の接続部の１番
目の端子部と前記他方の配線部との間に接続され、前記
（２ｎ＋２）番目の回路部は、前記一方の配線部と前記
他方の接続部の（２ｎ＋１）番目の端子部との間に接続
され、前記ｍ番目（但しｍは自然数、かつ、１＜ｍ＜２
ｎ＋２）の回路部は、前記一方の接続部のｍ番目の端子
部と、前記他方の接続部の（ｍ−１）番目の端子部との
間に接続され、前記一方の接続部の（２ｋ）番目（但し
ｋは自然数、かつ、１≦ｋ≦ｎ）の端子部は、それぞれ
前記一方の配線部に接続され、前記他方の接続部の（２
ｋ）番目の端子部は、それぞれ前記他方の配線部に接続
されたものである。
【０００６】
【作用】本発明の回路接続装置では、いずれかの接続部
のいずれかの端子部間に導通体を装着することにより、
この導通体を介して一方の配線部と他方の配線部との間
にいずれかの回路部が接続される。導通体は１種類で良
く、また、各接続部に各回路部についてそれぞれ２個の
端子部を設ける必要がなく、それぞれ回路部の２倍より
も少ない個数の端子部を設ければ良いため、製造コスト
が低減されるとともに、回路接続装置が小型化される。
のいずれかの端子部間に導通体を装着することにより、
この導通体を介して一方の配線部と他方の配線部との間
にいずれかの回路部が接続される。導通体は１種類で良
く、また、各接続部に各回路部についてそれぞれ２個の
端子部を設ける必要がなく、それぞれ回路部の２倍より
も少ない個数の端子部を設ければ良いため、製造コスト
が低減されるとともに、回路接続装置が小型化される。
【０００７】
【実施例】以下、本発明の回路接続装置の一実施例の構
成を図面を参照して説明する。
成を図面を参照して説明する。
【０００８】図２において、11は回路基板で、この回路
基板11は、例えば、ファクシミリ装置のＮＣＵ（ネット
ワークコントロールユニット）のＰＣＢ（回路基板）を
構成している。そして、この回路基板11は、各国のＰＴ
Ｔ規格に合致する部品を備え、これら部品をスイッチ機
構により選択して接続することにより、各国ごとに合致
するＰＴＴ規格を設定できる、いわゆるマルチ ＮＣＵ
ＰＣＢを構成している。
基板11は、例えば、ファクシミリ装置のＮＣＵ（ネット
ワークコントロールユニット）のＰＣＢ（回路基板）を
構成している。そして、この回路基板11は、各国のＰＴ
Ｔ規格に合致する部品を備え、これら部品をスイッチ機
構により選択して接続することにより、各国ごとに合致
するＰＴＴ規格を設定できる、いわゆるマルチ ＮＣＵ
ＰＣＢを構成している。
【０００９】そして、図１および図２に示すように、こ
の回路基板11を構成する基板（ＰＷＢ）12の部品実装面
12a には、接続部としての第１および第２のショートコ
ネクタJP1 ，JP2 が実装されている。これらのショート
コネクタJP1 ，JP2 は、いわゆる３極のショートコネク
タで、それぞれ端子部としての第１ないし第３のピンJP
11，JP21，JP12，JP22，JP13，JP23が互いに直線状に等
間隔に設けられている。また、各ショートコネクタJP1
，JP2 の第１のピンJP11，JP21と第２のピンJP12，JP2
2との間にはａと標記され、第２のピンJP12，JP22と第
３のピンJP13，JP23との間にはｂと標記されている。
の回路基板11を構成する基板（ＰＷＢ）12の部品実装面
12a には、接続部としての第１および第２のショートコ
ネクタJP1 ，JP2 が実装されている。これらのショート
コネクタJP1 ，JP2 は、いわゆる３極のショートコネク
タで、それぞれ端子部としての第１ないし第３のピンJP
11，JP21，JP12，JP22，JP13，JP23が互いに直線状に等
間隔に設けられている。また、各ショートコネクタJP1
，JP2 の第１のピンJP11，JP21と第２のピンJP12，JP2
2との間にはａと標記され、第２のピンJP12，JP22と第
３のピンJP13，JP23との間にはｂと標記されている。
【００１０】そして、これらショートコネクタJP1 ，JP
2 の第１のピンJP11，JP21と第２のピンJP12，JP22との
間（以下ａ）、あるいは第２のピンJP12，JP22と第３の
ピンJP13，JP23との間（以下ｂ）のいずれかに、導通体
としてのショートソケットＳが接続され、いずれかの第
２のピンJP12，JP22に対して、隣接する第１のピンJP1
1，JP21あるいは第３のピンJP13，JP23が短絡すなわち
電気的に接続されるスイッチ機構が構成されている。
2 の第１のピンJP11，JP21と第２のピンJP12，JP22との
間（以下ａ）、あるいは第２のピンJP12，JP22と第３の
ピンJP13，JP23との間（以下ｂ）のいずれかに、導通体
としてのショートソケットＳが接続され、いずれかの第
２のピンJP12，JP22に対して、隣接する第１のピンJP1
1，JP21あるいは第３のピンJP13，JP23が短絡すなわち
電気的に接続されるスイッチ機構が構成されている。
【００１１】さらに、各ショートコネクタJP1 ，JP2
は、所定の距離を介して互いにほぼ平行状に配置されて
いるとともに、第１のショートコネクタJP1 の第２のピ
ンJP12は、第２のショートコネクタJP2 の第１のピンJP
21に対向するように位置をずらして配置されている。
は、所定の距離を介して互いにほぼ平行状に配置されて
いるとともに、第１のショートコネクタJP1 の第２のピ
ンJP12は、第２のショートコネクタJP2 の第１のピンJP
21に対向するように位置をずらして配置されている。
【００１２】また、基板12の裏面側に位置する半田面12
b には、ショートコネクタJP1 ，JP2 同士の間に位置し
て、回路部としての第１ないし第４のチップ抵抗R1〜R4
が実装されている。そして、これら第１ないし第４のチ
ップ抵抗R1〜R4は、例えば、第１のチップ抵抗R1には、
イギリスのＰＴＴ用の抵抗値が設定され、第２のチップ
抵抗R2には、ドイツのＰＴＴ用の抵抗値が設定され、第
３のチップ抵抗R3には、スイスのＰＴＴ用の抵抗値が設
定され、第４のチップ抵抗R4には、スペインのＰＴＴ用
の抵抗値が設定されている。
b には、ショートコネクタJP1 ，JP2 同士の間に位置し
て、回路部としての第１ないし第４のチップ抵抗R1〜R4
が実装されている。そして、これら第１ないし第４のチ
ップ抵抗R1〜R4は、例えば、第１のチップ抵抗R1には、
イギリスのＰＴＴ用の抵抗値が設定され、第２のチップ
抵抗R2には、ドイツのＰＴＴ用の抵抗値が設定され、第
３のチップ抵抗R3には、スイスのＰＴＴ用の抵抗値が設
定され、第４のチップ抵抗R4には、スペインのＰＴＴ用
の抵抗値が設定されている。
【００１３】そして、この基板12の半田面12b には、所
定の回路に接続された一方の配線部C1と、他の所定の回
路に接続された他方の配線部C2と、各ショートコネクタ
JP1，JP2 のピンJP11，JP21，JP12，JP22，JP13，JP23
にそれぞれ半田付けして接続される円環状のランド部JP
11a ，JP21a ，JP12a ，JP22a ，JP13a ，JP23a とが印
刷形成されている。
定の回路に接続された一方の配線部C1と、他の所定の回
路に接続された他方の配線部C2と、各ショートコネクタ
JP1，JP2 のピンJP11，JP21，JP12，JP22，JP13，JP23
にそれぞれ半田付けして接続される円環状のランド部JP
11a ，JP21a ，JP12a ，JP22a ，JP13a ，JP23a とが印
刷形成されている。
【００１４】そして、これらランド部JP11a ，JP21a ，
JP12a ，JP22a ，JP13a ，JP23a から延設されたパター
ンを介して、第１のショートコネクタJP1 の第１のピン
JP11は、第１のチップ抵抗R1の一端に接続され、第２の
ピンJP12は、第２のチップ抵抗R2の一端に接続され、第
３のピンJP13は、第３のチップ抵抗R3の一端に接続され
ている。また、第２のショートコネクタJP2 の第１のピ
ンJP21は、第２のチップ抵抗R2の他端に接続され、第２
のピンJP22は、第３のチップ抵抗R3の他端に接続され、
第３のピンJP23は、第４のチップ抵抗R4の他端に接続さ
れている。さらに、一方の配線部C1は、ランド部JP12a
を介して第２のチップ抵抗R2の一端に接続されていると
ともに、第４のチップ抵抗R4の一端に接続されている。
また、他方の配線部C2は、ランド部JP22a を介して第３
のチップ抵抗R3の他端に接続されているとともに、第１
のチップ抵抗R1の他端に接続されている。
JP12a ，JP22a ，JP13a ，JP23a から延設されたパター
ンを介して、第１のショートコネクタJP1 の第１のピン
JP11は、第１のチップ抵抗R1の一端に接続され、第２の
ピンJP12は、第２のチップ抵抗R2の一端に接続され、第
３のピンJP13は、第３のチップ抵抗R3の一端に接続され
ている。また、第２のショートコネクタJP2 の第１のピ
ンJP21は、第２のチップ抵抗R2の他端に接続され、第２
のピンJP22は、第３のチップ抵抗R3の他端に接続され、
第３のピンJP23は、第４のチップ抵抗R4の他端に接続さ
れている。さらに、一方の配線部C1は、ランド部JP12a
を介して第２のチップ抵抗R2の一端に接続されていると
ともに、第４のチップ抵抗R4の一端に接続されている。
また、他方の配線部C2は、ランド部JP22a を介して第３
のチップ抵抗R3の他端に接続されているとともに、第１
のチップ抵抗R1の他端に接続されている。
【００１５】そして、この状態で、第１のショートコネ
クタJP1 のａの位置にショートソケットＳを嵌め込んで
実装することにより、一方の配線部C1と他方の配線部C2
との間が第１のチップ抵抗R1を介して接続される。ま
た、第１のショートコネクタJP1 のｂの位置にショート
ソケットＳを実装することにより、一方の配線部C1と他
方の配線部C2との間が第３のチップ抵抗R3を介して接続
される。そして、第２のショートコネクタJP2 のａの位
置にショートソケットＳを実装することにより、一方の
配線部C1と他方の配線部C2との間が第２のチップ抵抗R2
を介して接続される。さらに、第２のショートコネクタ
JP2 のｂの位置にショートソケットＳを実装することに
より、一方の配線部C1と他方の配線部C2との間が第４の
チップ抵抗R4を介して接続されるようになっている。
クタJP1 のａの位置にショートソケットＳを嵌め込んで
実装することにより、一方の配線部C1と他方の配線部C2
との間が第１のチップ抵抗R1を介して接続される。ま
た、第１のショートコネクタJP1 のｂの位置にショート
ソケットＳを実装することにより、一方の配線部C1と他
方の配線部C2との間が第３のチップ抵抗R3を介して接続
される。そして、第２のショートコネクタJP2 のａの位
置にショートソケットＳを実装することにより、一方の
配線部C1と他方の配線部C2との間が第２のチップ抵抗R2
を介して接続される。さらに、第２のショートコネクタ
JP2 のｂの位置にショートソケットＳを実装することに
より、一方の配線部C1と他方の配線部C2との間が第４の
チップ抵抗R4を介して接続されるようになっている。
【００１６】このように、本実施例によれば、各ショー
トコネクタJP1 ，JP2 のａまたはｂの位置にショートソ
ケットＳを嵌め込んで実装することにより、４個のチッ
プ抵抗R1〜R4を容易に切り換えて回路に接続することが
できる。
トコネクタJP1 ，JP2 のａまたはｂの位置にショートソ
ケットＳを嵌め込んで実装することにより、４個のチッ
プ抵抗R1〜R4を容易に切り換えて回路に接続することが
できる。
【００１７】また、各配線部C1，C2にそれぞれ２個のチ
ップ抵抗R1〜R4の一端を接続し、これらチップ抵抗R1〜
R4の他端を３極のショートコネクタJP1 ，JP2 で切り換
えるようにしたため、ショートソケットＳは１種類のも
のを１個備えれば良く、また、各ショートコネクタJP1
，JP2 は、それぞれ３個のピンJP11，JP21，JP12，JP2
2，JP13，JP23を備えた３極のものを用いることができ
るため、各チップ抵抗R1〜R4についてそれぞれ２個のピ
ンを設ける必要がなく、ピンの数を２個減らすことがで
きる。そこで、製造コストを低減できるとともに、回路
基板11を小型化し、あるいは電子部品の実装面積を増加
させることができる。
ップ抵抗R1〜R4の一端を接続し、これらチップ抵抗R1〜
R4の他端を３極のショートコネクタJP1 ，JP2 で切り換
えるようにしたため、ショートソケットＳは１種類のも
のを１個備えれば良く、また、各ショートコネクタJP1
，JP2 は、それぞれ３個のピンJP11，JP21，JP12，JP2
2，JP13，JP23を備えた３極のものを用いることができ
るため、各チップ抵抗R1〜R4についてそれぞれ２個のピ
ンを設ける必要がなく、ピンの数を２個減らすことがで
きる。そこで、製造コストを低減できるとともに、回路
基板11を小型化し、あるいは電子部品の実装面積を増加
させることができる。
【００１８】さらに、上記の１対のショートコネクタJP
1 ，JP2 は、互いに平行に、かつ、位置をずらして互い
に組み合うように相対向して配置したため、回路パター
ンおよびチップ抵抗R1〜R4を狭い面積に効率良く配置で
き、回路基板11を小型化し、あるいは電子部品の実装面
積を増加させることができる。
1 ，JP2 は、互いに平行に、かつ、位置をずらして互い
に組み合うように相対向して配置したため、回路パター
ンおよびチップ抵抗R1〜R4を狭い面積に効率良く配置で
き、回路基板11を小型化し、あるいは電子部品の実装面
積を増加させることができる。
【００１９】この点、例えば、図３および図４に示すよ
うに、３極のショートコネクタJP1，JP2 を互いに向き
合わないように直線上に配置し、各ショートコネクタJP
1 ，JP2 の第２のピンJP12，JP22に一方の配線部C1を接
続し、各ショートコネクタJP1 ，JP2 の第１および第３
のピンJP11，JP21，JP13，JP23にそれぞれチップ抵抗R1
〜R4の一端を接続するとともに、これらチップ抵抗R1〜
R4の他端を他方の配線部C2に接続する構成が考えられる
が、チップ抵抗R1〜R4のような平面略矩形状の回路部を
接続する場合には、各チップ抵抗R1〜R4同士の間に空間
部16，16が形成されてしまい、図１などに示す実施例に
比べて、回路基板11が大型化し、あるいは、回路基板11
の電子部品の実装面積の増加が小さくなる。
うに、３極のショートコネクタJP1，JP2 を互いに向き
合わないように直線上に配置し、各ショートコネクタJP
1 ，JP2 の第２のピンJP12，JP22に一方の配線部C1を接
続し、各ショートコネクタJP1 ，JP2 の第１および第３
のピンJP11，JP21，JP13，JP23にそれぞれチップ抵抗R1
〜R4の一端を接続するとともに、これらチップ抵抗R1〜
R4の他端を他方の配線部C2に接続する構成が考えられる
が、チップ抵抗R1〜R4のような平面略矩形状の回路部を
接続する場合には、各チップ抵抗R1〜R4同士の間に空間
部16，16が形成されてしまい、図１などに示す実施例に
比べて、回路基板11が大型化し、あるいは、回路基板11
の電子部品の実装面積の増加が小さくなる。
【００２０】なお、上記の実施例では、４個のチップ抵
抗R1〜R4を切り換える構成について説明したが、選択的
に接続される回路部は、チップ抵抗に限られるものでは
なくコンデンサや、ツェナダイオードなどを用いても良
い。また、例えば、図５に示すように、第２のチップ抵
抗R2に代えて、複数の素子を組み合わせた回路13を接続
し、第３のチップ抵抗R3に代えて、パターンのみを形成
して短絡（接続）された回路部14とし、さらに、第４の
チップ抵抗R4に代えて、素子を設けずに絶縁（切断）さ
れた回路部15とすることなどもできる。
抗R1〜R4を切り換える構成について説明したが、選択的
に接続される回路部は、チップ抵抗に限られるものでは
なくコンデンサや、ツェナダイオードなどを用いても良
い。また、例えば、図５に示すように、第２のチップ抵
抗R2に代えて、複数の素子を組み合わせた回路13を接続
し、第３のチップ抵抗R3に代えて、パターンのみを形成
して短絡（接続）された回路部14とし、さらに、第４の
チップ抵抗R4に代えて、素子を設けずに絶縁（切断）さ
れた回路部15とすることなどもできる。
【００２１】さらに、上記の実施例では、３極のショー
トコネクタJP1 ，JP2 を用いて４個のチップ抵抗R1〜R4
を切り換える構成について説明したが、各ショートコネ
クタJP1 ，JP2 の端子数は３個に限られるものではな
く、例えば、図６に示すように、５極のショートコネク
タJP1 ，JP2 を用いて６個のチップ抵抗R1〜R6を切り換
えることもできる。
トコネクタJP1 ，JP2 を用いて４個のチップ抵抗R1〜R4
を切り換える構成について説明したが、各ショートコネ
クタJP1 ，JP2 の端子数は３個に限られるものではな
く、例えば、図６に示すように、５極のショートコネク
タJP1 ，JP2 を用いて６個のチップ抵抗R1〜R6を切り換
えることもできる。
【００２２】すなわち、４個以上の偶数個の回路部R1〜
R6に対して、各ショートコネクタJP1 ，JP2 の端子数
は、回路部の個数よりも１個少ない５個以上の奇数と
し、一端の回路部R1を、第１のショートコネクタJP1 の
一端の端子部JP11と他方の配線部C2との間に接続し、他
端の回路部R6を、第２のショートコネクタJP2 の他端の
端子部JP25と一方の配線部C1との間に接続するととも
に、他の回路部R2〜R5を、第１のショートコネクタJP1
と端子部と第２のショートコネクタJP2 の端子部同士の
間に順次接続し、さらに、各ショートコネクタJP1 ，JP
2 の偶数番目のピンJP12，JP14，JP22，JP24にそれぞれ
配線部C1，C2を接続することにより、必要なピンの数を
２個削減して、製造コストを削減するとともに、基板を
小型化することができる。
R6に対して、各ショートコネクタJP1 ，JP2 の端子数
は、回路部の個数よりも１個少ない５個以上の奇数と
し、一端の回路部R1を、第１のショートコネクタJP1 の
一端の端子部JP11と他方の配線部C2との間に接続し、他
端の回路部R6を、第２のショートコネクタJP2 の他端の
端子部JP25と一方の配線部C1との間に接続するととも
に、他の回路部R2〜R5を、第１のショートコネクタJP1
と端子部と第２のショートコネクタJP2 の端子部同士の
間に順次接続し、さらに、各ショートコネクタJP1 ，JP
2 の偶数番目のピンJP12，JP14，JP22，JP24にそれぞれ
配線部C1，C2を接続することにより、必要なピンの数を
２個削減して、製造コストを削減するとともに、基板を
小型化することができる。
【００２３】またなお、上記の実施例では、４個のチッ
プ抵抗R1〜R4を実装した回路基板11からなるマルチ Ｎ
ＣＵ ＰＣＢを構成したが、例えば、この回路基板11の
基板12に１個のチップ抵抗R1のみを実装し、ある１か国
のＰＴＴ規格のみに合致するいわゆるノーマル ＮＣＵ
ＰＣＢを構成することもできる。
プ抵抗R1〜R4を実装した回路基板11からなるマルチ Ｎ
ＣＵ ＰＣＢを構成したが、例えば、この回路基板11の
基板12に１個のチップ抵抗R1のみを実装し、ある１か国
のＰＴＴ規格のみに合致するいわゆるノーマル ＮＣＵ
ＰＣＢを構成することもできる。
【００２４】そして、マルチ ＮＣＵ ＰＣＢとノーマ
ル ＮＣＵ ＰＣＢとに用いる基板31には、図７に示す
基板31のように、半田面31b および部品実装面31a の少
なくとも一方に、各ショートコネクタJP1 ，JP2 のピン
JP11，JP21，JP12，JP22，JP13，JP23が挿通するスルー
ホールJP11b ，JP21b ，JP12b ，JP22b ，JP13b ，JP23
b の周囲に位置して、円環状のランド部JP11a ，JP21a
，JP12a ，JP22a ，JP13a ，JP23a を形成し、ノーマ
ル ＮＣＵ ＰＣＢを構成する際には、各ショートコネ
クタJP1 ，JP2 を実装せずに、図８に示すように、ラン
ド部JP11a 〜JP23a 同士を適宜ディスクリートの０Ω抵
抗器33やすずメッキ線34にて接続し、あるいは、図８に
示すように、これらランド部JP11a 〜JP23a とは別に専
用のチップジャンパ用パターン35を形成し、このチップ
ジャンパ用パターン35に半田付けして接続されるチップ
ジャンパ（チップ抵抗）36，36を介して、１個のチップ
抵抗R1を回路に接続するようになっている。
ル ＮＣＵ ＰＣＢとに用いる基板31には、図７に示す
基板31のように、半田面31b および部品実装面31a の少
なくとも一方に、各ショートコネクタJP1 ，JP2 のピン
JP11，JP21，JP12，JP22，JP13，JP23が挿通するスルー
ホールJP11b ，JP21b ，JP12b ，JP22b ，JP13b ，JP23
b の周囲に位置して、円環状のランド部JP11a ，JP21a
，JP12a ，JP22a ，JP13a ，JP23a を形成し、ノーマ
ル ＮＣＵ ＰＣＢを構成する際には、各ショートコネ
クタJP1 ，JP2 を実装せずに、図８に示すように、ラン
ド部JP11a 〜JP23a 同士を適宜ディスクリートの０Ω抵
抗器33やすずメッキ線34にて接続し、あるいは、図８に
示すように、これらランド部JP11a 〜JP23a とは別に専
用のチップジャンパ用パターン35を形成し、このチップ
ジャンパ用パターン35に半田付けして接続されるチップ
ジャンパ（チップ抵抗）36，36を介して、１個のチップ
抵抗R1を回路に接続するようになっている。
【００２５】このとき、図１０に示すように、基板31の
部品実装面31a および半田面31b の少なくとも一方に形
成した各ショートコネクタJP1 ，JP2 用のランド部JP11
a 〜JP23a の外形形状を、チップジャンパ38に適した四
角形状に形成することにより、図１１に示すように、こ
れらランド部JP11a 〜JP23a にそのままチップジャンパ
38を実装して、回路部としてのチップ抵抗R1を回路に容
易かつ確実に接続することができる。そこで、ノーマル
ＮＣＵ ＰＣＢを構成する際に必要となる０Ω抵抗器
33、すずメッキ線34、あるいは専用のチップジャンパ用
パターン35などを不要にして、製造コストを低減できる
とともに、基板31を小型化し、あるいは部品の実装面積
を大きくすることができる。
部品実装面31a および半田面31b の少なくとも一方に形
成した各ショートコネクタJP1 ，JP2 用のランド部JP11
a 〜JP23a の外形形状を、チップジャンパ38に適した四
角形状に形成することにより、図１１に示すように、こ
れらランド部JP11a 〜JP23a にそのままチップジャンパ
38を実装して、回路部としてのチップ抵抗R1を回路に容
易かつ確実に接続することができる。そこで、ノーマル
ＮＣＵ ＰＣＢを構成する際に必要となる０Ω抵抗器
33、すずメッキ線34、あるいは専用のチップジャンパ用
パターン35などを不要にして、製造コストを低減できる
とともに、基板31を小型化し、あるいは部品の実装面積
を大きくすることができる。
【００２６】さらに、例えば、基板31の部品実装面31a
には各ショートコネクタJP1 ，JP2用のシルク番号JP1
を付すのに対して、図１０に示すように、基板31の半田
面31b には、チップジャンパ38用のシルク番号JPS1を付
して、これらのシルク番号を互いに異ならしめることに
より、組み立ての際に各部品を誤った位置に取り付ける
ことを抑制することができる。
には各ショートコネクタJP1 ，JP2用のシルク番号JP1
を付すのに対して、図１０に示すように、基板31の半田
面31b には、チップジャンパ38用のシルク番号JPS1を付
して、これらのシルク番号を互いに異ならしめることに
より、組み立ての際に各部品を誤った位置に取り付ける
ことを抑制することができる。
【００２７】
【発明の効果】本発明の回路接続装置によれば、いずれ
かの接続部のいずれかの端子部間に導通体を装着するこ
とにより、この導通体を介して一方の配線部と他方の配
線部との間にいずれかの回路部を選択して容易に接続で
きる。そして、導通体は１種類で良く、また、各接続部
に各回路部についてそれぞれ２個の端子部を設ける必要
はなく、それぞれ回路部の２倍よりも少ない個数の端子
部を設ければ良いため、製造コストを低減できるととも
に、回路接続装置を小型化し、あるいは部品の実装面積
を増加させることができる。
かの接続部のいずれかの端子部間に導通体を装着するこ
とにより、この導通体を介して一方の配線部と他方の配
線部との間にいずれかの回路部を選択して容易に接続で
きる。そして、導通体は１種類で良く、また、各接続部
に各回路部についてそれぞれ２個の端子部を設ける必要
はなく、それぞれ回路部の２倍よりも少ない個数の端子
部を設ければ良いため、製造コストを低減できるととも
に、回路接続装置を小型化し、あるいは部品の実装面積
を増加させることができる。
【図１】本発明の回路接続装置の一実施例を示す回路図
である。
である。
【図２】同上回路接続装置の一部の斜視図である。 （ａ）は部品実装面側からみた斜視図 （ｂ）は半田面側からみた斜視図
【図３】回路接続装置の説明図である。
【図４】同上回路接続装置の説明図である。 （ａ）は部品実装面側からみた斜視図 （ｂ）は半田面側からみた斜視図
【図５】本発明の回路接続装置の他の実施例を示す回路
図である。
図である。
【図６】本発明の回路接続装置のさらに他の実施例を示
す回路図である。
す回路図である。
【図７】本発明の回路接続装置のさらに他の実施例を示
す基板の半田面側の平面図である。
す基板の半田面側の平面図である。
【図８】回路接続装置の説明図である。
【図９】同上回路接続装置の説明図である。
【図１０】本発明の回路接続装置のさらに他の実施例を
示す基板の半田面側の平面図である。
示す基板の半田面側の平面図である。
【図１１】同上回路接続装置の一部の平面図である。
【図１２】従来の回路接続装置を示す回路図である。
【図１３】同上回路接続装置の一部の斜視図である。 （ａ）は部品実装面側からみた斜視図 （ｂ）は半田面側からみた斜視図
C1 一方の配線部 C2 他方の配線部 JP1 接続部としての第１のショートコネクタ JP11，JP21 端子部としての第１のピン JP12，JP22 端子部としての第２のピン JP13，JP23 端子部としての第３のピン JP2 接続部としての第２のショートコネクタ R1 回路部としての第１のチップ抵抗 R2 回路部としての第２のチップ抵抗 R3 回路部としての第３のチップ抵抗 R4 回路部としての第４のチップ抵抗 Ｓ 導通体としてのショートソケット
Claims (1)
- 【請求項１】 一方の配線部と他方の配線部との間を、
（２ｎ＋２）個（但しｎは自然数）の回路部の中の１つ
の回路部により選択的に接続する回路接続装置におい
て、 互いに等間隔に配置された（２ｎ＋１）個の端子部を備
え、互いに相対向して配置された一対の接続部と、 前記各接続部の隣接する端子部同士を選択的に接続する
導通体とを備え、 前記１番目の回路部は、前記一方の接続部の１番目の端
子部と前記他方の配線部との間に接続され、 前記（２ｎ＋２）番目の回路部は、前記一方の配線部と
前記他方の接続部の（２ｎ＋１）番目の端子部との間に
接続され、 前記ｍ番目（但しｍは自然数、かつ、１＜ｍ＜２ｎ＋
２）の回路部は、前記一方の接続部のｍ番目の端子部
と、前記他方の接続部の（ｍ−１）番目の端子部との間
に接続され、 前記一方の接続部の（２ｋ）番目（但しｋは自然数、か
つ、１≦ｋ≦ｎ）の端子部は、それぞれ前記一方の配線
部に接続され、 前記他方の接続部の（２ｋ）番目の端子部は、それぞれ
前記他方の配線部に接続されたことを特徴とする回路接
続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13443395A JP3461057B2 (ja) | 1995-05-31 | 1995-05-31 | 回路接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13443395A JP3461057B2 (ja) | 1995-05-31 | 1995-05-31 | 回路接続装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08329816A true JPH08329816A (ja) | 1996-12-13 |
| JP3461057B2 JP3461057B2 (ja) | 2003-10-27 |
Family
ID=15128268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13443395A Expired - Fee Related JP3461057B2 (ja) | 1995-05-31 | 1995-05-31 | 回路接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461057B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011175812A (ja) * | 2010-02-24 | 2011-09-08 | Ricoh Co Ltd | アダプタ、情報機器、情報システム及び通信方法 |
| JP2012185931A (ja) * | 2011-03-03 | 2012-09-27 | Furukawa Electric Co Ltd:The | 分岐コネクタ |
-
1995
- 1995-05-31 JP JP13443395A patent/JP3461057B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011175812A (ja) * | 2010-02-24 | 2011-09-08 | Ricoh Co Ltd | アダプタ、情報機器、情報システム及び通信方法 |
| JP2012185931A (ja) * | 2011-03-03 | 2012-09-27 | Furukawa Electric Co Ltd:The | 分岐コネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3461057B2 (ja) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6142831A (en) | Multifunction connector assembly | |
| JPH06120912A (ja) | フィルタ電気コネクタ | |
| US10716211B2 (en) | Printed circuit board, printed wiring board, electronic device, and camera | |
| EP0752738A2 (en) | Polarity-sensitive protector device | |
| US5384433A (en) | Printed circuit structure including power, decoupling and signal termination | |
| JPH05102648A (ja) | プリント基板 | |
| CA2524826A1 (en) | Miniaturized imaging module construction technique | |
| KR100355753B1 (ko) | 보드용 커넥터 | |
| CA2219761A1 (en) | Printed circuit board with selectable routing configuration | |
| JPH08329816A (ja) | 回路接続装置 | |
| US6671174B1 (en) | 5-pin surface mount contacts and block assembly | |
| JP2017168476A (ja) | プリント基板の接続装置 | |
| US6906603B2 (en) | High-frequency module for commonality of circuit board | |
| US5534667A (en) | Printed circuit board having zig-zag contact arrangement | |
| JP2007194240A (ja) | プリント基板および電子機器 | |
| RU2007127511A (ru) | Коробка электронного прибора | |
| JP7285759B2 (ja) | 中継装置 | |
| JP5666946B2 (ja) | 分岐コネクタ | |
| JP7282523B2 (ja) | プリント回路板、プリント配線板、電子機器、及びカメラ | |
| JP2004363080A (ja) | 部品組込積層型ジョイントコネクタ | |
| JP2730743B2 (ja) | 汎用プリント配線基板 | |
| JPH09102657A (ja) | 電子内視鏡の固体撮像素子用回路基板 | |
| JP3591909B2 (ja) | 終端モジュール | |
| JPH0331633Y2 (ja) | ||
| KR200150922Y1 (ko) | 피씨비의 배선코넥터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080815 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090815 |
|
| LAPS | Cancellation because of no payment of annual fees |