JPH08328973A - プログラマブルコントローラのバスチェック方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 本体ユニットが実行するユーザシーケンスプ
ログラムを膨大化、複雑化することがなく、また本体ユ
ニットの負荷を大きく増大することがなくプログラマブ
ルコントローラのバスチェックを行う。 【構成】 バス１１にバス監視ユニット３０を接続し、
バス監視ユニット３０によってバス監視ユニット３０の
ス検査用ビット信号記憶部にバス検査用ビット信号のオ
ン／オフ情報を書き込み、そのバス検査用ビット信号記
憶部に書き込んだバス検査用ビット信号と同じバス検査
用ビット信号をバス監視ユニット３０よりバス１１を経
由して本体ユニット２０に送信し、本体ユニット２０で
そのバス検査用ビット信号をそのまま折り返し送信し、
バス監視ユニットにてその折り返しのバス検査用ビット
信号のオン／オフ情報がバス検査用ビット信号記憶部に
書き込まれているバス検査用ビット信号のオン／オフ情
報に一致しているか否かを判断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ベースユニット上に
配線されたバスにプログラマブルコントローラの本体ユ
ニット、入力ユニット、出力ユニットが接続される型式
のプログラマブルコントローラのバスチェック方法およ
び装置に関し、特にバスの断線、短絡などの故障診断を
行うバスチェック方法および装置に関するものである

【０００２】

【従来の技術】プログラマブルコントローラには、ＰＣ
本体ユニットあるいはＣＰＵユニットと呼ばれる本体ユ
ニットと入力ユニットと出力ユニットとがベースユニッ
ト上に配線されたバスによって接続されるビルドイン型
式のプログラマブルコントローラが知られている。この
プログラマブルコントローラでは、ベースユニット上の
前記バスによって各ユニット間の信号伝送を行い、本体
ユニットが入力ユニットの端子に接続されたリミットス
イッチなどより入力信号を取り込み、この入力信号の取
り込みに従い、出力ユニットの端子に接続されたモータ
や電磁弁などに出力信号を出力することが行われるか
ら、前記バスが、例えば劣化等の要因により断線、短絡
していると、入力ユニットや出力ユニットは、本体ユニ
ットからの信号に対応した正常な動作をしなくなり、プ
ログラマブルコントローラシステム全体が誤動作する虞
れがある。

【０００３】上記のような誤動作を防ぐために、バスの
断線、短絡などの故障診断を行うバスチェックが従来よ
り行われている。

【０００４】図１４は従来より知られているバスチェッ
クを実施するプログラマブルコントローラのシステム構
成を示している。図１４に於いて、符号１００はベース
ユニットを示しており、ベースユニット１００に、電源
ラインやアドレスバス、データバス、コントロールバス
を含むバス１０１が配線されている。バス１０１には、
ユーザ作成のシーケンスプログラムに基づいて入出力制
御を行うＰＣ本体ユニット１０２と、入力ユニット１０
３と、出力ユニット１０４が接続されている。

【０００５】ＰＣ本体ユニット１０２には外部メッセー
ジ用の７セグメントＬＥＤ１０５が設けられている。７
セグメントＬＥＤ１０５は、バス１０１の断線・短絡を
バスチェック用のユーザシーケンスプログラムにより検
出されたときに、バス故障メッセージを表示するために
使用される。

【０００６】入力ユニット１０３には入力端子１０６
が、出力ユニット１０４には出力端子１０７が設けられ
ており、バスチェック時にはワイヤ１０８によって入力
端子１０６と出力端子１０７とが直接接続される。

【０００７】これにより、ＰＣ本体ユニット１０２に接
続されている出力ユニット１０４に対する出力信号は、
入力ユニッ１０３によって入力信号に折り返されること
になる。

【０００８】図１５はバス１０１の断線・短絡チェック
を行うためのラダー回路を示している。バス３の断線・
短絡チェックを行うときは、ユーザは、既存のユーザシ
ーケンスプログラムの任意の位置に、図１５に示されて
いるラダー回路を具現のユーザシーケンスプログラムを
追加しなければならない。

【０００９】図１６は図１５に示されているバス断線・
短絡チェック用のラダーを具現するユーザシーケンスプ
ログラムのフローチャートであり、図１６のフローチャ
ートを参照して従来のバス断線・短絡チェックの手順を
説明する。

【００１０】尚、図１５、図１６において、Ａは入力ユ
ニット１０３の入力端子１０６を、Ｂは出力ユニット１
０４の出力端子１０７を各々示す。

【００１１】バス断線・短絡チェックにおいては、先ず
Ｂがオフであるかに否を判別し（ステップＳ１００
０）、Ｂがオフならば（ステップＳ１０００肯定）、Ｂ
をオンし（ステップＳ１００１）、これに対しＢがオン
ならば（ステップＳ１０００否定）、Ｂをオフする（ス
テップＳ１００２）。

【００１２】Ｂは外部ワイヤ１０８によりＡと接続され
ているから、バス１０１が故障・断線していなければ、
ＢがオンのときはＡもオン、ＢがオフのときはＡもオフ
となる。

【００１３】上述の論理により、次にＡ＝オン、Ｂ＝オ
フであるか否かを判別する（ステップＳ１００３）。Ａ
＝オン、Ｂ＝オフならば（ステップＳ１００３肯定）、
ＰＣ本体ユニット１０２からの出力信号がＰＣ本体ユニ
ット１０２→バス１０１→出力ユニット１０４→外部ワ
イヤ１０８→入力ユニット１０３→バス１０１→ＰＣ本
体ユニット１０２の入力信号に正常に折り返されていな
いという理由により、バス１０１が異常と判定してＰＣ
本体ユニット１０２の７セグメントＬＥＤ１０５に異常
メッセージを表示し（ステップＳ１００４）、ステップ
Ｓ１０００に戻る。

【００１４】Ａ＝オン、Ｂ＝オフ以外ならば（ステップ
Ｓ１００３否定）、次にＡ＝オフ、Ｂ＝オンであるか否
かを判別する（ステップＳ１００５）。Ａ＝オフ、Ｂ＝
オンならば（ステップＳ１００５肯定）、上記と同じ理
由により、バス１０１が異常と判定してＰＣ本体ユニッ
ト１０２の７セグメントＬＥＤ１０５に異常メッセージ
を表示し（ステップＳ１００４）、ステップＳ１０００
に戻る。

【００１５】Ａ＝オフ、Ｂ＝オン以外ならば（ステップ
Ｓ１００５否定）、バス１０７は正常であると判定し、
７セグメントＬＥＤ１０５に異常メッセージを表示せず
にステップＳ１０００に戻る。

【００１６】またバスの終端部にデータの折り返しを行
うバスチェックスレーブを接続し、本体ユニットで送信
信号と折り返し信号とを比較することによりバスの断線
・短絡チェックを行うことが特公平１−２０９５５５号
公報に示されている。

【００１７】

【発明が解決しようとする課題】図１５に示されている
ようなラダー回路によるバス断線・短絡チェックでは、
各ベースユニット毎に入力ユニットと出力ユニットとが
必要となるため、コストアップが生じ、また各ベースユ
ニット毎に図１５に示されているようなラダー回路を具
現するユーザシーケンスプログラムが必要となるため、
本体ユニットが実行するユーザシーケンスプログラムが
膨大かつ複雑化する。このことは、プログラマブルコン
トローラシステムの大規模／複雑化により、一つの本体
ユニットに対して複数個のベースユニットを接続する場
合に、特に顕著なものになる。

【００１８】また従来は、何れのものも、本体ユニット
において、バスチェックを行っていたため、本体ユニッ
トの負荷が増大し、プログラマブルコントローラのスル
ープットが低下することを避けられない。

【００１９】また本体ユニットはバスチェック結果を表
示する７セグメントＬＥＤなどの表示部を備えていなけ
ればならず、表示部がないと、バスが故障していること
をユーザに知らせることができない。

【００２０】この発明は、上述のような問題点に着目し
てなされたものであり、各ベースユニット毎に入力ユニ
ットと出力ユニットとを設ける必要がないと共に、本体
ユニットが実行するユーザシーケンスプログラムを膨大
化、複雑化することがなく、本体ユニットの負荷を大き
く増大することがなく、また本体ユニットが表示部を備
えていることを必須としないように改善されたプログラ
マブルコントローラのバスチェック方法および装置を提
供することを目的としている。

【００２１】

【課題を解決するための手段】上述の如き目的を達成す
るために、この発明によるプログラマブルコントローラ
のバスチェック方法は、ベースユニット上に配線された
バスにプログラマブルコントローラの本体ユニット、入
力ユニット、出力ユニットが接続され、前記バスによっ
て前記本体ユニットと前記入力ユニットおよび前記出力
ユニットとの間の信号伝送を行う型式のプログラマブル
コントローラのバスチェック方法において、前記バスに
バス監視ユニットを接続し、前記バス監視ユニットによ
って当該バス監視ユニットが保有しているバス検査用ビ
ット信号記憶部にバス検査用ビット信号のオン／オフ情
報を書き込み、前記バス検査用ビット信号記憶部に書き
込んだバス検査用ビット信号と同じバス検査用ビット信
号を前記バス監視ユニットより前記バスを経由して前記
本体ユニットに送信し、前記本体ユニットでは前記バス
監視ユニットよりのバス検査用ビット信号をそのまま前
記バス監視ユニットに折り返し送信し、前記バス監視ユ
ニットにて前記バス検査用ビット信号記憶部に書き込ま
れているバス検査用ビット信号のオン／オフ情報と前記
本体ユニットが折り返し送信したバス検査用ビット信号
のオン／オフ情報が一致しているか否かを判断し、当該
バス監視ユニットにてその判断結果をバス検査結果とし
て表示するものである。

【００２２】次の発明によるプログラマブルコントロー
ラのバスチェック方法は、前記バス監視ユニットがバス
検査用ビット信号としてオン信号とオフ信号を交互に送
信するものである。

【００２３】次の発明によるプログラマブルコントロー
ラのバスチェック装置は、ベースユニット上に配線され
たバスにプログラマブルコントローラの本体ユニット、
入力ユニット、出力ユニットが接続され、前記バスによ
って前記本体ユニットと前記入力ユニットおよび前記出
力ユニットとの間の信号伝送を行う型式のプログラマブ
ルコントローラのバスチェック装置において、前記バス
に接続されたバス監視ユニットを有し、前記バス監視ユ
ニットは、バス検査用ビット信号を記憶するバス検査用
ビット信号記憶部と、前記バス検査用ビット信号記憶部
に記憶されたバス検査用ビット信号と同じバス検査用ビ
ット信号を前記バスを経由して前記本体ユニットに送信
するバス検査用ビット信号送信部と、前記本体ユニット
からのバス検査用ビット信号を受信するバス検査用ビッ
ト信号受信部と、前記バス検査用ビット信号記憶部に記
憶されているバス検査用ビット信号のオン／オフ情報と
前記バス検査用ビット信号受信部が受信した前記本体ユ
ニットからのバス検査用ビット信号のオン／オフ情報が
一致しているか否かを判断する判断部と、前記判断部の
判断結果を表示する表示部とを具備し、前記本体ユニッ
トは前記バス監視ユニットよりのバス検査用ビット信号
のオン／オフ情報を受信し、そのバス検査用ビット信号
をそのまま前記バス監視ユニットに送信するバス検査用
ビット信号折り返し部を備えているものである。

【００２４】次の発明によるプログラマブルコントロー
ラのバスチェック方法は、ベースユニット上に配線され
たバスにプログラマブルコントローラの本体ユニット、
入力ユニット、出力ユニットが接続され、前記バスによ
って前記本体ユニットと前記入力ユニットおよび前記出
力ユニットとの間の信号伝送を行う型式のプログラマブ
ルコントローラのバスチェック方法において、前記バス
にバス監視ユニットを接続し、前記バス監視ユニットに
よって当該バス監視ユニットが保有するバス検査データ
部に所定ビット数によるバス検査データを書き込み、前
記検査データ記憶部に書き込まれたバス検査データと同
じバス検査データを前記バス監視ユニットが保有して前
記本体ユニットでも読み書き可能な共有メモリに書き込
み、前記本体ユニットによって前記共有メモリに書き込
まれているバス検査データを読み出して当該バス検査デ
ータを予め定義されているルールに従って変更し、変更
後のバス検査データを前記共有メモリに書き込み、前記
バス検査データ記憶部が記憶しているバス検査データと
前記共有メモリに書き込まれている変更後のバス検査デ
ータとを前記バス監視ユニットにて比較し、この比較結
果をバス検査結果として前記バス監視ユニットにて表示
するものである。

【００２５】次の発明によるプログラマブルコントロー
ラのバスチェック方法は、前記バス検査データが前記バ
スのビット数と同じビット数により構成され、前記バス
監視ユニットはバス検査結果が正常の場合には前記バス
検査データ記憶部のバス検査データをインクリントある
いはデクリメント更新するものである。

【００２６】次の発明によるプログラマブルコントロー
ラのバスチェック装置は、ベースユニット上に配線され
たバスにプログラマブルコントローラの本体ユニット、
入力ユニット、出力ユニットが接続され、前記バスによ
って前記本体ユニットと前記入力ユニットおよび前記出
力ユニットとの間の信号伝送を行う型式のプログラマブ
ルコントローラのバスチェック装置において、前記バス
に接続されたバス監視ユニットを有し、前記バス監視ユ
ニットは、所定ビット数によるバス検査データを記憶す
るバス検査データ記憶部と、前記本体ユニットでも読み
書き可能な共有メモリと、前記バス検査データ記憶部が
記憶しているバス検査データを前記共有メモリに書き込
むデータ書き込み部と、前記バス検査データ記憶部が記
憶しているバス検査データと前記共有メモリに前記本体
ユニットによって書き込まれた変更後のバス検査データ
とを比較する比較部と、前記比較部による比較結果をバ
ス検査結果として表示する表示部とを具備し、前記本体
ユニットは前記共有メモリに書き込まれているバス検査
データを読み出して当該バス検査データを予め定義され
ているルールに従って変更し、変更後のバス検査データ
を前記共有メモリに書き込むバス検査データ変更書き込
み部を備えているものである。

【００２７】

【作用】この発明によるプログラマブルコントローラの
バスチェック方法では、バスに接続されているバス監視
ユニットがバス検査用ビット信号のオン／オフ情報をバ
ス検査用ビット信号記憶部に記憶し、そのバス検査用ビ
ット信号記憶部に書き込んだバス検査用ビット信号と同
じバス検査用ビット信号をバス監視ユニットよりバスを
経由して本体ユニットに送信し、本体ユニットがバス監
視ユニットよりのバス検査用ビット信号をそのままバス
監視ユニットに折り返し送信することにより、バス検査
用ビット信号がバス監視ユニット→バス→本体ユニット
→バス→バス監視ユニットの順で流れたことになり、バ
ス監視ユニットにてバス検査用ビット信号記憶部に書き
込まれているバス検査用ビット信号のオン／オフ情報と
本体ユニットが折り返し送信したバス検査用ビット信号
のオン／オフ情報が一致しているか否かを判断すること
により、バスの断線／故障を検出する。この判断結果は
バス検査結果としてバス監視ユニットにて表示する。

【００２８】これにより各ベースユニット毎に入力ユニ
ットと出力ユニットとを設けることなく、また本体ユニ
ットが実行するユーザシーケンスプログラムを膨大化、
複雑化することなく、しかも本体ユニットの負荷を大き
く増大することがなくバスチェックが行われ、またバス
検査結果をバス監視ユニットにて表示することで、この
表示のために本体ユニットが表示部を備えている必要が
なくなる。

【００２９】次の発明によるプログラマブルコントロー
ラのバスチェック方法では、バスに接続されているバス
監視ユニットがバス検査用ビット信号としてオン信号と
オフ信号を交互に送信することにより、バスの断線と短
絡の検査が交互に行われ、バスの断線と短絡の何れをも
検出できる。

【００３０】次の発明によるプログラマブルコントロー
ラのバスチェック装置では、バスに接続されているバス
監視ユニットが保有しているバス検査用ビット信号記憶
部がバス検査用ビット信号を記憶し、バス監視ユニット
のバス検査用ビット信号送信部がバス検査用ビット信号
記憶部に記憶されたバス検査用ビット信号と同じバス検
査用ビット信号をバスを経由して本体ユニットに送信す
る。本体ユニットのバス検査用ビット信号折り返し部が
バス監視ユニットよりのバス検査用ビット信号のオン／
オフ情報を受信し、そのバス検査用ビット信号をそのま
まバス監視ユニットに送信する。バス監視ユニットのバ
ス検査用ビット信号受信部が本体ユニットからのバス検
査用ビット信号を受信し、バス監視ユニットに設けられ
ている判断部がバス検査用ビット信号記憶部に記憶され
ているバス検査用ビット信号のオン／オフ情報と上述の
バス検査用ビット信号受信部が受信した本体ユニットか
らのバス検査用ビット信号のオン／オフ情報が一致して
いるか否かを判断することにより、バスの断線／故障を
検出する。この判断結果はバス検査結果としてバス監視
ユニットに設けられている表示部に表示される。

【００３１】これにより各ベースユニット毎に入力ユニ
ットと出力ユニットとを設けることなく、また本体ユニ
ットが実行するユーザシーケンスプログラムを膨大化、
複雑化することなく、しかも本体ユニットの負荷を大き
く増大することがなくバスチェックが行われ、またバス
検査結果をバス監視ユニットにて表示することで、この
表示のために本体ユニットが表示部を備えている必要が
なくなる。

【００３２】次の発明によるプログラマブルコントロー
ラのバスチェック方法では、バスに接続されたバス監視
ユニットによって当該バス監視ユニットが保有するバス
検査データ部に所定ビット数によるバス検査データを書
き込み、検査データ記憶部に書き込まれたバス検査デー
タと同じバス検査データをバス監視ユニットが保有して
共有メモリに書き込み、本体ユニットによって共有メモ
リに書き込まれているバス検査データを読み出して当該
バス検査データを予め定義されているルールに従って変
更し、変更後のバス検査データを共有メモリに書き込む
ことで、バス検査データがバス監視ユニット→バス→本
体ユニット→バス→バス監視ユニットの順で流れたこと
になり、バス監視ユニットにてバス検査データ記憶部が
記憶しているバス検査データと前記共有メモリに書き込
まれている変更後のバス検査データとを比較することに
より、バスの断線／故障を検出する。この判断結果はバ
ス検査結果としてバス監視ユニットにて表示する。

【００３３】これにより各ベースユニット毎に入力ユニ
ットと出力ユニットとを設けることなく、また本体ユニ
ットが実行するユーザシーケンスプログラムを膨大化、
複雑化することなく、しかも本体ユニットの負荷を大き
く増大することがなくバスチェックが行われ、またバス
検査結果をバス監視ユニットにて表示することで、この
表示のために本体ユニットが表示部を備えている必要が
なくなる。

【００３４】次の発明によるプログラマブルコントロー
ラのバスチェック方法では、バス検査データがバスのビ
ット数と同じビット数により構成され、バス監視ユニッ
トはバス検査結果が正常の場合にはバス検査データ記憶
部のバス検査データをインクリントあるいはデクリメン
ト更新することにより、バスの全ビットについてバスの
断線／故障を検出する。

【００３５】次の発明によるプログラマブルコントロー
ラのバスチェック装置では、バスに接続されたバス監視
ユニットのバス検査データ記憶部が所定ビット数による
バス検査データを記憶し、データ書き込み部が、バス検
査データ記憶部が記憶しているバス検査データを共有メ
モリに書き込み、本体ユニットのバス検査データ変更書
き込み部が共有メモリに書き込まれているバス検査デー
タを読み出して当該バス検査データを予め定義されてい
るルールに従って変更し、変更後のバス検査データを前
記共有メモリに書き込む。この後にバス監視ユニットの
比較部が、バス検査データ記憶部が記憶しているバス検
査データと共有メモリに本体ユニットによって書き込ま
れた変更後のバス検査データとを比較することにより、
バスの断線／故障を検出する。この判断結果はバス検査
結果としてバス監視ユニットに設けられている表示部に
表示される。

【００３６】これにより各ベースユニット毎に入力ユニ
ットと出力ユニットとを設けることなく、また本体ユニ
ットが実行するユーザシーケンスプログラムを膨大化、
複雑化することなく、しかも本体ユニットの負荷を大き
く増大することがなくバスチェックが行われ、またバス
検査結果をバス監視ユニットにて表示することで、この
表示のために本体ユニットが表示部を備えている必要が
なくなる。

【００３７】

【実施例】

［実施例１］図１はこの発明によるプログラマブルコン
トローラのバスチェック方法の実施に使用されるビルド
イン型式のプログラマブルコントローラのシステム構成
を示している。このプログラマブルコントローラはベー
スユニット１０を有しており、ベースユニット１０に、
従来と同様に、電源ラインやアドレスバス、データバ
ス、コントロールバスを含むバス１１が配線されてい
る。バス１１には、ユーザ作成のシーケンスプログラム
に基づいて入出力制御を行うＰＣ本体ユニット２０と、
バス監視ユニット３０とが各々接続されている。

【００３８】バス１１には他のベースユニットのバスと
に信号の授受を行うコネクタ１２が接続され、コネクタ
１２に接続されるベースユニット結合ケーブル１３によ
ってバス１１と図示されていない他のベースユニットの
バスとの接続を行う。これにより一つのプログラマブル
コントローラにおける装着可能ユニット数の拡大が図ら
れる。

【００３９】図２は実施例１のＰＣ本体ユニット２０の
内部構成を示している。ＰＣ本体ユニット２０は、ＣＰ
Ｕユニットとも呼ばれるものであって、ＣＰＵ２１と、
システムプログラムを書き込まれたＯＳ−ＲＯＭ２２
と、通信ケーブルによってプログラミングコンソールな
どの周辺機器との接続を行う周辺Ｉ／Ｆ部２３と、上述
のプログラミングコンソール等により作成されるユーザ
シーケンスプログラムを書き込まれるユーザシーケンス
プログラムＲＡＭ２４と、ユーザ使用のデバイスＲＡＭ
２５と、ＣＰＵ２１がシステム動作情報などを一時退避
しておくために使用するワークＲＡＭ２６と、プログラ
マブルコントローラにおいてベースユニット１０のバス
１１に接続されているユニットの情報を格納したカード
（ユニット）情報ＲＡＭ２７と、ＰＣ本体ユニット２０
の内部に設けられているシステムバス２８とベースユニ
ット１０のバス１１とをシリアル接続するバスＩ／Ｆ部
２９とを有している。

【００４０】デバイスＲＡＭ２５は、バス１１を経由し
てバスＩ／Ｆ部２９より入力した入力信号をストアする
Ｘメモリ部２５ａと、バスＩ／Ｆ部１９よりバス１１へ
出力する信号をストアするＹメモリ部２５ｂとを備えて
いる。

【００４１】カード情報ＲＡＭ２７は、ベースユニット
１０のバス１１の各スロットに接続されているユニット
の情報を読み出すことができるカード情報メモリであ
り、カード情報ＲＡＭ１７が格納しているカード情報
は、図３に例示されているように、たとえば１６ビット
により構成され、ベースユニット１０に装着されている
ユニットの個数分のビットが有効となり、その各ビット
によりバス１１の各スロットに接続されているユニット
が入出力ユニットであるか、バス監視ユニット３０であ
るかを識別する。ここでは、ＰＣ本体ユニット２０に一
番近い位置に装着されているユニットのカード情報がビ
ット番号０からセットされ、たとえば、ビットが“０”
のときは、入出力ユニットが装着されていることを示
し、“１”のときは、バス監視ユニット３０が装着され
ていることを示す。

【００４２】カード情報ＲＡＭ１７のビット設定はハー
ドウェアロジック（図示せず）により行われ、電源投入
時などにハードウェアロジックが動作していずれのスロ
ットにバス監視ユニット３０が装着されているかにより
所定のビットがセットされる。

【００４３】ＣＰＵ２１は、ＯＳ−ＲＯＭ２２に記述さ
れたシステムプログラムを実行することで、カード情報
ＲＡＭ１７よりバス１１のどのスロットにバス監視ユニ
ット３０が接続されているかを判別し、バス監視ユニッ
ト３０とのデータ交信においては、バス監視ユニット３
０より受信したバス検査用ビット信号をＸメモリ部２５
ａに取り込み、そのバス検査用ビット信号をそのままＹ
メモリ部２５ｂへ転送し、これをバス監視ユニット３０
へ送信するバス検査用ビット信号折り返し処理を行う。
これによりＣＰＵ２１が、ＯＳ−ＲＯＭ２２に記述され
たシステムプログラムを実行することで、バス検査用ビ
ット信号折り返し処理部として機能する。

【００４４】図４は、実施例１のバス監視ユニット３０
の内部構成を示している。バス監視ユニット３０は、Ｃ
ＰＵ３１と、バスチェックのシステムプログラムを書き
込まれたＯＳ−ＲＯＭ３２と、ワークＲＡＭ３３と、デ
バイスＲＡＭ３４と、バス１１の断線・短絡を表示する
バス故障メッセージ用ＬＥＤ３５と、バス監視ユニット
３０の内部に設けられているシステムバス３６とベース
ユニット１０のバス１１とをシリアル接続するバスＩ／
Ｆ部３７とを有している。

【００４５】ワークＲＡＭ３３は、ＣＰＵ３１がバス監
視ユニット２のシステム動作情報などを一時退避してお
くために使用するワークＲＡＭであり、ワークＲＡＭ３
３は、バス検査用ビット信号記憶部３３ａを備えてい
る。バス検査用ビット信号記憶部３３ａが格納するバス
検査用ビット信号は、図５に示されているように、１６
ビットにより構成され、最下位ビットのみ有効とされて
最下位ビットを検査ビットとして使用される。

【００４６】デバイスＲＡＭ３４は、バス検査用ビット
信号記憶部３４ａに書き込まれたバス検査用ビット信号
の最下位ビットのオン・オフ状態を転送されるＸメモリ
部３４ａと、ＰＣ本体ユニット２０のＹメモリ部１５ｂ
よりのバス検査用ビット信号のオン・オフ状態を取り込
むＹメモリ部３４ｂとを有している。

【００４７】ＣＰＵ３１は、ＯＳ−ＲＯＭ３２に書き込
まれているバスチェックのシステムプログラムを実行す
ることにより、バス検査用ビット信号記憶部３３ａにバ
ス検査用ビット信号のオン／オフ情報を書き込み、バス
検査用ビット信号記憶部３３ａに書き込んだバス検査用
ビット信号と同じバス検査用ビット信号をＸメモリ部３
４ａにセットし、これをバス１１を経由してＰＣ本体ユ
ニット２０に送信する動作と、ＰＣ本体ユニット２０よ
りの折り返しのバス検査用ビット信号を受信し、これを
Ｙメモリ部３４ｂに書き込む動作と、バス検査用ビット
信号記憶部３３ａに書き込まれているバス検査用ビット
信号のオン／オフ情報とＹメモリ部３４ｂに書き込まれ
ているバス検査用ビット信号のオン／オフ情報とが一致
しているか否かを判断する動作と、不一致の場合にはバ
ス故障メッセージ用ＬＥＤ３５を点滅させる動作を行
う。

【００４８】これによりＣＰＵ３１が、ＯＳ−ＲＯＭ３
２に書き込まれているバスチェックのシステムプログラ
ムを実行することで、バス検査用ビット信号送信部と、
バス検査用ビット信号受信部と、判断部として機能す
る。

【００４９】次に上述の構成よりなる実施例１のプログ
ラマブルコントローラの動作について説明する。

【００５０】図６はＰＣ本体ユニット２０の全体的な内
部処理ルーチンを示している。この内部処理ルーチンで
は、先ずワークＲＡＭ２６の初期化などのイニシャル処
理を行い（ステップＳ１０）、この後にユーザシーケン
スプログラムＲＡＭ２４内に格納されたシーケンスプロ
グラムを実行する（ステップＳ２０）。シーケンスプロ
グラム実行後には、次回のシーケンスプログラムを実行
するために必要な処理であるエンド処理を行い（ステッ
プＳ３０）、以後ステップＳ２０とステップＳ３０Ｓを
交互に実行する。

【００５１】図７はエンド処理ルーチンを示している。
エンド処理ルーチンでは、先ず周辺Ｉ／Ｆ部２３をもっ
て周辺機器との交信処理を行い、周辺機器からのコマン
ドを受け付け、例えばモニタ処理を行う（ステップＳ１
００）。

【００５２】次に、バス１１に接続されている図示され
ていない入力ユニットからの入力信号をデバイスＲＡＭ
２５内のＸメモリ部２５ａに読み出し、シーケンスプロ
グラムを実行したことにより変化したデバイスＲＡＭ２
５のＹメモリ部２５ｂのオン／オフ情報をバス１１に接
続されている図示されていない出力ユニットに対して出
力するなどの入出力リフレッシュ処理を行う（ステップ
Ｓ１１０）。

【００５３】次に、バス監視ユニット対応処理を行い
（ステップＳ１２０）、バス監視ユニット対応処理完了
後にエンド処理ルーチンを終了する。

【００５４】図８はバス監視ユニット対応処理ルーチン
を示している。バス監視ユニット対応処理ルーチンで
は、先ず、ＣＰＵ２１の内部カウンタＣに１を書き込
み、カウンタＣを初期化する（ステップＳ２００）。

【００５５】次に、カウンタＣがカード装着枚数Ｃｓｅ
ｔまでカウントしたか否かを判別する（ステップＳ２１
０）。カウンタＣがカード装着枚Ｃｓｅｔまでカウント
していれば（ステップＳ２１０肯定）、既にカード装着
枚数分チェックしたこととなり、バス監視ユニット対応
処理ルーチンを終了する。

【００５６】これに対しカウンタＣがカード装着枚数Ｃ
ｓｅｔまでカウントしていなければ（ステップＳ２１０
否定）、カード情報ＲＡＭ２７を参照し、ベースユニッ
ト１０上に装着されたＣ枚目のユニットがバス監視ユニ
ット３０であるか否かを識別する（ステップＳ２２
０）。

【００５７】カード情報ＲＡＭ２７の（カウンタＣ−
１）ビット目が、“１”ならば、バス監視ユニット３０
であるから、この場合には（ステップＳ２２０肯定）、
Ｘメモリ部２５ａに書き込まれているオン／オフ情報を
そのままＹメモリ部２５ｂへ転送し、ＰＣ本体ユニット
２０にてバス監視ユニット３０よりのオン／オフ情報を
そのまま折り返す処理を行う（ステップＳ２３０）。

【００５８】この折り返す処理後、あるいはカード情報
ＲＡＭ２７の（カウンタＣ−１）ビット目が、“１”で
ない場合には（ステップＳ２２０否定）、カウンタＣに
１を加算し（ステップＳ２４０）、ステップＳ２１０に
戻る。

【００５９】図９はバス監視ユニット３０の内部処理ル
ーチンを示している。この内部処理ルーチンでは、先ず
バス検査用ビット信号の検査ビットをオフ（“０”）と
し、これをバス検査用ビット信号記憶部３３ａに書き込
み、バス検査用ビット信号記憶部３４ａを初期化する
（ステップＳ３００）。

【００６０】次に、バス検査用ビット信号記憶部３３ａ
に書き込まれているバス検査用ビット信号のオン／オフ
情報と同じオン／オフ情報、即ち現在の検査ビットをＸ
メモリ部３４ａに書き込み、今回チェックする情報をＸ
メモリ部３４ａにセットする（ステップＳ３１０）。次
に、ソフトウェアによるタイマＴに“０”を書き込み、
タイマＴを初期化する（ステップＳ３２０）。このタイ
マＴは、バス監視ユニット３０のＸメモリ部３４ａのデ
ータが、バス１１→ＰＣ本体ユニット２０のＸメモリ部
２５ａ→ＰＣ本体ユニット２０のＹメモリ部２５ｂ→バ
ス１１→バス監視ユニット３０のＹメモリ部３４ｂの順
で折り返されるまでのタイムアウトチェックを行うため
に使用する。

【００６１】次に、バス監視ユニット３０のＹメモリ部
３４ｂに書き込まれたバス検査用ビット信号のオン／オ
フ情報とバス検査用ビット信号記憶部３４ａに書き込ま
れているバス検査用ビット信号のオン／オフ情報とが一
致しているか否かを判別する（ステップＳ３３０）。

【００６２】Ｙメモリ部３４ｂに書き込まれたバス検査
用ビット信号のオン／オフ情報とバス検査用ビット信号
記憶部３４ａに書き込まれているバス検査用ビット信号
のオン／オフ情報とが一致していれば（ステップＳ３３
０肯定）、上記のルートを経由して、バス検査用ビット
信号が正常に戻ってきたと判定し、この場合には、バス
１１の配線が“０”で故障、即ち断線故障、または
“１”で故障、即ち短絡故障しているかを交互にチェッ
クするために、バス検査用ビット信号の検査ビットのオ
ン／オフを反転し（ステップＳ３４０）、この後にステ
ップＳ３１０に戻って毎回前回と違う検査ビットデータ
をバス検査用ビット信号記憶部３４ａに書き込む。

【００６３】これに対しＹメモリ部３４ｂに書き込まれ
たバス検査用ビット信号のオン／オフ情報とバス検査用
ビット信号記憶部３４ａに書き込まれているバス検査用
ビット信号のオン／オフ情報とが一致していなければ
（ステップＳ３３０否定）、タイマＴの加算処理を行う
（ステップＳ３５０）。次に、タイマＴがセット値Ｔｓ
ｅｔに達したか否かを判別する（ステップＳ３６０）。

【００６４】タイマＴがセット値Ｔｓｅｔに達する以前
であれば（ステップＳ３６０否定）あれば、バス検査用
ビット信号がまだ上記のルートを経由して戻ってきてい
ないと判定し、再度、ステップＳ３３０以下を繰り返
す。

【００６５】タイマＴがセット値Ｔｓｅｔに達すれば
（ステップＳ３６０肯定）、バス１１が断線あるいは短
絡などにより故障したと判定し、バス故障メッセージ用
ＬＥＤ３５を点滅させ（ステップＳ３７０）、バス１１
に故障が発生したことをユーザに知らせる。

【００６６】これにより１ビット分ではあるが、バス１
１を断線故障と短絡故障について診断することができ
る。

【００６７】［実施例２］図１０は実施例２のＰＣ本体
ユニット２０の内部構成を示している。なお、ＰＣ本体
ユニット２０について実施例２において実施例１と同じ
部分は、図２に付けた符号と同じ符号を付けてその説明
を省略する。実施例２では、ワークＲＡＭ２６がハンド
シェークフラグ退避メモリ部２６ａを有している。

【００６８】ハンドシェークフラグは、バス１１のビッ
ト数と同じビット数、例えば１６ビットにより構成され
て１６進数で０ｈ〜０ＦＦＦｈの値を取り、バス１１の
全ビットを順に検査するバス検査データとして使用され
る。

【００６９】ＣＰＵ２１は、ＯＳ−ＲＯＭ２２に記述さ
れたシステムプログラムを実行することで、後述するバ
ス監視ユニット３０の共有メモリ３８に書き込まれてい
るハンドシェークフラグ（バス検査データ）をバス１１
を経由して読み出し、この読み出しハンドシェークフラ
グとハンドシェークフラグ退避メモリ部２６ａにストア
されたハンドシェークフラグとの比較によって共有メモ
リ３８に書き込まれているハンドシェークフラグのイン
クリメント更新、あるいはデクリメント更新を監視し、
共有メモリ３８に書き込まれているハンドシェークフラ
グのインクリメント更新、あるいはデクリメント更新さ
れれば、ハンドシェークフラグを予め定義されているル
ール、例えばハンドシェークフラグの１６進数を１ずつ
インクリメントあるいはデクリメントすると云うような
ルールに従って変更し、変更後のハンドシェークフラグ
をバス１１を経由して共有メモリ３８に書き込むバス検
査データ変更書き込み処理を行う。

【００７０】これによりＣＰＵ２１が、ＯＳ−ＲＯＭ２
２に記述されたシステムプログラムを実行することで、
バス検査データ変更書き込み部として機能する。

【００７１】図１１は実施例２のバス監視ユニット３０
の内部構成を示している。なお、バス監視ユニット３０
について実施例２において実施例１と同じ部分は、図４
に付けた符号と同じ符号を付けてその説明を省略する。
実施例４では、バス監視ユニット３０は、ＰＣ本体ユニ
ット２０も読み書き可能な、換言すれば、ＰＣ本体ユニ
ット２０がバス１１を介して直接アクセス可能な共有メ
モリ３８を有しており、共有メモリ３８は上述のハンド
シェークフラグを記憶する。

【００７２】ワークＲＡＭ３３はバス検査用データ記憶
部としてハンドシェークフラグ退避メモリ部３３ｂを有
している。

【００７３】共有メモリＲＡＭ３８は、揮発性メモリで
あるため、通電直後においては、共有メモリＲＡＭ３８
に格納されるハンドシェークフラグは、“０”であり、
またハンドシェークフラグ退避メモリ部３３ｂのハンド
シェークフラグも同様に“０”である。

【００７４】はじめにＳ１８０に示すようにハンドシェ
ークフラグ退避メモリ２ ＣＰＵ３１は、ＯＳ−ＲＯＭ３２に書き込まれているバ
スチェックのシステムプログラムを実行することによ
り、ハンドシェークフラグ退避メモリ部３３ｂにバス検
査データとしてハンドシェークフラグを書き込み、ハン
ドシェークフラグ退避メモリ部３３ｂに書き込まれたハ
ンドシェークフラグと同じハンドシェークフラグを共有
メモリ３８に書き込む動作と、ハンドシェークフラグ退
避メモリ部３３ｂが記憶しているハンドシェークフラグ
と共有メモリ３８に書き込まれた変更後のハンドシェー
クフラグとを上述のＰＣ本体ユニット２０におけるフラ
グ変更ルールを踏まえて比較する動作と、比較結果が異
常の場合にはバス故障メッセージ用ＬＥＤ３５を点滅さ
せる動作を行う。またＣＰＵ３１は、正常判定時には、
ハンドシェークフラグの１６進数をインクリメント更
新、あるいはデクリメント更新する。なお、この実施例
ではハンドシェークフラグを１つずつインクリメント更
新するものとする。

【００７５】これによりＣＰＵ３１が、ＯＳ−ＲＯＭ３
２に書き込まれているバスチェックのシステムプログラ
ムを実行することで、データ書き込み部と、比較部とし
て機能する。

【００７６】次に上述の構成よりなる実施例２のプログ
ラマブルコントローラの動作について説明する。なお、
ＰＣ本体ユニット２０の全体的な内部処理ルーチンは図
６に示されている実施例１における場合と同じであり、
またエンド処理ルーチンは図７に示されている実施例１
における場合と同じである。

【００７７】図１２は実施例２におけるバス監視ユニッ
ト対応処理ルーチンを示している。このバス監視ユニッ
ト対応処理ルーチンでは、先ず、ＣＰＵ２１の内部カウ
ンタＣに１を書き込み、カウンタＣを初期化する（ステ
ップＳ４００）。

【００７８】次に、カウンタＣがカード装着枚数Ｃｓｅ
ｔまでカウントしたか否かを判別する（ステップＳ４１
０）。カウンタＣがカード装着枚Ｃｓｅｔまでカウント
していれば（ステップＳ４１０肯定）、既にカード装着
枚数分チェックしたこととなり、バス監視ユニット対応
処理ルーチンを終了する。

【００７９】これに対しカウンタＣがカード装着枚数Ｃ
ｓｅｔまでカウントしていなければ（ステップＳ４１０
否定）、カード情報ＲＡＭ２７を参照し、ベースユニッ
ト１０上に装着されたＣ枚目のユニットがバス監視ユニ
ット３０であるか否かを識別する（ステップＳ４２
０）。

【００８０】カード情報ＲＡＭ２７の（カウンタＣ−
１）ビット目が、“１”ならば、バス監視ユニット３０
であるから、この場合には（ステップＳ４２０肯定）、
バス１１を介してバス監視ユニット３０の共有メモリ３
８にアクセスし、共有メモリ３８に書き込まれているハ
ンドシェークフラグが“０”であるか否かを判別する
（ステップＳ４３０）。このハンドシェークフラグが
“０”ならば（ステップＳ４３０肯定）、バス監視ユニ
ット３０がまだ準備中であると判定し、自身のハンドシ
ェークフラグ退避メモリ部２６ａを書き込み、ハンドシ
ェークフラグ退避メモリ部２６ａを初期化する（ステッ
プＳ４４０）。この後にカウンタＣに１を加算し（ステ
ップＳ４８０）、ステップＳ４１０に戻る。

【００８１】共有メモリ３８に書き込まれているハンド
シェークフラグが“０”以外ならば（ステップＳ４３０
否定）、バス監視ユニット２０が動作していると判定
し、このハンドシェークフラグがハンドシェークフラグ
退避メモリ部２６ａを書き込まれているハンドシェーク
フラグに１を加算した値であるか否かを判別する（ステ
ップＳ４５０）。判別ルールは、上述のように、バス監
視ユニット３０が共有メモリ３８に書き込むハンドシェ
ークフラグの更新を１つずつインクリント更新すること
に由来しており、共有メモリ３８のハンドシェークフラ
グがハンドシェークフラグ退避メモリ部２６ａを書き込
まれているハンドシェークフラグに１を加算した値であ
る場合は（ステップＳ４５０肯定）、ハンドシェークフ
ラグが更新されたことを示し、この場合にはバス１１を
介してバス監視ユニット３０の共有メモリ３８にアクセ
スし、共有メモリ３８のハンドシェークフラグに１を加
算するフラグ変更書き込みを行う（ステップＳ４６
０）。これによりハンドシェークフラグは、バス監視ユ
ニット３０とＰＣ本体ユニット２０によって交互に０ｈ
→１ｈ→２ｈ〜０ＦＦＦｈ→０ｈの順に書き込まれ、サ
イクリックに変化する。この後にカウンタＣに１を加算
し（ステップＳ４８０）、ステップＳ４１０に戻る。

【００８２】これに対し共有メモリ３８のハンドシェー
クフラグがハンドシェークフラグ退避メモリ部２６ａを
書き込まれているハンドシェークフラグに１を加算した
値でない場合は（ステップＳ４５０否定）、まだハンド
シェークフラグが更新されていないことを示し、この場
合にカウンタＣに１を加算し（ステップＳ４８０）、ス
テップＳ４１０に戻る。

【００８３】図１３は実施例２のバス監視ユニット対応
処理ルーチンを示している。このバス監視ユニット対応
処理ルーチンでは、先ず、ハンドシェークフラグ退避メ
モリ２６ｂに“１”を書き込み、ハンドシェークフラグ
退避メモリ２６ｂのハンドシェークフラグを初期化する
（ステップＳ５００）。

【００８４】次に、ハンドシェークフラグ退避メモリ部
２６ｂのハンドシェークフラグと同じハンドシェークフ
ラグを共有メモリ３８に書き込み（ステップＳ５１
０）、バス監視ユニット３０が動作していることをＰＣ
本体ユニット２０に知らせる。

【００８５】次に、ソフトウェアによるタイマＴに
“０”を書き込み、タイマＴを初期化する（ステップＳ
５２０）。このタイマＴは、バス監視ユニット３０の共
有メモリ３８のデータが、バス１１→ＰＣ本体ユニット
２０→バス１１→バス監視ユニット３０の共有メモリ３
８の順で折り返されるまでのタイムアウトチェックを行
うために使用する。

【００８６】次に共有メモリ３８の変更後のハンドシェ
ークフラグがハンドシェークフラグ退避メモリ２６ｂの
ハンドシェークフラグに１を加算した値であるか否かを
判別する（ステップＳ５３０）。判別ルールは、上述の
ように、ＰＣ本体ユニット２０がハンドシェークフラグ
を１つずつインクリント変更することに由来しており、
共有メモリ３８のハンドシェークフラグがハンドシェー
クフラグ退避メモリ２６ｂのハンドシェークフラグに１
を加算した値であれば（ステップＳ５３０肯定）、上記
のルートを経由して、ハンドシェークフラグが正常に戻
ってきたと判定し、バス１１の次のビットの配線が
“０”で故障、または“１”で故障しているかをチェッ
クするために、共有メモリ３８のハンドシェークフラグ
に１を加算した値をハンドシェークフラグ退避メモリ部
２６ｂに書き込み、ハンドシェークフラグ退避メモリ部
２６ｂのハンドシェークフラグを更新する（ステップＳ
５４０）。この後にステップＳ５１０に戻る。

【００８７】これに対し共有メモリ３８のハンドシェー
クフラグがハンドシェークフラグ退避メモリ２６ｂのハ
ンドシェークフラグに１を加算した値でない場合には
（ステップＳ５３０否定）、タイマＴの加算処理を行う
（ステップＳ５５０）。次に、タイマＴがセット値Ｔｓ
ｅｔに達したか否かを判別する（ステップＳ５６０）。

【００８８】タイマＴがセット値Ｔｓｅｔに達する以前
であれば（ステップＳ５６０否定）あれば、バス検査用
ビット信号がまだ上記のルートを経由して戻ってきてい
ないと判定し、再度、ステップＳ５３０以下を繰り返
す。

【００８９】タイマＴがセット値Ｔｓｅｔに達すれば
（ステップＳ５６０肯定）、バス１１が断線あるいは短
絡などにより故障したと判定し、バス故障メッセージ用
ＬＥＤ３５を点滅させ（ステップＳ５７０）、バス１１
に故障が発生したことをユーザに知らせる。

【００９０】これにより全ビットについてバス１１を断
線故障と短絡故障について診断することができる。

【００９１】

【発明の効果】この発明によるプログラマブルコントロ
ーラのバスチェック方法では、バスに接続されているバ
ス監視ユニットがバス検査用ビット信号のオン／オフ情
報をバス検査用ビット信号記憶部に記憶し、そのバス検
査用ビット信号記憶部に書き込んだバス検査用ビット信
号と同じバス検査用ビット信号をバス監視ユニットより
バスを経由して本体ユニットに送信し、バス監視ユニッ
トにてバス検査用ビット信号記憶部に書き込まれている
バス検査用ビット信号のオン／オフ情報と本体ユニット
が折り返し送信するバス検査用ビット信号のオン／オフ
情報が一致しているか否かを判断することにより、バス
の断線／故障を検出するから、バスチェックが、各ベー
スユニット毎に入力ユニットと出力ユニットとを設ける
ことなく、また本体ユニットが実行するユーザシーケン
スプログラムを膨大化、複雑化することなく、しかも本
体ユニットの負荷を大きく増大することがなく、的確に
行われる。本体ユニットの負荷が軽減することにより、
スループットが向上する。

【００９２】またバス検査結果はバス監視ユニットにて
表示するから、この表示のために本体ユニットが表示部
を備えている必要がなくなる。

【００９３】次の発明によるプログラマブルコントロー
ラのバスチェック方法では、バスに接続されているバス
監視ユニットがバス検査用ビット信号としてオン信号と
オフ信号を交互に送信することにより、バスの断線と短
絡の検査が交互に行われ、バスの断線と短絡の何れもが
検出できる。

【００９４】次の発明によるプログラマブルコントロー
ラのバスチェック装置では、バスに接続されているバス
監視ユニットが保有しているバス検査用ビット信号記憶
部がバス検査用ビット信号を記憶し、バス監視ユニット
のバス検査用ビット信号送信部がバス検査用ビット信号
記憶部に記憶されたバス検査用ビット信号と同じバス検
査用ビット信号をバスを経由して本体ユニットに送信
し、本体ユニットのバス検査用ビット信号折り返し部に
より本体ユニットにてバス検査用ビット信号の折り返し
が行われ、バス監視ユニットに設けられている判断部が
バス検査用ビット信号記憶部に記憶されているバス検査
用ビット信号のオン／オフ情報と上述のバス検査用ビッ
ト信号受信部が受信した本体ユニットからのバス検査用
ビット信号のオン／オフ情報が一致しているか否かを判
断することにより、バスの断線／故障を検出するから、
各ベースユニット毎に入力ユニットと出力ユニットとを
設けることなく、また本体ユニットが実行するユーザシ
ーケンスプログラムを膨大化、複雑化することなく、し
かも本体ユニットの負荷を大きく増大することがなくバ
スチェックが行われる。本体ユニットの負荷が軽減する
ことにより、スループットが向上する。

【００９５】またバス検査結果はバス監視ユニットに設
けられている表示部に表示されるから、この表示のため
に本体ユニットが表示部を備えている必要がなくなり、
バスチェックが表示部を備えていない本体ユニットを含
むプログラマブルコントローラにおいても行えるように
なる。

【００９６】次の発明によるプログラマブルコントロー
ラのバスチェック方法では、バスに接続されたバス監視
ユニットによって当該バス監視ユニットが保有するバス
検査データ部に所定ビット数によるバス検査データを書
き込み、検査データ記憶部に書き込まれたバス検査デー
タと同じバス検査データをバス監視ユニットが保有して
共有メモリに書き込み、本体ユニットによって共有メモ
リに書き込まれているバス検査データを読み出して当該
バス検査データを予め定義されているルールに従って変
更し、変更後のバス検査データを共有メモリに書き込
み、バス監視ユニットにてバス検査データ記憶部が記憶
しているバス検査データと前記共有メモリに書き込まれ
ている変更後のバス検査データとを比較することによ
り、バスの断線／故障を検出するから、バスチェック
が、各ベースユニット毎に入力ユニットと出力ユニット
とを設けることなく、また本体ユニットが実行するユー
ザシーケンスプログラムを膨大化、複雑化することな
く、しかも本体ユニットの負荷を大きく増大することが
なく、的確に行われる。本体ユニットの負荷が軽減する
ことにより、スループットが向上する。

【００９７】またバス検査結果はバス監視ユニットにて
表示するから、この表示のために本体ユニットが表示部
を備えている必要がなくなる。

【００９８】次の発明によるプログラマブルコントロー
ラのバスチェック方法では、バス検査データがバスのビ
ット数と同じビット数により構成され、バス監視ユニッ
トはバス検査結果が正常の場合にはバス検査データ記憶
部のバス検査データをインクリントあるいはデクリメン
ト更新することにより、バスの全ビットについてバスの
断線、短絡を検出することができる。

【００９９】次の発明によるプログラマブルコントロー
ラのバスチェック装置では、バスに接続されたバス監視
ユニットのバス検査データ記憶部が所定ビット数による
バス検査データを記憶し、データ書き込み部が、バス検
査データ記憶部が記憶しているバス検査データを共有メ
モリに書き込み、本体ユニットのバス検査データ変更書
き込み部が共有メモリに書き込まれているバス検査デー
タを読み出して当該バス検査データを予め定義されてい
るルールに従って変更し、変更後のバス検査データを前
記共有メモリに書き込み、バス監視ユニットの比較部
が、バス検査データ記憶部が記憶しているバス検査デー
タと共有メモリに本体ユニットによって書き込まれた変
更後のバス検査データとを比較することにより、バスの
断線／故障を検出するから、各ベースユニット毎に入力
ユニットと出力ユニットとを設けることなく、また本体
ユニットが実行するユーザシーケンスプログラムを膨大
化、複雑化することなく、しかも本体ユニットの負荷を
大きく増大することがなくバスチェックが行われる。本
体ユニットの負荷が軽減することにより、スループット
が向上する。

【０１００】またバス検査結果はバス監視ユニットに設
けられている表示部に表示されるから、この表示のため
に本体ユニットが表示部を備えている必要がなくなり、
バスチェックが表示部を備えていない本体ユニットを含
むプログラマブルコントローラにおいても行えるように
なる。

【図面の簡単な説明】

【図１】 この発明によるプログラマブルコントローラ
のバスチェック方法の実施に使用されるビルドイン型式
のプログラマブルコントローラのシステム構成を示すブ
ロック線図である。

【図２】 実施例１のＰＣ本体ユニットの内部構成を示
すブロック線図である。

【図３】 カード情報のデータ構造を示す説明図であ
る。

【図４】 実施例１のバス監視ユニットの内部構成を示
すブロック線図である。

【図５】 バス検査用ビット信号のデータ構造を示す説
明図である。

【図６】 ＰＣ本体ユニットの全体的な内部処理ルーチ
ンを示すフローチャートである。

【図７】 ＰＣ本体ユニットのエンド処理ルーチンを示
すフローチャートである。

【図８】 ＰＣ本体ユニットのバス監視ユニット対応処
理ルーチンを示すフローチャートである。

【図９】 バス監視ユニットの内部処理ルーチンを示す
フローチャートである。

【図１０】 実施例２のＰＣ本体ユニットの内部構成を
示すブロック線図である。

【図１１】 実施例２のバス監視ユニットの内部構成を
示すブロック線図である。

【図１２】 実施例２におけるＰＣ本体ユニットのバス
監視ユニット対応処理ルーチンを示すフローチャートで
ある。

【図１３】 実施例２におけるバス監視ユニットの内部
処理ルーチンを示すフローチャートである。

【図１４】 従来より知られているバスチェックを実施
するプログラマブルコントローラのシステム構成を示す
ブロック線図である。

【図１５】 バスの断線・短絡チェックを行うためのラ
ダー回路図である。

【図１６】 バス断線・短絡チェック用のラダーを具現
するユーザシーケンスプログラムのフローチャートであ
る。

【符号の説明】

１０ ベースユニット，１１ バス，１２ コネクタ，
１３ ベースユニット結合ケーブル，２０ ＰＣ本体ユ
ニット，２１ ＣＰＵ，２２ ＯＳ−ＲＯＭ，２３ 周
辺Ｉ／Ｆ部，２４ ユーザシーケンスプログラムＲＡ
Ｍ，２５ デバイスＲＡＭ，２５ａ Ｘメモリ部，２５
ｂ Ｙメモリ部，２６ ワークＲＡＭ，２６ａ ハンド
シェークフラグ退避メモリ部，２７ カード情報ＲＡ
Ｍ，２８ システムバス，２９ バスＩ／Ｆ部，３０
バス監視ユニット，３１ ＣＰＵ，３２ ＯＳ−ＲＯ
Ｍ，３３ ワークＲＡＭ，３３ａ バス検査用ビット信
号記憶部，３３ｂ ハンドシェークフラグ退避メモリ
部，３４ デバイスＲＡＭ，３４ａＸメモリ部，３４ｂ
Ｙメモリ部，３５ バス故障メッセージ用ＬＥＤ，３
６システムバス，３８ 共有メモリＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 俊 名古屋市東区矢田南五丁目１番14号 三菱 電機株式会社名古屋製作所内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ベースユニット上に配線されたバスにプ
   ログラマブルコントローラの本体ユニット、入力ユニッ
   ト、出力ユニットが接続され、前記バスによって前記本
   体ユニットと前記入力ユニットおよび前記出力ユニット
   との間の信号伝送を行う型式のプログラマブルコントロ
   ーラのバスチェック方法において、 前記バスにバス監視ユニットを接続し、前記バス監視ユ
   ニットによって当該バス監視ユニットが保有しているバ
   ス検査用ビット信号記憶部にバス検査用ビット信号のオ
   ン／オフ情報を書き込み、前記バス検査用ビット信号記
   憶部に書き込んだバス検査用ビット信号と同じバス検査
   用ビット信号を前記バス監視ユニットより前記バスを経
   由して前記本体ユニットに送信し、前記本体ユニットで
   は前記バス監視ユニットよりのバス検査用ビット信号を
   そのまま前記バス監視ユニットに折り返し送信し、前記
   バス監視ユニットにて前記バス検査用ビット信号記憶部
   に書き込まれているバス検査用ビット信号のオン／オフ
   情報と前記本体ユニットが折り返し送信したバス検査用
   ビット信号のオン／オフ情報が一致しているか否かを判
   断し、当該バス監視ユニットにてその判断結果をバス検
   査結果として表示することを特徴とするプログラマブル
   コントローラのバスチェック方法。
2. 【請求項２】 前記バス監視ユニットはバス検査用ビッ
   ト信号としてオン信号とオフ信号を交互に送信すること
   を特徴とする請求項１に記載のプログラマブルコントロ
   ーラのバスチェック方法。
3. 【請求項３】 ベースユニット上に配線されたバスにプ
   ログラマブルコントローラの本体ユニット、入力ユニッ
   ト、出力ユニットが接続され、前記バスによって前記本
   体ユニットと前記入力ユニットおよび前記出力ユニット
   との間の信号伝送を行う型式のプログラマブルコントロ
   ーラのバスチェック装置において、 前記バスに接続されたバス監視ユニットを有し、前記バ
   ス監視ユニットは、バス検査用ビット信号を記憶するバ
   ス検査用ビット信号記憶部と、前記バス検査用ビット信
   号記憶部に記憶されたバス検査用ビット信号と同じバス
   検査用ビット信号を前記バスを経由して前記本体ユニッ
   トに送信するバス検査用ビット信号送信部と、前記本体
   ユニットからのバス検査用ビット信号を受信するバス検
   査用ビット信号受信部と、前記バス検査用ビット信号記
   憶部に記憶されているバス検査用ビット信号のオン／オ
   フ情報と前記バス検査用ビット信号受信部が受信した前
   記本体ユニットからのバス検査用ビット信号のオン／オ
   フ情報が一致しているか否かを判断する判断部と、前記
   判断部の判断結果を表示する表示部とを具備し、前記本
   体ユニットはバス監視ユニットよりのバス検査用ビット
   信号のオン／オフ情報を受信し、そのバス検査用ビット
   信号をそのまま前記バス監視ユニットに送信するバス検
   査用ビット信号折り返し部を備えていることを特徴とす
   るプログラマブルコントローラのバスチェック装置。
4. 【請求項４】 ベースユニット上に配線されたバスにプ
   ログラマブルコントローラの本体ユニット、入力ユニッ
   ト、出力ユニットが接続され、前記バスによって前記本
   体ユニットと前記入力ユニットおよび前記出力ユニット
   との間の信号伝送を行う型式のプログラマブルコントロ
   ーラのバスチェック方法において、 前記バスにバス監視ユニットを接続し、前記バス監視ユ
   ニットによって当該バス監視ユニットが保有するバス検
   査データ部に所定ビット数によるバス検査データを書き
   込み、前記検査データ記憶部に書き込まれたバス検査デ
   ータと同じバス検査データを前記バス監視ユニットが保
   有して前記本体ユニットでも読み書き可能な共有メモリ
   に書き込み、前記本体ユニットによって前記共有メモリ
   に書き込まれているバス検査データを読み出して当該バ
   ス検査データを予め定義されているルールに従って変更
   し、変更後のバス検査データを前記共有メモリに書き込
   み、前記バス検査データ記憶部が記憶しているバス検査
   データと前記共有メモリに書き込まれている変更後のバ
   ス検査データとを前記バス監視ユニットにて比較し、こ
   の比較結果をバス検査結果として前記バス監視ユニット
   にて表示することを特徴とするプログラマブルコントロ
   ーラのバスチェック方法。
5. 【請求項５】 前記バス検査データは前記バスのビット
   数と同じビット数により構成され、前記バス監視ユニッ
   トはバス検査結果が正常の場合には前記バス検査データ
   記憶部のバス検査データをインクリントあるいはデクリ
   メント更新することを特徴とする請求項４に記載のプロ
   グラマブルコントローラのバスチェック方法。
6. 【請求項６】 ベースユニット上に配線されたバスにプ
   ログラマブルコントローラの本体ユニット、入力ユニッ
   ト、出力ユニットが接続され、前記バスによって前記本
   体ユニットと前記入力ユニットおよび前記出力ユニット
   との間の信号伝送を行う型式のプログラマブルコントロ
   ーラのバスチェック装置において、 前記バスに接続されたバス監視ユニットを有し、前記バ
   ス監視ユニットは、所定ビット数によるバス検査データ
   を記憶するバス検査データ記憶部と、前記本体ユニット
   でも読み書き可能な共有メモリと、前記バス検査データ
   記憶部が記憶しているバス検査データを前記共有メモリ
   に書き込むデータ書き込み部と、前記バス検査データ記
   憶部が記憶しているバス検査データと前記共有メモリに
   前記本体ユニットによって書き込まれた変更後のバス検
   査データとを比較する比較部と、前記比較部による比較
   結果をバス検査結果として表示する表示部とを具備し、
   前記本体ユニットは前記共有メモリに書き込まれている
   バス検査データを読み出して当該バス検査データを予め
   定義されているルールに従って変更し、変更後のバス検
   査データを前記共有メモリに書き込むバス検査データ変
   更書き込み部を備えていることを特徴とするプログラマ
   ブルコントローラのバスチェック装置。