CN116561024A - 一种数据传输系统 - Google Patents

一种数据传输系统 Download PDF

Info

Publication number
CN116561024A
CN116561024A CN202310633037.7A CN202310633037A CN116561024A CN 116561024 A CN116561024 A CN 116561024A CN 202310633037 A CN202310633037 A CN 202310633037A CN 116561024 A CN116561024 A CN 116561024A
Authority
CN
China
Prior art keywords
data
input
circuit
detection
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310633037.7A
Other languages
English (en)
Inventor
李家栋
蔚世龙
黄建东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN GREEN WELLSPRING SEMICONDUCTOR TECHNOLOGY Ltd
Original Assignee
SHENZHEN GREEN WELLSPRING SEMICONDUCTOR TECHNOLOGY Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN GREEN WELLSPRING SEMICONDUCTOR TECHNOLOGY Ltd filed Critical SHENZHEN GREEN WELLSPRING SEMICONDUCTOR TECHNOLOGY Ltd
Priority to CN202310633037.7A priority Critical patent/CN116561024A/zh
Publication of CN116561024A publication Critical patent/CN116561024A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0659—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/06—Consumer Electronics Control, i.e. control of another device by a display or vice versa
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供了一种数据传输系统，该系统包括：多个LED显示设备以及控制器，LED显示设备包括输入端口以及输出端口，输入端口包括第一输入端口和第二输入端口，首个LED显示设备的第一输入端口连接于控制器，其它LED显示设备的第一输入端口连接于前一LED显示设备的输出端口，各LED显示设备的第二输入端口均连接于控制器。通过本申请方案的实施，在对两个输入端口输入的数据进行检测后，可在设备自身发生损坏、设备与设备之间的连线出现损坏以及设备与数据总线之间的连线发生损坏时，从未损坏的另一个数据端口进行数据传输，有效提升了传输系统的可靠性。

Description

一种数据传输系统
技术领域
本申请涉及数据处理技术领域，尤其涉及一种数据传输系统。
背景技术
在LED显示系统的传统应用中，有串行与并行两种典型的数据传输方式。串行连接的传输方式优势在于设备传输接口少、端口驱动能力强以及传输速度快等，但缺点也很明显，例如串行的连接方式使得数据传输的可靠性很低，当一个设备出现故障或连接线损坏时，将导致整个系统都无法工作；并行连接的传输方式优势在于当单个设备自身出现损坏或是设备与数据并行总线之间的连接线损坏时，不会影响到系统中其余设备的数据传输，因此相比于串行连接的数据传输方式，并行连接的数据传输方式在可靠性上有很大的提升，但也存在如当连接线损坏时，自身设备工作不正常等缺点。从而，以上两种传输方式在设备与设备之间的连线损坏，以及设备与数据线之间的连接线损坏等情况时，设备自身或其他设备乃至整个系统将无法正常显示，因此LED显示系统的可靠性仍有提高空间。
发明内容
本申请的主要目的在于提供一种数据传输系统，至少能够解决相关技术中数据传输方式可靠性低的问题。
为实现上述目的，本申请提供了一种数据传输系统，包括多个LED显示设备以及控制器，所述LED显示设备包括输入端口以及输出端口，所述输入端口包括第一输入端口和第二输入端口，首个LED显示设备的所述第一输入端口连接于所述控制器，其它LED显示设备的所述第一输入端口连接于前一LED显示设备的所述输出端口，各所述LED显示设备的所述第二输入端口均连接于所述控制器；
所述LED显示设备用于：当基于所述输入端口接收到输入数据时，对目标输入数据进行正确性检测，其中，所述输入数据至少包括所述控制器发送的输入数据；若检测通过，则基于所述输出端口将检测通过的输入数据发送至下一LED显示设备的所述第一输入端口；若检测未通过，则基于所述输出端口将预设固定电平信号发送至下一LED显示设备的所述第一输入端口，其中，所述固定电平信号用于指示所述下一LED显示设备对所述控制器发送的输入数据进行正确性检测。
由上可见，在本申请方案所提供的数据传输系统中，控制器与N个设备级联，设备的A端口以串行的方式与控制器或其他设备的C端口相连接，设备的B端口以并行方式与控制器的数据总线相连接；当基于输入端口接收到输入数据时，对目标输入数据进行正确性检测；若检测通过，则基于输出端口将检测通过的输入数据发送至下一LED显示设备的第一输入端口；若检测未通过，则基于输出端口将预设固定电平信号发送至下一LED显示设备的第一输入端口。由此，本申请实施例在对两个输入端口输入的数据进行检测后，可在设备自身发生损坏、设备与设备之间的连线出现损坏以及设备与数据总线之间的连线发生损坏时，从未损坏的另一个数据端口进行数据传输，有效提升了传输系统的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种数据传输系统的结构示意图；
图2为本申请实施例提供的一种LED显示设备内部的电路原理图；
图3为本申请实施例提供的第一种数据检测切换电路的电路原理图；
图4为本申请实施例提供的第二种数据检测切换电路的电路原理图；
图5为本申请实施例提供的一种端口输入数据的数据结构示意图；
图6为本申请实施例提供的一种地址烧录电路的电路原理图；
图7为本申请实施例提供的一种数据处理电路的电路原理图。
具体实施方式
为使得本申请的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了解决相关技术中数据传输方式可靠性低的问题，本申请提供了一种数据传输系统，如图1为本实施例提供的数据传输系统结构示意图，该数据传输系统包括：多个LED显示设备以及控制器，LED显示设备包括输入端口以及输出端口，输入端口包括第一输入端口和第二输入端口，首个LED显示设备的第一输入端口连接于控制器，其它LED显示设备的第一输入端口连接于前一LED显示设备的输出端口，各LED显示设备的第二输入端口均连接于控制器。
其中，LED显示设备用于：当基于输入端口接收到输入数据时，对目标输入数据进行正确性检测，其中，输入数据至少包括控制器发送的输入数据；若检测通过，则基于输出端口将检测通过的输入数据发送至下一LED显示设备的第一输入端口；若检测未通过，则基于输出端口将预设固定电平信号发送至下一LED显示设备的第一输入端口，其中，固定电平信号用于指示下一LED显示设备对控制器发送的输入数据进行正确性检测。
具体的，在本实施例中，LED显示设备包括三个端口，分别为串行连接的数据输入端口A、并行连接的数据输入端口B以及串行连接数据输出端口C；控制器与N个LED显示设备级联，LED显示设备的A端口以串行的方式与控制器或其他LED显示设备的C端口相连接，B端口以并行方式与控制器的数据总线相连接，且控制器传输给设备1的A、B端口的数据相同。
在本实施例中，当出现LED显示设备与数据串行总线连接损坏的第一故障时，例如设备1的C端口与设备2的A端口之间连接出现损坏时，此时设备2的A端口所接收的数据信号的检测结果错误，而设备2的B端口与数据并行总线相连接，B端口所接收的数据信号的检测结果正确，则设备2将正确的B端口数据通过C端口输出至设备3的A端口，使整个系统的显示不受影响；当出现设备与数据并行总线连接损坏的第二故障时，例如设备2的B端口与数据总线的连接出现损坏，此时B端口所接收的数据信号的检测结果错误，而设备2的A端口与设备1的C端口相连以接收显示数据信号，设备2的A端口所接收的数据信号的检测结果正确，则设备2将正确的A端口数据信号通过C端口输出至设备3的A端口，使整个系统的显示不受影响；当出现设备自身损坏的第三故障时，例如设备2自身损坏时，设备2的C端口输出数据为杂乱信号，此时设备3的A端口将接收到杂乱的信号，则可采用如第一故障的处理方式使设备3以及其余设备的显示不受影响；当出现设备的A、B端口的连接线均损坏的第四故障时，例如当设备2的A、B端口的连接线均损坏时，设备2的A、B端口所接收的数据信号的检测结果均错误，此时设备2将传输固定电平信号至输出C端口，设备3的A端口接收到设备2的C端口所传递的固定电平信号时，将采用如第一故障的处理方式使其余设备的显示不受影响。本实施例中的控制器可以是FPGA、STM32、C51电源芯片、传输芯片等系列芯片构成的控制系统或者控制模组。此外，在多级LED显示设备系统中，第N个LED显示设备的输出端口C可以连接于另一控制器或悬空。
进一步地，如图2所示，LED显示设备包括数据检测切换电路、地址烧录电路以及数据处理电路，数据检测切换电路的第一端连接于第一输入端口，第二端连接于第二输入端口，第三端分别连接于地址烧录电路以及数据处理电路；数据检测切换电路用于：当基于第一端以及第二端接收到输入数据时，对目标输入数据进行正确性检测；若检测通过，则基于第三端将检测通过的输入数据发送至地址烧录电路以及数据处理电路；若检测未通过，则基于第三端将预设固定电平信号发送至地址烧录电路以及数据处理电路。
在本实施例中，数据检测切换电路用于对A端口以及B端口的输入数据进行检测并将检测正确的输入信号或固定电平信号传输至地址烧录电路以及数据处理电路。
再进一步地，如图3所示，数据检测切换电路包括第一数据选择器MUX1以及第二数据选择器MUX2。
具体的，第一数据选择器MUX1的第一端连接于第一输入端口，第一数据选择器MUX1的第二端连接于第二输入端口，第一数据选择器MUX1的第三端连接于第二数据选择器MUX2的第一端，第二数据选择器MUX2的第二端用于连接固定电平信号发生器，第二数据选择器MUX2的第三端分别连接于地址烧录电路以及数据处理电路；第一数据选择器MUX1用于：当对应于第一输入端口的第一输入数据检测通过时，将第一输入数据传输至第二数据选择器；当第一输入数据检测不通过时，将对应于第二输入端口的第二输入数据传输至第二数据选择器；第二数据选择器MUX2用于：当目标输入数据检测通过时，将第一数据选择器发送的输入数据发送至地址烧录电路以及数据处理电路；当目标输入数据检测未通过时，将固定电平信号发送至地址烧录电路以及数据处理电路。
在本实施例中，通过数据检测切换电路中第一数据选择器MUX1、第二数据选择器MUX2的运算，使得数据检测切换电路优先传输A端口数据至MUX2；当A端口检测结果错误时MUX1传输B端口数据至MUX2；当A端口或B端口帧检测结果有一个正确时MUX2即可传输A端口或B端口数据至地址烧录电路以及数据处理电路；若A端口或B端口检测结果均错误，则MUX2将传递固定电平信号至地址烧录电路以及数据处理电路。类似的，也可根据实际需要优先传输B端口数据。
更进一步地，如图4所示，数据检测切换电路还包括第一数据帧检测模块、第二数据帧检测模块以及或非门电路。
具体的，或非门电路的第一端连接于第一数据帧检测模块、或非门电路的第二端连接于第二数据帧检测模块，或非门电路的第三端连接于第二数据选择器MUX2的第四端C，第一数据选择器MUX1的第四端C连接于第一数据帧检测模块；第一数据选择器MUX1具体用于：当基于第四端C接收到第一数据帧检测模块发送的对应于第一输入数据检测通过的电平信号时，将第一输入数据传输至第二数据选择器MUX2；当基于第四端C接收到第一数据帧检测模块发送的对应于第一输入数据检测不通过的电平信号时，将第二输入数据传输至第二数据选择器MUX2；第二数据选择器MUX2具体用于：当基于第第四端C接收到或非门电路发送的对应于目标输入数据检测通过的电平信号时，将第一数据选择器MUX1发送的输入数据发送至地址烧录电路以及数据处理电路；当基于第四端C接收到或非门电路发送的对应于目标输入数据检测不通过的电平信号时，将固定电平信号发送至地址烧录电路以及数据处理电路。
在本实施例中，多路复用器(二选一数据选择器)可在端口C接收到电平信号“0”时，D端口输出数据S1数据，在端口C接收到电平信号“1”时，D端口输出数据S2数据，在本实施例中，当第一数据帧检测模块的检测结果正确时，将发送对应的电平信号例如“0”至MUX1的C端口，此时MUX1将输出A端口数据，当任一数据帧检测模块的检测结果正确时，或非门电路将输出电平信号“1”至MUX2的C端口，则MUX2的D端口将输出MUX1发送的A端口或B端口数据。
进一步地，第一数据帧检测模块的输入端连接于第一输入端口，输出端分别连接于或非门电路的第一端以及第一数据选择器MUX1的第四端C，第二数据帧检测模块的输入端连接于第二输入端口，输出端连接于或非门电路的第二端；第一数据帧检测模块用于：将第一输入数据对应的目标电平序列与预设电平序列进行比较；当目标电平序列与电平序列一致时，确定第一输入数据检测通过，并将对应于第一输入数据检测通过的电平信号发送至或非门电路以及第一数据选择器MUX1；第二数据帧检测模块用于：将第二输入数据对应的目标电平序列与预设电平序列进行比较；当目标电平序列与电平序列一致时，确定第二输入数据检测通过，并将对应于第二输入数据检测通过的电平信号发送至或非门电路。
具体的，在本实施例中，A端口、B端口所传输的数据结构如图5所示，通过对输入数据中的数据识别帧采用高低电平序列比较的方式，可判断输入数据的正确性。
进一步地，如图2所示，地址烧录电路以及数据处理电路的输入端均连接于数据检测切换电路的第三端，输出端均连接于LED显示设备的输出端口；地址烧录电路用于：当数据检测切换电路发送的输入数据为地址型时，将地址型输入数据进行存储，并将地址型输入数据发送至下一LED显示设备的第一输入端口；数据处理电路用于：当数据检测切换电路发送的输入数据为显示型时，根据显示型输入数据对LED显示设备进行显示控制，并将显示型输入数据发送至下一LED显示设备的第一输入端口。
在本实施例中，LED显示设备在对输入数据进行显示之前还会进行初始化地址烧录处理，具体的，地址烧录单元在接收到数据检测切换单元所传输的数据后，通过输入数据中的地址/显示判别帧识别出该输入数据为地址帧数据时，将进行地址信息的烧录以及将数据检测切换单元所传输的数据传递至输出端口C；若地址/显示判别帧识别出该输入数据不是地址帧数据时，则该地址烧录单元不工作。在烧录完成后，设备的A端口、B端口均接收相同的显示数据，经数据检测切换电路处理后，将检测通过的输入数据或固定电平信号传输至数据处理单元，数据处理单元通过地址/显示判别帧判别出该输入数据为显示帧数据时，根据显示型输入数据对LED显示设备进行显示控制，并传递该输入数据至输出端口C；若地址/显示判别帧判别结果为固定电平信号例如低电平信号，则关闭LED显示并传输该固定电平信号至输出端口C。
本实施例中的设备在传统的并行连接的系统传输应用的基础上，将用于地址烧录的串行连接线复用为数据传输线，通过内部的数据检测切换单元对LED显示设备的两个传输端口A、B的数据进行处理，具体为：对输入数据进行正确性检测以进行串行连接端口与并行连接端口切换传输数据，可在设备自身发生损坏、设备与设备之间的连线出现损坏以及设备与数据总线之间的连线发生损坏时，从未损坏的另一个数据端口进行数据传输，有效提升了传输系统的可靠性。
进一步地，地址烧录电路包括地址存储器，地址烧录电路具体用于：当数据检测切换电路发送的输入数据为地址型时，将地址型输入数据存储至地址存储器。
在本实施例中，可在LED显示设备内配置一个地址存储器例如只读存储器(Read-Only Memory，ROM)，用于存储地址帧数据。
再进一步地，如图6所示，地址烧录电路还包括开关管、熔断器、电阻；具体的，开关管的第一端连接于数据检测切换电路的第三端，开关管的第二端连接于熔断器的一端，开关管的第三端连接于电阻的一端，熔断器的另一端连接电源，电阻的另一端接地，地址存储器的一端连接于熔断器的一端，另一端接地。
在本实施例中，当A、B端口传输的数据为地址型数据(地址帧数据)时，数据检测切换单元传输该数据至地址烧录单元，并通过开关管控制熔断器Fuse的通断以将传输的地址信息写入地址存储器ROM中，之后将该地址型数据经由输出端口C传输至下一个LED显示设备，在该烧录过程中数据处理单元不工作。且该设备在烧录完地址之后不再重复烧录，之后接收的数据均为需处理的显示型数据。本实施例中的开关管可以是MOS管。
进一步地，数据处理电路具体用于：根据地址存储器中的目标烧录地址读取显示型输入数据中相应的设备数据字段，并根据设备数据字段对LED显示设备进行显示控制。
具体的，在本实施例中，数据处理电路在接收到数据检测切换电路所传输的数据时，通过地址/显示判别帧判别为显示型数据时，将根据设备烧录好的地址读取所需设备数据以根据该设备数据对LED显示设备进行显示控制。
进一步地，如图7所示，数据处理电路包括数字信号处理电路以及LED驱动电路，数字信号处理电路的第一端连接于地址存储器，数字信号处理电路的第二端连接于数据检测切换电路的第三端，数字信号处理电路的第三端连接于LED驱动电路。
具体的，在本实施例中，在接收到数据检测切换电路传输的数据并确定为显示型数据后，数字信号处理电路将输出驱动信号至LED驱动电路(恒流亦或恒压驱动电路均可)。
基于本申请实施例的上述技术方案，数据传输系统包括多个LED显示设备以及控制器，LED显示设备包括输入端口以及输出端口，输入端口包括第一输入端口和第二输入端口，首个LED显示设备的第一输入端口连接于控制器，其它LED显示设备的第一输入端口连接于前一LED显示设备的输出端口，各LED显示设备的第二输入端口均连接于控制器；其中，LED显示设备用于：当基于输入端口接收到输入数据时，对目标输入数据进行正确性检测，其中，输入数据至少包括控制器发送的输入数据；若检测通过，则基于输出端口将检测通过的输入数据发送至下一LED显示设备的第一输入端口；若检测未通过，则基于输出端口将预设固定电平信号发送至下一LED显示设备的第一输入端口，其中，固定电平信号用于指示下一LED显示设备对控制器发送的输入数据进行正确性检测。通过本申请方案的实施，在数据传输系统中的设备1的C端口与设备2的A端口之间连接出现损坏时，基于设备1将B端口数据发送至设备2，使得设备2的显示正常，且设备2通过C端口输出正确数据信号至设备3的A端口，使整个系统的显示不受影响；在设备2的B端口与数据总线的连接出现损坏时，基于设备2将A端口数据信号进行发送，使得设备2的显示正常且C端口输出正确的数据信号至设备3的A端口，使整个系统的显示不受影响；在设备2自身损坏时，通过设备3接收并传输B端口数据，使得设备3以及其余设备的显示不受影响；在设备2的A、B端口的连接线均损坏时，传输固定电平信号至设备3，使得设备3接收并传输B端口数据使其余设备的显示不受影响；由此，本申请实施例可有效解决设备自身损坏、设备与设备之间连接线损坏以及设备与数据总线之间连接线损坏的故障情况，并有效提高数据传输的可靠性。
需要说明的是，对于前述的实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本申请所必须的。
以上为对本申请所提供的数据传输系统，对于本领域的技术人员，依据本申请实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种数据传输系统，其特征在于，包括多个LED显示设备以及控制器，所述LED显示设备包括输入端口以及输出端口，所述输入端口包括第一输入端口和第二输入端口，首个LED显示设备的所述第一输入端口连接于所述控制器，其它LED显示设备的所述第一输入端口连接于前一LED显示设备的所述输出端口，各所述LED显示设备的所述第二输入端口均连接于所述控制器；
所述LED显示设备用于：当基于所述输入端口接收到输入数据时，对目标输入数据进行正确性检测，其中，所述输入数据至少包括所述控制器发送的输入数据；若检测通过，则基于所述输出端口将检测通过的输入数据发送至下一LED显示设备的所述第一输入端口；若检测未通过，则基于所述输出端口将预设固定电平信号发送至下一LED显示设备的所述第一输入端口，其中，所述固定电平信号用于指示所述下一LED显示设备对所述控制器发送的输入数据进行正确性检测。
2.根据权利要求1所述的数据传输系统，其特征在于，所述LED显示设备包括数据检测切换电路、地址烧录电路以及数据处理电路；所述数据检测切换电路的第一端连接于所述第一输入端口，第二端连接于所述第二输入端口，第三端分别连接于所述地址烧录电路以及所述数据处理电路；
所述数据检测切换电路用于：当基于所述第一端以及所述第二端接收到输入数据时，对目标输入数据进行正确性检测；若检测通过，则基于所述第三端将检测通过的输入数据发送至所述地址烧录电路以及所述数据处理电路；若检测未通过，则基于所述第三端将预设固定电平信号发送至所述地址烧录电路以及所述数据处理电路。
3.根据权利要求2所述的数据传输系统，其特征在于，所述数据检测切换电路包括第一数据选择器以及第二数据选择器，所述第一数据选择器的第一端连接于所述第一输入端口，所述第一数据选择器的第二端连接于第二输入端口，所述第一数据选择器的第三端连接于所述第二数据选择器的第一端，所述第二数据选择器的第二端用于连接固定电平信号发生器，所述第二数据选择器的第三端分别连接于所述地址烧录电路以及所述数据处理电路；
所述第一数据选择器用于：当对应于所述第一输入端口的第一输入数据检测通过时，将所述第一输入数据传输至所述第二数据选择器；当所述第一输入数据检测不通过时，将对应于所述第二输入端口的第二输入数据传输至所述第二数据选择器；
所述第二数据选择器用于：当目标输入数据检测通过时，将所述第一数据选择器发送的输入数据发送至所述地址烧录电路以及所述数据处理电路；当目标输入数据检测未通过时，将所述固定电平信号发送至所述地址烧录电路以及所述数据处理电路。
4.根据权利要求3所述的数据传输系统，其特征在于，所述数据检测切换电路还包括第一数据帧检测模块、第二数据帧检测模块以及或非门电路，所述或非门电路的第一端连接于所述第一数据帧检测模块，所述或非门电路的第二端连接于第二数据帧检测模块，所述或非门电路的第三端连接于所述第二数据选择器的第四端，所述第一数据选择器的第四端连接于所述第一数据帧检测模块；
所述第一数据选择器具体用于：当基于第四端接收到所述第一数据帧检测模块发送的对应于所述第一输入数据检测通过的电平信号时，将所述第一输入数据传输至所述第二数据选择器；当基于第四端接收到所述第一数据帧检测模块发送的对应于第一输入数据检测不通过的电平信号时，将所述第二输入数据传输至所述第二数据选择器；
所述第二数据选择器具体用于：当基于第四端接收到所述或非门电路发送的对应于目标输入数据检测通过的电平信号时，将所述第一数据选择器发送的输入数据发送至所述地址烧录电路以及所述数据处理电路；当基于第四端接收到所述或非门电路发送的对应于目标输入数据检测不通过的电平信号时，将所述固定电平信号发送至所述地址烧录电路以及所述数据处理电路。
5.根据权利要求4所述的数据传输系统，其特征在于，所述第一数据帧检测模块的输入端连接于所述第一输入端口，所述第一数据帧检测模块输出端分别连接于所述或非门电路的第一端以及所述第一数据选择器的第四端，所述第二数据帧检测模块的输入端连接于所述第二输入端口，所述第二数据帧检测模块的输出端连接于所述或非门电路的第二端；
所述第一数据帧检测模块用于：将所述第一输入数据对应的目标电平序列与预设电平序列进行比较；当所述目标电平序列与所述电平序列一致时，确定所述第一输入数据检测通过，并将对应于所述第一输入数据检测通过的电平信号发送至所述或非门电路以及所述第一数据选择器；
所述第二数据帧检测模块用于：将所述第二输入数据对应的目标电平序列与预设电平序列进行比较；当所述目标电平序列与所述电平序列一致时，确定所述第二输入数据检测通过，并将对应于所述第二输入数据检测通过的电平信号发送至所述或非门电路。
6.根据权利要求2所述的数据传输系统，其特征在于，所述地址烧录电路以及所述数据处理电路的输入端均连接于所述数据检测切换电路的第三端，输出端均连接于所述LED显示设备的输出端口；
所述地址烧录电路用于：当所述数据检测切换电路发送的输入数据为地址型时，将地址型输入数据进行存储，并将所述地址型输入数据发送至下一LED显示设备的所述第一输入端口；
所述数据处理电路用于：当所述数据检测切换电路发送的输入数据为显示型时，根据显示型输入数据对LED显示设备进行显示控制，并将所述显示型输入数据发送至下一LED显示设备的所述第一输入端口。
7.根据权利要求6所述的数据传输系统，其特征在于，所述地址烧录电路包括地址存储器；
所述地址烧录电路具体用于：当所述数据检测切换电路发送的输入数据为地址型时，将地址型输入数据存储至所述地址存储器。
8.根据权利要求7所述的数据传输系统，其特征在于，所述地址烧录电路还包括开关管、熔断器、电阻；
所述开关管的第一端连接于所述数据检测切换电路的第三端，所述开关管的第二端连接于所述熔断器的一端，所述开关管的第三端连接于所述电阻的一端，所述熔断器的另一端连接电源，所述电阻的另一端接地，所述地址存储器的一端连接于所述熔断器的一端，另一端接地。
9.根据权利要求7所述的数据传输系统，其特征在于，所述数据处理电路具体用于：根据所述地址存储器中的目标烧录地址读取所述显示型输入数据中相应的设备数据字段，并根据所述设备数据字段对LED显示设备进行显示控制。
10.根据权利要求6所述的数据传输系统，其特征在于，所述数据处理电路包括数字信号处理电路以及LED驱动电路，所述数字信号处理电路的第一端连接于所述地址存储器，所述数字信号处理电路的第二端连接于所述数据检测切换电路的第三端，所述数字信号处理电路的第三端连接于所述LED驱动电路。
CN202310633037.7A 2023-05-31 2023-05-31 一种数据传输系统 Pending CN116561024A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310633037.7A CN116561024A (zh) 2023-05-31 2023-05-31 一种数据传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310633037.7A CN116561024A (zh) 2023-05-31 2023-05-31 一种数据传输系统

Publications (1)

Publication Number Publication Date
CN116561024A true CN116561024A (zh) 2023-08-08

Family

ID=87489854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310633037.7A Pending CN116561024A (zh) 2023-05-31 2023-05-31 一种数据传输系统

Country Status (1)

Country Link
CN (1) CN116561024A (zh)

Similar Documents

Publication Publication Date Title
US8294474B2 (en) Device for sensing a fault current in a field bus system
CN112217702A (zh) 级联式主从模块的自动编址方法及主控模块、从控模块
US20060085692A1 (en) Bus fault detection and isolation
JPS6321154B2 (zh)
US5678005A (en) Cable connect error detection system
US6249127B1 (en) Method and circuit for checking lead defects in a two-wire bus system
CN220064803U (zh) 一种数据传输系统及终端设备
CN116561024A (zh) 一种数据传输系统
EP0137902A1 (en) Interface checking apparatus
CN212624746U (zh) 一种多路级联应用系统
CN110133481B (zh) Io桥接短路的测试方法及测试电路
CN117373377B (zh) 信号传输系统及其信号传输控制方法
KR100508590B1 (ko) 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및그 방법
CN114283741B (zh) 一种系统级联的跨级led驱动数据传输电路
CN110988734B (zh) 故障检测装置、方法和设备
CN118151047A (zh) 一种容错差分通信系统及其故障检测方法
JPH09289478A (ja) 光伝送線路監視システム及び監視モジュール
CN115902605A (zh) 一种通用型多通道继电器开关触点快速检测系统及方法
CN115407154A (zh) 连接器测试系统、测试卡及测试夹具
JPH10308796A (ja) 装置間ケーブルの誤接続検出回路
KR19980072411A (ko) 버스(bus)방식 시스템의 통신선로 점검장치 및 점검방법
JP2000066990A (ja) 接続認識イベント回路
CN117907814A (zh) 一种射频机械开关状态在线检测电路及检测方法
JPS6051136B2 (ja) デ−タ誤り検出方式
JPS6258579A (ja) 回線折り返しコネクタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination