JPH08328875A - 割込みインターフェース - Google Patents
割込みインターフェースInfo
- Publication number
- JPH08328875A JPH08328875A JP13695995A JP13695995A JPH08328875A JP H08328875 A JPH08328875 A JP H08328875A JP 13695995 A JP13695995 A JP 13695995A JP 13695995 A JP13695995 A JP 13695995A JP H08328875 A JPH08328875 A JP H08328875A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- peripheral device
- signal
- interrupt request
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵが割込み処理を実行するに際し、割込
み要求の必要の有無とともに、その割込み要求した周辺
装置を示すＩＤ番号等の情報を、ＣＰＵに直接指示す
る。 【構成】 プライオリティ判断部２は、予め設定された
プライオリティに基づき、周辺装置８から割込み要求の
１つを選択し、これをエンコーダ部３に信号３ｈ０〜３
ｈｎで通知する。エンコーダ部３はプライオリティ判断
部２が選択した割込み要求に基づき、この割込み要求を
した周辺装置８のＩＤ番号を作成し、ＩＤ番号記憶部４
にこれを記憶させる。ＣＰＵはこれを読み出し、割り込
み要求した周辺装置８を認識する。マスク信号作成部５
は、ＣＰＵからリード完了信号６ｈを受けると、信号３
ｈ０〜３ｈ１の信号レベル状態を調べ、“Ｌレベル“の
状態を有する信号の割込み信号通知制御部１に対して、
出力を“Ｌレベル“から“Ｈレベル“にさせる旨の信号
を出力する。
み要求の必要の有無とともに、その割込み要求した周辺
装置を示すＩＤ番号等の情報を、ＣＰＵに直接指示す
る。 【構成】 プライオリティ判断部２は、予め設定された
プライオリティに基づき、周辺装置８から割込み要求の
１つを選択し、これをエンコーダ部３に信号３ｈ０〜３
ｈｎで通知する。エンコーダ部３はプライオリティ判断
部２が選択した割込み要求に基づき、この割込み要求を
した周辺装置８のＩＤ番号を作成し、ＩＤ番号記憶部４
にこれを記憶させる。ＣＰＵはこれを読み出し、割り込
み要求した周辺装置８を認識する。マスク信号作成部５
は、ＣＰＵからリード完了信号６ｈを受けると、信号３
ｈ０〜３ｈ１の信号レベル状態を調べ、“Ｌレベル“の
状態を有する信号の割込み信号通知制御部１に対して、
出力を“Ｌレベル“から“Ｈレベル“にさせる旨の信号
を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、任意のタイミングで発
生する複数の周辺装置からの割込み要求を１本の信号線
でＣＰＵに通知する割込みインターフェースに関する。
生する複数の周辺装置からの割込み要求を１本の信号線
でＣＰＵに通知する割込みインターフェースに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータシステムに
おいては、周辺装置からの割込み要求をＣＰＵに通知す
る場合には複数の信号線で通知していたため、システム
の小型化、ローコスト化の妨げになっていた。
おいては、周辺装置からの割込み要求をＣＰＵに通知す
る場合には複数の信号線で通知していたため、システム
の小型化、ローコスト化の妨げになっていた。
【０００３】そこで、特開平４−３５２０５７（発明の
名称：割込み通知回路）に開示されているように、複数
の割込み要求を１本の信号線を用いてＣＰＵに通知し、
すべての割込み要求を処理する発明が提案されている。
名称：割込み通知回路）に開示されているように、複数
の割込み要求を１本の信号線を用いてＣＰＵに通知し、
すべての割込み要求を処理する発明が提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、特開平
４−３５２０５７に開示されている割込み通知回路で
は、複数の周辺装置から割込み要求が発生した場合、Ｃ
ＰＵが取得する情報は、周辺装置からの割込み要求の有
無、および、割込み要求している周辺装置を示すビット
情報である。
４−３５２０５７に開示されている割込み通知回路で
は、複数の周辺装置から割込み要求が発生した場合、Ｃ
ＰＵが取得する情報は、周辺装置からの割込み要求の有
無、および、割込み要求している周辺装置を示すビット
情報である。
【０００５】このため、ＣＰＵは、上述の情報を使用し
て割込み処理（割込みプログラム）を実行するには、さ
らに、上記ビット情報から割込み要求した周辺装置を特
定する処理、次に、割込み要求の処理順を決定する処理
を、ソフトウエアで行わねばならず、システム全体につ
いての高速処理を妨げているという問題点があった。
て割込み処理（割込みプログラム）を実行するには、さ
らに、上記ビット情報から割込み要求した周辺装置を特
定する処理、次に、割込み要求の処理順を決定する処理
を、ソフトウエアで行わねばならず、システム全体につ
いての高速処理を妨げているという問題点があった。
【０００６】本発明は、上述の問題点に鑑み、１本の信
号線を用いて割込み要求をＣＰＵに通知する場合におい
て、ＣＰＵが割込み処理を実行するに際し、割込み要求
を受けると、割込み要求の必要の有無とともに、その割
込み要求した周辺装置を示すＩＤ番号等の情報を、ＣＰ
Ｕに直接指示することでシステムの高速処理をなす割込
みインターフェースを提供することを目的とする。
号線を用いて割込み要求をＣＰＵに通知する場合におい
て、ＣＰＵが割込み処理を実行するに際し、割込み要求
を受けると、割込み要求の必要の有無とともに、その割
込み要求した周辺装置を示すＩＤ番号等の情報を、ＣＰ
Ｕに直接指示することでシステムの高速処理をなす割込
みインターフェースを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、任意のタイミングで発生す
る複数の周辺装置からの割込み要求を１本の信号線でＣ
ＰＵに通知する割込みインターフェースにおいて、上記
周辺装置からの割込み要求に基づき、割込み要求した周
辺装置を特定する周辺装置特定手段を具備することを特
徴とする。
め、請求項１記載の発明は、任意のタイミングで発生す
る複数の周辺装置からの割込み要求を１本の信号線でＣ
ＰＵに通知する割込みインターフェースにおいて、上記
周辺装置からの割込み要求に基づき、割込み要求した周
辺装置を特定する周辺装置特定手段を具備することを特
徴とする。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、周辺装置特定手段が、複数の周辺装置から
同一タイミングで割込み要求が発せられた場合に、どの
割込みを優先的に処理するか否かを判断する優先処理判
断手段と、上記優先処理判断手段により判断された優先
的に処理する割込み要求に基づき、この割込み要求信号
を出力している周辺装置の識別情報を作成する識別情報
作成手段と、この認識情報作成手段で作成された周辺装
置の識別情報をＣＰＵが読み出した後、この周辺装置か
ら出力された割込み要求信号をマスクする割込み要求信
号マスク手段とを有することを特徴とする。
明において、周辺装置特定手段が、複数の周辺装置から
同一タイミングで割込み要求が発せられた場合に、どの
割込みを優先的に処理するか否かを判断する優先処理判
断手段と、上記優先処理判断手段により判断された優先
的に処理する割込み要求に基づき、この割込み要求信号
を出力している周辺装置の識別情報を作成する識別情報
作成手段と、この認識情報作成手段で作成された周辺装
置の識別情報をＣＰＵが読み出した後、この周辺装置か
ら出力された割込み要求信号をマスクする割込み要求信
号マスク手段とを有することを特徴とする。
【０００９】請求項３記載の発明は、請求項２記載の発
明において、上記識別情報作成手段は、上記優先処理判
断手段が選択した割込み要求がある場合には、この割込
み要求をした周辺装置のＩＤ番号を作成し、一方、割込
み要求がない場合には、周辺装置のＩＤ番号になり得な
い情報を作成することを特徴とする。
明において、上記識別情報作成手段は、上記優先処理判
断手段が選択した割込み要求がある場合には、この割込
み要求をした周辺装置のＩＤ番号を作成し、一方、割込
み要求がない場合には、周辺装置のＩＤ番号になり得な
い情報を作成することを特徴とする。
【００１０】請求項４記載の発明は、請求項２または３
記載の発明において、上記認識情報作成手段は、上記作
成した周辺装置の識別情報を記憶する識別情報記憶手段
を有することを特徴とする。
記載の発明において、上記認識情報作成手段は、上記作
成した周辺装置の識別情報を記憶する識別情報記憶手段
を有することを特徴とする。
【００１１】
【作用】本発明では、周辺装置からの割込み要求に基づ
き、この割込み要求信号を出力した周辺装置が特定され
るため、ＣＰＵが割込み処理を実行するに際し、割込み
要求の有無とともに、その割込み要求した周辺装置を示
すＩＤ番号等の情報が、ＣＰＵに指示される。
き、この割込み要求信号を出力した周辺装置が特定され
るため、ＣＰＵが割込み処理を実行するに際し、割込み
要求の有無とともに、その割込み要求した周辺装置を示
すＩＤ番号等の情報が、ＣＰＵに指示される。
【００１２】
【実施例】以下、本発明に係る割込みインターフェース
の実施例を図面に基づいて説明する。
の実施例を図面に基づいて説明する。
【００１３】図１は本発明に係る実施例の割込みインタ
ーフェーの構成を示すブロック図である。
ーフェーの構成を示すブロック図である。
【００１４】この実施例の割込みインターフェースは、
図に示すように、＃０〜＃ｎからなる割込み信号通知制
御部１と、プライオリティ判断部２と、エンコーダ部３
と、ＩＤ番号記憶部４と、マスク信号作成部５と、リセ
ット信号作成部６と、ＯＲ回路７から構成されている。
図に示すように、＃０〜＃ｎからなる割込み信号通知制
御部１と、プライオリティ判断部２と、エンコーダ部３
と、ＩＤ番号記憶部４と、マスク信号作成部５と、リセ
ット信号作成部６と、ＯＲ回路７から構成されている。
【００１５】＃０〜＃ｎの割込み信号通知制御部１は、
それぞれ＃０〜＃ｎの周辺装置８と接続しており、初期
状態では周辺装置８が出力している“Ｈレベル“の信号
１ｈ０〜１ｈｎ（割込み要求を出力していない状態）を
保ったまま、プライオリティ判断部２に信号２ｈ０〜２
ｈｎとして出力するように構成されている。
それぞれ＃０〜＃ｎの周辺装置８と接続しており、初期
状態では周辺装置８が出力している“Ｈレベル“の信号
１ｈ０〜１ｈｎ（割込み要求を出力していない状態）を
保ったまま、プライオリティ判断部２に信号２ｈ０〜２
ｈｎとして出力するように構成されている。
【００１６】また、割込み信号通知制御部１は、後述す
るリセット信号作成部６からリセット信号８ｈが入力さ
れると、初期状態に復帰するように構成されている。
るリセット信号作成部６からリセット信号８ｈが入力さ
れると、初期状態に復帰するように構成されている。
【００１７】プライオリティ判断部２は、予め設定され
たプライオリティに基づき、＃０〜＃ｎの周辺装置８か
らの割込み要求の１つを選択し、これをエンコーダ部３
に信号３ｈ０〜３ｈｎで通知するように構成されてい
る。
たプライオリティに基づき、＃０〜＃ｎの周辺装置８か
らの割込み要求の１つを選択し、これをエンコーダ部３
に信号３ｈ０〜３ｈｎで通知するように構成されてい
る。
【００１８】エンコーダ部３は、プライオリティ判断部
２が選択した割込み要求に基づき、この割込み要求をし
た周辺装置８のＩＤ番号を作成し、ＩＤ番号記憶部４に
信号４ｈとして出力するように構成されている。また、
エンコーダ部３は、プライオリティ判断部２から割込み
要求が通知されないとき、“ＦＦＦＦ“を出力するよう
に構成されている。
２が選択した割込み要求に基づき、この割込み要求をし
た周辺装置８のＩＤ番号を作成し、ＩＤ番号記憶部４に
信号４ｈとして出力するように構成されている。また、
エンコーダ部３は、プライオリティ判断部２から割込み
要求が通知されないとき、“ＦＦＦＦ“を出力するよう
に構成されている。
【００１９】本実施例では＃０周辺装置８のＩＤ番号を
“０“とし、＃１の周辺装置８のＩＤ番号を“１“と
し、＃２の周辺装置８のＩＤ番号を“２“とし、以下同
様にして＃ｎの周辺装置８のＩＤ番号を“ｎ“とする。
“０“とし、＃１の周辺装置８のＩＤ番号を“１“と
し、＃２の周辺装置８のＩＤ番号を“２“とし、以下同
様にして＃ｎの周辺装置８のＩＤ番号を“ｎ“とする。
【００２０】ＩＤ番号記憶部４は、エンコーダ部３から
出力されたＩＤ番号を記憶するように構成されている。
出力されたＩＤ番号を記憶するように構成されている。
【００２１】マスク信号作成部５は、ＣＰＵからリード
完了信号６ｈを受けると、信号３ｈ０〜３ｈｎの信号レ
ベル状態を調べ、“Ｌレベル“の状態を有する信号の割
込み信号通知制御部１に対して、出力を“Ｌレベル“か
ら“Ｈレベル“にさせる旨の信号を出力するように構成
されている。
完了信号６ｈを受けると、信号３ｈ０〜３ｈｎの信号レ
ベル状態を調べ、“Ｌレベル“の状態を有する信号の割
込み信号通知制御部１に対して、出力を“Ｌレベル“か
ら“Ｈレベル“にさせる旨の信号を出力するように構成
されている。
【００２２】リセット信号作成部６は、＃０〜＃ｎの周
辺装置８からの信号のすべてが“Ｈレベル“である場
合、すなわち割込み要求がなくなったタイミングで、＃
０〜＃ｎの割込み信号通知制御部１を初期化する信号８
ｈを出力するように構成されている。
辺装置８からの信号のすべてが“Ｈレベル“である場
合、すなわち割込み要求がなくなったタイミングで、＃
０〜＃ｎの割込み信号通知制御部１を初期化する信号８
ｈを出力するように構成されている。
【００２３】ＯＲ回路７は、＃０〜＃ｎの周辺装置８か
ら出力した割込み要求を示す信号１ｈ０〜１ｈｎの論理
和を、信号９ｈとしてＣＰＵに出力するように構成され
ている。
ら出力した割込み要求を示す信号１ｈ０〜１ｈｎの論理
和を、信号９ｈとしてＣＰＵに出力するように構成され
ている。
【００２４】次に、この実施例に係る割込みインターフ
ェースの動作を図を参照して説明する。
ェースの動作を図を参照して説明する。
【００２５】なお、この動作説明を、＃０の周辺装置８
および＃１の周辺装置８からほぼ同時に割込み要求がな
された場合について説明する。
および＃１の周辺装置８からほぼ同時に割込み要求がな
された場合について説明する。
【００２６】図２および図３は実施例に係る割込みイン
ターフェースの処理動作を示すフローチャート、図４は
実施例に係る割込みインターフェースのタイミングチャ
ートである。
ターフェースの処理動作を示すフローチャート、図４は
実施例に係る割込みインターフェースのタイミングチャ
ートである。
【００２７】＃０の周辺装置８および＃１の周辺装置８
が“Ｌレベル“の信号１ｈ０および信号１ｈ１を、ほぼ
同時にリセット信号作成部６，割込み信号通知制御部１
およびＯＲ回路７に出力し（図４中の（１）および
（２）参照）てＣＰＵに対して割込要求を発生させると
（ステップ２０１）、＃０および＃１の割込み信号通知
制御部１は、“Ｈレベル“を“Ｌレベル“にした信号２
ｈ０および信号２ｈ１を、プライオリティ判断部１に出
力する（図４中の（３）および（４）参照）（ステップ
２０２）。
が“Ｌレベル“の信号１ｈ０および信号１ｈ１を、ほぼ
同時にリセット信号作成部６，割込み信号通知制御部１
およびＯＲ回路７に出力し（図４中の（１）および
（２）参照）てＣＰＵに対して割込要求を発生させると
（ステップ２０１）、＃０および＃１の割込み信号通知
制御部１は、“Ｈレベル“を“Ｌレベル“にした信号２
ｈ０および信号２ｈ１を、プライオリティ判断部１に出
力する（図４中の（３）および（４）参照）（ステップ
２０２）。
【００２８】なお、ＯＲ回路７は、“Ｈレベル“から
“Ｌレベル“である信号１ｈ０および信号１ｈ１信号を
受けると、ＣＰＵに＃０〜＃ｎのうち少なくとも１つ以
上の周辺装置８から割込み要求があった旨の信号９ｈ
（“Ｌレベル“）を出力している（図４中の（５）参
照）。
“Ｌレベル“である信号１ｈ０および信号１ｈ１信号を
受けると、ＣＰＵに＃０〜＃ｎのうち少なくとも１つ以
上の周辺装置８から割込み要求があった旨の信号９ｈ
（“Ｌレベル“）を出力している（図４中の（５）参
照）。
【００２９】プライオリティ判断部２は、“Ｌレベル
“状態の信号２ｈ０および信号２ｈ１を受けると、これ
らの割込み要求のうちプライオリティが高い＃０の周辺
装置８から出力された割込み要求の方を優先処理するた
め、“Ｈレベル“から“Ｌレベル“にした信号３ｈ０を
エンコーダ部３に出力する（図４中の（６）参照）（ス
テップ２０３）。因みに、信号３ｈ１の方は、信号レベ
ルが依然として“Ｈレベル“の状態になっている。
“状態の信号２ｈ０および信号２ｈ１を受けると、これ
らの割込み要求のうちプライオリティが高い＃０の周辺
装置８から出力された割込み要求の方を優先処理するた
め、“Ｈレベル“から“Ｌレベル“にした信号３ｈ０を
エンコーダ部３に出力する（図４中の（６）参照）（ス
テップ２０３）。因みに、信号３ｈ１の方は、信号レベ
ルが依然として“Ｈレベル“の状態になっている。
【００３０】エンコーダ部３は、“Ｈレベル“から“Ｌ
レベル“になった信号３ｈ０を受けると、割込み要求を
発生した＃０の周辺装置８のＩＤ番号“０“を信号４ｈ
としてＩＤ番号記憶部４に出力し（図４中の（７）参
照）、ＩＤ番号記憶部４にＩＤ番号“０“を記憶させる
（ステップ２０４）。
レベル“になった信号３ｈ０を受けると、割込み要求を
発生した＃０の周辺装置８のＩＤ番号“０“を信号４ｈ
としてＩＤ番号記憶部４に出力し（図４中の（７）参
照）、ＩＤ番号記憶部４にＩＤ番号“０“を記憶させる
（ステップ２０４）。
【００３１】ＣＰＵは、上述したＯＲ回路７から出力さ
れた“Ｌレベル“の信号９ｈを受信すると、＃１〜＃１
０の周辺装置８のうち少なくとも１つ以上から割込み要
求がある旨を検知し、そして、ＩＤ番号記憶部４に記録
されている周辺装置８のＩＤ番号をデータバス１０を介
して信号５ｈとして読み出す（図４中の（８）参照）
（ステップ２０５）。
れた“Ｌレベル“の信号９ｈを受信すると、＃１〜＃１
０の周辺装置８のうち少なくとも１つ以上から割込み要
求がある旨を検知し、そして、ＩＤ番号記憶部４に記録
されている周辺装置８のＩＤ番号をデータバス１０を介
して信号５ｈとして読み出す（図４中の（８）参照）
（ステップ２０５）。
【００３２】ＣＰＵは、ＩＤ番号記憶部４に記録されて
いる＃０の周辺装置８のＩＤ番号“０“の読出しを終え
ると、マスク信号作成部４にその旨を知らせるリード完
了信号６ｈを出力する（図４中の（９）参照）（ステッ
プ２０６）。
いる＃０の周辺装置８のＩＤ番号“０“の読出しを終え
ると、マスク信号作成部４にその旨を知らせるリード完
了信号６ｈを出力する（図４中の（９）参照）（ステッ
プ２０６）。
【００３３】マスク信号作成部５は、ＣＰＵからリード
完了信号６ｈを受けると、信号３ｈ０〜信号３ｈｎの信
号レベル状態を調べ、“Ｌレベル“の状態を有する信号
３ｈ０を出力している＃０の割込み信号通知制御部１に
対して、信号３ｈ０の出力を“Ｌレベル“から“Ｈレベ
ル“にさせる旨の信号７ｈ０を出力する（図４中の（１
０）参照）（ステップ２０７）。
完了信号６ｈを受けると、信号３ｈ０〜信号３ｈｎの信
号レベル状態を調べ、“Ｌレベル“の状態を有する信号
３ｈ０を出力している＃０の割込み信号通知制御部１に
対して、信号３ｈ０の出力を“Ｌレベル“から“Ｈレベ
ル“にさせる旨の信号７ｈ０を出力する（図４中の（１
０）参照）（ステップ２０７）。
【００３４】＃０の割込み信号通知制御部１は、マスク
信号作成部５から信号７ｈ０を受けると、信号２ｈ０の
レベル状態を“Ｌレベル“から“Ｈレベル“にする（図
４中の（１１）参照）（ステップ２０８）。
信号作成部５から信号７ｈ０を受けると、信号２ｈ０の
レベル状態を“Ｌレベル“から“Ｈレベル“にする（図
４中の（１１）参照）（ステップ２０８）。
【００３５】ここで、＃０の割込み信号通知制御部１か
ら入力された信号２ｈ０が“Ｈレベル“の状態になった
ので、＃１の割込み信号通知制御部１から出力されてい
る信号２ｈ１のみが“Ｌレベル“状態を示している。
ら入力された信号２ｈ０が“Ｈレベル“の状態になった
ので、＃１の割込み信号通知制御部１から出力されてい
る信号２ｈ１のみが“Ｌレベル“状態を示している。
【００３６】プライオリティ判断部２は、割込み信号通
知制御部１からの信号２ｈ０〜２ｈｎのレベル状態を調
べ、“Ｌレベル“状態にある信号２ｈ１について、“Ｈ
レベル“から“Ｌレベル“にした信号３ｈ１をエンコー
ダ部３に出力する（図４中の（１２）参照）。
知制御部１からの信号２ｈ０〜２ｈｎのレベル状態を調
べ、“Ｌレベル“状態にある信号２ｈ１について、“Ｈ
レベル“から“Ｌレベル“にした信号３ｈ１をエンコー
ダ部３に出力する（図４中の（１２）参照）。
【００３７】以後、上述のステップ２０４〜ステップ２
０８と同様な処理を行い（図４中の（１３）〜（１８）
参照）（ステップ２０９）、＃１の周辺装置８のＩＤ番
号“１“を読み出す。
０８と同様な処理を行い（図４中の（１３）〜（１８）
参照）（ステップ２０９）、＃１の周辺装置８のＩＤ番
号“１“を読み出す。
【００３８】その後、エンコーダ部３は、信号２ｈ０お
よび信号２ｈ１が“Ｈレベル“状態になることで、信号
３ｈ０〜信号３ｈｎのすべてが“Ｈレベル“状態である
ことを確認し、これで割込み要求する周辺装置８がない
旨を知らせる“ＦＦＦＦ“をＩＤ番号記憶部４に記憶さ
せる（ステップ２１０）。
よび信号２ｈ１が“Ｈレベル“状態になることで、信号
３ｈ０〜信号３ｈｎのすべてが“Ｈレベル“状態である
ことを確認し、これで割込み要求する周辺装置８がない
旨を知らせる“ＦＦＦＦ“をＩＤ番号記憶部４に記憶さ
せる（ステップ２１０）。
【００３９】ＣＰＵは、ＩＤ番号記憶部４から“ＦＦＦ
Ｆ“を読み出すと（図４中の（１９）参照）、周辺装置
８からの割込み要求が終了したことを認識する（ステッ
プ２１１）。
Ｆ“を読み出すと（図４中の（１９）参照）、周辺装置
８からの割込み要求が終了したことを認識する（ステッ
プ２１１）。
【００４０】続いて、ＣＰＵは、まず優先順位の高い＃
０の周辺装置８に対する割込み処理を実行し、続いて＃
１の周辺装置８に対する割込み処理を実行する（ステッ
プ２１２）。
０の周辺装置８に対する割込み処理を実行し、続いて＃
１の周辺装置８に対する割込み処理を実行する（ステッ
プ２１２）。
【００４１】始めに＃０の周辺装置８に対する割込み要
求が終了すると、この＃０の周辺装置８は、信号レベル
を“Ｌレベル“から“Ｈレベル“にして（図４中の（２
１）参照）割込み要求を取下げ、続いて＃１の周辺装置
８に対しても同様な処理を行い、割込み要求を取下げる
（図４中の（２２）参照）（ステップ２１３）。
求が終了すると、この＃０の周辺装置８は、信号レベル
を“Ｌレベル“から“Ｈレベル“にして（図４中の（２
１）参照）割込み要求を取下げ、続いて＃１の周辺装置
８に対しても同様な処理を行い、割込み要求を取下げる
（図４中の（２２）参照）（ステップ２１３）。
【００４２】すべての割込み要求が取り下げられると、
リセット信号作成部６は、信号レベルが“Ｌレベル“の
駆動信号８ｈを＃０〜＃ｎの割込み信号通知制御部１に
出力し（図４中の（２３）参照）、これらの割込み信号
通知制御部１を初期化する（ステップ２１４）。すなわ
ち、＃０〜＃ｎの割込み信号通知制御部１が出力する出
信号２ｈ０〜２ｈｎのすべてを“Ｈレベル“にする。
リセット信号作成部６は、信号レベルが“Ｌレベル“の
駆動信号８ｈを＃０〜＃ｎの割込み信号通知制御部１に
出力し（図４中の（２３）参照）、これらの割込み信号
通知制御部１を初期化する（ステップ２１４）。すなわ
ち、＃０〜＃ｎの割込み信号通知制御部１が出力する出
信号２ｈ０〜２ｈｎのすべてを“Ｈレベル“にする。
【００４３】因みに、ＯＲ回路７は、＃０および＃１の
割込み要求が終了すると、ＣＰＵに送出する信号レベル
を“Ｈレベル“にする（図４中の２４参照）。
割込み要求が終了すると、ＣＰＵに送出する信号レベル
を“Ｈレベル“にする（図４中の２４参照）。
【００４４】この実施例では、ＣＰＵが割込み要求を出
力した＃０および＃１の周辺装置８をすべて特定した後
に、それぞれの割込み要求を実行するようになっている
が、それ以外に割込み要求を特定次第、ただちに割込み
要求を実行してもよいことはいうまでもない。
力した＃０および＃１の周辺装置８をすべて特定した後
に、それぞれの割込み要求を実行するようになっている
が、それ以外に割込み要求を特定次第、ただちに割込み
要求を実行してもよいことはいうまでもない。
【００４５】
【発明の効果】上述の発明によれば、周辺装置からの割
込み要求に基づき、割込み要求した周辺装置が特定され
るため、ＣＰＵが割込み処理を実行するに際し、割込み
要求の有無とともに、その割込み要求した周辺装置を示
すＩＤ番号等の情報を、ＣＰＵに直接知らせることがで
き、従来のように割込み要求した周辺装置をソフトウエ
アを介して決定するという処理を省くことができ、シス
テムの高速処理が可能となる。
込み要求に基づき、割込み要求した周辺装置が特定され
るため、ＣＰＵが割込み処理を実行するに際し、割込み
要求の有無とともに、その割込み要求した周辺装置を示
すＩＤ番号等の情報を、ＣＰＵに直接知らせることがで
き、従来のように割込み要求した周辺装置をソフトウエ
アを介して決定するという処理を省くことができ、シス
テムの高速処理が可能となる。
【００４６】特に、複数の周辺装置からほぼ同一タイミ
ングで割込み要求が発せられた場合には、その中から優
先的に処理されるものが判断され、その割込み要求した
周辺装置の識別情報が作成されるため、ＣＰＵはこの識
別情報を直接を読み取ることができ、システムの高速処
理が可能となる。
ングで割込み要求が発せられた場合には、その中から優
先的に処理されるものが判断され、その割込み要求した
周辺装置の識別情報が作成されるため、ＣＰＵはこの識
別情報を直接を読み取ることができ、システムの高速処
理が可能となる。
【００４７】しかも、作成された周辺装置の識別情報が
ＣＰＵで読み出された後、周辺装置から出力されている
割込み要求信号がマスクされるため、次順位の割込み要
求を迅速に決定でき、このため一層高速処理が可能とな
る。
ＣＰＵで読み出された後、周辺装置から出力されている
割込み要求信号がマスクされるため、次順位の割込み要
求を迅速に決定でき、このため一層高速処理が可能とな
る。
【図１】本発明に係る割込みインターフェースの一実施
例の構成を示すブロック図。
例の構成を示すブロック図。
【図２】実施例の割込みインターフェースの処理を示す
フローチャート。
フローチャート。
【図３】実施例の割込みインターフェースの処理を示す
フローチャート。
フローチャート。
【図４】実施例の割込みインターフェースのタイミング
チャート。
チャート。
１ 割込み信号通知制御部 ２ プライオリティ判断部 ３ エンコーダ部 ４ ＩＤ番号記憶部 ５ マスク信号作成部 ６ リセット信号作成部 ７ ＯＲ回路 ８ 周辺装置 １０ データバス
Claims (4)
- 【請求項１】 任意のタイミングで発生する複数の周辺
装置からの割込み要求を１本の信号線でＣＰＵに通知す
る割込みインターフェースにおいて、 上記周辺装置からの割込み要求に基づき、割込み要求し
た周辺装置を特定する周辺装置特定手段を具備すること
を特徴とする割込みインターフェース。 - 【請求項２】 周辺装置特定手段は、複数の周辺装置か
ら同一タイミングで割込み要求が発せられた場合に、ど
の割込みを優先的に処理するか否かを判断する優先処理
判断手段と、 上記優先処理判断手段により判断された優先的に処理す
る割込み要求に基づき、この割込み要求信号を出力して
いる周辺装置の識別情報を作成する識別情報作成手段
と、 この認識情報作成手段で作成された周辺装置の識別情報
をＣＰＵが読み出した後、この周辺装置から出力された
割込み要求信号をマスクする割込み要求信号マスク手段
とを有することを特徴とする請求項１記載の割込みイン
ターフェース。 - 【請求項３】 上記識別情報作成手段は、上記優先処理
判断手段が選択した割込み要求がある場合には、この割
込み要求をした周辺装置のＩＤ番号を作成し、一方、割
込み要求がない場合には、周辺装置のＩＤ番号になり得
ない情報を作成することを特徴とする請求項２記載の割
込みインターフェース。 - 【請求項４】 上記認識情報作成手段は、上記作成した
周辺装置の識別情報を記憶する識別情報記憶手段を有す
ることを特徴とする請求項２または３記載の割込みイン
ターフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13695995A JPH08328875A (ja) | 1995-06-02 | 1995-06-02 | 割込みインターフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13695995A JPH08328875A (ja) | 1995-06-02 | 1995-06-02 | 割込みインターフェース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328875A true JPH08328875A (ja) | 1996-12-13 |
Family
ID=15187505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13695995A Withdrawn JPH08328875A (ja) | 1995-06-02 | 1995-06-02 | 割込みインターフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08328875A (ja) |
-
1995
- 1995-06-02 JP JP13695995A patent/JPH08328875A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419908A2 (en) | Computer system with a sleep mode function | |
| US6141713A (en) | Bus arbitrator with a hierarchical control structure | |
| JPS6156542B2 (ja) | ||
| US4918599A (en) | Interrupt control system | |
| JPH0454255B2 (ja) | ||
| EP0883066B1 (en) | Serial data transmission between data processing apparatus and an external storage apparatus | |
| JPH07104842B2 (ja) | 外部記憶装置の割込み制御方式 | |
| US6412023B1 (en) | System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted | |
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| JP2750315B2 (ja) | 識別子の指定方法およびコンピュータ・システム | |
| US5247640A (en) | Dual access control system including plural magnetic disk control units and contention control circuitry | |
| US5793949A (en) | Information processing unit, device and method | |
| JPH08328875A (ja) | 割込みインターフェース | |
| JPH08137703A (ja) | タスク切替装置 | |
| JP3008890B2 (ja) | 処理制御装置 | |
| JP2000315187A (ja) | メモリ制御装置とメモリ制御方法とその記録媒体 | |
| JP2578669B2 (ja) | 割込み制御装置 | |
| JPH0721111A (ja) | 優先順位決定システム | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JP3264985B2 (ja) | ディスク制御装置 | |
| JPH06314249A (ja) | データ転送装置 | |
| JPH0736813A (ja) | チャネル制御装置 | |
| JP2001292486A (ja) | リモコン信号発生回路 | |
| JPH04195649A (ja) | データ処理装置 | |
| JPH01154234A (ja) | 割込み制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |