JPH08320888A - 回路抽出方法 - Google Patents
回路抽出方法Info
- Publication number
- JPH08320888A JPH08320888A JP7126152A JP12615295A JPH08320888A JP H08320888 A JPH08320888 A JP H08320888A JP 7126152 A JP7126152 A JP 7126152A JP 12615295 A JP12615295 A JP 12615295A JP H08320888 A JPH08320888 A JP H08320888A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- extraction
- connection information
- layout
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 レイアウトからの回路抽出において、大規模
な回路では処理図形数が多く、多大な時間を要し、得ら
れる回路も大規模で扱い難い。本発明は回路抽出を選択
的に行なうことによって、抽出時間を短縮し、かつ得ら
れる回路を小さくすることを目的とする。 【構成】 レイアウト接続情報抽出の際に、抽出ノード
読み込みステップにより指定されたノードに限定して処
理を行ない、寄生素子の抽出をこのノードに対してのみ
行なう。
な回路では処理図形数が多く、多大な時間を要し、得ら
れる回路も大規模で扱い難い。本発明は回路抽出を選択
的に行なうことによって、抽出時間を短縮し、かつ得ら
れる回路を小さくすることを目的とする。 【構成】 レイアウト接続情報抽出の際に、抽出ノード
読み込みステップにより指定されたノードに限定して処
理を行ない、寄生素子の抽出をこのノードに対してのみ
行なう。
Description
【０００１】
【産業上の利用分野】本発明は半導体回路設計におけ
る、レイアウトデータからの回路抽出方法に関するもの
である。
る、レイアウトデータからの回路抽出方法に関するもの
である。
【０００２】
【従来の技術】近年、半導体プロセスの微細化に伴い、
レイアウトデータから配線抵抗や、容量などの寄生素子
を抽出し、その値を精度良く見積り、遅延時間等の高精
度シミュレーションを行なうことが重要になってきてい
る。
レイアウトデータから配線抵抗や、容量などの寄生素子
を抽出し、その値を精度良く見積り、遅延時間等の高精
度シミュレーションを行なうことが重要になってきてい
る。
【０００３】与えられたレイアウトデータよりＭＯＳな
どの素子や配線を認識し、回路を抽出した後、配線部分
に関して定められたモデルに従って抵抗及び容量などの
寄生素子を抽出する。抽出された寄生素子をもとにして
全体の回路を再構成し、寄生素子を含んだ回路が抽出さ
れる。
どの素子や配線を認識し、回路を抽出した後、配線部分
に関して定められたモデルに従って抵抗及び容量などの
寄生素子を抽出する。抽出された寄生素子をもとにして
全体の回路を再構成し、寄生素子を含んだ回路が抽出さ
れる。
【０００４】
【発明が解決しようとする課題】しかしながら従来の技
術では、大規模な回路に対しては、処理時間が増大し、
また、抽出された寄生素子を含む回路が大規模となり、
シミュレーションを行なうための時間も増大するという
欠点を有していた。
術では、大規模な回路に対しては、処理時間が増大し、
また、抽出された寄生素子を含む回路が大規模となり、
シミュレーションを行なうための時間も増大するという
欠点を有していた。
【０００５】そこで、本発明は抽出する回路は必ずしも
全体の回路を必要とせず、部分的な回路を抽出すること
にも意義があることに着目して、レイアウトデータの一
部分について回路抽出を行なうことによって得られたも
のである。
全体の回路を必要とせず、部分的な回路を抽出すること
にも意義があることに着目して、レイアウトデータの一
部分について回路抽出を行なうことによって得られたも
のである。
【０００６】従って本発明は上記問題点に鑑み、その目
的は高速で、小規模な回路が得られる回路抽出方法を提
供することにある。
的は高速で、小規模な回路が得られる回路抽出方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の回路抽出方法における第１の発明は、レイ
アウトデータより寄生素子抽出を行なう対象となるノー
ドを読み込む抽出ノード読み込みステップと、レイアウ
トデータより、指定されたノードに関する接続情報を抽
出するレイアウト接続情報抽出ステップとを備える。
めに本発明の回路抽出方法における第１の発明は、レイ
アウトデータより寄生素子抽出を行なう対象となるノー
ドを読み込む抽出ノード読み込みステップと、レイアウ
トデータより、指定されたノードに関する接続情報を抽
出するレイアウト接続情報抽出ステップとを備える。
【０００８】第２の発明ではさらに、レイアウト接続情
報より周辺データを抽出する周辺データ抽出ステップを
備える。
報より周辺データを抽出する周辺データ抽出ステップを
備える。
【０００９】また、第３の発明においては第１の発明の
構成に加えて、抽出階層読み込みステップを備える。
構成に加えて、抽出階層読み込みステップを備える。
【００１０】
【作用】本発明は上記した構成によって、第１の発明で
は抽出ノード読み込みステップによって指定されたノー
ドに対してのみレイアウト接続情報抽出ステップにおい
て接続関係を調べることにより、寄生素子の抽出を行な
う図形を限定することとなる。
は抽出ノード読み込みステップによって指定されたノー
ドに対してのみレイアウト接続情報抽出ステップにおい
て接続関係を調べることにより、寄生素子の抽出を行な
う図形を限定することとなる。
【００１１】また、第２の発明ではレイアウト接続情報
抽出ステップの後に、周辺データ抽出ステップを設け、
寄生素子の抽出を行なう前に、指定されたノードの周辺
図形を抽出することにより、周辺図形の影響を考慮した
高精度な寄生素子の抽出を行なう。
抽出ステップの後に、周辺データ抽出ステップを設け、
寄生素子の抽出を行なう前に、指定されたノードの周辺
図形を抽出することにより、周辺図形の影響を考慮した
高精度な寄生素子の抽出を行なう。
【００１２】第３の発明においては抽出階層読み込みス
テップにより、指定された階層に基づいてレイアウト接
続情報抽出ステップで接続情報の抽出を行なうこととな
る。
テップにより、指定された階層に基づいてレイアウト接
続情報抽出ステップで接続情報の抽出を行なうこととな
る。
【００１３】
【実施例】以下本発明の一実施例の回路抽出方法につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１４】（実施例１）図１は本発明の第１の実施例
における処理の流れ図である。図１において１１はレイ
アウトデータ読み込みステップ、１６は抽出ノード読み
込みステップ、１２はレイアウト接続情報抽出ステップ
で、読み込んだレイアウトデータより、抽出ノードに基
づいて寄生素子抽出を行なう対象となる図形に対して接
続情報を抽出する。前記接続情報を用いて、寄生素子抽
出ステップ１３を用いて、配線の寄生素子を抽出し、回
路復元ステップ１４により寄生素子を含む回路を復元す
る。１５は回路出力ステップで復元された回路を出力す
る。以上のような回路抽出方法について、以下図を用い
てその動作を説明する。
における処理の流れ図である。図１において１１はレイ
アウトデータ読み込みステップ、１６は抽出ノード読み
込みステップ、１２はレイアウト接続情報抽出ステップ
で、読み込んだレイアウトデータより、抽出ノードに基
づいて寄生素子抽出を行なう対象となる図形に対して接
続情報を抽出する。前記接続情報を用いて、寄生素子抽
出ステップ１３を用いて、配線の寄生素子を抽出し、回
路復元ステップ１４により寄生素子を含む回路を復元す
る。１５は回路出力ステップで復元された回路を出力す
る。以上のような回路抽出方法について、以下図を用い
てその動作を説明する。
【００１５】図２は本実施例で用いるレイアウトデータ
の一部を示したものである。１０１〜１０３はトランジ
スタ素子であり、例えば１０１は、ＴＲ１なる名前によ
りトランジスタの種類を識別され、Ｍ１なる名前により
本レイアウトデータ中で一意に認識されるトランジスタ
である。１１１〜１１３は配線データの一部であり、１
２１、１２２で示される入出力ピンと、他の素子を電気
的に結合する。１３１〜１３３はトランジスタ素子の端
子の１つである。
の一部を示したものである。１０１〜１０３はトランジ
スタ素子であり、例えば１０１は、ＴＲ１なる名前によ
りトランジスタの種類を識別され、Ｍ１なる名前により
本レイアウトデータ中で一意に認識されるトランジスタ
である。１１１〜１１３は配線データの一部であり、１
２１、１２２で示される入出力ピンと、他の素子を電気
的に結合する。１３１〜１３３はトランジスタ素子の端
子の１つである。
【００１６】図３は本実施例における抽出ノードの指定
の方法の例であり、この場合ノードＡを指定している。
指定ノードＡは入出力ピンＡ（１２１）に接続する配線
１１１を示す。抽出ノードの指定はノードが一意に定ま
ればどのような方法でもよい。例えば入出力ピンに接続
しない内部ノード１１３では、配線の位置する座標を示
してもよいし、あらかじめネットリストとの対応を調査
しておけば、ノード１１３に対応するネットリスト上の
ノード名でもよい。
の方法の例であり、この場合ノードＡを指定している。
指定ノードＡは入出力ピンＡ（１２１）に接続する配線
１１１を示す。抽出ノードの指定はノードが一意に定ま
ればどのような方法でもよい。例えば入出力ピンに接続
しない内部ノード１１３では、配線の位置する座標を示
してもよいし、あらかじめネットリストとの対応を調査
しておけば、ノード１１３に対応するネットリスト上の
ノード名でもよい。
【００１７】まず、レイアウトデータ読み込みステップ
１１により図２のレイアウトデータを読み込み、抽出ノ
ード読み込みステップ１６により図３に示す抽出ノード
を読み込む。次にレイアウト接続情報抽出ステップ１２
により、抽出ノードに指定されたノードＡを選択し、そ
の接続情報を抽出する。図４にノードＡの接続情報を示
す。
１１により図２のレイアウトデータを読み込み、抽出ノ
ード読み込みステップ１６により図３に示す抽出ノード
を読み込む。次にレイアウト接続情報抽出ステップ１２
により、抽出ノードに指定されたノードＡを選択し、そ
の接続情報を抽出する。図４にノードＡの接続情報を示
す。
【００１８】次に寄生素子抽出ステップ１３はノードＡ
より寄生素子を抽出する。寄生素子の抽出については公
知の方法を用いて行なえるが、一例を図５を用いて説明
する。前記のように選択されたノードＡに対して１４１
〜１４３の分岐点を抽出し、６つのセグメント１１１ａ
〜１１１ｆに分割する。各セグメントは入出力ピン、ト
ランジスタ素子の端子または分岐点をターミナルとする
寄生抵抗素子Ｒ１〜Ｒ６として認識し、抵抗値は各セグ
メントの幅及び長さより計算される。容量値は各セグメ
ントの面積及び周囲長より計算され、ターミナルへ寄生
容量として付加する。
より寄生素子を抽出する。寄生素子の抽出については公
知の方法を用いて行なえるが、一例を図５を用いて説明
する。前記のように選択されたノードＡに対して１４１
〜１４３の分岐点を抽出し、６つのセグメント１１１ａ
〜１１１ｆに分割する。各セグメントは入出力ピン、ト
ランジスタ素子の端子または分岐点をターミナルとする
寄生抵抗素子Ｒ１〜Ｒ６として認識し、抵抗値は各セグ
メントの幅及び長さより計算される。容量値は各セグメ
ントの面積及び周囲長より計算され、ターミナルへ寄生
容量として付加する。
【００１９】以上の様にして抽出されたそれぞれの寄生
素子を回路復元ステップ１４により復元する。図６に復
元された回路を示す。さらに回路出力ステップ１５によ
り図７に示すように寄生素子とその接続情報が出力され
る。例えばＲ１はＡとＮ１に接続されており、抵抗値は
1.12であることを示している。同様にＣ１はＡとＶＳＳ
に接続され、容量値が1.3e-14であることを示してい
る。
素子を回路復元ステップ１４により復元する。図６に復
元された回路を示す。さらに回路出力ステップ１５によ
り図７に示すように寄生素子とその接続情報が出力され
る。例えばＲ１はＡとＮ１に接続されており、抵抗値は
1.12であることを示している。同様にＣ１はＡとＶＳＳ
に接続され、容量値が1.3e-14であることを示してい
る。
【００２０】以上のように本実施例によれば、抽出ノー
ド読み込みステップを設け、レイアウト接続情報抽出ス
テップにおいて抽出ノードを元に寄生素子抽出部分を限
定することによって、注目するノードのみの寄生回路が
抽出でき、出力回路が小さくなる上、処理時間も短縮で
きる。
ド読み込みステップを設け、レイアウト接続情報抽出ス
テップにおいて抽出ノードを元に寄生素子抽出部分を限
定することによって、注目するノードのみの寄生回路が
抽出でき、出力回路が小さくなる上、処理時間も短縮で
きる。
【００２１】なお、上記実施例で、抽出ノードとして複
数のノードが与えられても同様に処理できる。
数のノードが与えられても同様に処理できる。
【００２２】（実施例２）図８は本発明の第２の実施例
における処理の流れ図である。図８では第１の実施例に
おけるレイアウト接続情報抽出ステップ１２に続いて、
周辺データ抽出ステップ１７を設けている。レイアウト
接続情報抽出ステップで、読み込んだレイアウトデータ
より、接続情報を抽出した後、さらに周辺データ抽出ス
テップ１７により、寄生素子抽出を行なう図形の周辺の
データを抽出する。そして接続情報と周辺データを用い
て、寄生素子抽出を行なう。以上のような回路抽出方法
について、以下図を用いてその動作を説明する。
における処理の流れ図である。図８では第１の実施例に
おけるレイアウト接続情報抽出ステップ１２に続いて、
周辺データ抽出ステップ１７を設けている。レイアウト
接続情報抽出ステップで、読み込んだレイアウトデータ
より、接続情報を抽出した後、さらに周辺データ抽出ス
テップ１７により、寄生素子抽出を行なう図形の周辺の
データを抽出する。そして接続情報と周辺データを用い
て、寄生素子抽出を行なう。以上のような回路抽出方法
について、以下図を用いてその動作を説明する。
【００２３】第１の実施例と同様にして、レイアウトデ
ータと抽出ノードを読み込み、レイアウト接続情報を抽
出する。
ータと抽出ノードを読み込み、レイアウト接続情報を抽
出する。
【００２４】図４において選択されたノードＡを用いて
周辺データ抽出ステップ１７では、寄生素子抽出ステッ
プ１３で抽出する寄生素子に必要な図形を抽出する。図
９は、ノードＡと交差する図形及び隣接する図形の抽出
を行なったもので、１１２ａ、１１２ｂ及び１１３ａが
周辺図形として抽出されている。隣接する図形の抽出は
ノードＡから一定距離以内のものとしている。
周辺データ抽出ステップ１７では、寄生素子抽出ステッ
プ１３で抽出する寄生素子に必要な図形を抽出する。図
９は、ノードＡと交差する図形及び隣接する図形の抽出
を行なったもので、１１２ａ、１１２ｂ及び１１３ａが
周辺図形として抽出されている。隣接する図形の抽出は
ノードＡから一定距離以内のものとしている。
【００２５】次に寄生素子抽出ステップ１３によりノー
ドＡより寄生素子を抽出する。このとき、第１の実施例
で示した寄生素子抽出ステップの動作に加えて、例えば
寄生容量では周辺図形についても考慮する。すなわちセ
グメント１１１ｃはノードＢの一部１１２ａと交差して
おり、この影響による容量値の補正を、交差部の面積及
び周囲長から計算して行なう。またセグメント１１１ｆ
についても隣接配線１１３ａの影響を考慮して容量値を
計算する。
ドＡより寄生素子を抽出する。このとき、第１の実施例
で示した寄生素子抽出ステップの動作に加えて、例えば
寄生容量では周辺図形についても考慮する。すなわちセ
グメント１１１ｃはノードＢの一部１１２ａと交差して
おり、この影響による容量値の補正を、交差部の面積及
び周囲長から計算して行なう。またセグメント１１１ｆ
についても隣接配線１１３ａの影響を考慮して容量値を
計算する。
【００２６】以上の様にして抽出されたそれぞれの寄生
素子は第１の実施例で示したように、回路復元ステップ
１４及び、回路出力ステップ１５により接続情報が出力
される。
素子は第１の実施例で示したように、回路復元ステップ
１４及び、回路出力ステップ１５により接続情報が出力
される。
【００２７】以上のように本実施例によれば、周辺デー
タ抽出ステップを設けたことにより周辺データの影響を
考慮した、より精度の高い回路が抽出可能である。
タ抽出ステップを設けたことにより周辺データの影響を
考慮した、より精度の高い回路が抽出可能である。
【００２８】（実施例３）図１０は本発明の第３の実施
例における処理の流れ図である。図１０において１１は
レイアウトデータ読み込みステップ、１６は抽出ノード
読み込みステップ、１８は抽出階層読み込みステップ、
１２はレイアウト接続情報抽出ステップで、読み込んだ
レイアウトデータより、抽出階層読み込みステップで指
定された階層に基づいて、指定されたノードについての
接続情報を抽出する。前記接続情報を用いて、寄生素子
抽出ステップ１３を用いて、配線の寄生素子を抽出し、
回路復元ステップ１４により寄生素子を含む回路を復元
する。１５は回路出力ステップで復元された回路を出力
する。以上のような回路抽出方法について、以下図を用
いてその動作を説明する。
例における処理の流れ図である。図１０において１１は
レイアウトデータ読み込みステップ、１６は抽出ノード
読み込みステップ、１８は抽出階層読み込みステップ、
１２はレイアウト接続情報抽出ステップで、読み込んだ
レイアウトデータより、抽出階層読み込みステップで指
定された階層に基づいて、指定されたノードについての
接続情報を抽出する。前記接続情報を用いて、寄生素子
抽出ステップ１３を用いて、配線の寄生素子を抽出し、
回路復元ステップ１４により寄生素子を含む回路を復元
する。１５は回路出力ステップで復元された回路を出力
する。以上のような回路抽出方法について、以下図を用
いてその動作を説明する。
【００２９】図１１は本実施例で用いるレイアウトデー
タの一階層の一部を示したものである。２０１〜２０３
はレイアウトデータの下位の階層を示すブロックであ
り、例えば２０１は、ＢＬＫ１なる名前によりブロック
の種類を識別され、Ｉ１なる名前により本レイアウトデ
ータ中で一意に認識されるブロックである。２１１〜２
１４は本階層の配線データの一部であり、２２１、２２
２で示される入出力ピンと、２３１〜２３３などの下位
階層との接続点を示す内部ピンを電気的に結合する。
タの一階層の一部を示したものである。２０１〜２０３
はレイアウトデータの下位の階層を示すブロックであ
り、例えば２０１は、ＢＬＫ１なる名前によりブロック
の種類を識別され、Ｉ１なる名前により本レイアウトデ
ータ中で一意に認識されるブロックである。２１１〜２
１４は本階層の配線データの一部であり、２２１、２２
２で示される入出力ピンと、２３１〜２３３などの下位
階層との接続点を示す内部ピンを電気的に結合する。
【００３０】図１２は本実施例における抽出ノードあ
り、ノードＣは入出力ピンＣ（２２１）に接続する配線
２１１を示す。抽出ノードの指定はノードが一意に定ま
ればよい。例えば入出力ピンに接続しない内部ノード２
１４では、Ｉ１：Ｐ３のように指定することができる。
り、ノードＣは入出力ピンＣ（２２１）に接続する配線
２１１を示す。抽出ノードの指定はノードが一意に定ま
ればよい。例えば入出力ピンに接続しない内部ノード２
１４では、Ｉ１：Ｐ３のように指定することができる。
【００３１】図１３は抽出階層を示すものである。ま
ず、レイアウトデータ読み込みステップ１１により図１
１のレイアウトデータを読み込み、抽出ノード読み込み
ステップ１６により図１２に示す抽出ノードを読み込
む。さらに抽出階層読み込みステップ１８により図１３
に示す情報を読み込む。
ず、レイアウトデータ読み込みステップ１１により図１
１のレイアウトデータを読み込み、抽出ノード読み込み
ステップ１６により図１２に示す抽出ノードを読み込
む。さらに抽出階層読み込みステップ１８により図１３
に示す情報を読み込む。
【００３２】次にレイアウト接続情報抽出ステップ１２
により、抽出ノードに指定されたノードＣを選択し、そ
の接続情報を抽出階層に従って抽出する。抽出階層の指
定は、ノードＣの接続関係の追跡をどの階層まで行なう
かを明確にする。図１３ではＢＬＫ１及びＢＬＫ２とい
うブロックの内部までは追跡しないことを指定してい
る。抽出階層の指定はブロックの種類以外にも、Ｉ１な
どの名前を用いてもよい。図１４にノードＣの接続情報
を示す。ノードＣの追跡はＢＬＫ１との接続点２３１な
どで終了している。
により、抽出ノードに指定されたノードＣを選択し、そ
の接続情報を抽出階層に従って抽出する。抽出階層の指
定は、ノードＣの接続関係の追跡をどの階層まで行なう
かを明確にする。図１３ではＢＬＫ１及びＢＬＫ２とい
うブロックの内部までは追跡しないことを指定してい
る。抽出階層の指定はブロックの種類以外にも、Ｉ１な
どの名前を用いてもよい。図１４にノードＣの接続情報
を示す。ノードＣの追跡はＢＬＫ１との接続点２３１な
どで終了している。
【００３３】以上のように抽出されたノードに対して、
寄生素子抽出ステップ１３はノードＣより寄生素子を抽
出する。寄生素子の抽出については第１の実施例で示し
た寄生素子抽出ステップと同様に行なえる。図１５に示
すように、入出力ピン、下位階層との接続点あるいは分
岐点をターミナルとする寄生抵抗素子Ｒ１〜Ｒ６が認識
される。
寄生素子抽出ステップ１３はノードＣより寄生素子を抽
出する。寄生素子の抽出については第１の実施例で示し
た寄生素子抽出ステップと同様に行なえる。図１５に示
すように、入出力ピン、下位階層との接続点あるいは分
岐点をターミナルとする寄生抵抗素子Ｒ１〜Ｒ６が認識
される。
【００３４】図１６に回路復元ステップ１４により復元
された回路、図１７に回路出力ステップ１５により出力
された寄生素子の接続情報を示す。
された回路、図１７に回路出力ステップ１５により出力
された寄生素子の接続情報を示す。
【００３５】以上のように本実施例によれば、抽出階層
読み込みステップを設けたことにより、任意の階層にお
ける選択的な回路抽出が行なえる。
読み込みステップを設けたことにより、任意の階層にお
ける選択的な回路抽出が行なえる。
【００３６】
【発明の効果】以上のように本発明によれば、抽出ノー
ド読み込みステップを設け、レイアウト接続情報抽出ス
テップにおいて指定された抽出ノードのみを選択するこ
ととすれば、扱う図形数を減少させることができ、高速
に回路抽出を行なうことが可能である。
ド読み込みステップを設け、レイアウト接続情報抽出ス
テップにおいて指定された抽出ノードのみを選択するこ
ととすれば、扱う図形数を減少させることができ、高速
に回路抽出を行なうことが可能である。
【００３７】また、出力された寄生素子は小さな回路を
構成するので、解析も容易でシミュレーションも短時間
で行なえるという効果がある。
構成するので、解析も容易でシミュレーションも短時間
で行なえるという効果がある。
【００３８】また、周辺データ抽出ステップを設けるこ
とにより、精度よく寄生素子の抽出が行なえる。
とにより、精度よく寄生素子の抽出が行なえる。
【００３９】さらに抽出階層読み込みステップを設ける
ことにより、シミュレーションに必要な最小限の回路
を、任意の階層で出力でき、利便である。
ことにより、シミュレーションに必要な最小限の回路
を、任意の階層で出力でき、利便である。
【図１】本発明の第１の実施例における回路抽出方法の
流れ図
流れ図
【図２】本発明の第１及び第２の実施例における動作説
明のためのレイアウト図
明のためのレイアウト図
【図３】同実施例における抽出ノード読み込みステップ
の入力データの例を示す図
の入力データの例を示す図
【図４】同実施例におけるレイアウト接続情報抽出ステ
ップの結果を示すレイアウト図
ップの結果を示すレイアウト図
【図５】本発明の第１の実施例における寄生素子抽出ス
テップの説明図
テップの説明図
【図６】同実施例における回路復元ステップの結果を示
す回路図
す回路図
【図７】同実施例における回路出力ステップの出力の一
例を示す図
例を示す図
【図８】本発明の第２の実施例における回路抽出方法の
流れ図
流れ図
【図９】同実施例における周辺データ抽出ステップの説
明図
明図
【図１０】本発明の第３の実施例における回路抽出方法
の流れ図
の流れ図
【図１１】同実施例における動作説明のためのレイアウ
ト図
ト図
【図１２】同実施例における抽出ノード読み込みステッ
プの入力データの例を示す図
プの入力データの例を示す図
【図１３】同実施例における抽出階層読み込みステップ
の入力データの例を示す図
の入力データの例を示す図
【図１４】同実施例におけるレイアウト接続情報抽出ス
テップの結果を示すレイアウト図
テップの結果を示すレイアウト図
【図１５】同実施例における寄生素子抽出ステップの説
明図
明図
【図１６】同実施例における回路復元ステップの結果を
示す回路図
示す回路図
【図１７】同実施例における回路出力ステップの出力の
一例を示す図
一例を示す図
１１ レイアウトデータ読み込みステップ １２ レイアウト接続情報抽出ステップ １３ 寄生素子抽出ステップ １４ 回路復元ステップ １５ 回路出力ステップ １６ 抽出ノード読み込みステップ １７ 周辺データ抽出ステップ １８ 抽出階層読み込みステップ
Claims (3)
- 【請求項１】レイアウトデータ読み込みステップと、 前記レイアウトデータより寄生素子抽出を行なう対象と
なるノードを読み込む抽出ノード読み込みステップと、 前記レイアウトデータより、前記抽出ノード読み込みス
テップで指定されたノードに関する接続情報を抽出する
レイアウト接続情報抽出ステップと、 前記レイアウト接続情報より寄生素子を抽出する寄生素
子抽出ステップと、 前記レイアウト接続情報と、前記寄生素子とから回路を
復元する回路復元ステップと、 前記回路復元ステップにより復元された回路を出力する
回路出力ステップと、 を有することを特徴とする回路抽出方法。 - 【請求項２】レイアウトデータ読み込みステップと、 前記レイアウトデータより寄生素子抽出を行なう対象と
なるノードを読み込む抽出ノード読み込みステップと、 前記レイアウトデータより、前記抽出ノード読み込みス
テップで指定されたノードに関する接続情報を抽出する
レイアウト接続情報抽出ステップと、 前記レイアウト接続情報より周辺データを抽出する周辺
データ抽出ステップと、 前記レイアウト接続情報と前記周辺データより寄生素子
を抽出する寄生素子抽出ステップと、 前記レイアウト接続情報と、前記寄生素子とから回路を
復元する回路復元ステップと、 前記回路復元ステップにより復元された回路を出力する
回路出力ステップと、 を有することを特徴とする回路抽出方法。 - 【請求項３】レイアウトデータ読み込みステップと、 前記レイアウトデータより寄生素子抽出を行なう対象と
なるノードを読み込む抽出ノード読み込みステップと、 前記レイアウトデータより寄生素子抽出を行なう対象と
なる階層を読み込む抽出階層読み込みステップと、 前記レイアウトデータより、前記抽出階層読み込みステ
ップで指定された階層に従って、前記抽出ノード読み込
みステップで指定されたノードに関する接続情報を抽出
するレイアウト接続情報抽出ステップと、 前記レイアウト接続情報より寄生素子を抽出する寄生素
子抽出ステップと、 前記レイアウト接続情報と、前記寄生素子とから回路を
復元する回路復元ステップと、 前記回路復元ステップにより復元された回路を出力する
回路出力ステップと、 を有することを特徴とする回路抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12615295A JP3156544B2 (ja) | 1995-05-25 | 1995-05-25 | 回路抽出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12615295A JP3156544B2 (ja) | 1995-05-25 | 1995-05-25 | 回路抽出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320888A true JPH08320888A (ja) | 1996-12-03 |
| JP3156544B2 JP3156544B2 (ja) | 2001-04-16 |
Family
ID=14927970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12615295A Expired - Fee Related JP3156544B2 (ja) | 1995-05-25 | 1995-05-25 | 回路抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156544B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7761835B2 (en) | 2006-12-11 | 2010-07-20 | Elpida Memory, Inc. | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters |
-
1995
- 1995-05-25 JP JP12615295A patent/JP3156544B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7761835B2 (en) | 2006-12-11 | 2010-07-20 | Elpida Memory, Inc. | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156544B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022315B2 (ja) | 回路抽出方法 | |
| JP2695160B2 (ja) | 任意形状抵抗体の端子間抵抗計算方法 | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| US6732340B1 (en) | Method for designing a semiconductor integrated circuit which includes consideration of parasitic elements on critical data paths | |
| CN107844678B (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
| JPH08320888A (ja) | 回路抽出方法 | |
| US5715170A (en) | Apparatus for forming input data for a logic simulator | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| US6536021B2 (en) | Method and system for representing hierarchical extracted resistance-capacitance files of a circuit model | |
| JP2633539B2 (ja) | 論理集積回路のテストデータ作成方式 | |
| JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JP3091013B2 (ja) | Ｌｓｉ設計用データベースの作成装置 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPH08221460A (ja) | 回路シミュレーション方法および配線間容量抽出装置 | |
| JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| KR100248380B1 (ko) | 스키메틱 편집기의 신호선 연결도 검사방법 | |
| JPH05225285A (ja) | アナログ素子設計装置 | |
| JPH0529953B2 (ja) | ||
| JPH09128433A (ja) | Ｌｓｉ回路設計における不純物拡散層の拡散抵抗算出式の決定方法 | |
| JPH0785129A (ja) | テストパターン生成方法 | |
| JPH05312905A (ja) | 回路シミュレーション装置 | |
| JPH08123829A (ja) | レイアウト情報抽出方法 | |
| JPH0520396A (ja) | 回路データ接続追跡システム | |
| JP2002279013A (ja) | 回路遅延計算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |