JPH0831971A - Ｐ／ｂ−ｌｃｃ型半導体装置 - Google Patents
Ｐ／ｂ−ｌｃｃ型半導体装置Info
- Publication number
- JPH0831971A JPH0831971A JP16404994A JP16404994A JPH0831971A JP H0831971 A JPH0831971 A JP H0831971A JP 16404994 A JP16404994 A JP 16404994A JP 16404994 A JP16404994 A JP 16404994A JP H0831971 A JPH0831971 A JP H0831971A
- Authority
- JP
- Japan
- Prior art keywords
- lcc
- electrode
- substrate
- via hole
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 Ｐ／Ｂ−ＬＣＣ基板を実装基板に実装すると
きに、余分な半田による電極間のショートを低減するこ
と。 【構成】 プリント配線基板上に半導体チップが搭載さ
れ、その搭載面と反対の面に電極用パッドが設けられ、
前記電極用パッドの一端から前記プリント配線基板を貫
通する金属メッキされた第一のビアホールを設けて前記
チップ搭載面の配線と電極用パッド間を電気的に接続し
たＰ／Ｂ−ＬＣＣ型半導体装置に、前記プリント配線基
板を貫通し、金属メッキされた第二のビアホールを前記
電極用パッド内の所定位置に設ける。
きに、余分な半田による電極間のショートを低減するこ
と。 【構成】 プリント配線基板上に半導体チップが搭載さ
れ、その搭載面と反対の面に電極用パッドが設けられ、
前記電極用パッドの一端から前記プリント配線基板を貫
通する金属メッキされた第一のビアホールを設けて前記
チップ搭載面の配線と電極用パッド間を電気的に接続し
たＰ／Ｂ−ＬＣＣ型半導体装置に、前記プリント配線基
板を貫通し、金属メッキされた第二のビアホールを前記
電極用パッド内の所定位置に設ける。
Description
【０００１】
【産業上の利用分野】本発明は、Ｐ／Ｂ−ＬＣＣ型半導
体装置に関し、特に、Ｐ／Ｂ−ＬＣＣ基板に適用して有
効な技術に関するものである。
体装置に関し、特に、Ｐ／Ｂ−ＬＣＣ基板に適用して有
効な技術に関するものである。
【０００２】
【従来の技術】従来のＰ／Ｂ−ＬＣＣ基板を図３及び図
４を用いて詳細に説明する。
４を用いて詳細に説明する。
【０００３】図３は、従来のＰ／Ｂ−ＬＣＣ基板の電極
用パッドを説明するための俯瞰図であり、図４は、その
Ｐ／Ｂ−ＬＣＣ基板の電極用パッドと実装基板との半田
接続を説明するための図である。
用パッドを説明するための俯瞰図であり、図４は、その
Ｐ／Ｂ−ＬＣＣ基板の電極用パッドと実装基板との半田
接続を説明するための図である。
【０００４】図３及び図４において、１はＰ／Ｂ−ＬＣ
Ｃ基板、２はチップ搭載面側電極及び配線、３は電極用
パッド、４はビアホール、６は半田、７は実装基板をそ
れぞれ示す。
Ｃ基板、２はチップ搭載面側電極及び配線、３は電極用
パッド、４はビアホール、６は半田、７は実装基板をそ
れぞれ示す。
【０００５】従来のＰ／Ｂ−ＬＣＣ基板における電極用
パッド３は、図３及び図４に示すように、チップ搭載面
側と電気的に接続するためのＰ／Ｂ−ＬＣＣ基板を貫通
したビアホールが電極用パッド３の一端から設けてあ
る。
パッド３は、図３及び図４に示すように、チップ搭載面
側と電気的に接続するためのＰ／Ｂ−ＬＣＣ基板を貫通
したビアホールが電極用パッド３の一端から設けてあ
る。
【０００６】
【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。
技術を検討した結果、以下の問題点を見いだした。
【０００７】従来のＰ／Ｂ−ＬＣＣ基板の多数の電極用
パッドと実装基板の多数の電極とをそれぞれ半田接続す
る場合において、前述のビアホールに余分な半田が流れ
込み、半田が余計に付けられたときに生じる隣の電極と
のショートを防いでいたが、半田の逃げ場所が電極用パ
ッドの一端の一カ所のみであるため、逆側の一端におい
て半田の逃げ場所がなく、隣の電極に流れ込みショート
することがあるという問題点があった。
パッドと実装基板の多数の電極とをそれぞれ半田接続す
る場合において、前述のビアホールに余分な半田が流れ
込み、半田が余計に付けられたときに生じる隣の電極と
のショートを防いでいたが、半田の逃げ場所が電極用パ
ッドの一端の一カ所のみであるため、逆側の一端におい
て半田の逃げ場所がなく、隣の電極に流れ込みショート
することがあるという問題点があった。
【０００８】本発明の目的は、Ｐ／Ｂ−ＬＣＣ基板を実
装基板に実装するときに、余分な半田による電極間のシ
ョートを低減することが可能な技術を提供することにあ
る。
装基板に実装するときに、余分な半田による電極間のシ
ョートを低減することが可能な技術を提供することにあ
る。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】プリント配線基板上に半導体チップが搭載
され、その搭載面と反対の面に電極用パッドが設けら
れ、前記電極用パッドの一端から前記プリント配線基板
を貫通する金属メッキされた第一のビアホールを設けて
前記チップ搭載面の配線と電極用パッド間を電気的に接
続したＰ／Ｂ−ＬＣＣ型半導体装置に、前記プリント配
線基板を貫通し、金属メッキされた第二のビアホールを
前記電極用パッド内の所定位置に設ける。
され、その搭載面と反対の面に電極用パッドが設けら
れ、前記電極用パッドの一端から前記プリント配線基板
を貫通する金属メッキされた第一のビアホールを設けて
前記チップ搭載面の配線と電極用パッド間を電気的に接
続したＰ／Ｂ−ＬＣＣ型半導体装置に、前記プリント配
線基板を貫通し、金属メッキされた第二のビアホールを
前記電極用パッド内の所定位置に設ける。
【００１２】
【作用】上述した手段によれば、プリント配線基板上に
半導体チップが搭載され、その搭載面と反対の面に電極
用パッドが設けられ、前記電極用パッドの一端から前記
プリント配線基板を貫通する金属メッキされた第一のビ
アホールを設けて前記チップ搭載面の配線と電極用パッ
ド間を電気的に接続したＰ／Ｂ−ＬＣＣ型半導体装置
に、前記プリント配線基板を貫通する第二のビアホール
を前記電極用パッド内の所定位置に設けることにより、
Ｐ／Ｂ−ＬＣＣ基板の実装時に、第一のビアホールで余
分な半田を取り込むと同時に、第二のビアホールにおい
ても毛管現象により余分な半田を吸い取るので、余分な
半田による電極間のショートを低減することができる。
半導体チップが搭載され、その搭載面と反対の面に電極
用パッドが設けられ、前記電極用パッドの一端から前記
プリント配線基板を貫通する金属メッキされた第一のビ
アホールを設けて前記チップ搭載面の配線と電極用パッ
ド間を電気的に接続したＰ／Ｂ−ＬＣＣ型半導体装置
に、前記プリント配線基板を貫通する第二のビアホール
を前記電極用パッド内の所定位置に設けることにより、
Ｐ／Ｂ−ＬＣＣ基板の実装時に、第一のビアホールで余
分な半田を取り込むと同時に、第二のビアホールにおい
ても毛管現象により余分な半田を吸い取るので、余分な
半田による電極間のショートを低減することができる。
【００１３】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【００１４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１５】
【実施例】図１は、本発明の一実施例であるＰ／Ｂ−Ｌ
ＣＣ基板の電極用パッドを説明するための図である。図
１において、１はＰ／Ｂ−ＬＣＣ基板、２はチップ搭載
面側電極及び配線（ＣｕまたはＡｌからなる）、３は電
極用パッド（Ｃｕ，Ｎｉ，Ａｕからなる三層構造）、４
はビアホール、５は半田吸収スルーホール、７は実装基
板をそれぞれ示す。
ＣＣ基板の電極用パッドを説明するための図である。図
１において、１はＰ／Ｂ−ＬＣＣ基板、２はチップ搭載
面側電極及び配線（ＣｕまたはＡｌからなる）、３は電
極用パッド（Ｃｕ，Ｎｉ，Ａｕからなる三層構造）、４
はビアホール、５は半田吸収スルーホール、７は実装基
板をそれぞれ示す。
【００１６】本実施例のＰ／Ｂ−ＬＣＣ基板１には、図
１に示すように、半導体チップ（図示せず）が搭載され
た側の配線及び電極２とその反対側に当たる面に電極用
パッド３とが設けられ、その電極用パッド３には、基板
中を貫通するビアホール４（第一のビアホール）及び半
田吸収スルーホール５（第二のビアホール）とがそれぞ
れ電極用パッド３の両端に分かれて設けられている。な
お、これらビアホール４（第一のビアホール）と半田吸
収スルーホール５は、ニッケル、金、クロム等でメッキ
されている。
１に示すように、半導体チップ（図示せず）が搭載され
た側の配線及び電極２とその反対側に当たる面に電極用
パッド３とが設けられ、その電極用パッド３には、基板
中を貫通するビアホール４（第一のビアホール）及び半
田吸収スルーホール５（第二のビアホール）とがそれぞ
れ電極用パッド３の両端に分かれて設けられている。な
お、これらビアホール４（第一のビアホール）と半田吸
収スルーホール５は、ニッケル、金、クロム等でメッキ
されている。
【００１７】次に、本実施例のＰ／Ｂ−ＬＣＣ基板の電
極用パッドと実装基板との半田接続について、図２を用
いて詳細に説明する。
極用パッドと実装基板との半田接続について、図２を用
いて詳細に説明する。
【００１８】図２は、本実施例のＰ／Ｂ−ＬＣＣ基板の
電極用パッドと実装基板との半田接続を説明するための
部分拡大図である。図２において、斜線で示した６は半
田を示す。
電極用パッドと実装基板との半田接続を説明するための
部分拡大図である。図２において、斜線で示した６は半
田を示す。
【００１９】本実施例のＰ／Ｂ−ＬＣＣ基板の電極用パ
ッドと実装基板を半田で接続したとき、電極パッドの余
分な半田は、図２に示すように、電極パッドの一端に設
けられたビアホール４に取り込まれ、かつ、他端に設け
られた半田吸収スルーホール５に吸い込まれる。
ッドと実装基板を半田で接続したとき、電極パッドの余
分な半田は、図２に示すように、電極パッドの一端に設
けられたビアホール４に取り込まれ、かつ、他端に設け
られた半田吸収スルーホール５に吸い込まれる。
【００２０】なお、本実施例のＰ／Ｂ−ＬＣＣ基板にお
いては、半田吸引スルーホール５を一個設けた場合のみ
を取り挙げたが、複数個設けることにより、さらに、実
装基板または、Ｐ／Ｂ−ＬＣＣ基板における電極間のシ
ョートを低減することができる。
いては、半田吸引スルーホール５を一個設けた場合のみ
を取り挙げたが、複数個設けることにより、さらに、実
装基板または、Ｐ／Ｂ−ＬＣＣ基板における電極間のシ
ョートを低減することができる。
【００２１】また、半田吸引スルーホール５は、図１、
図２に示す位置には限定されず、実装基板の電極と電気
的に接続できて、隣の電極とショートしない位置に設け
る。
図２に示す位置には限定されず、実装基板の電極と電気
的に接続できて、隣の電極とショートしない位置に設け
る。
【００２２】したがって、上述したように、プリント配
線基板上に半導体チップが搭載され、その搭載面と反対
の面に電極用パッドが設けられ、前記電極用パッドの一
端から前記プリント配線基板を貫通する金属メッキされ
た第一のビアホールを設けて前記チップ搭載面の配線と
電極用パッド間を電気的に接続したＰ／Ｂ−ＬＣＣ型半
導体装置に、前記プリント配線基板を貫通する第二のビ
アホールを前記電極用パッド内の所定位置に設けること
により、Ｐ／Ｂ−ＬＣＣ基板の実装時に、第一のビアホ
ールで余分な半田を取り込むと同時に、第二のビアホー
ルにおいても毛管現象により余分な半田を吸い取るの
で、余分な半田による電極間のショートを低減すること
ができる。
線基板上に半導体チップが搭載され、その搭載面と反対
の面に電極用パッドが設けられ、前記電極用パッドの一
端から前記プリント配線基板を貫通する金属メッキされ
た第一のビアホールを設けて前記チップ搭載面の配線と
電極用パッド間を電気的に接続したＰ／Ｂ−ＬＣＣ型半
導体装置に、前記プリント配線基板を貫通する第二のビ
アホールを前記電極用パッド内の所定位置に設けること
により、Ｐ／Ｂ−ＬＣＣ基板の実装時に、第一のビアホ
ールで余分な半田を取り込むと同時に、第二のビアホー
ルにおいても毛管現象により余分な半田を吸い取るの
で、余分な半田による電極間のショートを低減すること
ができる。
【００２３】また、従来のＰ／Ｂ−ＬＣＣ基板では、ビ
アホール４の片側のみフィレット（埋め込まれた半田）
が形成されていたが、半田吸引スルーホール５側にもフ
ィレットが形成されるので接合強度を増大する。
アホール４の片側のみフィレット（埋め込まれた半田）
が形成されていたが、半田吸引スルーホール５側にもフ
ィレットが形成されるので接合強度を増大する。
【００２４】さらに、ビアホール４の内面に施される金
属メッキが他の基板作成行程、または製品組立行程等で
剥離し、導通不良となる場合があったが、半田吸引スル
ーホール５内の金属メッキは、上述の工程の装置に触れ
ることがないため、断線しにくいので、ビアホール４の
内面に施される金属メッキが剥離して断線しても、導通
を得ることが可能となる。
属メッキが他の基板作成行程、または製品組立行程等で
剥離し、導通不良となる場合があったが、半田吸引スル
ーホール５内の金属メッキは、上述の工程の装置に触れ
ることがないため、断線しにくいので、ビアホール４の
内面に施される金属メッキが剥離して断線しても、導通
を得ることが可能となる。
【００２５】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２７】前記プリント配線基板を貫通する第二のビ
アホールを前記電極用パッド内の所定位置に設けること
により、Ｐ／Ｂ−ＬＣＣ基板の実装時に、第一のビアホ
ールで余分な半田を取り込むと同時に、第二のビアホー
ルにおいても毛管現象により余分な半田を吸い取るの
で、余分な半田による電極間のショートを低減すること
ができる。
アホールを前記電極用パッド内の所定位置に設けること
により、Ｐ／Ｂ−ＬＣＣ基板の実装時に、第一のビアホ
ールで余分な半田を取り込むと同時に、第二のビアホー
ルにおいても毛管現象により余分な半田を吸い取るの
で、余分な半田による電極間のショートを低減すること
ができる。
【図１】本発明の一実施例であるＰ／Ｂ−ＬＣＣ基板を
説明するための図である。
説明するための図である。
【図２】本実施例のＰ／Ｂ−ＬＣＣ基板の電極用パッド
と実装基板との半田接続を説明するための部分拡大図で
ある。
と実装基板との半田接続を説明するための部分拡大図で
ある。
【図３】従来のＰ／Ｂ−ＬＣＣ基板を説明するための俯
瞰図である。
瞰図である。
【図４】従来のＰ／Ｂ−ＬＣＣ基板の電極用パッドと実
装基板との半田接続を説明するための図である。
装基板との半田接続を説明するための図である。
１…Ｐ／Ｂ−ＬＣＣ基板、２…チップ搭載面側電極及び
配線、３…電極用パッド、４…ビアホール、５…半田吸
引スルーホール、６…半田、７…実装基板。
配線、３…電極用パッド、４…ビアホール、５…半田吸
引スルーホール、６…半田、７…実装基板。
Claims (2)
- 【請求項１】 プリント配線基板上に半導体チップが搭
載され、その搭載面と反対の面に電極用パッドが設けら
れ、前記電極用パッドの一端から前記プリント配線基板
を貫通する金属メッキされた第一のビアホールを設けて
前記チップ搭載面の配線と電極用パッド間を電気的に接
続したＰ／Ｂ−ＬＣＣ型半導体装置であって、 前記プリント配線基板を貫通し、金属メッキされた第二
のビアホールを前記電極用パッド内の所定位置に設けた
ことを特徴とするＰ／Ｂ−ＬＣＣ型半導体装置。 - 【請求項２】 前記請求項１に記載されたＰ／Ｂ−ＬＣ
Ｃ型半導体装置において、前記第二のビアホールを複数
個電極用パッドに設けたことを特徴とするＰ／Ｂ−ＬＣ
Ｃ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16404994A JPH0831971A (ja) | 1994-07-15 | 1994-07-15 | Ｐ／ｂ−ｌｃｃ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16404994A JPH0831971A (ja) | 1994-07-15 | 1994-07-15 | Ｐ／ｂ−ｌｃｃ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831971A true JPH0831971A (ja) | 1996-02-02 |
Family
ID=15785830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16404994A Pending JPH0831971A (ja) | 1994-07-15 | 1994-07-15 | Ｐ／ｂ−ｌｃｃ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227349A (ja) * | 2011-04-19 | 2012-11-15 | Hitachi Ltd | 電子部品の実装方法 |
-
1994
- 1994-07-15 JP JP16404994A patent/JPH0831971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227349A (ja) * | 2011-04-19 | 2012-11-15 | Hitachi Ltd | 電子部品の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH057062A (ja) | 電気素子実装装置 | |
| JPH0831971A (ja) | Ｐ／ｂ−ｌｃｃ型半導体装置 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPS63250163A (ja) | 半導体集積回路装置 | |
| JPH0955447A (ja) | 半導体装置 | |
| JPS63283182A (ja) | フレキシブルプリント配線板 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH0513011Y2 (ja) | ||
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JPH05335437A (ja) | 半導体装置 | |
| US20120325538A1 (en) | Printed circuit board assembly | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH06260538A (ja) | 半導体装置 | |
| JP3810155B2 (ja) | ワイヤボンディング方法 | |
| JPH03171745A (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH0436115Y2 (ja) | ||
| JP2692478B2 (ja) | リードレス・チップ・キャリア | |
| JPH0823048A (ja) | Ｐ／ｂ−ｌｃｃ型半導体装置 | |
| JPH0642366Y2 (ja) | プリント基板 | |
| JP2550219Y2 (ja) | 回路基板装置 | |
| JPS603189A (ja) | リ−ド線の接続方法 | |
| JPS60171748A (ja) | 半導体装置 | |
| JPH05259214A (ja) | 半導体装置 | |
| JP2000232177A (ja) | プリント基板および半導体装置および電子部品ユニット |