JPH08313924A

JPH08313924A - フリップチップ方式の液晶表示素子

Info

Publication number: JPH08313924A
Application number: JP7115583A
Authority: JP
Inventors: Hikari Ito; 光伊藤; Masataka Natori; 正高名取; Masahiko Suzuki; 雅彦鈴木; Kimitoshi Ougiichi; 公俊扇一; Kuniyuki Matsunaga; 邦之松永; Junichi Owada; 淳一大和田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-05-15
Filing date: 1995-05-15
Publication date: 1996-11-29
Anticipated expiration: 2017-09-09
Also published as: JP3323692B2

Abstract

(57)【要約】【目的】フレキシブル基板から駆動用ＩＣ間の低抵抗化
と、駆動用ＩＣへの入力配線の耐電食性の向上の両立。【構成】透明絶縁基板ＳＵＢ１面の端部に実装されるフ
レキシブル基板ＦＰＣの出力端子が接続される駆動用Ｉ
Ｃへの入力配線Ｔｄが、下層から第１導電膜ｇ１、透明
導電膜ｄ１、第２、第３導電膜ｄ２、ｄ３からなり、第
２、第３導電膜ｄ２、ｄ３の上は保護膜ＰＳＶ１が被覆
され、かつ、フレキシブル基板ＦＰＣの出力端子が接続
される部分で、第２、第３導電膜ｄ２、ｄ３および保護
膜ＰＳＶ１が除去されて櫛形に形成され、駆動用ＩＣの
バンプが接続されるバンプ接続部ＢＰでもこれらが除去
され、透明導電膜ｄ１が露出し、さらに、第１導電膜ｇ
１と第３導電膜ｄ３とがスルーホールＴＨ１、ＴＨ２を
介して接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、重ね合せた２枚の透明
絶縁基板の一方の基板上に駆動用ＩＣを直接搭載したフ
リップチップ方式の液晶表示素子に関する。

【０００２】

【従来の技術】例えば、液晶表示素子（すなわち、液晶
表示パネル）を構成する一方の透明絶縁基板上に駆動用
ＩＣを実装するには、駆動用ＩＣを搭載したテープキャ
リアパッケージ（ＴＣＰ）のアウタリードと、透明絶縁
基板上に形成した配線パターンとを異方性導電膜を用い
て電気接続することが行われている。この異方性導電膜
は微細な導電性粒子を均一に分散させたフィルム状の熱
硬化性の接着剤であり、加熱加圧されることによって対
向するアウタリードと配線パターンとを接続し、ＴＣＰ
部品を上記透明絶縁基板に固定することができる。

【０００３】ところが、近年、液晶表示素子の高密度化
の要求と液晶表示モジュール外形をできる限り縮小した
いとの要求から、ＴＣＰ部品を使用せず、駆動用ＩＣの
バンプ（突起電極）と、液晶表示素子の一方の透明絶縁
基板上の配線パターンとを直接接続する方式が考えられ
ている。このような実装方式をフリップチップ方式、あ
るいは、駆動用ＩＣが透明絶縁基板上に直接搭載される
ため、チップ・オン・ガラス（ＣＯＧ）実装方式とい
う。

【０００４】このフリップチップ方式の接続方法を図１
３を参照して説明する。図１３（ａ）に示すように、駆
動用ＩＣの下面にはバンプ（突起電極）ＢＵＭＰが形成
されており、まず、駆動用ＩＣをボンディングヘッドＨ
ＥＡＤの加圧面に、真空吸着等により保持する。一方、
例えばガラスからなる透明絶縁基板ＳＵＢ１上には、バ
ンプＢＵＭＰと接合させられる配線パターンＤＴＭ（映
像信号線の場合。走査信号線の場合はＧＴＭ）が形成さ
れている。さらに、配線パターンＤＴＭ上には、あらか
じめ異方性導電膜ＡＣＦが貼り付けられている。

【０００５】つぎに、透明絶縁基板ＳＵＢ１の下側に撮
像面ＦＡＣＥを上方に向けて配置した撮像カメラＣＡＭ
ＥＲＡからの信号に基づいて、透明絶縁基板ＳＵＢ１を
ＸＹ方向に駆動し、バンプＢＵＭＰと配線パターンＤＴ
Ｍとを位置合せする。

【０００６】つぎに、図１３（ｂ）に示すように、ボン
ディングヘッドＨＥＡＤを下方に駆動し、駆動用ＩＣの
バンプＢＵＭＰを異方性導電膜ＡＣＦの上面に接触させ
て仮付けし、再度、確実に位置決めされているかを撮像
カメラＣＡＭＥＲＡにより確認し、位置合せが良好なら
ば、ボンディングヘッドＨＥＡＤにより加熱圧着する。

【０００７】このようにして、異方性導電膜ＡＣＦ内の
導電性粒子が、バンプＢＵＭＰと配線パターンＤＴＭと
の間で押し潰された状態となり、電気的に接続が可能と
なる。

【０００８】さらに、図１３には示していないが、駆動
用ＩＣへの入力配線パターンと電気的に接続され、外部
からの信号を送るフレキシブル基板（ＦＰＣ）について
も、同様なボンディング方法により、ＦＰＣ上の配線パ
ターン（通常は銅パターン上に金メッキされている）と
透明絶縁基板ＳＵＢ１上の配線パターン（入力配線Ｔ
ｄ）とを異方性導電膜ＡＣＦを用いて、電気的に接続が
可能となる。

【０００９】

【発明が解決しようとする課題】外部から駆動用ＩＣへ
信号、電源電圧を供給するフレキシブル基板の出力端子
と電気的に接続される透明絶縁基板上の駆動用ＩＣへの
入力配線は、従来、透明導電膜単層で形成されている。
この構成では、抵抗が高い問題がある。

【００１０】また、駆動用ＩＣへの他の構成の入力配線
では、透明導電膜の上に、抵抗を低くするためのＡｌ膜
またはＡｌ合金膜を積層して形成されている。しかし、
透明導電膜とＡｌ膜またはＡｌ合金膜とは接触抵抗が高
く、また、Ａｌ膜またはＡｌ合金膜は汚染、酸化されや
すいので、電食が生じやすい問題がある。すなわち、金
属の端子（すなわち、ここでは入力配線）間に電界がか
かると、塩素等の不純物を含む水分等に起因して金属が
電気分解を起こし、端子が腐食する。最近、液晶表示素
子の高精細化が進み、駆動用ＩＣへの入力配線のピッチ
が縮小化する傾向にあるので、端子の電食の問題は無視
できないレベルとなっている。

【００１１】本発明の目的は、フレキシブル基板から駆
動用ＩＣ間の低抵抗化と、駆動用ＩＣへの入力配線の耐
電食性の向上を両立できるフリップチップ方式の液晶表
示素子を提供することである。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、液晶層を介して重ね合せた２枚の透明絶
縁基板の一方の前記基板面上に、駆動用ＩＣを搭載し、
かつ、該基板面の端部に信号や電源入力用のフレキシブ
ル基板を実装したフリップチップ方式の液晶表示素子に
おいて、前記一方の基板面上に設けられ、前記フレキシ
ブル基板の出力端子が接続される前記駆動用ＩＣへの入
力配線が、下層から透明導電膜、低抵抗金属膜を含んで
なり、前記低抵抗金属膜の上は保護膜が被覆され、か
つ、前記フレキシブル基板の出力端子が接続される部分
および前記駆動用ＩＣのバンプが接続される部分で、前
記低抵抗金属膜および前記保護膜の一部が除去されて前
記透明導電膜が露出していることを特徴とする。

【００１３】また、液晶層を介して重ね合せた２枚の透
明絶縁基板の一方の前記基板面上に、駆動用ＩＣを搭載
し、かつ、該基板面の端部に信号や電源入力用のフレキ
シブル基板を実装したフリップチップ方式の液晶表示素
子において、前記一方の基板面上に設けられ、前記フレ
キシブル基板の出力端子が接続される前記駆動用ＩＣへ
の入力配線が、下層から第１の低抵抗金属膜、透明導電
膜、第２の低抵抗金属膜を含んでなり、前記第２の低抵
抗金属膜の上は保護膜が被覆され、かつ、前記フレキシ
ブル基板の出力端子が接続される部分および前記駆動用
ＩＣのバンプが接続される部分で、前記第２の低抵抗金
属膜および前記保護膜の一部が除去されて前記透明導電
膜が露出していることを特徴とする。

【００１４】また、前記第１の低抵抗金属膜と前記第２
の低抵抗金属膜とが前記透明導電膜に設けたスルーホー
ルを介して接続されていることを特徴とする。

【００１５】また、前記一部が除去された前記第２の低
抵抗金属膜の平面形状が櫛形または梯子形をしているこ
とを特徴とする。

【００１６】また、第１の低抵抗金属膜と前記第２の低
抵抗金属膜とが、前記前記透明導電膜の内側に形成され
ていることを特徴とする。

【００１７】また、前記入力配線における前記駆動用Ｉ
Ｃのバンプが接続される部分が、前記透明導電膜単層で
形成されていることを特徴とする。

【００１８】また、前記櫛形または梯子形の第２の低抵
抗金属膜における、櫛または梯子の支持部の下に、前記
スルーホールの１つが形成されていることを特徴とす
る。

【００１９】また、前記櫛形または梯子形の第２の低抵
抗金属膜における、櫛または梯子の一部間隔が広い部分
の前記透明導電膜が露出した部分で、点灯検査用パッド
が構成されていることを特徴とする。

【００２０】また、前記第１の低抵抗金属膜はゲート線
と、前記透明導電膜は画素電極と、前記第２の低抵抗金
属膜は薄膜トランジスタのソース・ドレイン電極と同一
工程で形成されていることを特徴とする。

【００２１】さらに、前記低抵抗金属膜は、Ａｌ膜、Ｃ
ｒ膜あるいはこれらの合金膜の少なくとも１層からなる
ことを特徴とする。

【００２２】

【作用】本発明では、フレキシブル基板と駆動用ＩＣと
を接続する入力配線を、低抵抗金属膜を含んで構成し、
かつ、低抵抗金属とは接触抵抗の高い透明導電膜を介在
する第１の低抵抗金属膜と第２の低抵抗金属膜とを、ス
ルーホールを介して接続することにより、入力配線を低
抵抗化でき、フレキシブル基板から駆動用ＩＣ間の低抵
抗化を実現できる。

【００２３】また、第２の低抵抗膜を櫛形または梯子形
に形成し、該櫛または梯子の間に、安定性が高く、汚
染、酸化されにくく、電食の生じにくい透明導電膜が露
出され、この露出した広い面積を有する透明導電膜の部
分で、フレキシブル基板の出力端子を接続することによ
り、フレキシブル基板の端子との接触抵抗が低減し、低
抵抗化を実現できるとともに、フレキシブル基板の縦方
向あるいは横方向の位置ずれが生じたときでも、安定し
た抵抗を得ることができる。

【００２４】また、電食が進行しやすい低抵抗化のため
の櫛形または梯子形の第２の低抵抗膜の上は、電食防止
のため、保護膜で覆い、フレキシブル基板の端子と接続
する部分は、安定性が高く、汚染、酸化されにくく、電
食の生じにくい透明導電膜を露出して構成することによ
り、フレキシブル基板と駆動用ＩＣとを接続する入力配
線の耐電食性を向上できる。その結果、製品の信頼性を
向上できる。

【００２５】さらに、フレキシブル基板の出力端子と接
続される入力配線の部分の第２の低抵抗膜は一部を除去
して櫛形または梯子形に形成し、櫛または梯子の間は透
明導電膜を露出させたことにより、駆動用ＩＣ搭載後、
フレキシブル基板実装前に、透明導電膜の露出部分に検
査用プローブを当て、点灯検査を行い、駆動用ＩＣの良
否の判断を行うことができる。

【００２６】

【実施例】以下、本発明につき実施例によって具体的に
説明する。

【００２７】図５は、例えばガラスからなる透明絶縁基
板ＳＵＢ１上に駆動用ＩＣを搭載した様子を示す平面図
である。さらに、Ａ−Ａ切断線における断面図を図６に
示す。一方の透明絶縁基板ＳＵＢ２は、一点鎖線で示す
が、透明絶縁基板ＳＵＢ１の上方に位置し、シールパタ
ーンＳＬ（図５参照）により、有効表示部（有効画面エ
リア）ＡＲを含んで液晶ＬＣを封入している。透明絶縁
基板ＳＵＢ１上の電極ＣＯＭは、導電ビーズや銀ペース
ト等を介して、透明絶縁基板ＳＵＢ２側の共通電極パタ
ーンに電気的に接続させる配線である。配線ＤＴＭ（あ
るいはＧＴＭ）は、駆動用ＩＣからの出力信号を有効表
示部ＡＲ内の配線に供給するものである。入力配線Ｔｄ
は、駆動用ＩＣへ入力信号を供給するものである。異方
性導電膜ＡＣＦは、一列に並んだ複数個の駆動用ＩＣ部
分に共通して細長い形状となったものＡＣＦ２と上記複
数個の駆動用ＩＣへの入力配線パターン部分に共通して
細長い形状となったものＡＣＦ１を別々に貼り付ける。
パッシベーション膜（保護膜）ＰＳＶ１は、図５にも示
すが、電食防止のため、できる限り配線部を被覆させ、
露出部分は、異方性導電膜ＡＣＦ１にて覆うようにす
る。

【００２８】さらに、駆動用ＩＣの側面周辺は、シリコ
ーン樹脂ＳＩＬが充填され（図６参照）、保護が多重化
されている。

【００２９】図１１は、液晶表示モジュールＭＤＬの組
立完成図で、液晶表示素子の表面側からみた斜視図であ
る。

【００３０】液晶表示モジュールＭＤＬは、シールドケ
ースＳＨＤ、下側ケースの２種の収納・保持部材を有す
る。

【００３１】ＨＬＤは、当該モジュールＭＤＬを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた４個の取付穴で、ねじ等を通して情報処理
装置に固定、実装する。当該モジュールＭＤＬには、輝
度調整用のボリュームＶＲが設けられており、バックラ
イト用のインバーターをＭＩ部分に配置し、接続コネク
タＬＣＴ、ランプケーブルＬＰＣを介してバックライト
に電源を供給する。本体コンピュータ（ホスト）からの
信号および必要な電源は、モジュール裏面に位置するイ
ンターフェイスコネクタＣＴを介して、液晶表示モジュ
ールＭＤＬのコントローラ部および電源部に供給する。

【００３２】図１２は、図１１に示した例であるＴＦＴ
液晶表示モジュール（薄膜トランジスタＴＦＴをスイッ
チング素子として用いたアクティブ・マトリクス方式液
晶表示モジュール）のＴＦＴ液晶表示素子とその外周部
に配置された回路を示すブロック図である。本例では、
ドレインドライバＩＣ₁〜ＩＣ_MおよびゲートドライバＩ
Ｃ₁〜ＩＣ_Nは、図６に示すように、液晶表示素子の一方
の透明絶縁基板ＳＵＢ１上に形成されたドレイン側引き
出し線ＤＴＭおよびゲート側引き出し線ＧＴＭと異方性
導電膜あるいは紫外線硬化樹脂等でチップ・オン・ガラ
ス実装（ＣＯＧ実装）されている。本例では、ＸＧＡ仕
様である１０２４×３×７６８の有効ドットを有する液
晶表示素子に適用している。このため、液晶表示素子の
透明絶縁基板上には、１９２出力のドレインドライバＩ
Ｃを対向する各々の長辺に８個ずつ（Ｍ＝１６）と、１
００出力のゲートドライバＩＣを短辺に８個（Ｎ＝８）
とをＣＯＧ実装している。液晶表示素子の上側および下
側にはドレインドライバ部１０３が配置され、また、側
面部には、ゲートドライバ部１０４、他方の側面部に
は、コントローラ部１０１、電源部１０２が配置され
る。コントローラ部１０１および電源部１０２、ドレイ
ンドライバ部１０３、ゲートドライバ部１０４は、それ
ぞれ電気的接続手段ＪＮ１〜４により相互接続させる。

【００３３】本例では、ＸＧＡパネルとして１０２４×
３×７６８ドットの１０インチ画面サイズのＴＦＴ液晶
表示モジュールを設計した。このため、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の各ドットの大きさは、２０７μｍ
（ゲート線ピッチ）×６９μｍ（ドレイン線ピッチ）と
なっており、１画素は、赤色（Ｒ）、緑色（Ｇ）、青色
（Ｂ）の３ドットの組合せで、２０７μｍ角となってい
る。このため、ドレイン線引き出しＤＴＭを片側に１０
２４×３本とすると、引き出し線ピッチは６９μｍ以下
となってしまい、現在使用可能なテープキャリアパッケ
ージ（ＴＣＰ）実装の接続ピッチ限界以下となる。ＣＯ
Ｇ実装では、使用する異方性導電膜等の材料にも依存す
るが、おおよそ駆動用ＩＣチップのバンプＢＵＭＰのピ
ッチで約７０μｍおよび下地配線との交叉面積で約５０
μｍ角が現在使用可能な最小値といえる。このため、本
例では、液晶パネルの対向する２個の長辺側にドレイン
ドライバＩＣを一列に並べ、ドレイン線を２個の長辺側
に交互に引き出して、ドレイン線引き出しＤＴＭのピッ
チを６９×２μｍとした。したがって、駆動用ＩＣチッ
プのバンプＢＵＭＰ（図６参照）ピッチを約１００μｍ
および下地配線との交叉面積を約７０μｍ角に設計で
き、下地配線とより高い信頼性で接続するのが可能とな
った。ゲート線ピッチは２０７μｍと十分大きいため、
片側の短辺側にてゲート線引き出しＧＴＭを引き出して
いるが、さらに高精細になると、ドレイン線と同様に対
向する２個の短辺側にゲート線引き出し線ＧＴＭを交互
に引き出すことも可能である。

【００３４】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し線ＤＴＭある
いはＧＴＭと駆動ＩＣの出力側ＢＵＭＰとの接続は容易
になるが、周辺回路基板を液晶パネルＰＮＬの対向する
２長辺の外周部に配置する必要が生じ、このため、外形
寸法が片側引き出しの場合よりも大きくなるという問題
があった。特に、表示色数が増えると表示データのデー
タ線数が増加し、情報処理装置の最外形が大きくなる。
このため、本例では、多層フレキシブル基板を使用する
ことで、従来の問題を解決する。また、ＸＧＡパネルと
して、１０インチ以上の画面サイズとなると、ドレイン
線引き出しＤＴＭのピッチは、約１００μｍ以上と大き
くなり、１個の長辺側にドレインドライバＩＣをＣＯＧ
実装にて片側配置できる。

【００３５】本例で採用した駆動ＩＣは、図５におおよ
その外観を示すが、モジュール外形をできる限り小さく
するため、非常に細長い形状であり、例えば、ゲート側
の駆動ＩＣでは、長辺寸法は、約１０〜１１ｍｍ、短辺
寸法は、約１．５〜２ｍｍ、ドレイン側の駆動ＩＣで
は、長辺寸法は、約１５〜１６ｍｍ、短辺寸法は、約
１．５〜２ｍｍである。また、本例では、有効表示部Ａ
Ｒと駆動用ＩＣの出力側バンプＢＵＭＰ部との間の出力
配線パターンは、駆動用ＩＣの長辺方向と短辺方向との
３方向から延在している。

【００３６】例えば、本例では、ゲート側の駆動ＩＣで
は、１００出力のうち１１本を２短辺側から、残り、約
７８本を１長辺側から出力配線する。ドレイン側の駆動
ＩＣでは、１９２出力のうち約１６本を２短辺側から、
残り、１６０本を１長辺側から出力配線する。なお、駆
動ＩＣをさらに細長く設計し、長辺方向のみの出力配線
とすることもでき、その場合も本発明を適用できる。

【００３７】また、駆動用ＩＣの出力側バンプＢＵＭＰ
から有効表示部ＡＲまでの間の距離は、ゲート側では、
Ｄ−Ｄ出力配線付近で約５．５ｍｍで、Ｂ−Ｂ出力配線
付近で約１０ｍｍと長くなる。さらに、ドレイン側で
は、Ｄ−Ｄ出力配線付近で約４．３ｍｍで、Ｂ−Ｂ出力
配線付近で約８．５ｍｍと長くなる。このため、例え
ば、この部分の厚み１４００Åで、抵抗率２０Ω／□程
度の透明導電膜ＩＴＯのみで配線し、幅３０μｍと仮定
すると、配線長１ｍｍの差で、約６６７Ωの抵抗差が生
じることになる。したがって、ゲート側では、約３ｋ
Ω、ドレイン側では、約２．８ｋΩの抵抗差が生じ、駆
動用ＩＣの出力波形の歪み量が上記配線毎に差を生じ、
表示むらを生じることになる。

【００３８】《透明絶縁基板ＳＵＢ１の製造方法》つぎ
に、上述した液晶表示装置の第１の透明絶縁基板ＳＵＢ
１側の製造方法について、図８〜図１０を参照して説明
する。なお、同図において、中央の文字は工程名の略称
であり、左側は画素部分、右側はゲ−ト端子付近の断面
形状で見た加工の流れを示す。工程ＢおよびＤを除き、
工程Ａ〜Ｇの工程は各写真（ホト）処理に対応して区分
けしたもので、各工程のいずれの断面図もホト処理後の
加工が終わり、ホトレジストを除去した段階を示してい
る。なお、上記写真（ホト）処理とは本説明ではホトレ
ジストの塗布からマスクを使用した選択露光を経て、そ
れを現像するまでの一連の作業を示すものとし、繰り返
しの説明は避ける。以下区分した工程にしたがって、説
明する。

【００３９】工程Ａ、図８７０５９ガラス（商品名）からなる第１の透明絶縁基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けた後、５００℃、６０分間のベ−クを行う。
なお、このＳＩＯ膜は透明絶縁基板ＳＵＢ１の表面凹凸
を緩和するために形成するが、凹凸が少ない場合、省略
できる工程である。膜厚が２８００ÅのＡｌ−Ｔａ、Ａ
ｌ−Ｔｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第１導電膜ｇ１
をスパッタリングにより設ける。ホト処理後、リン酸と
硝酸と氷酢酸との混酸液で第１導電膜ｇ１を選択的にエ
ッチングする。

【００４０】工程Ｂ、図８レジスト直描後（前述した陽極酸化パタ−ン形成後）、
３％酒石酸をアンモニヤによりＰＨ６．２５±０．０５
に調整した溶液をエチレングリコ−ル液で１：９に稀釈
した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、
化成電流密度が０．５ｍＡ／ｃｍ²になるように調整す
る（定電流化成）。つぎに、所定のＡｌ₂Ｏ₃膜厚が得ら
れるのに必要な化成電圧１２５Ｖに達するまで陽極酸化
（陽極化成）を行う。その後、この状態で数１０分保持
することが望ましい（定電圧化成）。これは均一なＡｌ
₂Ｏ₃膜を得る上で大事なことである。それによって、導
電膜ｇ１が陽極酸化され、走査信号線（ゲ−トライン）
ＧＬ上および側面に自己整合的に膜厚が１８００Åの陽
極酸化膜ＡＯＦが形成され、薄膜トランジストＴＦＴの
ゲ−ト絶縁膜の一部となる。

【００４１】工程Ｃ、図８膜厚が１４００ÅのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。

【００４２】工程Ｄ、図９プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ⁺型の非晶質Ｓｉ膜を設け
る。この成膜は同一ＣＶＤ装置で反応室を変え連続して
行う。

【００４３】工程Ｅ、図９ホト処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を
エッチングする。続けて、ＳＦ₆を使用して窒化Ｓｉ膜
をエッチングする。もちろん、ＳＦ₆ガスでＮ⁺型非晶質
Ｓｉ膜、ｉ型非晶質Ｓｉ膜および窒化Ｓｉ膜を連続して
エッチングしても良い。

【００４４】このように３層のＣＶＤ膜をＳＦ₆を主成
分とするガスで連続的にエッチングすることが本例の製
造工程の特徴である。すなわち、ＳＦ₆ガスに対するエ
ッチング速度はＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜、窒化Ｓｉ膜の順に大きい。したがって、Ｎ⁺型非晶
質Ｓｉ膜がエッチング完了し、ｉ型非晶質Ｓｉ膜がエッ
チングされ始めると上部のＮ⁺型非晶質Ｓｉ膜がサイド
エッチされ結果的にｉ型非晶質Ｓｉ膜が約７０度のテ−
パに加工される。また、ｉ型非晶質Ｓｉ膜のエッチング
が完了し、窒化Ｓｉ膜がエッチングされ始めると、上部
のＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜の順にサイド
エッチされ、結果的にｉ型非晶質Ｓｉ膜が約５０度、窒
化シリコン膜が２０度にテ−パ加工される。上記テ−パ
形状のため、その上部にソ−ス電極ＳＤ１が形成された
場合も断線の確率は著しく低減される。Ｎ⁺型非晶質Ｓ
ｉ膜のテ−パ角度は９０度に近いが、厚さが３００Åと
薄いために、この段差での断線の確率は非常に小さい。
したがって、Ｎ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、
窒化Ｓｉ膜の平面パタ−ンは厳密には同一パタ−ンでは
なく、断面が順テ−パ形状となるため、Ｎ⁺型非晶質Ｓ
ｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜の順に大きなパタ
−ンとなる。

【００４５】工程Ｆ、図１０膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソ−ス電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。

【００４６】ここで本例では、工程Ｅに示すように、Ｎ
⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜が順
テ−パとなっているため、映像信号線ＤＬの抵抗の許容
度の大きい液晶表示装置では第２導電膜ｄ２のみで形成
することも可能である。

【００４７】つぎに、ドライエッチング装置にＳＦ₆、
ＣＣｌ₄を導入して、Ｎ⁺型非晶質Ｓｉ膜をエッチングす
ることにより、ソ−スとドレイン間のＮ⁺型半導体層ｄ
０を選択的に除去する。

【００４８】工程Ｇ、図１０プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。ホト処理後、ドライエッチングガスとしてＳＦ₆を
使用してエッチングすることにより、保護膜ＰＳＶ１を
形成する。保護膜としてはＣＶＤで形成したＳｉＮ膜の
みならず、有機材料を用いたものも使用できる。

【００４９】《ＴＦＴ基板製造とフレキシブル基板実装
までの製造フロー》つぎに、図７を用いて、薄膜トラン
ジスタを形成する側の基板（以下、ＴＦＴ基板と略称す
る）ＳＵＢ１の製造フローについて説明する。

【００５０】まず、図８〜図１０を参照して前記《透
明絶縁基板ＳＵＢ１の製造方法》のところで説明したよ
うに、ＴＦＴ基板ＳＵＢ１を製造する（保護膜ＰＳＶ１
まで）。

【００５１】つぎに、保護膜（図１０（Ｇ）の符号Ｐ
ＳＶ１）の上に、配向膜を印刷した後、この配向膜にラ
ビング処理を施す。

【００５２】つぎに、透明絶縁基板ＳＵＢ１、ＳＵＢ
２のいずれか一方の基板面の縁周囲部にシール材を印刷
し、かつ、いずれか一方の基板面に両基板の間隔を規定
する小さな球状のビーズ等からなる多数個のスペーサを
散布した後、２枚の基板ＳＵＢ１、ＳＵＢ２を重ね合せ
てシール材により貼り付け組み立てる。その後、基板Ｓ
ＵＢ１の周辺部を切断する。

【００５３】つぎに、シール材で囲まれた領域の両基
板ＳＵＢ１、ＳＵＢ２間に、シール材を一部設けてない
液晶封入口から液晶を封入した後、封入口を樹脂等から
なる封止材で封止する。

【００５４】つぎに、検査用プローブを用いて点灯検
査を行い、ゲート線、ドレイン線の断線、短絡等の不良
を有するものについては修理を行う。

【００５５】点灯検査の結果、良品と判断されたもの
には異方性導電膜（図６の符号ＡＣＦ２）を貼り付け
る。

【００５６】つぎに、透明絶縁基板ＳＵＢ１上に、異
方性導電膜を介して駆動用ＩＣを仮付けした後、加熱圧
着し、搭載する（図５、図６、図１３参照）。

【００５７】つぎに、駆動用ＩＣを搭載した状態で、
検査用プローブを用いて点灯検査を行い、不良の駆動用
ＩＣは交換して再搭載する。

【００５８】点灯検査の結果、良品と判断されたもの
には異方性導電膜（図６の符号ＡＣＦ１）を貼り付け
る。

【００５９】10つぎに、透明絶縁基板ＳＵＢ１上に、異
方性導電膜を介してフレキシブル基板（図６の符号ＦＰ
Ｃ）を実装する。

【００６０】《駆動用ＩＣへの入力配線Ｔｄ》実施例１図１は本発明の実施例１を示す駆動用ＩＣへの入力配線
の拡大平面図（図５のＢ部の拡大図）、図４（ａ）は図
１のＤ−Ｄ切断線における断面図、図４（ｂ）は図１の
Ｅ−Ｅ切断線における断面図である。

【００６１】本実施例の駆動用ＩＣへの入力配線Ｔｄ
は、図１、図４（ａ）、（ｂ）に示すように、透明絶縁
基板ＳＵＢ１上に、下層から、ゲート電極・ゲート線と
同一工程で形成され、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ、
Ａｌ−Ｐｄ等の低抵抗金属からなる第１導電膜ｇ１、表
示部の透明画素電極と同一工程で形成され、ＩＴＯ（イ
ンジウムチンオキサイド）膜からなる導電膜ｄ１、薄
膜トランジスタのソース・ドレイン電極と同一工程で形
成され、Ｃｒ等の低抵抗金属からなる第２導電膜ｄ２、
Ａｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔ
ａ等の低抵抗金属からなる第３導電膜ｄ３から構成さ
れ、その上に電食防止のため、ＳｉＮ等からなる保護膜
（パッシベーション膜）ＰＳＶ１が設けられている。

【００６２】図１において、駆動用ＩＣが搭載される位
置を符号ＩＣを付した破線で示す。なお、符号ＢＰは駆
動用ＩＣのバンプ（図６の符号ＢＵＭＰ参照）がボンデ
ィングされるバンプ接続部である。また、外部から駆動
用ＩＣへ信号、電源電圧を供給するフレキシブル基板
（図６の符号ＦＰＣ）が接続、実装される位置（一端
部）を符号ＦＰＣを付した破線で示す。入力配線Ｔｄの
フレキシブル基板の出力端子と接続される部分は、図１
の破線ＦＰＣの左側（表示部と反対側）の部分である。

【００６３】フレキシブル基板の出力端子と接続される
入力配線Ｔｄの部分において、第２導電膜ｄ２と第３導
電膜ｄ３とは、図１に示すように、いわゆる、櫛形に形
成されている。また、保護膜ＰＳＶ１も櫛形の第２、第
３導電膜ｄ２、ｄ３に沿ってそれより少し大きめに櫛形
に形成されている。すなわち、表面に露出した櫛形の保
護膜ＰＳＶ１の櫛の間は、図１、図４（ｂ）に示すよう
に、透明導電膜ｄ１が露出しており、この露出した透明
導電膜ｄ１の部分が検査用端子となり、また、この露出
した透明導電膜ｄ１とフレキシブル基板の出力端子とが
直接接続される。図４（ｂ）において、符号ＣＮＴはフ
レキシブル基板の出力端子との接続部を示す。図１から
明らかなように、入力配線Ｔｄを構成する各導電膜の寸
法については、下層の第１導電膜ｇ１は一番小さい寸法
に、すなわち、一番内側に形成され、つぎに、上層の第
２、第３導電膜ｄ２、ｄ３が２番目の寸法に形成され
（櫛の間は除く）、透明導電膜ｄ１が一番大きい寸法
に、すなわち、外側に形成されている。図１のバンプ接
続部ＢＰは表面が露出した透明導電膜ｄ１単層で構成さ
れている。

【００６４】なお、第１導電膜ｇ１と第２導電膜ｄ２と
はスルーホールＴＨ１、ＴＨ２を介して接続されてい
る。

【００６５】また、図１において、符号Ｐは端子（入力
配線Ｔｄ）ピッチ、符号Ｇは端子ギャップ（間隔）であ
る。

【００６６】本実施例では、フレキシブル基板と駆動用
ＩＣとを接続する入力配線Ｔｄを、低抵抗金属からなる
第１導電膜ｇ１、第２、第３導電膜ｄ２、ｄ３を含んで
構成し、かつ、低抵抗金属とは接触抵抗の高い透明導電
膜ｄ１を介在する第１導電膜ｇ１と第２導電膜ｄ２と
を、スルーホールＴＨ１、ＴＨ２を介して接続したの
で、入力配線Ｔｄを低抵抗化でき、フレキシブル基板か
ら駆動用ＩＣ間の低抵抗化を実現できる。

【００６７】また、第２導電膜ｄ２と第３導電膜ｄ３と
を櫛形に形成し、該櫛の間に、安定性が高く、汚染、酸
化されにくく、電食の生じにくい透明導電膜ｄ１が露出
され、この露出した広い面積を有する透明導電膜ｄ１の
部分で、フレキシブル基板の出力端子が接続されるの
で、フレキシブル基板の端子との接触抵抗が低減し、低
抵抗化を実現できるとともに、フレキシブル基板の縦方
向あるいは横方向の位置ずれが生じたときでも、安定し
た抵抗を得ることができる。

【００６８】また、電食が進行しやすい低抵抗化のため
の櫛形の第２、第３導電膜ｄ２、ｄ３の上は、電食防止
のため、保護膜ＰＳＶ１で覆い、フレキシブル基板の端
子と接続する部分は、安定性が高く、汚染、酸化されに
くく、電食の生じにくい透明導電膜ｄ１を露出して構成
したので、フレキシブル基板と駆動用ＩＣとを接続する
入力配線Ｔｄの耐電食性を向上できる。その結果、製品
の信頼性を向上できる。

【００６９】さらに、フレキシブル基板の出力端子と接
続される入力配線Ｔｄの部分の第２、第３導電膜ｄ２、
ｄ３は一部を除去して櫛形に形成し、櫛の間は透明導電
膜ｄ１を露出させたので、図７の前記《製造フロー》の
で説明したように、駆動用ＩＣ搭載後、フレキシブル
基板実装前に、透明導電膜ｄ１の露出部分に検査用プロ
ーブを当て、点灯検査を行い、駆動用ＩＣの良否の判断
を行うことができる。なお、櫛の間隔を１箇所広くし
て、露出した１個の透明導電膜ｄ１の面積を大きくして
検査をしやすくしてもよい。

【００７０】実施例２図２は本発明の実施例２を示す駆動用ＩＣへの入力配線
Ｔｄの拡大平面図である。

【００７１】本実施例は図１に示した実施例１と基本的
な構成は同じである。実施例１と異なる点は、実施例１
においては第２、第３導電膜ｄ２、ｄ３を櫛形に形成し
たのに対し、本実施例においては第２、第３導電膜ｄ
２、ｄ３を図２に示すように梯子形に形成した点と、第
１導電膜ｇ１と第２導電膜ｄ２とを接続するスルーホー
ルが実施例１においてはＴＨ１とＴＨ２だけであったの
に対し、その他にＴＨ３とＴＨ４を設けた点である。

【００７２】このような構成では、実施例１と同様の効
果が得られる他、低抵抗金属からなる第２、第３導電膜
ｄ２、ｄ３の面積比と、第１導電膜ｇ１と第２導電膜と
の接続面積が大きいので、実施例１よりも低抵抗化でき
る。なお、本実施例では第２、第３導電膜ｄ２、ｄ３が
梯子形で、梯子の支持部は１端子当り２本であり、隣接
する端子（入力配線Ｔｄ）について大きい面積の第２、
第３導電膜ｄ２、ｄ３が隣接するのに対し、実施例１で
は櫛形で、櫛の支持部は１端子当り１本であるので、実
施例１の方が耐電食性が高い。

【００７３】実施例３図３は本発明の実施例３を示す駆動用ＩＣへの入力配線
Ｔｄの拡大平面図、図４（ｃ）は図３のＦ−Ｆ切断線に
おける断面図である。

【００７４】図３、図４（ｃ）において、符号ＴＥＳＴ
は点灯検査用パッド（図７の前記《製造フロー》の参
照）である。本実施例では、梯子の間隔を１箇所広くし
て、露出した１個の透明導電膜ｄ１の面積を大きくし
て、点灯検査用パッドＴＥＳＴとし、検査をしやすくし
てある。その他の構成、作用、効果は図２に示した実施
例２と同じである。

【００７５】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。例えば、上記実施例１〜３で
示した入力配線Ｔｄ（すなわち、端子）の構造を、その
うちの一部の端子に適用してもよい。例えば電食が進行
しやすい端子、すなわち、隣接する端子間の電位差の高
い端子、直流電位がかかる端子、例えば９０Ｈｚ以下の
周波数の低い交流電位がかかる端子等の一部の端子に適
用してもよい。また、図１に示した実施例１の第２、第
３導電膜ｄ２、ｄ３の櫛形、図２、図３に示した梯子形
の形状はあくまで例示であり、他の形状を採用してもよ
く、透明導電膜ｄ１の一部を除いて第２、第３導電膜ｄ
２、ｄ３で覆う構成とすることにより、上記の効果を奏
することができる。また、第１導電膜ｇ１、第２、第３
導電膜ｄ２、ｄ３の前述の材料はあくまで例示であり、
また、第２、第３導電膜ｄ２、ｄ３を１層のみで構成し
てもよい。また、第１導電膜ｇ１を設けなくてもよい。
さらに、上記実施例では、スイッチング素子として薄膜
トランジスタＴＦＴ等を使用したアクティブ・マトリク
ス方式液晶表示装置に適用したが、本発明は、単純マト
リクス方式液晶表示装置にも適用できることは言うまで
もない。

【００７６】

【発明の効果】以上説明したように、本発明によれば、
フリップチップ方式の液晶表示素子において、フレキシ
ブル基板から駆動用ＩＣ間の低抵抗化と、駆動用ＩＣへ
の入力配線の耐電食性の向上を両立でき、信頼性の高い
製品を提供できる。

【図面の簡単な説明】

【図１】本発明の実施例１を示す駆動用ＩＣへの入力配
線Ｔｄの拡大平面図（図５のＢ部の拡大図）である。

【図２】本発明の実施例２を示す駆動用ＩＣへの入力配
線Ｔｄの拡大平面図である。

【図３】本発明の実施例３を示す駆動用ＩＣへの入力配
線Ｔｄの拡大平面図である。

【図４】（ａ）は図１のＤ−Ｄ切断線における断面図、
（ｂ）は図１のＥ−Ｅ切断線における断面図、（ｃ）は
図３のＦ−Ｆ切断線における断面図である。

【図５】液晶表示素子の透明絶縁基板ＳＵＢ１上に駆動
用ＩＣを搭載した様子を示す平面図である。

【図６】図５のＡ−Ａ切断線における断面図である。

【図７】ＴＦＴ基板ＳＵＢ１の製造フローを示す図であ
る。

【図８】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。

【図９】基板ＳＵＢ１側の工程Ｄ〜Ｅの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。

【図１０】基板ＳＵＢ１側の工程Ｆ〜Ｇの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。

【図１１】液晶表示モジュールＭＤＬの表面側から見た
組立て完成後の斜視図である。

【図１２】液晶表示モジュールの液晶表示パネルとその
周辺に配置された回路を示すブロック図である。

【図１３】駆動用ＩＣを透明絶縁基板ＳＵＢ１に搭載す
る製造工程の一部を示す図である。

【符号の説明】

ＳＵＢ１…透明絶縁基板、ｇ１…第１導電膜、ｄ１…透
明導電膜、ｄ２…第２導電膜、ｄ３…第３導電膜、ＰＳ
Ｖ１…保護膜、ＴＨ１〜４…スルーホール、ＩＣ…駆動
用ＩＣ、ＦＰＣ…フレキシブル基板、ＢＰ…バンプ接続
部、Ｐ…端子ピッチ、Ｇ…端子ギャップ、ＣＮＴ…フレ
キシブル基板の出力端子との接続部、ＴＥＳＴ…点灯検
査用パッド。

───────────────────────────────────────────────────── フロントページの続き (72)発明者扇一公俊千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者松永邦之千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者大和田淳一千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】液晶層を介して重ね合せた２枚の透明絶縁
基板の一方の前記基板面上に、駆動用ＩＣを搭載し、か
つ、該基板面の端部に入力用のフレキシブル基板を実装
したフリップチップ方式の液晶表示素子において、前記
一方の基板面上に設けられ、前記フレキシブル基板の出
力端子が接続される前記駆動用ＩＣへの入力配線が、下
層から透明導電膜、低抵抗金属膜を含んでなり、前記低
抵抗金属膜の上は保護膜が被覆され、かつ、前記フレキ
シブル基板の出力端子が接続される部分および前記駆動
用ＩＣのバンプが接続される部分で、前記低抵抗金属膜
および前記保護膜の一部が除去されて前記透明導電膜が
露出していることを特徴とするフリップチップ方式の液
晶表示素子。
【請求項２】液晶層を介して重ね合せた２枚の透明絶縁
基板の一方の前記基板面上に、駆動用ＩＣを搭載し、か
つ、該基板面の端部に入力用のフレキシブル基板を実装
したフリップチップ方式の液晶表示素子において、前記
一方の基板面上に設けられ、前記フレキシブル基板の出
力端子が接続される前記駆動用ＩＣへの入力配線が、下
層から第１の低抵抗金属膜、透明導電膜、第２の低抵抗
金属膜を含んでなり、前記第２の低抵抗金属膜の上は保
護膜が被覆され、かつ、前記フレキシブル基板の出力端
子が接続される部分および前記駆動用ＩＣのバンプが接
続される部分で、前記第２の低抵抗金属膜および前記保
護膜の一部が除去されて前記透明導電膜が露出している
ことを特徴とするフリップチップ方式の液晶表示素子。
【請求項３】前記第１の低抵抗金属膜と前記第２の低抵
抗金属膜とが前記透明導電膜に設けたスルーホールを介
して接続されていることを特徴とする請求項１記載のフ
リップチップ方式の液晶表示素子。
【請求項４】前記一部が除去された前記第２の低抵抗金
属膜の平面形状が櫛形または梯子形をしていることを特
徴とする請求項１記載のフリップチップ方式の液晶表示
素子。
【請求項５】第１の低抵抗金属膜と前記第２の低抵抗金
属膜とが、前記前記透明導電膜の内側に形成されている
ことを特徴とする請求項１記載のフリップチップ方式の
液晶表示素子。
【請求項６】前記入力配線における前記駆動用ＩＣのバ
ンプが接続される部分が、前記透明導電膜単層で形成さ
れていることを特徴とする請求項１記載のフリップチッ
プ方式の液晶表示素子。
【請求項７】前記櫛形または梯子形の第２の低抵抗金属
膜における、櫛または梯子の支持部の下に、前記スルー
ホールの１つが形成されていることを特徴とする請求項
１記載のフリップチップ方式の液晶表示素子。
【請求項８】前記櫛形または梯子形の第２の低抵抗金属
膜における、櫛または梯子の一部間隔が広い部分の前記
透明導電膜が露出した部分で、点灯検査用パッドが構成
されていることを特徴とする請求項１記載のフリップチ
ップ方式の液晶表示素子。
【請求項９】前記第１の低抵抗金属膜はゲート線と、前
記透明導電膜は画素電極と、前記第２の低抵抗金属膜は
薄膜トランジスタのソース・ドレイン電極と同一工程で
形成されていることを特徴とする請求項１記載のフリッ
プチップ方式の液晶表示素子。
【請求項１０】前記低抵抗金属膜は、Ａｌ膜、Ｃｒ膜あ
るいはこれらの合金膜の少なくとも１層からなることを
特徴とする請求項１記載のフリップチップ方式の液晶表
示素子。