JPH08313594A - 半導体装置の試験データ処理装置及びその試験データ処理方法 - Google Patents
半導体装置の試験データ処理装置及びその試験データ処理方法Info
- Publication number
- JPH08313594A JPH08313594A JP7120102A JP12010295A JPH08313594A JP H08313594 A JPH08313594 A JP H08313594A JP 7120102 A JP7120102 A JP 7120102A JP 12010295 A JP12010295 A JP 12010295A JP H08313594 A JPH08313594 A JP H08313594A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shape
- bit
- defective
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【構成】 試験データ処理装置（ＥＷＳ）１０は、テス
タ１から出力されたフェールビットマップデータを形状
認識する形状認識処理部１３と、前記認識された形状デ
ータを分類処理して出力データテーブルを作成する形状
分類処理部１５と、前記出力データテーブルに基づいて
統計処理して統計テーブルを作成する統計処理部１６と
を備えた。 【効果】 テスタから出力されたデータの形状認識、形
状分類、統計処理が自動的にでき、処理時間を短縮でき
る。
タ１から出力されたフェールビットマップデータを形状
認識する形状認識処理部１３と、前記認識された形状デ
ータを分類処理して出力データテーブルを作成する形状
分類処理部１５と、前記出力データテーブルに基づいて
統計処理して統計テーブルを作成する統計処理部１６と
を備えた。 【効果】 テスタから出力されたデータの形状認識、形
状分類、統計処理が自動的にでき、処理時間を短縮でき
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体メモリあるい
はメモリ部分を持つ半導体ロジックデバイス等の半導体
装置の試験データ処理装置及びその試験データ処理方法
に関するものである。
はメモリ部分を持つ半導体ロジックデバイス等の半導体
装置の試験データ処理装置及びその試験データ処理方法
に関するものである。
【０００２】
【従来の技術】従来のメモリ用テスタについて図１３を
参照しながら説明する。図１３は、従来のメモリ用テス
タの外観概略を示す図である。
参照しながら説明する。図１３は、従来のメモリ用テス
タの外観概略を示す図である。
【０００３】図１３において、１はテスタ、２はＣＲＴ
（表示装置）、キーボード、ポイティングデバイス（マ
ウス）等を備え、データ処理システム全体を制御した
り、試験データを処理するＥＷＳ（エンジニアリングワ
ークステーション）、３は駆動装置、４はウエハ、５は
ウエハ４を載せる台、６はウエハ４のチップのパッドに
接触して電気的試験を行うプローバ、７はプローバ６を
３次元的に移動する駆動腕である。
（表示装置）、キーボード、ポイティングデバイス（マ
ウス）等を備え、データ処理システム全体を制御した
り、試験データを処理するＥＷＳ（エンジニアリングワ
ークステーション）、３は駆動装置、４はウエハ、５は
ウエハ４を載せる台、６はウエハ４のチップのパッドに
接触して電気的試験を行うプローバ、７はプローバ６を
３次元的に移動する駆動腕である。
【０００４】従来のテスタ１のＥＷＳ２から得られるデ
ータはＨ，Ｌの２値データであり、かつ２次元のテーブ
ル（フェールビットマップ）である。このフェールビッ
トマップはウエハ単位である。図１４は、例えばＥＷＳ
２のＣＲＴに表示された１つのチップの具体例を示す。
ータはＨ，Ｌの２値データであり、かつ２次元のテーブ
ル（フェールビットマップ）である。このフェールビッ
トマップはウエハ単位である。図１４は、例えばＥＷＳ
２のＣＲＴに表示された１つのチップの具体例を示す。
【０００５】図１４において、斜線部で示すＨデータ
は、フェールビットマップ（ｘ，ｙ）（ｘ＝０，１，
２，３，〜ｍ，ｙ＝０，１，２，３，〜ｎ）上で、点、
線、面として出力される。Ｌデータはフェールビットマ
ップ上には出力されない。
は、フェールビットマップ（ｘ，ｙ）（ｘ＝０，１，
２，３，〜ｍ，ｙ＝０，１，２，３，〜ｎ）上で、点、
線、面として出力される。Ｌデータはフェールビットマ
ップ上には出力されない。
【０００６】従来は、この点、線、面の認識がされてい
なかった。この点、線、面の形状は、デバイスの不良原
因を推測する有効な情報であるが、形としての認識が自
動ではなされてなかった。このため解折者（作業者）が
目視で換算して数えていたため、非常に時間がかかって
いた。また、形状認識処理ができなかったために、形状
分類処理、統計処理も自動ではできなかった。
なかった。この点、線、面の形状は、デバイスの不良原
因を推測する有効な情報であるが、形としての認識が自
動ではなされてなかった。このため解折者（作業者）が
目視で換算して数えていたため、非常に時間がかかって
いた。また、形状認識処理ができなかったために、形状
分類処理、統計処理も自動ではできなかった。
【０００７】つまり、テスタ１から出力されるデータ
は、図１４に示すように、視覚的に見えるが、斜線部の
Ｈデータが何の不良であるかは解析者が判断しなければ
ならなかった。従って、正確さに欠け、また作業時間も
かかっていた。
は、図１４に示すように、視覚的に見えるが、斜線部の
Ｈデータが何の不良であるかは解析者が判断しなければ
ならなかった。従って、正確さに欠け、また作業時間も
かかっていた。
【０００８】
【発明が解決しようとする課題】上述したような従来の
テスタでは、不良データを視覚的に解るように出力する
が、不良原因は解析者が判断しなければならず、正確さ
に欠け、また作業時間もかかっていたという問題点があ
った。
テスタでは、不良データを視覚的に解るように出力する
が、不良原因は解析者が判断しなければならず、正確さ
に欠け、また作業時間もかかっていたという問題点があ
った。
【０００９】この発明は、前述した問題点を解決するた
めになされたもので、テスタから出力されたデータを自
動的に形状認識でき、かつ形状分類処理や統計処理が可
能な半導体装置の試験データ処理装置及びその試験デー
タ処理方法を得ることを目的とする。
めになされたもので、テスタから出力されたデータを自
動的に形状認識でき、かつ形状分類処理や統計処理が可
能な半導体装置の試験データ処理装置及びその試験デー
タ処理方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置の試験データ処理装置は、テスタから出力されたフェ
ールビットマップデータを形状認識する形状認識処理部
と、前記認識された形状データを分類処理して出力デー
タテーブルを作成する形状分類処理部と、前記出力デー
タテーブルに基づいて統計処理して統計テーブルを作成
する統計処理部とを備えたものである。
置の試験データ処理装置は、テスタから出力されたフェ
ールビットマップデータを形状認識する形状認識処理部
と、前記認識された形状データを分類処理して出力デー
タテーブルを作成する形状分類処理部と、前記出力デー
タテーブルに基づいて統計処理して統計テーブルを作成
する統計処理部とを備えたものである。
【００１１】また、この発明に係る半導体装置の試験デ
ータ処理装置は、さらに、同一半導体装置に対する前記
テスタから出力された複数のテスト項目のデータと、前
記出力データテーブルと、あらかじめ記述された原因診
断ロジックテーブルとに基づいて形状原因を診断する診
断処理部を備えたものである。
ータ処理装置は、さらに、同一半導体装置に対する前記
テスタから出力された複数のテスト項目のデータと、前
記出力データテーブルと、あらかじめ記述された原因診
断ロジックテーブルとに基づいて形状原因を診断する診
断処理部を備えたものである。
【００１２】また、この発明に係る半導体装置の試験デ
ータ処理装置は、さらに、前記形状原因のデータと、他
装置から出力された検査データとを重ね合わせて不良原
因を求めるデータ比較処理部を備えたものである。
ータ処理装置は、さらに、前記形状原因のデータと、他
装置から出力された検査データとを重ね合わせて不良原
因を求めるデータ比較処理部を備えたものである。
【００１３】また、この発明に係る半導体装置の試験デ
ータ処理方法は、フェールビットマップを１ビットづつ
走査するステップと、不良データが見つかった場合は８
方向の隣接ビットを調べ、前記８方向の全部の隣接ビッ
トが不良データでないときは形状データとしてＢＩＴと
認識するステップと、ｘ軸方向右隣ビットが不良データ
であるときは形状データとしてＷＬＩＮＥと認識するス
テップと、ｙ軸方向下隣ビットが不良データであるとき
は形状であるとしてＢＬＩＮＥと認識するステップと、
前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以
外の隣接ビットが不良データであるときは形状であると
してＯＴＨＥＲと認識するステップとを含むものであ
る。
ータ処理方法は、フェールビットマップを１ビットづつ
走査するステップと、不良データが見つかった場合は８
方向の隣接ビットを調べ、前記８方向の全部の隣接ビッ
トが不良データでないときは形状データとしてＢＩＴと
認識するステップと、ｘ軸方向右隣ビットが不良データ
であるときは形状データとしてＷＬＩＮＥと認識するス
テップと、ｙ軸方向下隣ビットが不良データであるとき
は形状であるとしてＢＬＩＮＥと認識するステップと、
前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以
外の隣接ビットが不良データであるときは形状であると
してＯＴＨＥＲと認識するステップとを含むものであ
る。
【００１４】また、この発明に係る半導体装置の試験デ
ータ処理方法は、フェールビットマップを１ビットづつ
全部走査するステップと、不良データが見つかった場合
はそのドットの座標データを不良データ座標テーブルに
順に格納するステップと、前記不良データ座標テーブル
から１づつ座標データを取り出し、前記フェールビット
マップの前記取り出した座標データのビットの８方向の
隣接ビットを調べ、前記８方向の全部の隣接ビットが不
良データでないときは形状データとしてＢＩＴと認識す
るステップと、ｘ軸方向右隣ビットが不良データである
ときは形状データとしてＷＬＩＮＥと認識するステップ
と、ｙ軸方向下隣ビットが不良データであるときは形状
であるとしてＢＬＩＮＥと認識するステップと、前記ｘ
軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣
接ビットが不良データであるときは形状であるとしてＯ
ＴＨＥＲと認識するステップとを含むものである。
ータ処理方法は、フェールビットマップを１ビットづつ
全部走査するステップと、不良データが見つかった場合
はそのドットの座標データを不良データ座標テーブルに
順に格納するステップと、前記不良データ座標テーブル
から１づつ座標データを取り出し、前記フェールビット
マップの前記取り出した座標データのビットの８方向の
隣接ビットを調べ、前記８方向の全部の隣接ビットが不
良データでないときは形状データとしてＢＩＴと認識す
るステップと、ｘ軸方向右隣ビットが不良データである
ときは形状データとしてＷＬＩＮＥと認識するステップ
と、ｙ軸方向下隣ビットが不良データであるときは形状
であるとしてＢＬＩＮＥと認識するステップと、前記ｘ
軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣
接ビットが不良データであるときは形状であるとしてＯ
ＴＨＥＲと認識するステップとを含むものである。
【００１５】また、この発明に係る半導体装置の試験デ
ータ処理方法は、さらに、前記認識された形状データ
と、複数のテスト項目の結果に基づいた原因診断ロジッ
クテーブルと、テスタによる複数のテスト項目のデータ
とを組み合わせて形状原因を診断するステップとを含む
ものである。
ータ処理方法は、さらに、前記認識された形状データ
と、複数のテスト項目の結果に基づいた原因診断ロジッ
クテーブルと、テスタによる複数のテスト項目のデータ
とを組み合わせて形状原因を診断するステップとを含む
ものである。
【００１６】さらに、この発明に係る半導体装置の試験
データ処理方法は、さらに、前記診断された形状原因の
データと、他装置から出力された検査データとを重ね合
わせて不良原因を求めるステップを含むものである。
データ処理方法は、さらに、前記診断された形状原因の
データと、他装置から出力された検査データとを重ね合
わせて不良原因を求めるステップを含むものである。
【００１７】
【作用】この発明に係る半導体装置の試験データ処理装
置においては、テスタから出力されたフェールビットマ
ップデータを形状認識する形状認識処理部と、前記認識
された形状データを分類処理して出力データテーブルを
作成する形状分類処理部と、前記出力データテーブルに
基づいて統計処理して統計テーブルを作成する統計処理
部とを備えたので、テスタから出力されたデータの形状
認識、形状分類、統計処理が自動的にでき、処理時間を
短縮できる。
置においては、テスタから出力されたフェールビットマ
ップデータを形状認識する形状認識処理部と、前記認識
された形状データを分類処理して出力データテーブルを
作成する形状分類処理部と、前記出力データテーブルに
基づいて統計処理して統計テーブルを作成する統計処理
部とを備えたので、テスタから出力されたデータの形状
認識、形状分類、統計処理が自動的にでき、処理時間を
短縮できる。
【００１８】また、この発明に係る半導体装置の試験デ
ータ処理装置においては、さらに、同一半導体装置に対
する前記テスタから出力された複数のテスト項目のデー
タと、前記出力データテーブルと、あらかじめ記述され
た原因診断ロジックテーブルとに基づいて形状原因を診
断する診断処理部を備えたので、形状原因を自動的に診
断できる。
ータ処理装置においては、さらに、同一半導体装置に対
する前記テスタから出力された複数のテスト項目のデー
タと、前記出力データテーブルと、あらかじめ記述され
た原因診断ロジックテーブルとに基づいて形状原因を診
断する診断処理部を備えたので、形状原因を自動的に診
断できる。
【００１９】また、この発明に係る半導体装置の試験デ
ータ処理装置においては、さらに、前記形状原因のデー
タと、他装置から出力された検査データとを重ね合わせ
て不良原因を求めるデータ比較処理部を備えたので、不
良原因を自動的に求めることができる。
ータ処理装置においては、さらに、前記形状原因のデー
タと、他装置から出力された検査データとを重ね合わせ
て不良原因を求めるデータ比較処理部を備えたので、不
良原因を自動的に求めることができる。
【００２０】また、この発明に係る半導体装置の試験デ
ータ処理方法においては、フェールビットマップを１ビ
ットづつ走査するステップと、不良データが見つかった
場合は８方向の隣接ビットを調べ、前記８方向の全部の
隣接ビットが不良データでないときは形状データとして
ＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不
良データであるときは形状データとしてＷＬＩＮＥと認
識するステップと、ｙ軸方向下隣ビットが不良データで
あるときは形状であるとしてＢＬＩＮＥと認識するステ
ップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣
ビット以外の隣接ビットが不良データであるときは形状
であるとしてＯＴＨＥＲと認識するステップとを含むの
で、形状認識が自動的にでき、処理時間を短縮できる。
ータ処理方法においては、フェールビットマップを１ビ
ットづつ走査するステップと、不良データが見つかった
場合は８方向の隣接ビットを調べ、前記８方向の全部の
隣接ビットが不良データでないときは形状データとして
ＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不
良データであるときは形状データとしてＷＬＩＮＥと認
識するステップと、ｙ軸方向下隣ビットが不良データで
あるときは形状であるとしてＢＬＩＮＥと認識するステ
ップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣
ビット以外の隣接ビットが不良データであるときは形状
であるとしてＯＴＨＥＲと認識するステップとを含むの
で、形状認識が自動的にでき、処理時間を短縮できる。
【００２１】また、この発明に係る半導体装置の試験デ
ータ処理方法においては、フェールビットマップを１ビ
ットづつ全部走査するステップと、不良データが見つか
った場合はそのドットの座標データを不良データ座標テ
ーブルに順に格納するステップと、前記不良データ座標
テーブルから１づつ座標データを取り出し、前記フェー
ルビットマップの前記取り出した座標データのビットの
８方向の隣接ビットを調べ、前記８方向の全部の隣接ビ
ットが不良データでないときは形状データとしてＢＩＴ
と認識するステップと、ｘ軸方向右隣ビットが不良デー
タであるときは形状データとしてＷＬＩＮＥと認識する
ステップと、ｙ軸方向下隣ビットが不良データであると
きは形状であるとしてＢＬＩＮＥと認識するステップ
と、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビッ
ト以外の隣接ビットが不良データであるときは形状であ
るとしてＯＴＨＥＲと認識するステップとを含むので、
形状認識が自動的にでき、処理時間をより短縮できる。
ータ処理方法においては、フェールビットマップを１ビ
ットづつ全部走査するステップと、不良データが見つか
った場合はそのドットの座標データを不良データ座標テ
ーブルに順に格納するステップと、前記不良データ座標
テーブルから１づつ座標データを取り出し、前記フェー
ルビットマップの前記取り出した座標データのビットの
８方向の隣接ビットを調べ、前記８方向の全部の隣接ビ
ットが不良データでないときは形状データとしてＢＩＴ
と認識するステップと、ｘ軸方向右隣ビットが不良デー
タであるときは形状データとしてＷＬＩＮＥと認識する
ステップと、ｙ軸方向下隣ビットが不良データであると
きは形状であるとしてＢＬＩＮＥと認識するステップ
と、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビッ
ト以外の隣接ビットが不良データであるときは形状であ
るとしてＯＴＨＥＲと認識するステップとを含むので、
形状認識が自動的にでき、処理時間をより短縮できる。
【００２２】また、この発明に係る半導体装置の試験デ
ータ処理方法においては、さらに、前記認識された形状
データと、複数のテスト項目の結果に基づいた原因診断
ロジックテーブルと、テスタによる複数のテスト項目の
データとを組み合わせて形状原因を診断するステップと
を含むので、形状原因を自動的に診断できる。
ータ処理方法においては、さらに、前記認識された形状
データと、複数のテスト項目の結果に基づいた原因診断
ロジックテーブルと、テスタによる複数のテスト項目の
データとを組み合わせて形状原因を診断するステップと
を含むので、形状原因を自動的に診断できる。
【００２３】さらに、この発明に係る半導体装置の試験
データ処理方法においては、さらに、前記診断された形
状原因のデータと、他装置から出力された検査データと
を重ね合わせて不良原因を求めるステップを含むので、
不良原因を自動的に求めることができる。
データ処理方法においては、さらに、前記診断された形
状原因のデータと、他装置から出力された検査データと
を重ね合わせて不良原因を求めるステップを含むので、
不良原因を自動的に求めることができる。
【００２４】
実施例１．この発明の実施例１について図１、図２、図
３及び図４を参照しながら説明する。図１は、この発明
の実施例１に係る試験データ処理装置の機能ブロックを
示す図である。また、図２は、この実施例１の動作を示
すフローチャートである。さらに、図３及び図４は、こ
の実施例１の出力結果を示す図である。なお、各図中、
同一符号は同一又は相当部分を示す。
３及び図４を参照しながら説明する。図１は、この発明
の実施例１に係る試験データ処理装置の機能ブロックを
示す図である。また、図２は、この実施例１の動作を示
すフローチャートである。さらに、図３及び図４は、こ
の実施例１の出力結果を示す図である。なお、各図中、
同一符号は同一又は相当部分を示す。
【００２５】図１において、１０は試験データ処理装置
であるＥＷＳ、１１はメモリ用テスタ１のデータ出力部
とラインを介して接続されたデータ入力部、１２はデー
タ保持部、１３は形状認識処理部、１４は加工データ保
持部、１５は形状分類処理部、１６は統計処理部、１７
はデータ出力部である。なお、上記各部はソフトウエア
の各機能部を示す。
であるＥＷＳ、１１はメモリ用テスタ１のデータ出力部
とラインを介して接続されたデータ入力部、１２はデー
タ保持部、１３は形状認識処理部、１４は加工データ保
持部、１５は形状分類処理部、１６は統計処理部、１７
はデータ出力部である。なお、上記各部はソフトウエア
の各機能部を示す。
【００２６】まず、メモリ用テスタ１から出力されるデ
ータ（フェールビットマップ）は図１４のような構造に
なっている。このフェールビットマップは、ｍ×ｎのメ
ッシュ（マトリックス）に区切られ、各１つのドット
（ビット）、あるいはピクセルごとにＨ，Ｌ（または
０，１）の２値化された情報が含まれている。それぞれ
のドットはｘ方向及びｙ方向にあらかじめ設定されたア
ドレス（ｘ，ｙ）をもっている。
ータ（フェールビットマップ）は図１４のような構造に
なっている。このフェールビットマップは、ｍ×ｎのメ
ッシュ（マトリックス）に区切られ、各１つのドット
（ビット）、あるいはピクセルごとにＨ，Ｌ（または
０，１）の２値化された情報が含まれている。それぞれ
のドットはｘ方向及びｙ方向にあらかじめ設定されたア
ドレス（ｘ，ｙ）をもっている。
【００２７】つまり、任意のアドレス（ｘ，ｙ）を呼び
出せばそのアドレスのドットからＨまたはＬの２値化さ
れた情報を取り出せる。これを２次元的にあらわせば図
１４のように表示出力できる。メモリデバイスの場合、
そのデバイスのセルアドレスが図１４のアドレス（ｘ，
ｙ）と一致している。通常、ＨもしくはＬデータがその
メモリデバイスのセルの不良をあらわすことに用いられ
る。この実施例ではＨデータを不良として扱うことにす
る。
出せばそのアドレスのドットからＨまたはＬの２値化さ
れた情報を取り出せる。これを２次元的にあらわせば図
１４のように表示出力できる。メモリデバイスの場合、
そのデバイスのセルアドレスが図１４のアドレス（ｘ，
ｙ）と一致している。通常、ＨもしくはＬデータがその
メモリデバイスのセルの不良をあらわすことに用いられ
る。この実施例ではＨデータを不良として扱うことにす
る。
【００２８】図１４のフェールビットマップにおける不
良データ（Ｈデータ）の形状はテスタ１によるメモリデ
バイスのテスト内容によっては、その不良の原因を推測
するのに非常に有効であるが、その形状認識処理が従来
では自動でできなかった為に、作業者が目でみて判断し
形状の分類を点、線、面などのようにしていた。また、
その分類された点の数や線、面の数も同様に作業者が数
えており、非常に労力を有していた。
良データ（Ｈデータ）の形状はテスタ１によるメモリデ
バイスのテスト内容によっては、その不良の原因を推測
するのに非常に有効であるが、その形状認識処理が従来
では自動でできなかった為に、作業者が目でみて判断し
形状の分類を点、線、面などのようにしていた。また、
その分類された点の数や線、面の数も同様に作業者が数
えており、非常に労力を有していた。
【００２９】この実施例１は、テスタ１のデータ出力部
から出力されたデータ（フェールビットマップ（ｘ，
ｙ））をまずデータ入力部１１を介してデータ保持部１
２で保持する。保存の時はテスタ１から出力されたウエ
ハ４のチップ単位ごとにファイルとして保存する。次
に、このデータをデータ保持部１２から読みだし、形状
認識処理部１３で形状認識される。この形状認識された
データは加工データ保持部１４で保持され、次に、形状
分類処理部１５、統計処理部１６で処理され、再び、加
工データ保持部１４で出力データテーブル（Ｘ，Ｙ）、
統計データテーブルとして保持される。そして、このデ
ータはデータ出力部１７から外部に出力される。
から出力されたデータ（フェールビットマップ（ｘ，
ｙ））をまずデータ入力部１１を介してデータ保持部１
２で保持する。保存の時はテスタ１から出力されたウエ
ハ４のチップ単位ごとにファイルとして保存する。次
に、このデータをデータ保持部１２から読みだし、形状
認識処理部１３で形状認識される。この形状認識された
データは加工データ保持部１４で保持され、次に、形状
分類処理部１５、統計処理部１６で処理され、再び、加
工データ保持部１４で出力データテーブル（Ｘ，Ｙ）、
統計データテーブルとして保持される。そして、このデ
ータはデータ出力部１７から外部に出力される。
【００３０】つぎに、この実施例１の形状認識、及び形
状分類の処理について図２のフローチャートを参照しな
がら説明する。
状分類の処理について図２のフローチャートを参照しな
がら説明する。
【００３１】ステップ２０〜２１において、認識処理し
たいファイル（フェールビットマップ（ｘ，ｙ））を呼
び出す。また、（ｘ，ｙ）座標の最大値ｍ、ｎを設定す
る。なお、説明を分かりやすくするために、フェールビ
ットマップ（ｘ，ｙ）を、この処理のなかでは入力デー
タテーブル（ｘ，ｙ）と称する。
たいファイル（フェールビットマップ（ｘ，ｙ））を呼
び出す。また、（ｘ，ｙ）座標の最大値ｍ、ｎを設定す
る。なお、説明を分かりやすくするために、フェールビ
ットマップ（ｘ，ｙ）を、この処理のなかでは入力デー
タテーブル（ｘ，ｙ）と称する。
【００３２】ステップ２２において、形状データ「ビッ
ト」、「ビットライン」、「ワードライン」、「その
他」毎のカウンタＢＩＴ、ＢＬＩＮＥ（１）、ＢＬＩＮ
Ｅ（２）、ＢＬＩＮＥ（３）、〜ＢＬＩＮＥ（ｎ）、Ｗ
ＬＩＮＥ（１）、ＷＬＩＮＥ（２）、ＷＬＩＮＥ
（３）、〜ＷＬＩＮＥ（ｍ）、ＯＴＨＥＲの初期値
「０」を設定する。ここで、ＢＬＩＮＥ及びＷＬＩＮＥ
の（）内は、それぞれの長さ（ビット数）を示してＬ及
びＬＬで表し、これらも初期値「０」を設定する。
ト」、「ビットライン」、「ワードライン」、「その
他」毎のカウンタＢＩＴ、ＢＬＩＮＥ（１）、ＢＬＩＮ
Ｅ（２）、ＢＬＩＮＥ（３）、〜ＢＬＩＮＥ（ｎ）、Ｗ
ＬＩＮＥ（１）、ＷＬＩＮＥ（２）、ＷＬＩＮＥ
（３）、〜ＷＬＩＮＥ（ｍ）、ＯＴＨＥＲの初期値
「０」を設定する。ここで、ＢＬＩＮＥ及びＷＬＩＮＥ
の（）内は、それぞれの長さ（ビット数）を示してＬ及
びＬＬで表し、これらも初期値「０」を設定する。
【００３３】ステップ２３において、入力データテーブ
ル（ｘ，ｙ）の座標ｘ＝０，ｙ＝０として初期化する。
なお、チップ毎の出力データテーブル（Ｘ，Ｙ）＝
（０，０）として初期化しておく。
ル（ｘ，ｙ）の座標ｘ＝０，ｙ＝０として初期化する。
なお、チップ毎の出力データテーブル（Ｘ，Ｙ）＝
（０，０）として初期化しておく。
【００３４】ステップ２４において、入力データテーブ
ル（ｘ，ｙ）のドットの走査を開始する。ここで、該当
ドットのデータがＬの場合、ステップ３４でｘ座標が最
大値ｍでなかったら、次のステップ３５でｘ＝ｘ＋１と
して、次のドットを走査する。ステップ３４でｘ座標が
最大値ｍであったらステップ３６へ進み、このステップ
３６でｙ座標が最大値ｎでなかったら、次のステップ３
７でｙ＝ｙ＋１として、次のドットを走査する。ステッ
プ３６でｙ座標が最大値ｎであったら終了とする。一
方、上記該当ドットのデータがＨの場合、次のステップ
２５へ進む。
ル（ｘ，ｙ）のドットの走査を開始する。ここで、該当
ドットのデータがＬの場合、ステップ３４でｘ座標が最
大値ｍでなかったら、次のステップ３５でｘ＝ｘ＋１と
して、次のドットを走査する。ステップ３４でｘ座標が
最大値ｍであったらステップ３６へ進み、このステップ
３６でｙ座標が最大値ｎでなかったら、次のステップ３
７でｙ＝ｙ＋１として、次のドットを走査する。ステッ
プ３６でｙ座標が最大値ｎであったら終了とする。一
方、上記該当ドットのデータがＨの場合、次のステップ
２５へ進む。
【００３５】ステップ２５〜３３において、上記（ｘ，
ｙ）のドットのデータがＨの場合は、その８方向の隣接
ドットを走査する。それらの隣接ドットにＨデータがな
かったら、形状データとして「ビット」を格納する。つ
まり、Ｘ＝ｘ，Ｙ＝ｙとして、出力データテーブル
（Ｘ，Ｙ）＝“ＢＩＴ”とする。また、カウンタを更新
する。つまり、ＢＩＴ＝ＢＩＴ＋１とする。また、ステ
ップ２５において、ｘ（プラス）方向の隣接ドットにＨ
データがある場合、ステップ４０へ進む。また、ステッ
プ２９において、ｙ（プラス）方向の隣接ドットにＨデ
ータがある場合、ステップ５０へ進む。さらに、ステッ
プ２６、２７、２８、３０、３１、又は３２において、
（ｘ＋１，ｙ）及び（ｘ，ｙ＋１）以外の隣接ドットに
Ｈデータがある場合、ステップ６０へ進む。
ｙ）のドットのデータがＨの場合は、その８方向の隣接
ドットを走査する。それらの隣接ドットにＨデータがな
かったら、形状データとして「ビット」を格納する。つ
まり、Ｘ＝ｘ，Ｙ＝ｙとして、出力データテーブル
（Ｘ，Ｙ）＝“ＢＩＴ”とする。また、カウンタを更新
する。つまり、ＢＩＴ＝ＢＩＴ＋１とする。また、ステ
ップ２５において、ｘ（プラス）方向の隣接ドットにＨ
データがある場合、ステップ４０へ進む。また、ステッ
プ２９において、ｙ（プラス）方向の隣接ドットにＨデ
ータがある場合、ステップ５０へ進む。さらに、ステッ
プ２６、２７、２８、３０、３１、又は３２において、
（ｘ＋１，ｙ）及び（ｘ，ｙ＋１）以外の隣接ドットに
Ｈデータがある場合、ステップ６０へ進む。
【００３６】ステップ４０〜４４において、入力データ
テーブル（ｘ＋１，ｙ）のドットにＨデータがあった場
合、ｘ＝ｘ＋１、ＬＬ＝ＬＬ＋１とし、入力データテー
ブル（ｘ，ｙ）のドットを走査する。そして、Ｌデータ
が見つかるまで、ｘ方向の長さＬＬをカウントする。形
状データとして長さＬＬの「ワードライン」を格納す
る。つまり、座標をＸ＝ｘ−ＬＬ，Ｙ＝ｙとして、出力
データテーブル（Ｘ，Ｙ）＝“ＷＬＩＮＥ（ＬＬ）”と
する。また、カウンタＷＬＩＮＥ（ＬＬ）＝ＷＬＩＮＥ
（ＬＬ）＋１として更新する。なお、ｘ＝ｘ−ＬＬとし
て、入力データテーブルのｘ座標の値を元に戻す。
テーブル（ｘ＋１，ｙ）のドットにＨデータがあった場
合、ｘ＝ｘ＋１、ＬＬ＝ＬＬ＋１とし、入力データテー
ブル（ｘ，ｙ）のドットを走査する。そして、Ｌデータ
が見つかるまで、ｘ方向の長さＬＬをカウントする。形
状データとして長さＬＬの「ワードライン」を格納す
る。つまり、座標をＸ＝ｘ−ＬＬ，Ｙ＝ｙとして、出力
データテーブル（Ｘ，Ｙ）＝“ＷＬＩＮＥ（ＬＬ）”と
する。また、カウンタＷＬＩＮＥ（ＬＬ）＝ＷＬＩＮＥ
（ＬＬ）＋１として更新する。なお、ｘ＝ｘ−ＬＬとし
て、入力データテーブルのｘ座標の値を元に戻す。
【００３７】ステップ５０〜５４において、入力データ
テーブル（ｘ，ｙ＋１）のドットにＨデータがあった場
合、ｙ＝ｙ＋１、Ｌ＝Ｌ＋１とし、入力データテーブル
（ｘ，ｙ）のドットを走査する。そして、Ｌデータが見
つかるまで、ｙ方向の長さＬをカウントする。形状デー
タとして長さＬの「ビットライン」を格納する。つま
り、座標をＸ＝ｘ，Ｙ＝ｙ−Ｌとして、出力データテー
ブル（Ｘ，Ｙ）＝“ＢＬＩＮＥ（Ｌ）”とする。また、
カウンタＢＬＩＮＥ（Ｌ）＝ＢＬＩＮＥ（Ｌ）＋１とし
て更新する。なお、ｙ＝ｙ−Ｌとして、入力データテー
ブルのｙ座標の値を元に戻す。
テーブル（ｘ，ｙ＋１）のドットにＨデータがあった場
合、ｙ＝ｙ＋１、Ｌ＝Ｌ＋１とし、入力データテーブル
（ｘ，ｙ）のドットを走査する。そして、Ｌデータが見
つかるまで、ｙ方向の長さＬをカウントする。形状デー
タとして長さＬの「ビットライン」を格納する。つま
り、座標をＸ＝ｘ，Ｙ＝ｙ−Ｌとして、出力データテー
ブル（Ｘ，Ｙ）＝“ＢＬＩＮＥ（Ｌ）”とする。また、
カウンタＢＬＩＮＥ（Ｌ）＝ＢＬＩＮＥ（Ｌ）＋１とし
て更新する。なお、ｙ＝ｙ−Ｌとして、入力データテー
ブルのｙ座標の値を元に戻す。
【００３８】ステップ６０において、入力データテーブ
ル（ｘ＋１，ｙ）及び（ｘ，ｙ＋１）以外の隣接ドット
にＨデータがあった場合、形状データとして「その他」
を格納する。つまり、座標をＸ＝ｘ，Ｙ＝ｙとして、出
力データテーブル（Ｘ，Ｙ）＝“ＯＴＨＥＲ”とする。
また、カウンタＯＴＨＥＲ＝ＯＴＨＥＲ＋１として更新
する。
ル（ｘ＋１，ｙ）及び（ｘ，ｙ＋１）以外の隣接ドット
にＨデータがあった場合、形状データとして「その他」
を格納する。つまり、座標をＸ＝ｘ，Ｙ＝ｙとして、出
力データテーブル（Ｘ，Ｙ）＝“ＯＴＨＥＲ”とする。
また、カウンタＯＴＨＥＲ＝ＯＴＨＥＲ＋１として更新
する。
【００３９】上記処理フローは、入力データテーブル
（ｘ，ｙ）の各ドットを走査する座標を（０，０）、
（１，０）、（２，０）、（３，０）、〜（ｍ，０）、
（０，１）、（１，１）、（２，１）、（３，１）、〜
（ｍ，１）、（０，２）、（１，２）、（２，２）、
（３，２）、〜（ｍ，２）、〜（０，ｎ）、（１，
ｎ）、（２，ｎ）、（３，ｎ）、〜（ｍ，ｎ）で与え
て，ｘ軸優先で走査して不良データ（Ｈデータ）を検出
するもので、検出した不良データをその都度認識処理し
て形状分類するものである。なお、ｙ軸優先で走査して
もよい。入力データテーブル（ｘ，ｙ）の各ドットは
Ｈ，Ｌの２値データを格納しているが、上記の認識、分
類処理を行うと、出力データテーブル（Ｘ，Ｙ）に不良
データが存在する座標に対応して分類された形状データ
と、各カウンタに形状データ毎のカウント値とが得られ
る。
（ｘ，ｙ）の各ドットを走査する座標を（０，０）、
（１，０）、（２，０）、（３，０）、〜（ｍ，０）、
（０，１）、（１，１）、（２，１）、（３，１）、〜
（ｍ，１）、（０，２）、（１，２）、（２，２）、
（３，２）、〜（ｍ，２）、〜（０，ｎ）、（１，
ｎ）、（２，ｎ）、（３，ｎ）、〜（ｍ，ｎ）で与え
て，ｘ軸優先で走査して不良データ（Ｈデータ）を検出
するもので、検出した不良データをその都度認識処理し
て形状分類するものである。なお、ｙ軸優先で走査して
もよい。入力データテーブル（ｘ，ｙ）の各ドットは
Ｈ，Ｌの２値データを格納しているが、上記の認識、分
類処理を行うと、出力データテーブル（Ｘ，Ｙ）に不良
データが存在する座標に対応して分類された形状データ
と、各カウンタに形状データ毎のカウント値とが得られ
る。
【００４０】また、統計処理部１６は、形状認識処理部
１３及び形状分類処理部１５によりフェールビットマッ
プ（ｘ，ｙ）のデータから形状認識、分類され、加工デ
ータ保持部１４に格納された上記出力データテーブル
（Ｘ，Ｙ）に基づいて、統計処理を行う。
１３及び形状分類処理部１５によりフェールビットマッ
プ（ｘ，ｙ）のデータから形状認識、分類され、加工デ
ータ保持部１４に格納された上記出力データテーブル
（Ｘ，Ｙ）に基づいて、統計処理を行う。
【００４１】例えば、統計処理部１６は、形状毎の不良
数をカウントし、図３に示すような、不良座標と、不良
数と、不良名からなる統計テーブルを作成する。図３
は、図１４に示すフェールビットマップ（ｘ，ｙ）の具
体例に基づいて作成したものである。同図において、フ
ェールビットマップの座標（１，１）に形状データとし
てＢＩＴ、座標（３，３）〜（３，５）に形状データと
して長さＬＬが３のＷＬＩＮＥ（３）、座標（１，４）
〜（１，５）に形状データとして長さＬが２のＢＬＩＮ
Ｅ（２）が存在していたことを示す。
数をカウントし、図３に示すような、不良座標と、不良
数と、不良名からなる統計テーブルを作成する。図３
は、図１４に示すフェールビットマップ（ｘ，ｙ）の具
体例に基づいて作成したものである。同図において、フ
ェールビットマップの座標（１，１）に形状データとし
てＢＩＴ、座標（３，３）〜（３，５）に形状データと
して長さＬＬが３のＷＬＩＮＥ（３）、座標（１，４）
〜（１，５）に形状データとして長さＬが２のＢＬＩＮ
Ｅ（２）が存在していたことを示す。
【００４２】さらに、統計処理部１６は、上記統計テー
ブルから図４に示す統計表も作成する。これら統計テー
ブルや統計表は、ＥＷＳのＣＲＴに表示される。また、
プリンタによって印字（作表）される。
ブルから図４に示す統計表も作成する。これら統計テー
ブルや統計表は、ＥＷＳのＣＲＴに表示される。また、
プリンタによって印字（作表）される。
【００４３】実施例２．上記実施例１は、フェールビッ
トマップ（ｘ，ｙ）の全ビットを走査しながら形状認
識、形状分類していたが、この実施例２は、最初にフェ
ールビットマップ（ｘ，ｙ）の全ビットを走査し、不良
データがあった座標（ｘ，ｙ）データを「不良データ座
標テーブル」として作成し、次にこの「不良データ座標
テーブル」に格納された座標データに基づいてフェール
ビットマップの該当ビットを上記実施例１と同様の形状
認識、分類するものである。従って、１回目の走査で不
良と認識したビットのみ形状認識、分類するので、トー
タルでの処理時間を短縮できる。
トマップ（ｘ，ｙ）の全ビットを走査しながら形状認
識、形状分類していたが、この実施例２は、最初にフェ
ールビットマップ（ｘ，ｙ）の全ビットを走査し、不良
データがあった座標（ｘ，ｙ）データを「不良データ座
標テーブル」として作成し、次にこの「不良データ座標
テーブル」に格納された座標データに基づいてフェール
ビットマップの該当ビットを上記実施例１と同様の形状
認識、分類するものである。従って、１回目の走査で不
良と認識したビットのみ形状認識、分類するので、トー
タルでの処理時間を短縮できる。
【００４４】すなわち、上記実施例１と比較して、始め
にｘ軸優先でドットを走査し、Ｈデータがあるドットの
座標（ｘ，ｙ）を不良データ座標テーブルに順に格納す
る点が異なっている。ここで、Ｌデータを有するドット
の座標（ｘ，ｙ）は上記不良データ座標テーブルに格納
されない。次の認識分類処理は不良データ座標テーブル
に格納された座標（ｘ，ｙ）のドットを対称に行うの
で、Ｌデータを有するドットは認識分類処理が行われ
ず、処理速度の向上が計られる。
にｘ軸優先でドットを走査し、Ｈデータがあるドットの
座標（ｘ，ｙ）を不良データ座標テーブルに順に格納す
る点が異なっている。ここで、Ｌデータを有するドット
の座標（ｘ，ｙ）は上記不良データ座標テーブルに格納
されない。次の認識分類処理は不良データ座標テーブル
に格納された座標（ｘ，ｙ）のドットを対称に行うの
で、Ｌデータを有するドットは認識分類処理が行われ
ず、処理速度の向上が計られる。
【００４５】従って、「不良データ座標テーブル」に
は、Ｈデータを有していたドットの座標（ｘ，ｙ）デー
タが得られ、「出力データテーブル（Ｘ，Ｙ）」に不良
データが存在する座標に対応して分類された形状データ
と、各「カウンタ」に形状データ毎のカウント値とが得
られる。なお、「良データ座標テーブル」に、Ｌデータ
を有していたドットの座標（ｘ，ｙ）データを順に格納
し、“Ｐａｓｓ”という形状データとして認識してもよ
い。
は、Ｈデータを有していたドットの座標（ｘ，ｙ）デー
タが得られ、「出力データテーブル（Ｘ，Ｙ）」に不良
データが存在する座標に対応して分類された形状データ
と、各「カウンタ」に形状データ毎のカウント値とが得
られる。なお、「良データ座標テーブル」に、Ｌデータ
を有していたドットの座標（ｘ，ｙ）データを順に格納
し、“Ｐａｓｓ”という形状データとして認識してもよ
い。
【００４６】実施例３．この発明の実施例３について図
５、図６、及び図７を参照しながら説明する。図５は、
この発明の実施例３に係る試験データ処理装置の機能ブ
ロックを示す図である。また、図６は、この実施例３に
係るテスタの出力データを示す図である。さらに、図７
は、この実施例３の出力結果を示す図である。
５、図６、及び図７を参照しながら説明する。図５は、
この発明の実施例３に係る試験データ処理装置の機能ブ
ロックを示す図である。また、図６は、この実施例３に
係るテスタの出力データを示す図である。さらに、図７
は、この実施例３の出力結果を示す図である。
【００４７】図５において、１０Ａは試験データ処理装
置であるＥＷＳ、１１はメモリ用テスタ１のデータ出力
部とラインを介して接続されたデータ入力部、１２はデ
ータ保持部、１３は形状認識処理部、１４は加工データ
保持部、１５は形状分類処理部、１６は統計処理部、１
７はデータ出力部である。
置であるＥＷＳ、１１はメモリ用テスタ１のデータ出力
部とラインを介して接続されたデータ入力部、１２はデ
ータ保持部、１３は形状認識処理部、１４は加工データ
保持部、１５は形状分類処理部、１６は統計処理部、１
７はデータ出力部である。
【００４８】また、同図において、１８は診断処理部、
１９は診断ロジック内容保持部である。なお、上記各部
はソフトウエアの各機能部を示す。
１９は診断ロジック内容保持部である。なお、上記各部
はソフトウエアの各機能部を示す。
【００４９】形状認識処理部１３、形状分類処理部１
５、及び統計処理部１６については上記実施例１で説明
したので省略する。
５、及び統計処理部１６については上記実施例１で説明
したので省略する。
【００５０】まず、テスタ１より、同一サンプルでの複
数個のテストされた（テストＡ、テストＢ、テストＣ、
テストＤ、〜）データが、データ出力部を介して出力さ
れる。図６にテスタ１の出力データのイメージ図を示
す。個々のアドレス（ビット）はそれぞれテスト項目ご
との２値化されたＨまたはＬのデータを持つ。あらかじ
め、すべてのテスト項目の結果の組み合わせに対して、
診断ロジック内容保持部１９にそれらのテストの結果を
引き起こす原因を「原因診断ロジックテーブル」として
記述しておく。メモリデバイスで言えば、不良工程や、
不良配線が該当する。
数個のテストされた（テストＡ、テストＢ、テストＣ、
テストＤ、〜）データが、データ出力部を介して出力さ
れる。図６にテスタ１の出力データのイメージ図を示
す。個々のアドレス（ビット）はそれぞれテスト項目ご
との２値化されたＨまたはＬのデータを持つ。あらかじ
め、すべてのテスト項目の結果の組み合わせに対して、
診断ロジック内容保持部１９にそれらのテストの結果を
引き起こす原因を「原因診断ロジックテーブル」として
記述しておく。メモリデバイスで言えば、不良工程や、
不良配線が該当する。
【００５１】次に、形状原因の診断処理の手法を説明す
る。テスタ１より、データ入力部１１、データ保持部１
２を介して複数個のテスト項目のデータが診断処理部１
８に出力される。この診断処理部１８では、これらの複
数のテスト項目のデータと、形状認識処理部１３より出
力される形状データとを、診断ロジック内容保持部１９
に記述された「原因診断ロジックテーブル」と比較し
て、形状認識処理部１３が認識した形状を引き起こす形
状原因を診断する。図７にその診断結果の出力例を示
す。
る。テスタ１より、データ入力部１１、データ保持部１
２を介して複数個のテスト項目のデータが診断処理部１
８に出力される。この診断処理部１８では、これらの複
数のテスト項目のデータと、形状認識処理部１３より出
力される形状データとを、診断ロジック内容保持部１９
に記述された「原因診断ロジックテーブル」と比較し
て、形状認識処理部１３が認識した形状を引き起こす形
状原因を診断する。図７にその診断結果の出力例を示
す。
【００５２】例えば、診断処理部１８は、認識された形
状データがＢＩＴであり、テストＡ、テストＢ、テスト
Ｃ、及びテストＤのデータが「Ｈ」、「Ｈ」、「Ｈ」及
び「Ｌ」である場合、形状原因として「工程Ａ」である
と診断する。
状データがＢＩＴであり、テストＡ、テストＢ、テスト
Ｃ、及びテストＤのデータが「Ｈ」、「Ｈ」、「Ｈ」及
び「Ｌ」である場合、形状原因として「工程Ａ」である
と診断する。
【００５３】実施例４．この発明の実施例４について図
８、図９、図１０、図１１、及び図１２を参照しながら
説明する。図８は、この発明の実施例４に係る試験デー
タ処理装置を示すブロック図である。図９は、この発明
の実施例４の入力試験データの１つであって、テスタか
ら出力されたウエハ全体のデータを示す図である。図１
０は、他装置（異物検査装置）からの入力試験データで
あって、ウエハ全体のデータを示す図である。図１１
は、この発明の実施例４の処理方法を説明するための図
である。図１２は、この発明の実施例４の出力結果を示
す図である。
８、図９、図１０、図１１、及び図１２を参照しながら
説明する。図８は、この発明の実施例４に係る試験デー
タ処理装置を示すブロック図である。図９は、この発明
の実施例４の入力試験データの１つであって、テスタか
ら出力されたウエハ全体のデータを示す図である。図１
０は、他装置（異物検査装置）からの入力試験データで
あって、ウエハ全体のデータを示す図である。図１１
は、この発明の実施例４の処理方法を説明するための図
である。図１２は、この発明の実施例４の出力結果を示
す図である。
【００５４】図８において、１０Ｂは試験データ処理装
置であるＥＷＳであって、上記各実施例で得られたデー
タと他装置７０、７１から出力されたデータを自動で比
較処理する機能を有するデータ比較処理部をもつもので
ある。
置であるＥＷＳであって、上記各実施例で得られたデー
タと他装置７０、７１から出力されたデータを自動で比
較処理する機能を有するデータ比較処理部をもつもので
ある。
【００５５】まず、上記各実施例で出力されたデータ
は、図９に示すフェールビットマップから得られた座標
アドレスと、そのアドレスごとに形状認識された形状デ
ータと、テスト項目毎のデータである。これらのデータ
が１枚のウエハを単位とするとそのアドレスはウエハ上
の位置に換算することも可能である。これは上記データ
比較処理部で行う。図９は、ウエハ中の不良分布（フェ
イルビットマップ）を示している。
は、図９に示すフェールビットマップから得られた座標
アドレスと、そのアドレスごとに形状認識された形状デ
ータと、テスト項目毎のデータである。これらのデータ
が１枚のウエハを単位とするとそのアドレスはウエハ上
の位置に換算することも可能である。これは上記データ
比較処理部で行う。図９は、ウエハ中の不良分布（フェ
イルビットマップ）を示している。
【００５６】次に、この同一ウエハはその生産工程の途
中で異物分布、膜厚分布、寸法分布、濃度分布のような
ウエハ面内情報でとられている。このデータは、各工程
ごとに図１０のような形で出力される。図１０は、異物
検査装置（他装置）から出力された例である。この例で
は、ウエハ上の異物の位置と異物情報（粒径他）を含ん
でいる。これら、テスタ１で出力されたデータと、他装
置７０、７１で出力されたデータとはデータ比較処理部
で同じ座標軸へそれぞれアドレス変換し、次に同部で重
ねあわせ処理を行う。
中で異物分布、膜厚分布、寸法分布、濃度分布のような
ウエハ面内情報でとられている。このデータは、各工程
ごとに図１０のような形で出力される。図１０は、異物
検査装置（他装置）から出力された例である。この例で
は、ウエハ上の異物の位置と異物情報（粒径他）を含ん
でいる。これら、テスタ１で出力されたデータと、他装
置７０、７１で出力されたデータとはデータ比較処理部
で同じ座標軸へそれぞれアドレス変換し、次に同部で重
ねあわせ処理を行う。
【００５７】この重ねあわせ処理は具体的な例として、
次のものを示しておく。テスタ１で出力された不良は形
状によりＢＩＴ、ＢＬＩＮＥ、ＷＬＩＮＥ、ＯＴＨＥＲ
などのように分類される。
次のものを示しておく。テスタ１で出力された不良は形
状によりＢＩＴ、ＢＬＩＮＥ、ＷＬＩＮＥ、ＯＴＨＥＲ
などのように分類される。
【００５８】ＢＩＴ率＝（異物検査装置からのデータで
あって、異物が存在するアドレスと、テスタ１からのデ
ータであって、形状データとしてＢＩＴと認識分類され
たアドレスとが一致した総数）／（テスタ１からのデー
タであって、形状データとしてＢＩＴと認識分類された
アドレスの総数）
あって、異物が存在するアドレスと、テスタ１からのデ
ータであって、形状データとしてＢＩＴと認識分類され
たアドレスとが一致した総数）／（テスタ１からのデー
タであって、形状データとしてＢＩＴと認識分類された
アドレスの総数）
【００５９】ＷＬＩＮＥ率＝（異物検査装置からのデー
タであって、異物が存在するアドレスと、テスタ１から
のデータであって、形状データとしてＷＬＩＮＥと認識
分類されたアドレスとが一致した総数）／（テスタ１か
らのデータであって、形状データとしてＷＬＩＮＥと認
識分類されたアドレスの総数）
タであって、異物が存在するアドレスと、テスタ１から
のデータであって、形状データとしてＷＬＩＮＥと認識
分類されたアドレスとが一致した総数）／（テスタ１か
らのデータであって、形状データとしてＷＬＩＮＥと認
識分類されたアドレスの総数）
【００６０】例えば、上記のように計算すると、図１０
のデータが出力された工程で発見された異物がどのよう
な不良になっているかの相関を容易に入手できる。この
重ねあわせ処理の組み合わせ方は何通りにも行うことが
できる。なお、これらのデータのやりとりは、フロッピ
ィーディスク、ＭＯのようなメディアを介してもよい
し、Ethernetのようなオンライン回線で接続してもよ
い。また、上記データ比較処理部は、実施例１、実施例
３の試験データ処理装置の内部に組み込まれてもよい。
のデータが出力された工程で発見された異物がどのよう
な不良になっているかの相関を容易に入手できる。この
重ねあわせ処理の組み合わせ方は何通りにも行うことが
できる。なお、これらのデータのやりとりは、フロッピ
ィーディスク、ＭＯのようなメディアを介してもよい
し、Ethernetのようなオンライン回線で接続してもよ
い。また、上記データ比較処理部は、実施例１、実施例
３の試験データ処理装置の内部に組み込まれてもよい。
【００６１】もう少し具体的に説明すると以下のように
なる。例えばテスタ１から出力されるデータは電気的テ
ストの結果であり、他装置７０、７１から出力されるデ
ータはウエハ（チップ）上のゴミであるとすると、どち
らも図１１に示す（ａ）図と（ｂ）図のようなマップで
出力される。なお、他装置７０、７１から出力されるデ
ータはウエハ（チップ）上のゴミであるが、具体的には
ゴミの座標であって、フェールビットマップの座標系と
同じものである。
なる。例えばテスタ１から出力されるデータは電気的テ
ストの結果であり、他装置７０、７１から出力されるデ
ータはウエハ（チップ）上のゴミであるとすると、どち
らも図１１に示す（ａ）図と（ｂ）図のようなマップで
出力される。なお、他装置７０、７１から出力されるデ
ータはウエハ（チップ）上のゴミであるが、具体的には
ゴミの座標であって、フェールビットマップの座標系と
同じものである。
【００６２】図１１のようなテスト結果が得られたとす
ると、上記データ比較処理部は、これらのデータを重ね
合わせる。重ね合わせた結果、座標が一致した場合は、
ＢＩＴ不良の原因はゴミ１によるものであるといえる。
図１２に示すように、アドレス（ｘ1，ｙ1）では、工程
Ａにおいてゴミ１によってＢＩＴ不良が発生していると
診断できる。また、アドレス（ｘ2，ｙ2）では、ＢＩＴ
不良が発生しているがゴミがない場合を示す。不良の原
因は、いろいろな要素があり、ゴミはその要素の中の１
つである。他装置７０、７１は、要素を検査するもの
で、これから得られるデータを上記各実施例で得られた
テスト結果に組み込むことで不良の原因を突き止めるこ
とが可能となる。
ると、上記データ比較処理部は、これらのデータを重ね
合わせる。重ね合わせた結果、座標が一致した場合は、
ＢＩＴ不良の原因はゴミ１によるものであるといえる。
図１２に示すように、アドレス（ｘ1，ｙ1）では、工程
Ａにおいてゴミ１によってＢＩＴ不良が発生していると
診断できる。また、アドレス（ｘ2，ｙ2）では、ＢＩＴ
不良が発生しているがゴミがない場合を示す。不良の原
因は、いろいろな要素があり、ゴミはその要素の中の１
つである。他装置７０、７１は、要素を検査するもの
で、これから得られるデータを上記各実施例で得られた
テスト結果に組み込むことで不良の原因を突き止めるこ
とが可能となる。
【００６３】
【発明の効果】この発明に係る半導体装置の試験データ
処理装置は、以上説明したとおり、テスタから出力され
たフェールビットマップデータを形状認識する形状認識
処理部と、前記認識された形状データを分類処理して出
力データテーブルを作成する形状分類処理部と、前記出
力データテーブルに基づいて統計処理して統計テーブル
を作成する統計処理部とを備えたので、テスタから出力
されたデータの形状認識、形状分類、統計処理が自動的
にでき、処理時間を短縮できるという効果を奏する。
処理装置は、以上説明したとおり、テスタから出力され
たフェールビットマップデータを形状認識する形状認識
処理部と、前記認識された形状データを分類処理して出
力データテーブルを作成する形状分類処理部と、前記出
力データテーブルに基づいて統計処理して統計テーブル
を作成する統計処理部とを備えたので、テスタから出力
されたデータの形状認識、形状分類、統計処理が自動的
にでき、処理時間を短縮できるという効果を奏する。
【００６４】また、この発明に係る半導体装置の試験デ
ータ処理装置は、以上説明したとおり、さらに、同一半
導体装置に対する前記テスタから出力された複数のテス
ト項目のデータと、前記出力データテーブルと、あらか
じめ記述された原因診断ロジックテーブルとに基づいて
形状原因を診断する診断処理部を備えたので、形状原因
を自動的に診断できるという効果を奏する。
ータ処理装置は、以上説明したとおり、さらに、同一半
導体装置に対する前記テスタから出力された複数のテス
ト項目のデータと、前記出力データテーブルと、あらか
じめ記述された原因診断ロジックテーブルとに基づいて
形状原因を診断する診断処理部を備えたので、形状原因
を自動的に診断できるという効果を奏する。
【００６５】また、この発明に係る半導体装置の試験デ
ータ処理装置は、以上説明したとおり、さらに、前記形
状原因のデータと、他装置から出力された検査データと
を重ね合わせて不良原因を求めるデータ比較処理部を備
えたので、不良原因を自動的に求めることができるとい
う効果を奏する。
ータ処理装置は、以上説明したとおり、さらに、前記形
状原因のデータと、他装置から出力された検査データと
を重ね合わせて不良原因を求めるデータ比較処理部を備
えたので、不良原因を自動的に求めることができるとい
う効果を奏する。
【００６６】また、この発明に係る半導体装置の試験デ
ータ処理方法は、以上説明したとおり、フェールビット
マップを１ビットづつ走査するステップと、不良データ
が見つかった場合は８方向の隣接ビットを調べ、前記８
方向の全部の隣接ビットが不良データでないときは形状
データとしてＢＩＴと認識するステップと、ｘ軸方向右
隣ビットが不良データであるときは形状データとしてＷ
ＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが
不良データであるときは形状であるとしてＢＬＩＮＥと
認識するステップと、前記ｘ軸方向右隣ビット及び前記
ｙ軸方向下隣ビット以外の隣接ビットが不良データであ
るときは形状であるとしてＯＴＨＥＲと認識するステッ
プとを含むので、形状認識が自動的にでき、処理時間を
短縮できるという効果を奏する。
ータ処理方法は、以上説明したとおり、フェールビット
マップを１ビットづつ走査するステップと、不良データ
が見つかった場合は８方向の隣接ビットを調べ、前記８
方向の全部の隣接ビットが不良データでないときは形状
データとしてＢＩＴと認識するステップと、ｘ軸方向右
隣ビットが不良データであるときは形状データとしてＷ
ＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが
不良データであるときは形状であるとしてＢＬＩＮＥと
認識するステップと、前記ｘ軸方向右隣ビット及び前記
ｙ軸方向下隣ビット以外の隣接ビットが不良データであ
るときは形状であるとしてＯＴＨＥＲと認識するステッ
プとを含むので、形状認識が自動的にでき、処理時間を
短縮できるという効果を奏する。
【００６７】また、この発明に係る半導体装置の試験デ
ータ処理方法は、以上説明したとおり、フェールビット
マップを１ビットづつ全部走査するステップと、不良デ
ータが見つかった場合はそのドットの座標データを不良
データ座標テーブルに順に格納するステップと、前記不
良データ座標テーブルから１づつ座標データを取り出
し、前記フェールビットマップの前記取り出した座標デ
ータのビットの８方向の隣接ビットを調べ、前記８方向
の全部の隣接ビットが不良データでないときは形状デー
タとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビ
ットが不良データであるときは形状データとしてＷＬＩ
ＮＥと認識するステップと、ｙ軸方向下隣ビットが不良
データであるときは形状であるとしてＢＬＩＮＥと認識
するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸
方向下隣ビット以外の隣接ビットが不良データであると
きは形状であるとしてＯＴＨＥＲと認識するステップと
を含むので、形状認識が自動的にでき、処理時間をより
短縮できるという効果を奏する。
ータ処理方法は、以上説明したとおり、フェールビット
マップを１ビットづつ全部走査するステップと、不良デ
ータが見つかった場合はそのドットの座標データを不良
データ座標テーブルに順に格納するステップと、前記不
良データ座標テーブルから１づつ座標データを取り出
し、前記フェールビットマップの前記取り出した座標デ
ータのビットの８方向の隣接ビットを調べ、前記８方向
の全部の隣接ビットが不良データでないときは形状デー
タとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビ
ットが不良データであるときは形状データとしてＷＬＩ
ＮＥと認識するステップと、ｙ軸方向下隣ビットが不良
データであるときは形状であるとしてＢＬＩＮＥと認識
するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸
方向下隣ビット以外の隣接ビットが不良データであると
きは形状であるとしてＯＴＨＥＲと認識するステップと
を含むので、形状認識が自動的にでき、処理時間をより
短縮できるという効果を奏する。
【００６８】また、この発明に係る半導体装置の試験デ
ータ処理方法は、以上説明したとおり、さらに、前記認
識された形状データと、複数のテスト項目の結果に基づ
いた原因診断ロジックテーブルと、テスタによる複数の
テスト項目のデータとを組み合わせて形状原因を診断す
るステップとを含むので、形状原因を自動的に診断でき
るという効果を奏する。
ータ処理方法は、以上説明したとおり、さらに、前記認
識された形状データと、複数のテスト項目の結果に基づ
いた原因診断ロジックテーブルと、テスタによる複数の
テスト項目のデータとを組み合わせて形状原因を診断す
るステップとを含むので、形状原因を自動的に診断でき
るという効果を奏する。
【００６９】さらに、この発明に係る半導体装置の試験
データ処理方法は、以上説明したとおり、さらに、前記
診断された形状原因のデータと、他装置から出力された
検査データとを重ね合わせて不良原因を求めるステップ
を含むので、不良原因を自動的に求めることができると
いう効果を奏する。
データ処理方法は、以上説明したとおり、さらに、前記
診断された形状原因のデータと、他装置から出力された
検査データとを重ね合わせて不良原因を求めるステップ
を含むので、不良原因を自動的に求めることができると
いう効果を奏する。
【図１】 この発明の実施例１に係る試験データ処理装
置の機能ブロックを示す図である。
置の機能ブロックを示す図である。
【図２】 この発明の実施例１の形状認識、形状分類処
理を示すフローチャートである。
理を示すフローチャートである。
【図３】 この発明の実施例１の出力結果を示す図であ
る。
る。
【図４】 この発明の実施例１の出力結果を示す図であ
る。
る。
【図５】 この発明の実施例３に係る試験データ処理装
置の機能ブロックを示す図である。
置の機能ブロックを示す図である。
【図６】 この発明の実施例３の入力試験データを示す
図データ。
図データ。
【図７】 この発明の実施例３の診断の出力結果を示す
図である。
図である。
【図８】 この発明の実施例４に係る試験データ処理装
置を示すブロック図である。
置を示すブロック図である。
【図９】 この発明の実施例４の入力試験データを示す
図である。
図である。
【図１０】 他装置（異物検査装置）からの入力試験デ
ータを示す図である。
ータを示す図である。
【図１１】 この発明の実施例４の処理方法を説明する
ための図である。
ための図である。
【図１２】 この発明の実施例４の出力結果を示す図で
ある。
ある。
【図１３】 従来の半導体装置の試験データ処理装置を
示す図である。
示す図である。
【図１４】 従来の半導体装置の試験データ処理装置の
出力結果を示す図である。
出力結果を示す図である。
１ テスタ、１０、１０Ａ、１０Ｂ 試験データ処理装
置（ＥＷＳ）、１１データ入力部、１２ データ保持
部、１３ 形状認識処理部、１４ 加工データ保持部、
１５ 形状分類処理部、１６ 統計処理部、１７ デー
タ出力部、１８診断処理部、１９ 診断ロジック内容保
持部、７０、７１ 他装置。
置（ＥＷＳ）、１１データ入力部、１２ データ保持
部、１３ 形状認識処理部、１４ 加工データ保持部、
１５ 形状分類処理部、１６ 統計処理部、１７ デー
タ出力部、１８診断処理部、１９ 診断ロジック内容保
持部、７０、７１ 他装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 徹 伊丹市瑞原４丁目１番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内 (72)発明者 太田 文人 伊丹市瑞原４丁目１番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内 (72)発明者 筒井 俊和 伊丹市瑞原４丁目１番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内 (72)発明者 益子 洋治 伊丹市瑞原４丁目１番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内 (72)発明者 古田 正昭 伊丹市瑞原四丁目１番地 菱電セミコンダ クタシステムエンジニアリング株式会社内
Claims (7)
- 【請求項１】 テスタから出力されたフェールビットマ
ップデータを形状認識する形状認識処理部、前記認識さ
れた形状データを分類処理して出力データテーブルを作
成する形状分類処理部、及び前記出力データテーブルに
基づいて統計処理して統計テーブルを作成する統計処理
部を備えたことを特徴とする半導体装置の試験データ処
理装置。 - 【請求項２】 さらに、同一半導体装置に対する前記テ
スタから出力された複数のテスト項目のデータと、前記
出力データテーブルと、あらかじめ記述された原因診断
ロジックテーブルとに基づいて形状原因を診断する診断
処理部を備えたことを特徴とする請求項１記載の半導体
装置の試験データ処理装置。 - 【請求項３】 さらに、前記形状原因のデータと、他装
置から出力された検査データとを重ね合わせて不良原因
を求めるデータ比較処理部を備えたことを特徴とする請
求項２記載の半導体装置の試験データ処理装置。 - 【請求項４】 フェールビットマップを１ビットづつ走
査するステップ、不良データが見つかった場合は８方向
の隣接ビットを調べ、前記８方向の全部の隣接ビットが
不良データでないときは形状データとしてＢＩＴと認識
するステップ、ｘ軸方向右隣ビットが不良データである
ときは形状データとしてＷＬＩＮＥと認識するステッ
プ、ｙ軸方向下隣ビットが不良データであるときは形状
であるとしてＢＬＩＮＥと認識するステップ、並びに前
記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外
の隣接ビットが不良データであるときは形状であるとし
てＯＴＨＥＲと認識するステップを含むことを特徴とす
る半導体装置の試験データ処理方法。 - 【請求項５】 フェールビットマップを１ビットづつ全
部走査するステップ、不良データが見つかった場合はそ
のドットの座標データを不良データ座標テーブルに順に
格納するステップ、前記不良データ座標テーブルから１
づつ座標データを取り出し、前記フェールビットマップ
の前記取り出した座標データのビットの８方向の隣接ビ
ットを調べ、前記８方向の全部の隣接ビットが不良デー
タでないときは形状データとしてＢＩＴと認識するステ
ップ、ｘ軸方向右隣ビットが不良データであるときは形
状データとしてＷＬＩＮＥと認識するステップ、ｙ軸方
向下隣ビットが不良データであるときは形状であるとし
てＢＬＩＮＥと認識するステップ、並びに前記ｘ軸方向
右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビッ
トが不良データであるときは形状であるとしてＯＴＨＥ
Ｒと認識するステップを含むことを特徴とする半導体装
置の試験データ処理方法。 - 【請求項６】 さらに、前記認識された形状データと、
複数のテスト項目の結果に基づいた原因診断ロジックテ
ーブルと、テスタによる複数のテスト項目のデータとを
組み合わせて形状原因を診断するステップを含むことを
特徴とする請求項４又は５記載の半導体装置の試験デー
タ処理方法。 - 【請求項７】 さらに、前記診断された形状原因のデー
タと、他装置から出力された検査データとを重ね合わせ
て不良原因を求めるステップを含むことを特徴とする請
求項６記載の半導体装置の試験データ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12010295A JP3549943B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置の試験データ処理装置及びその試験データ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12010295A JP3549943B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置の試験データ処理装置及びその試験データ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08313594A true JPH08313594A (ja) | 1996-11-29 |
| JP3549943B2 JP3549943B2 (ja) | 2004-08-04 |
Family
ID=14777977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12010295A Expired - Lifetime JP3549943B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置の試験データ処理装置及びその試験データ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549943B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922799B2 (en) | 2000-04-05 | 2005-07-26 | Nec Corporation | Semiconductor memory device and testing system and testing method |
| KR100488582B1 (ko) * | 1997-10-14 | 2005-08-31 | 삼성전자주식회사 | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 |
-
1995
- 1995-05-18 JP JP12010295A patent/JP3549943B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488582B1 (ko) * | 1997-10-14 | 2005-08-31 | 삼성전자주식회사 | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 |
| US6922799B2 (en) | 2000-04-05 | 2005-07-26 | Nec Corporation | Semiconductor memory device and testing system and testing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3549943B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6799130B2 (en) | Inspection method and its apparatus, inspection system | |
| US7155052B2 (en) | Method for pattern inspection | |
| JP3678133B2 (ja) | 検査システムおよび半導体デバイスの製造方法 | |
| CN1256733C (zh) | 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统 | |
| JPH104128A (ja) | エミッション顕微鏡による半導体層の故障解析方法及び半導体装置故障解析システム | |
| Londe et al. | Automatic PCB defects detection and classification using MATLAB | |
| JPH08313594A (ja) | 半導体装置の試験データ処理装置及びその試験データ処理方法 | |
| JPS62123301A (ja) | 半導体露光パタンデータ検査方法及び検査装置 | |
| JP3428200B2 (ja) | 不良セル救済解析装置および救済解析方法 | |
| WO2005093819A1 (ja) | 処理装置、表示方法および表示プログラム | |
| JP3272238B2 (ja) | 半導体装置の不良解析方法 | |
| JP4551582B2 (ja) | 不良解析方法及び不良解析装置 | |
| JP3067738B2 (ja) | 検査システムおよび検査方法 | |
| JPH0569375B2 (ja) | ||
| JP3699215B2 (ja) | Ｌｓｉ用不良解析装置 | |
| JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| JP3237601B2 (ja) | メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 | |
| JPH0528800A (ja) | 不良解析装置 | |
| JPH04278556A (ja) | Ｌｓｉの外観不良解析システム | |
| JPH0547882A (ja) | Ｌｓｉパタン診断システム | |
| US20050289488A1 (en) | System and method for mask defect detection | |
| JP2001155495A (ja) | プローブテスト装置およびその方法 | |
| JP2004031676A (ja) | ロジック製品の不良回路ブロック解析方法 | |
| JPS59123241A (ja) | 半導体集積回路の不良解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |